JPS59231625A - アドレス設定方式 - Google Patents

アドレス設定方式

Info

Publication number
JPS59231625A
JPS59231625A JP58105031A JP10503183A JPS59231625A JP S59231625 A JPS59231625 A JP S59231625A JP 58105031 A JP58105031 A JP 58105031A JP 10503183 A JP10503183 A JP 10503183A JP S59231625 A JPS59231625 A JP S59231625A
Authority
JP
Japan
Prior art keywords
address
circuit
line
output
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58105031A
Other languages
English (en)
Inventor
Shugoro Ueno
上野　修五郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP58105031A priority Critical patent/JPS59231625A/ja
Publication of JPS59231625A publication Critical patent/JPS59231625A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本、発明は電子計算機等を利用した情報処理装置に於け
るアドレス設定方式に関するものである。
従来技術 近年、様々な技術の進歩により、電子計算機等を利用し
た情報処理装置の普及はめざましい。これらの情報処理
装置は一般に中央処理装置を中心にそれぞれ固有の番地
を有する記憶装置や他のＩ１０機器がそのアドレス空間
に配置され構成されている。これらアドレス空間上に配
置される装置は量産効果を向上するために、それぞれ可
能な限り同一構造で設計される。従って固有の番地を得
るために、一般にアドレス設定用のスイッチやジャンパ
線等が設けられている場合が多い、しかしスイッチやジ
ャンパ線等により固有番地を設定する従来の方式では、
情報処理装置を起動する前に予めスイッチやジャンパ線
等により固有の番地を設定しなければならず、また固有
の番地を変更する場合には早急に対応できない不利益が
ある。
目的 本発明は、前記従来技術が有している不利益を解消する
ために実施されるものであり、中央処理装置（ＣＰＵ）
のアドレス空間上に配欝される装置の固有番地をＣＰＵ
が任意に設定できるようにすることにより、デバイスア
ドレス設定が自動的に実施できるアドレス設定方式を提
案することにある。
実施例 以下本発明の実施例を図面を用いて詳しく説明する。
図は本発明の一実施例のアドレス設定方式を説明する為
のブロック図で、ｌは中央処理装置（ＣＰＵ）で系の演
算制御を司どる。２は記憶を司どるランダム・アクセス
・メモリ（ＲＡＭ）で３は入力、出力を司どるＩ１０ボ
ート、４はアドレスを任意に可変ｎ（能とするデバイス
、５は前記デバイス４のアドレスを設定する為のラッチ
、６は前記ラッチ５の出力とＣＰＵＩとの一致をとる一
致回路である。７はアドレス線、８はデータ線、９はデ
バイス４をコントロールする為の制御線である。
次に上記構成に於いて、デバイス４を今、成る番地に設
定する場合を考える。まずＣＰＵＩはラッチ５に設定し
たい番地の値を入力しラッチする。ラッチ５の出力は一
致回路６の一方の入力に結ばれており、一致回路６の他
方はアドレス線７　　　′を介してＣＰＵＩに結ばれて
いる。ＣＰＵＩはラッチ５にラッチした値をＲＡＭ２に
記憶させ、デバイス４のアクセスが必要な時には、まず
ＲＡ　Ｍ２をアクセスし該設定した値を取り出し、アド
レス線７にその値を出力する。一致回路６はラッチ５の
出力とＣＰＵＩからの出力されたアドレス線７の値が一
致した時のみ、デバイス４に対し制御線９をアクティブ
にする。Ｃ：ＰＵｌと、このように制御線９により活性
化されたデバイス４とでデータ線８を介しデータの授受
を行いその目的を達する。
なお、ＣＰＵＩによって任意にアドレス設定を行うこと
のできるデバイス４は例えばＲＡＭやＲＯＭの記憶装置
、インプット、アウトプット装置等のいずれでも良い、
またラッチ５、一致回路６、デバイス４によって構成さ
れるアドレス設定単位は複数あっても良い事は明らかで
ある。
効果 以上述べた如く本発明によりアドレス空間、Ｌの記憶装
置やアドレスを任意に可変可能なデバイスに対し、ＣＰ
Ｕが自在にアドレス設定できるので、従来、スイッチや
ジャンパ線により行っていたデバイスアドレスの設定を
事前に行う必要がなくなった。
【図面の簡単な説明】
図面は本発明に依るアドレス設定方式を説明する為のブ
ロック図である。 ここで、７・・・アドレス線、８・・・データ線である
。 特許出願人　　キャノン株式会社 代理人　弁理士　　大　塚　康　廖

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置から出力されるアドレスデータを設定アド
    レスとして保持する保持手段と、該保持手段の出力と前
    記中央処理装置から出力されるアドレス信号の内容を比
    較し、アドレッシングすることを特徴とするアドレス設
    定方式。
JP58105031A 1983-06-14 1983-06-14 アドレス設定方式 Pending JPS59231625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58105031A JPS59231625A (ja) 1983-06-14 1983-06-14 アドレス設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58105031A JPS59231625A (ja) 1983-06-14 1983-06-14 アドレス設定方式

Publications (1)

Publication Number Publication Date
JPS59231625A true JPS59231625A (ja) 1984-12-26

Family

ID=14396647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58105031A Pending JPS59231625A (ja) 1983-06-14 1983-06-14 アドレス設定方式

Country Status (1)

Country Link
JP (1) JPS59231625A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62126455A (ja) * 1985-11-27 1987-06-08 Ascii Corp 入出力ポ−ト
JPS62284450A (ja) * 1986-06-02 1987-12-10 Ascii Corp Ｉ／ｏ選択装置
JPS63188884A (ja) * 1987-02-02 1988-08-04 Mitsubishi Electric Corp アドレスデコ−ド回路
US5250942A (en) * 1989-01-23 1993-10-05 Kabushiki Kaisha Toshiba Equipment and method for management of terminal identification number in communication system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62126455A (ja) * 1985-11-27 1987-06-08 Ascii Corp 入出力ポ−ト
JPS62284450A (ja) * 1986-06-02 1987-12-10 Ascii Corp Ｉ／ｏ選択装置
JPS63188884A (ja) * 1987-02-02 1988-08-04 Mitsubishi Electric Corp アドレスデコ−ド回路
US5250942A (en) * 1989-01-23 1993-10-05 Kabushiki Kaisha Toshiba Equipment and method for management of terminal identification number in communication system

Similar Documents

Publication Publication Date Title
US5373467A (en) Solid state memory device capable of providing data signals on 2N data lines or N data lines
JPS59231625A (ja) アドレス設定方式
JPS5591030A (en) Address extending system of microprocessor
JPS5968068A (ja) メモリボ−ド
US4388707A (en) Memory selecting system
JPS5842545B2 (ja) メモリ−カ−ドのブロック選択方式
JPH0227596A (ja) 半導体メモリ
JP2666419B2 (ja) 情報処理装置
JP2586074B2 (ja) データ処理装置
JPS6115245A (ja) 記憶装置
JPS5636744A (en) Microcomputer unit
JP2571090B2 (ja) アドレス送信装置及び受信装置
JPH09305485A (ja) 画像メモリ制御方式
JPS62180585A (ja) チツプセレクト回路
JP2680013B2 (ja) プログラマブルコントローラの外部入出力制御回路
JPS62154050A (ja) 制御機器デ−タ処理方式
JPH01128143A (ja) マイクロコンピュータシステム
JPH01111234A (ja) パリティチェック方式
JPS59114657A (ja) マイクロコンピユ−タのメモリ用インタ−フエイス回路
JPH04268659A (ja) オプションボードｉ／ｏアドレス設定方式
JPS6218696A (ja) メモリ書込方式
JPS60231246A (ja) メモリプロテクト方法
EP0376253A3 (en) Information processing apparatus with cache memory
JPS63186363A (ja) マルチｃｐｕシステムのメモリ領域設定回路
JPS61198351A (ja) ダイレクト・メモリ・アクセス制御回路