JPH0227596A - 半導体メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体メモリ、特に電気的消去可能なＦＲＯ
Ｍ（以下、Ｅ”ＦＲＯＭと略す）の書き込み機能の改良
に関する。

〔従来の技術〕

従来、Ｅ”ＦＲＯＭの書き込み回数の保証値は有限であ
り、それを越えたものについては、正常な書き込み動作
が保証されない規格になっている。

従って、ＣＰＵ側でＥ”ＦＲＯＭへの書き込み回数を管
理して、書き込み回数が保証値を越えた場合は、別のＥ
”ＦＲＯＭへ書き込むような制御を行うのが一般的であ
る。

〔発明が解決しようとする課題〕

しかし、従来の方法では、ＣＰＵ側のソフトウェアで処
理するためＣＰＵの負担が大きくなる欠点があった。

本発明の目的は、ＣＰＵからの書き込み回数なＥ”ＦＲ
ＯＭ自身が自分で検査して、書き込み回数があらかじめ
設定した回数を越えると、ＣＰＵに知らせる機能と、同
一チップ内の別のメモリ・ブロックを選択する機能とを
有するＥ”ＦＲＯＭを提供することにある。

〔実施例〕

本発明の一実施例につき、図面の簡単な説明する。

第１図は、回路ブロック図である。ＣＰＵにより、レジ
スタ６にメモリ・ブロックへの書き込みを許す最大の回
数を設定する。記憶回路５は、ＣＰＵからの書き込み信
号を入力とするリード／ライト制御回路２の出力を計数
し記憶する。比較回路７はレジスタ６と記憶回路５の内
容とを比較して、レジスタ６に記憶回路５の内容が一致
すると、出力端子８に信号を出力する。さらに、その出
力信号は、記憶回路５をイニシャライズし、メモリ・ブ
ロックを選択する選択回路９に入力される。選択回路９
は、比較回路７の出力信号に対応してメモリ・ブロック
を選択する。

〔課題を解決するための手段〕

本発明のＥ”ＦＲＯＭは、複数個のメモリ・ブロックと
、書き込みできる回数を指定するレジスタと、ＣＰＵか
らメモリ・プロ、りに書き込まれた回数を記憶する記憶
回路と、書き込みできる回数と書き込まれた回数とを比
較し結果を出力する比較回路と、メモリ・ブロックを選
択する選択回路から構成されている。

従って、Ｅ２ＦＲＯＭ自身でメモリ・ブロックへの書き
込み回数を検査して、書き込み回数があらかじめ設定し
た回数を越えるとＣＰＵに知らせ、同一チップ内の別の
メモリ・ブロックを選択することができるようにしたも
のである。

〔発明の効果〕

以上説明したように本発明は、Ｅ”ＦＲＯＭ自身でメモ
リ・ブロックへの書き込み回数の検査をＣＰＵとは独立
に行うものであるから、本発明のＥ２ＦＲＯＭを使用す
ることにより、ＣＰＵの負担を軽減することができる効
果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例の回路ブロック図である。 １・・・・・・リード／ライト端子、２・・・・・・リ
ード／ライト制御回路、３・・・・・・アドレス・バス
、４・・・・・・アドレス制御回路、５・・・・・・記
憶回路、６・・・・・・レジスタ、７・・・・・・比較
回路、８・・・・・・出力端子、９・・・・・・選択回
路、１０・・・・・・メモリ・ブロック選択信号、１１
・・・・・・内部データ・バス、１２・・・・・・テー
ク・バス、１３・・・・・・内部アドレス・バス、１４
・・・・・・メモリ・ブロック＄１．１５・・・・・・
メモリ・プロ、り＄２．１６・・・・・・メモリ・ブロ
ック＄３．１７・・団・データ入出力制御回路。 茅　１　！ 代理人　弁理士　　内　原　　　晋

Claims (1)

【特許請求の範囲】
1. 複数個のメモリ・ブロックと、前記メモリ・ブロックへ
   の書き込みできる回数を任意に指定するレジスタと、Ｃ
   ＰＵから前記メモリ・ブロックに書き込まれた回数を記
   憶する記憶回路と、書き込みできる回数と書き込まれた
   回数とを比較し結果を出力する比較回路と、前記比較回
   路からの出力信号を入力とするメモリ・ブロックの選択
   回路とを有することを特徴とする半導体メモリ。