JPS6198441A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6198441A JPS6198441A JP59219822A JP21982284A JPS6198441A JP S6198441 A JPS6198441 A JP S6198441A JP 59219822 A JP59219822 A JP 59219822A JP 21982284 A JP21982284 A JP 21982284A JP S6198441 A JPS6198441 A JP S6198441A
- Authority
- JP
- Japan
- Prior art keywords
- data
- outside
- logical operation
- integrated circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体メモリセル上の選択されたアドレスに
記憶されるデータと外部から入力されたデータとの間で
論理演算を行い、演算結果を元のアドレスに書き込む機
能を内蔵する半導体集積回路に関する。
記憶されるデータと外部から入力されたデータとの間で
論理演算を行い、演算結果を元のアドレスに書き込む機
能を内蔵する半導体集積回路に関する。
例えば１画像処理の技術分野においては１画はデータは
９例えば０．１ｍｍのピッチで行列状に配列される画素
毎に、２値または多値のデジタル値として画像メモリに
格納され、このようにして格納される画像データに対し
９例えば１画像のエツジ（濃淡が急激に変化する点）を
検出する。あるいはコントラストを補正するなど９画素
毎のデータに何等かの簡単な処理を施した後、再び元の
画像メモリに書き込むという処理がよく行われる。
９例えば０．１ｍｍのピッチで行列状に配列される画素
毎に、２値または多値のデジタル値として画像メモリに
格納され、このようにして格納される画像データに対し
９例えば１画像のエツジ（濃淡が急激に変化する点）を
検出する。あるいはコントラストを補正するなど９画素
毎のデータに何等かの簡単な処理を施した後、再び元の
画像メモリに書き込むという処理がよく行われる。
この際、外部から入力されたデータと画像メモリに格納
されるデータとの間で演算を行い、演算結果を再び元の
画像メモリに格納する機能を内蔵した半導体集積回路が
提供されることが望まれている。
されるデータとの間で演算を行い、演算結果を再び元の
画像メモリに格納する機能を内蔵した半導体集積回路が
提供されることが望まれている。
第２図は従来例の構成を示すブロック図であり。
１は中央処理装置（ＣＰＵ）、２は半導体メモリセルに
よって構成される画像メモリである。
よって構成される画像メモリである。
すなわち、中央処理装置１は画像メモリ２に格納される
画像データを読み取って処理を施したのち、処理結果を
可び画像メモリ２に書き込むように構成されている。
画像データを読み取って処理を施したのち、処理結果を
可び画像メモリ２に書き込むように構成されている。
上記構成においては、処理が簡単であるか否かにかかわ
らず、その都度、中央処理装置が介入しなければならな
いので、アドレス計算をはじめ煩わしい処理が入るため
、中央処理装置の処理効率が低下するという問題点があ
った。
らず、その都度、中央処理装置が介入しなければならな
いので、アドレス計算をはじめ煩わしい処理が入るため
、中央処理装置の処理効率が低下するという問題点があ
った。
本発明になる半導体集積回路は、半導体メモリセルと、
外部から入力されたデータと前記半導体メモリセルの選
択されたアドレスから読み取ったデータとの論理演算を
行い演算結果を前記選択されたアドレスに書き込むよう
に接続された演算回路とを、同一チップとして構成する
ことによって。
外部から入力されたデータと前記半導体メモリセルの選
択されたアドレスから読み取ったデータとの論理演算を
行い演算結果を前記選択されたアドレスに書き込むよう
に接続された演算回路とを、同一チップとして構成する
ことによって。
前記問題点の解消を図ったものである。
１ 〔作用〕
ｉ
ぐ すなわち論理演算の一方のデータを、
一般のメモリに書き込む場合のようにアドレスを選択し
て入力するだけで１選択されたアドレスに格納されてい
るデータが読み出され、入力されたデータとの間で論理
演算が行われ、演算結果が元のアドレスに書き込まれる
。
一般のメモリに書き込む場合のようにアドレスを選択し
て入力するだけで１選択されたアドレスに格納されてい
るデータが読み出され、入力されたデータとの間で論理
演算が行われ、演算結果が元のアドレスに書き込まれる
。
以下に本発明の要旨を第１図に示す実施例によって具体
的に説明する。
的に説明する。
第１図（ａ）は本発明一実施例の構成図であり、３は半
導体メモリセル、４は半導体メモリセル３上の選択され
たアドレスから読み出されたデータＡと、外部から入力
されたデータＢとの間で複数種の論理演算を行う演算回
路、５はゲートＡＤはアドレス端子、Ｄｉはデータ入力
端子、 Ｄｏはデータ出力端子、 ＣＣはゲート５の制
御信号端子、また、 Ｍ。
導体メモリセル、４は半導体メモリセル３上の選択され
たアドレスから読み出されたデータＡと、外部から入力
されたデータＢとの間で複数種の論理演算を行う演算回
路、５はゲートＡＤはアドレス端子、Ｄｉはデータ入力
端子、 Ｄｏはデータ出力端子、 ＣＣはゲート５の制
御信号端子、また、 Ｍ。
と旧とＭ２は演算回路４における演算の種類を選択する
ための選択信号端子を示す。
ための選択信号端子を示す。
第１図世）は演算回路４の具体例を示す図であり。
３１″″゛°１″ｉ＆・３２Ｌ！ＯＲ１ｇ１・３３１°
゛１３・ａｕ＝ 。
゛１３・ａｕ＝ 。
外部から与えられる選択信号Ｍｏおよび旧によって。
ＡＮＤ回路３１の出力・ＯＲ回路３２の出力・ ＦＯＲ
回路３３の出力または外部から入力されたデータＢの何
れかを選択し１選択された出力Ｙとその反転出力＊Ｙと
を発生する第一の選択回路、また３５は外部から与えら
れる選択信号Ｍ２によって、第一の選択回路３４の出力
Ｙまたは＊Ｙの何れかを選択する第二の選択回路である
。
回路３３の出力または外部から入力されたデータＢの何
れかを選択し１選択された出力Ｙとその反転出力＊Ｙと
を発生する第一の選択回路、また３５は外部から与えら
れる選択信号Ｍ２によって、第一の選択回路３４の出力
Ｙまたは＊Ｙの何れかを選択する第二の選択回路である
。
すなわち、演算回路４では、外部から与えられる選択信
号Ｍｏ−■およびＭ２に応じて、第１図（Ｃ）に表示す
るような演算を行う。
号Ｍｏ−■およびＭ２に応じて、第１図（Ｃ）に表示す
るような演算を行う。
以上のような構成により１選択されたアドレスに格納さ
れるデータＡと外部から入力したデータＢとの間で、所
望の論理演算を行い、演算結果を元のアドレスに書き込
むことが出来る。
れるデータＡと外部から入力したデータＢとの間で、所
望の論理演算を行い、演算結果を元のアドレスに書き込
むことが出来る。
なお１選択信号ＦＩｏおよび旧を“１”とし選択信号Ｍ
２を“Ｏ”とすると、データ入力端子Ｄｉから入力した
データＢをそのまま半導体記憶セル３に書き込むことが
でき、また制御信号ＧＣによってゲート５を“ＯＮ”に
すれば、半導体メモリセル３の記憶内容をそのまま読み
取ることができるので２通常の半導体記憶装置と全く同
様な方法で使用することも出来る。
２を“Ｏ”とすると、データ入力端子Ｄｉから入力した
データＢをそのまま半導体記憶セル３に書き込むことが
でき、また制御信号ＧＣによってゲート５を“ＯＮ”に
すれば、半導体メモリセル３の記憶内容をそのまま読み
取ることができるので２通常の半導体記憶装置と全く同
様な方法で使用することも出来る。
以上説明したように１本発明によれば１画像データ等の
膨大なデータに対し簡単な論理演算を施すような場合、
中央処理装置の介在を不要とするので、これを画像メ゛
モリとして用いることにより画像処理システムの処理効
率を向上することが出来る。 、
膨大なデータに対し簡単な論理演算を施すような場合、
中央処理装置の介在を不要とするので、これを画像メ゛
モリとして用いることにより画像処理システムの処理効
率を向上することが出来る。 、
【図面の簡単な説明】
第１図（ａｌは本発明一実施例の構成図。
第１図世）は同実施例の演算回路の回路図。
第１図（Ｃ１は同実施例の機能の説明図。
第２図は従来例のブロック図である。
図中。
３は半導体メモリセル、４は演算回路。
５はゲート、 Ｄｉはデータ入力端子。
Ｄｏはデータ出力端子、 ＧＣは制御信号端子。
第 Ｉ の
＜１＞
ＭＩＭＯＮ２
纂 １ 妃
（Ｃ）
鴬２ 図
Claims (2)
- （１）半導体メモリセルと、外部から入力されたデータ
と前記半導体メモリセルの選択されたアドレスから読み
取ったデータとの論理演算を行い演算結果を前記選択さ
れたアドレスに書き込むように構成された演算回路とに
よって構成されることを特徴とする半導体集積回路。 - （２）前記演算回路は外部から選択できる複数種の論理
演算機能を内蔵するものであることを特徴とする特許請
求の範囲第（１）項記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219822A JPS6198441A (ja) | 1984-10-19 | 1984-10-19 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219822A JPS6198441A (ja) | 1984-10-19 | 1984-10-19 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6198441A true JPS6198441A (ja) | 1986-05-16 |
Family
ID=16741579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59219822A Pending JPS6198441A (ja) | 1984-10-19 | 1984-10-19 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6198441A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344235A (ja) * | 1986-08-08 | 1988-02-25 | Hitachi Ltd | デ−タ処理装置 |
| JPS6398075A (ja) * | 1986-10-14 | 1988-04-28 | Fujitsu Ltd | フイ−ドバツクフレ−ム間演算回路 |
| JPS63155370A (ja) * | 1986-12-19 | 1988-06-28 | Fujitsu Ltd | フイ−ドバツクフレ−ム間演算回路 |
| JPH02250132A (ja) * | 1988-11-29 | 1990-10-05 | Matsushita Electric Ind Co Ltd | デュアルポートダイナミックメモリ |
| WO1997017658A1 (fr) * | 1995-11-08 | 1997-05-15 | Nkk Corporation | Unite de traitement d'informations, unite de structure de traitement d'informations, structure de traitement d'informations, unite de structure memoire et dispositif de memoire a semi-conducteur |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5032845A (ja) * | 1973-07-24 | 1975-03-29 | ||
| JPS57152038A (en) * | 1981-03-13 | 1982-09-20 | Mitsubishi Electric Corp | Arithmetic processing device |
-
1984
- 1984-10-19 JP JP59219822A patent/JPS6198441A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5032845A (ja) * | 1973-07-24 | 1975-03-29 | ||
| JPS57152038A (en) * | 1981-03-13 | 1982-09-20 | Mitsubishi Electric Corp | Arithmetic processing device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344235A (ja) * | 1986-08-08 | 1988-02-25 | Hitachi Ltd | デ−タ処理装置 |
| JPS6398075A (ja) * | 1986-10-14 | 1988-04-28 | Fujitsu Ltd | フイ−ドバツクフレ−ム間演算回路 |
| JPS63155370A (ja) * | 1986-12-19 | 1988-06-28 | Fujitsu Ltd | フイ−ドバツクフレ−ム間演算回路 |
| JPH02250132A (ja) * | 1988-11-29 | 1990-10-05 | Matsushita Electric Ind Co Ltd | デュアルポートダイナミックメモリ |
| WO1997017658A1 (fr) * | 1995-11-08 | 1997-05-15 | Nkk Corporation | Unite de traitement d'informations, unite de structure de traitement d'informations, structure de traitement d'informations, unite de structure memoire et dispositif de memoire a semi-conducteur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6049332B2 (ja) | マイクロプログラム制御方式 | |
| JPS6198441A (ja) | 半導体集積回路 | |
| US7103702B2 (en) | Memory device | |
| JP2549601B2 (ja) | レジスタ制御回路 | |
| JPH0227596A (ja) | 半導体メモリ | |
| JPS61149989A (ja) | 半導体記憶装置 | |
| EP1251431A2 (en) | Reduction of bank switching instructions in main memory of data processing apparatus having main memory and plural memory banks | |
| JPS6020379A (ja) | フレ−ムポインタ制御方法 | |
| JPH02212952A (ja) | メモリアクセス制御方式 | |
| JP3057749B2 (ja) | 入出力ポート | |
| SU758126A1 (ru) | Устройство для сопряжения 1 | |
| JPS6348688A (ja) | メモリ装置 | |
| KR100207651B1 (ko) | 메모리 엑세스 장치 | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPH0246590A (ja) | メモリ装置 | |
| JPH11203874A (ja) | アドレスカウンタを内蔵したメモリモジュール | |
| JPS61114348A (ja) | ランダムアクセスメモリ | |
| JPH04274789A (ja) | Ｅｃｔ装置のデータ収集回路 | |
| JPS62137640A (ja) | インタプリタの実行制御方式 | |
| JPH07146813A (ja) | 論理演算機能付画像メモリ | |
| JPH01267751A (ja) | プログラム遷移方式 | |
| JPH04370850A (ja) | ネットワーク型メモリ利用方式 | |
| JPH05128327A (ja) | Ｉｃカード | |
| JPS61143808A (ja) | シ−ケンス制御装置のビツトモデイフアイ回路 | |
| JPH06131519A (ja) | Ｉｃカード |