JPS61114348A - ランダムアクセスメモリ - Google Patents

ランダムアクセスメモリ

Info

Publication number
JPS61114348A
JPS61114348A JP23470684A JP23470684A JPS61114348A JP S61114348 A JPS61114348 A JP S61114348A JP 23470684 A JP23470684 A JP 23470684A JP 23470684 A JP23470684 A JP 23470684A JP S61114348 A JPS61114348 A JP S61114348A
Authority
JP
Japan
Prior art keywords
signal
random access
semiconductor memory
memory cell
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23470684A
Other languages
English (en)
Inventor
Takeshi Masui
桝井 猛
Shigeru Sasaki
繁 佐々木
Toshiyuki Goto
敏行 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23470684A priority Critical patent/JPS61114348A/ja
Publication of JPS61114348A publication Critical patent/JPS61114348A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Character Discrimination (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体メモリセル上の選択されたアドレスの記
憶内容に論理“1”を加算、シ、その出力を元のアドレ
スに格納する機能を内蔵したランダムアクセスメモリに
関する。
例えば文字認識装置においては1通常5被認識文字パタ
ーンを光学的に観測して画素毎の濃度を多値データとし
て読み取って画像メモリに−たん格納したあと、各画素
の値が閾値より濃いか淡いかを判定し、パターン構成画
素(黒画素)と背景構成画素(白画素)とに識別するこ
とにより、2値データに変換するための処理が行われる
が、前記闇値を決めるために、濃度ヒストグラムがよく
用いられる。
濃度ヒストグラムは、濃度を横軸とし、それぞれの濃度
を持つ画素の出現数を縦軸として表したものであり1文
字あるいは線図形等においては。
一般に、第2図に例示するように鞍部の形のものが得ら
れ、鞍部を挟んで低濃度側に分布する画素は背景構成画
素、また高濃度側に分布する画素はパターン構成画素と
見なすことができる。
したがって、前記2値化に際しては、まず濃度ヒストグ
ラムを作り、二つの分布を分ける鞍部の濃度を求め、こ
れを闇値Thとして用いる。
また1例えば文字認識装置においては1通常。
被認識文字パターンの特徴と、予め準備した文字種毎の
標準文字パターンの特徴とを照合することによって、被
認識文字パターンの文字種を決定するのであるが、この
特徴として、前記のようにして得られた2値パターンの
縦軸および横軸に対する投影(分布)を用いることがあ
る。
その他1文字認識をはじめ画像処理の技術分野において
は、平面状に分布する膨大な量の画素の中から何等かの
画素の数を計数するという処理がよく用いられる。
この際、計数値を記憶するメモリセルの他に。
あるアドレスの記憶内容に加算を施し、加算結果を元の
アドレスに格納する加算器を内蔵したランダムアクセス
メモリが提供されることが望まれている。
〔従来の技術〕
° 第3図は従来例の構成を示すブロック図であり。
1は中央処理装置(CPU)、2はバス、3はバス2に
よって中央処理装置1に接続される画像メモリ、また、
4はバス2によって中央処理装置1に接続されるランダ
ムアクセスメモリ (RAM)である。
以上のような構成によって1例えば1画像メモI73に
格納される多値画像データの濃度ヒストグラムを求め、
その結果をランダムアクセスメモリ4に格納する場合に
は1画像メモリ3に格納される画像データを1画素ずつ
読み取り1その都度。
その濃度の値をランダムアクセスメモリ4のアドレスと
して、ランダムアクセスメモリ4の記憶内容に“1”を
加算するという処理を行う。
〔発明が解決しようとする問題点〕
上記の構成においては2行われる処理は、ランダムアク
セスメモリ4のあるアドレスの記憶内容を読み取り、そ
の値に“l”を加算し、加算結果を元のアドレスに書き
込むという極めて単純な処理である。
ところが1画像メモリ3に記憶される画像データは二次
元の量であるため極めて膨大であり、処理に長時間を必
要とし、この処理のために、中央処理装置1が長時間に
わたって占有されるという問題点があった。
〔問題点を解決するための手段〕
本発明になるランダムアクセスメモリは、半導体メモリ
セルと、前記半導体メモリセルの選択されたアドレスの
記憶内容を一時記憶するラッチと。
外部からキャリー信号が入力されたとき前記ラッチの記
憶内容に論理″1”を加算する加算器と。
前記加算器の和と外部から入力された信号との何れかを
選択するマルチプレクサと、前記外部から入力された信
号をクロック信号によって一時保持するフリップフロ7
ブとを、同一のチップとして構成することにより、前記
問題点の解消を図ったものである。
〔作用〕
すなわち、 半導体メモリセルの他に、ラッチと、加算
器と、マルチプレクサと、フリップフロップとを同一の
チップの中に内蔵させることによって1通常のランダム
アクセスメモリが備える読み取機能および書き込み機能
の他に、半導体メモリセル上の指定されたアドレスの内
容に“1”を加算して元のアドレスに書き込む機能、い
わゆるリードモディファイライト(読取り演算嘗込み)
のアクセス機能を持たせたものである。
〔実施例〕
以下に本発明の要旨を第1図に示す実施例によって具体
的に説明する。
第1図(alは本発明一実施例の構成図であり、5は5
12X1ビツトの半導体メモリセル、6は半導体メモリ
セル5の選択されたアドレスの記憶内容を一時記憶する
ラッチ、 7aと7bは外部から桁上げ信号C4が入力
されたときラッチ6の記憶内容に論理“1”を加算する
加算器7を構成する要素であり、 7aはラッチ6の記
憶内容(A)とキャリー信号Ciとの論理積として桁上
げ信号Coを出力するAND回路、 7bはラッチ6の
記憶内容(A)とキャリー信号Ciとの排他的論理和と
して和Sを出力するEOR回路、8は加算器7が出力す
る和Sと外部から入力されたデータDiとの何れかを選
択するマルチプレクサ(MPX)、9は外部から入力さ
れたデータDiをクロック信号CLによって一時保持す
るフリップフロップ(FF)である― また、10はマルチプレクサ8の出力と半導体メモリセ
ル5の入力側との間に設けられる第一のゲート11は半
導体メモリセル5の出力側に設けられる第二のゲート、
12ばモード選択信号MSとチップ選択信号CSと薔込
み許可信号WEとを制御入力とし、第1図(blに表示
する関係に従って、フリップフロップ9のクロック信号
CLと第一のゲート10の制御信号GSIと第二のゲー
トllの制御信号GS2とを制御出力として発止する制
御回路である。
なお、 へ〇〜へ8はアドレス選択信号、 Doはデー
タ読み取り出力を示す。
以上のような構成によって、制御回路12の制御入力と
して第1図(b)に示す条件■の組合せを入力すると、
クロ7り信号CLが“1”になり、この状態で入力デー
タDiとして11を与えるとマルチプレクサ8は入力デ
ータDiを選択する。
このあと、制御回路12の制御入力として第1図(bl
に示す条件■の組合せを入力すると、制御信号GS2が
“1″になって第二のゲート11が開かれるので、半導
体メモリセル5は読取りのモードに接続される。
同じくマルチプレクサ8が入力データDiを選択した状
態で、制御回路12の制御入力として第1図(′b)に
示す条件■の組合せを入力すると、制御信号GSIが1
”になって第一のゲートOが開かれるので、半導体メモ
リセル5は書込みのモードに接続される。
また、前記のようにクロック信号CLを“1”とした状
態で、入力データDiとして“0”を与えるとマルチプ
レクサ8は加算器7が出力する和Sを選択する。このあ
と、制御回路12の制御入力として第1図(blに示す
条件■の組合せを人力すると。
制御信号GSIが“1”になって第一のゲート10が開
かれ、半導体メモリセル5は前記リードモディファイラ
イトのモードに接続される。
第1図(C1は以上のようなう構成による512X 1
ビツトのランダムアクセスメモリの端子配列図である。
また、このようにして構成した16個のランダムアクセ
スメモリを、第1図(d)に示すように1桁上げ信号C
4とCoとをカスケードに接続すると共に。
最下位ビット用のランダムアクセスメモリに入力する桁
上げ信号Ciを+5vに接続して“1”に固定すること
によって、2進16桁のヒストグラム演算回路を構成す
ることができる。
なお、第1図(d)において、13は、バス4を介して
図示省略の上位装置から与えられるアドレスの上位の上
位アドレスをデコードしてモード選択信号?lSとチッ
プ選択信号C3とを得るデコード回路である。
上記構成のランダムアクセスメモリを第3図にのように
接続し2画像メモリ3に記憶する画像データをラスク走
査によって読み取り、直接記憶アクセス(DMA)モー
ドによって、ランダムアクセスメモリ4に転送すること
により1画像データの濃度ヒストグラムが得られ、この
時、中央処理装置1の介入を従来例に比し大幅に減少す
ることができる。
〔発明の効果〕
以上説明したように1本発明によれば、ヒストグラムの
作成において中央処理装置の介入を大幅に減少し、計算
機システムの処理効率を向上することが出来る。
【図面の簡単な説明】
第1図(a)は本発明一実施例の構成図。 第1図(blは同実施例の機能説明図。 第1図(C)は同実施例によるランダムアクセスメモリ
の端子接続図。 第1図(dlは同実施例によるランダムアクセスメモリ
から2進16桁のヒストグラム演算回路を構成する場合
の接続図。 第2図は技術の背景の説明図。 第3図は従来例の説明図である。 図中。 1は中央処理装置、   2はバス。 3は画像メモリ、    5は半導体メモリセル。 6はラッチ、      7は加算回路。 8はマルチプレクサ、  9はフリップフロップ。 12は制御回路である。 漆1因(L) l I/ 図 (4ン

Claims (1)

    【特許請求の範囲】
  1. 半導体メモリセルと、前記半導体メモリセルの選択され
    たアドレスの記憶内容を一時記憶するラッチと、外部か
    らキャリー信号が入力されたとき前記ラッチの記憶内容
    に論理“1”を加算する加算器と、前記加算器の和と外
    部から入力された信号との何れかを選択するマルチプレ
    クサと、前記外部から入力された信号をクロック信号に
    よって一時保持するフリップフロップとを備えることを
    特徴とするランダムアクセスメモリ。
JP23470684A 1984-11-07 1984-11-07 ランダムアクセスメモリ Pending JPS61114348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23470684A JPS61114348A (ja) 1984-11-07 1984-11-07 ランダムアクセスメモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23470684A JPS61114348A (ja) 1984-11-07 1984-11-07 ランダムアクセスメモリ

Publications (1)

Publication Number Publication Date
JPS61114348A true JPS61114348A (ja) 1986-06-02

Family

ID=16975110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23470684A Pending JPS61114348A (ja) 1984-11-07 1984-11-07 ランダムアクセスメモリ

Country Status (1)

Country Link
JP (1) JPS61114348A (ja)

Similar Documents

Publication Publication Date Title
US9454322B2 (en) Results generation for state machine engines
US6519187B2 (en) Semiconductor memory device having read data multiplexer
US20190087360A1 (en) System and method for individual addressing
CN115237599B (zh) 一种渲染任务处理方法和装置
JPS5995660A (ja) デ−タ処理装置
JPS58129552A (ja) 演算処理装置
JPS61114348A (ja) ランダムアクセスメモリ
WO1991007754A1 (en) Read-while-write-memory
JP3071435B2 (ja) 多ビット一致回路
JPS6198441A (ja) 半導体集積回路
JPH01138694A (ja) メモリ装置
JPH0227596A (ja) 半導体メモリ
KR940011042B1 (ko) 뱅킹 프로그램을 이용한 메모리장치
JP2515724B2 (ja) 画像処理装置
JPS59114657A (ja) マイクロコンピユ−タのメモリ用インタ−フエイス回路
JPH02212952A (ja) メモリアクセス制御方式
JPS61264431A (ja) 記憶回路
KR910005381B1 (ko) 가상기억장치의 영역구분방식 및 회로
JPH03152796A (ja) Icメモリ
JP2546002B2 (ja) パリティ回路
JPH01291312A (ja) メモリ装置
JP2919357B2 (ja) Cpuインタフェース回路
JPS6155784A (ja) ヒストグラム演算回路
JPH07101552B2 (ja) メモリ集積回路
JPH07182514A (ja) ヒストグラム構築回路