JPS6020379A - フレ−ムポインタ制御方法 - Google Patents
フレ−ムポインタ制御方法Info
- Publication number
- JPS6020379A JPS6020379A JP58128803A JP12880383A JPS6020379A JP S6020379 A JPS6020379 A JP S6020379A JP 58128803 A JP58128803 A JP 58128803A JP 12880383 A JP12880383 A JP 12880383A JP S6020379 A JPS6020379 A JP S6020379A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- polarity
- stack
- pointer
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は関数等の一連のデータがフレームを形成し、通
常ポインタが該フレームの先頭データの位置を指してい
るようなスタック方式の記憶装量の、該ポインタの制御
方式に関するものである。
常ポインタが該フレームの先頭データの位置を指してい
るようなスタック方式の記憶装量の、該ポインタの制御
方式に関するものである。
（２）従来技術と問題点
第１図は従来のフレーム構造を説明するための図であっ
て、１はスタック、２．２′、２〃はフレーム、ｓ、’
ｓ’はポインタレジスタ、４はレジスタを表わしている
。
て、１はスタック、２．２′、２〃はフレーム、ｓ、’
ｓ’はポインタレジスタ、４はレジスタを表わしている
。
第１図に示すように、従来の方式ではフレームの区切り
を示すためにフレームの最終位置に該フレームの先頭位
置の情報を格納しておく必要がある。そのため新たにフ
レームを作成する場合には、最初のデータを格納したと
きのポインタレジスタの値を一時レジスタに退避してお
いて、フレームの最後に該レジスタの内容をスタックに
格納する。第１図では、フレーム２について、その先頭
位置の情報（先頭データを書き込んだときのポインタレ
ジスタ３′の値）がレジスタ４に退避し、その後フレー
ム２の最後に先頭位置情報として格納されると七を点線
矢印で示している。このような従来の方式では、関数の
処理などでフレームの呼び出しや復帰が頻繁に行なわれ
るような場合にはレジスタとスタック間のデータ移送に
係る繁雑な管理のため制御プログラムのオーバヘッドが
大となる問題点があった。
を示すためにフレームの最終位置に該フレームの先頭位
置の情報を格納しておく必要がある。そのため新たにフ
レームを作成する場合には、最初のデータを格納したと
きのポインタレジスタの値を一時レジスタに退避してお
いて、フレームの最後に該レジスタの内容をスタックに
格納する。第１図では、フレーム２について、その先頭
位置の情報（先頭データを書き込んだときのポインタレ
ジスタ３′の値）がレジスタ４に退避し、その後フレー
ム２の最後に先頭位置情報として格納されると七を点線
矢印で示している。このような従来の方式では、関数の
処理などでフレームの呼び出しや復帰が頻繁に行なわれ
るような場合にはレジスタとスタック間のデータ移送に
係る繁雑な管理のため制御プログラムのオーバヘッドが
大となる問題点があった。
（３）発明の目的
本発明は前記従来の問題点に鑑み、スタック方式の記憶
装置において、フレームの境界を容易に検出することの
出来る方式を提供することを目的としている。
装置において、フレームの境界を容易に検出することの
出来る方式を提供することを目的としている。
（４）発明の構成
そしてこの目的は本発Ｆ３Ａ［よれば特許請求の範囲に
記載のとおり、スタック方式の記憶装置において、スタ
ック内に収容するデータごとに、同一フレーム内では同
極性で相隣り合ｅ）７レ一ム間では逆極性であるごとき
電ビットの７ラグを付加し、アクセスの際、前記フラグ
の極性が反転することによりフムームの境界を検出し、
ポインタが極性の反転した該フラグを有するデータの位
置を指し示すことを特徴とするフレームポインタ制御方
法によシ達成される。
記載のとおり、スタック方式の記憶装置において、スタ
ック内に収容するデータごとに、同一フレーム内では同
極性で相隣り合ｅ）７レ一ム間では逆極性であるごとき
電ビットの７ラグを付加し、アクセスの際、前記フラグ
の極性が反転することによりフムームの境界を検出し、
ポインタが極性の反転した該フラグを有するデータの位
置を指し示すことを特徴とするフレームポインタ制御方
法によシ達成される。
（５） 発明の実施例
第２図は本発明を説明するための図で、５はスタック、
６．６′、６〃はフレーム、７はフラグ、８はポインタ
レジスタを表わしている。
６．６′、６〃はフレーム、７はフラグ、８はポインタ
レジスタを表わしている。
第２図に示すように本発明のスタック５では、フレーム
の境界以降で反転するフラグ７が各データごとに付され
ており、フラグ７をサーチしてその反転部を検出するこ
とにより、フレームの先頭位置を知ることが出来る。
の境界以降で反転するフラグ７が各データごとに付され
ており、フラグ７をサーチしてその反転部を検出するこ
とにより、フレームの先頭位置を知ることが出来る。
第３図は本発明の１実施例のブロック図であって、９は
デコーダ、１０はフラグ発生部、１１はマルチプレクサ
、１２はオア回路、＋３はメモリ部、１４はスタックポ
インタ、１５はマルチプレクサ、１６はフレームポイン
タ、１７は検出回路である。
デコーダ、１０はフラグ発生部、１１はマルチプレクサ
、１２はオア回路、＋３はメモリ部、１４はスタックポ
インタ、１５はマルチプレクサ、１６はフレームポイン
タ、１７は検出回路である。
第３図において、デコーダ９は命令コードをデコードし
てコール／リターン命令、新フレーム作成用ライト命令
、カレントフレーム内ライト命令、フレームポインタと
スタックポインタの切り替えなどを実施するための指示
を行なう。フラグ発生部１０はデコーダ９の指示に従っ
て、関数のコール／リターンごとに反転する１ビツトの
フラグを発生し、主信号（Ｊ／／）とその反転信号（％
ｇ＃）を出力する。マルチプレクサＩ＋はデコーダ９の
指示により、フラグ発生部１０の出力の主信号か反転信
号かを選択する。オア回路１２はデコーダ９の出力の新
フレーム作成用ライト命令指示信号とカレントフレーム
内ライト命令指示信号により書き込み許可信号を作成し
てメモリ部１５に送り込んでいる。
てコール／リターン命令、新フレーム作成用ライト命令
、カレントフレーム内ライト命令、フレームポインタと
スタックポインタの切り替えなどを実施するための指示
を行なう。フラグ発生部１０はデコーダ９の指示に従っ
て、関数のコール／リターンごとに反転する１ビツトの
フラグを発生し、主信号（Ｊ／／）とその反転信号（％
ｇ＃）を出力する。マルチプレクサＩ＋はデコーダ９の
指示により、フラグ発生部１０の出力の主信号か反転信
号かを選択する。オア回路１２はデコーダ９の出力の新
フレーム作成用ライト命令指示信号とカレントフレーム
内ライト命令指示信号により書き込み許可信号を作成し
てメモリ部１５に送り込んでいる。
スタックポインタ１４はメモリ部１３ヘアクセスするた
めの位置情報（アドレス）を格納するもので、スタック
に格納されている有効なデータの先頭位置を指している
。フレームポインタ１６はフレームの開始位置を示すポ
インタであって、検出回路１７の指示により現在の値に
対し、フレーム中のデータの数に相当する数（ｎ）を加
算したり、あるいは減算するなどの他、検出回路１７の
指示で新らしいフレームポインタの値を格納しタリする
。
めの位置情報（アドレス）を格納するもので、スタック
に格納されている有効なデータの先頭位置を指している
。フレームポインタ１６はフレームの開始位置を示すポ
インタであって、検出回路１７の指示により現在の値に
対し、フレーム中のデータの数に相当する数（ｎ）を加
算したり、あるいは減算するなどの他、検出回路１７の
指示で新らしいフレームポインタの値を格納しタリする
。
第４図はスタックメモリの構成を示すブロック図であっ
て、１８１〜Ｉ ８ｎはメモリモジュール、１９はマル
チプレクサを示している。
て、１８１〜Ｉ ８ｎはメモリモジュール、１９はマル
チプレクサを示している。
第４図は第３図中のメモリ部曹３の詳細を示しており、
該メモリ部１５はルコードがフレームフラグを格納する
フラグ部分とデータを格納するデータ部分から構成され
ており、第４図に示すようにｎ個（ｎ＝２１、ｍ〉１）
のメモリモジュールｌ ａｌ〜＋８ｎからなっている。
該メモリ部１５はルコードがフレームフラグを格納する
フラグ部分とデータを格納するデータ部分から構成され
ており、第４図に示すようにｎ個（ｎ＝２１、ｍ〉１）
のメモリモジュールｌ ａｌ〜＋８ｎからなっている。
スタックのアドレスの下位（ｍビット）を使ってマルチ
プレクサ１９によりｎ個のメモリ出力の中から選択する
。メモリモジュール１８１〜Ｉ ａｌ Ｋは、下位の惧
ビットを除いた上位の部分のポインタの値が入力されて
いる。
プレクサ１９によりｎ個のメモリ出力の中から選択する
。メモリモジュール１８１〜Ｉ ａｌ Ｋは、下位の惧
ビットを除いた上位の部分のポインタの値が入力されて
いる。
第５図は検出回路のブロック図であって、第５図中の検
出回路１７の詳細を示すものである。
出回路１７の詳細を示すものである。
第５図において２０１〜２０ ｎ＋ｔはオア回路、２１
．２２はフラグ保持回路、２３はエンコード回路を示し
ている。オア回路２０は隣り合うフラグの極性の相違を
検出するためのものであり、フラグ保持回路２１．２２
はフレームポインタが更新されて現在の値になる直前の
値であったとへのフラグ０、フラグ１を保持しておく回
路であって、これらのフラグ保持回路はフレームの大き
さがｎよυ大であった場合にフレームポインタをｎだけ
増減させてフレームの境界をサーチする場合にｎの境目
でも検出出来るように設けたものである。エンコード回
路２６はデコーダからの関数のコール／リターン命令の
指示により、オア回路２０１〜２０ｎ＋１の出力中にフ
レームの境界があるか否かを検量して、境界がなければ
、フラグ保持回路２１．２２に７ラグ１と７ラグｎを保
持することを指示し、一方、現在の値をｎだけ増加また
は減することをフレームポインタに指示する。オア回路
２０１〜２０ｙ１−）−１の出力中にフレームの境界が
検出されたときはオア回路の出力とフレームポインタの
値から新しいフレームポインタの値をエンコード回路２
Ｓが作成して、フレームポインタに格納する。
．２２はフラグ保持回路、２３はエンコード回路を示し
ている。オア回路２０は隣り合うフラグの極性の相違を
検出するためのものであり、フラグ保持回路２１．２２
はフレームポインタが更新されて現在の値になる直前の
値であったとへのフラグ０、フラグ１を保持しておく回
路であって、これらのフラグ保持回路はフレームの大き
さがｎよυ大であった場合にフレームポインタをｎだけ
増減させてフレームの境界をサーチする場合にｎの境目
でも検出出来るように設けたものである。エンコード回
路２６はデコーダからの関数のコール／リターン命令の
指示により、オア回路２０１〜２０ｎ＋１の出力中にフ
レームの境界があるか否かを検量して、境界がなければ
、フラグ保持回路２１．２２に７ラグ１と７ラグｎを保
持することを指示し、一方、現在の値をｎだけ増加また
は減することをフレームポインタに指示する。オア回路
２０１〜２０ｙ１−）−１の出力中にフレームの境界が
検出されたときはオア回路の出力とフレームポインタの
値から新しいフレームポインタの値をエンコード回路２
Ｓが作成して、フレームポインタに格納する。
（６）発明の効果
以上詳細に説明し′ｆｃように本発明の方式によれば、
スタック内のフレームの先頭位硝、ヲ、フラグが反転す
ることにＪ：す容易に検出出来るから、制御プログラム
のオーバヘッドが大となることも無く、高速な処理が期
待出来るので効果は大である。
スタック内のフレームの先頭位硝、ヲ、フラグが反転す
ることにＪ：す容易に検出出来るから、制御プログラム
のオーバヘッドが大となることも無く、高速な処理が期
待出来るので効果は大である。
第１図は従来の７レーム構造を説明するための図、第２
図は本発明を説明するための図、第３図は本発明の１実
施例のブロック図、第４図はスタックメモリの構成を示
すブロック図、第５図は検出回路のブロック図である。
図は本発明を説明するための図、第３図は本発明の１実
施例のブロック図、第４図はスタックメモリの構成を示
すブロック図、第５図は検出回路のブロック図である。
Claims (1)
- スタック方式の記憶装置において、スタックＰ３に収容
するデータごとに、同一フレーム内では同極性で相隣り
合うフレーム間では逆極性であるごとき１ビツトのフラ
グを付加し、アクセスの際、前記フラグの極性が反転す
ることにょクフムームの境界を検出し、ポインタが極性
の反転した該フラグを有するデータの位置を指し示すこ
とを特徴とするフレームポインタ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128803A JPS6020379A (ja) | 1983-07-15 | 1983-07-15 | フレ−ムポインタ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128803A JPS6020379A (ja) | 1983-07-15 | 1983-07-15 | フレ−ムポインタ制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6020379A true JPS6020379A (ja) | 1985-02-01 |
Family
ID=14993808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58128803A Pending JPS6020379A (ja) | 1983-07-15 | 1983-07-15 | フレ−ムポインタ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020379A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5294707A (en) * | 1993-02-25 | 1994-03-15 | Basf Corporation | Semi-continuous depolymerization of nylon 6 polymer |
| US5869654A (en) * | 1996-03-18 | 1999-02-09 | Alliedsignal Inc. | Process for depolymerizing polycaprolactam processing waste to form caprolactam |
| US5929234A (en) * | 1995-12-08 | 1999-07-27 | Alliedsignal Inc. | Process for depolymerizing nylon-containing whole carpet to form caprolactam |
-
1983
- 1983-07-15 JP JP58128803A patent/JPS6020379A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5294707A (en) * | 1993-02-25 | 1994-03-15 | Basf Corporation | Semi-continuous depolymerization of nylon 6 polymer |
| US5929234A (en) * | 1995-12-08 | 1999-07-27 | Alliedsignal Inc. | Process for depolymerizing nylon-containing whole carpet to form caprolactam |
| US5932724A (en) * | 1995-12-08 | 1999-08-03 | Alliedsignal Inc. | Process for depolymerizing nylon-containing waste to form caprolactam |
| US5869654A (en) * | 1996-03-18 | 1999-02-09 | Alliedsignal Inc. | Process for depolymerizing polycaprolactam processing waste to form caprolactam |
| US5948908A (en) * | 1996-03-18 | 1999-09-07 | Alliedsignal Inc. | Process for depolymerizing polycaprolactam processing waste to form caprolactam |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1037159A (en) | Processing link control system for data processing equipment | |
| JPS6049332B2 (ja) | マイクロプログラム制御方式 | |
| JPS6020379A (ja) | フレ−ムポインタ制御方法 | |
| JPS6198441A (ja) | 半導体集積回路 | |
| JPS615348A (ja) | 情報処理装置 | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JPH0227596A (ja) | 半導体メモリ | |
| SU378832A1 (ru) | Устройство ввода информации | |
| SU622173A1 (ru) | Оперативное запоминающее устройство с блокировкой неисправных элементов пам ти | |
| JPS63225839A (ja) | セキユリテイ機能付きｒｏｍ | |
| JPH0259837A (ja) | データリカバリ処理方式 | |
| JPH02153444A (ja) | メモリ制御回路 | |
| JPH02123426A (ja) | マイクロプロセッサ | |
| JPH02210543A (ja) | データ処理装置 | |
| JPS61157955A (ja) | タグ制御方式 | |
| JPS63153655A (ja) | メモリアクセス制御方式 | |
| JPS6059614B2 (ja) | 装置管理方式 | |
| JPS58215868A (ja) | フアクシミリ２次元冗長度抑圧符号・復号器用ラインメモリ回路 | |
| JPS58197536A (ja) | デバイス選択方式 | |
| JPS62160550A (ja) | メモリ書込み方式 | |
| JPS58207161A (ja) | 磁気デイスク制御装置 | |
| JPS6020244A (ja) | スタツク制御方法 | |
| JPH0326177A (ja) | 画像データの圧縮伸張コントローラ | |
| JPS59201288A (ja) | アドレス変換方式 |