JPS59201288A - アドレス変換方式 - Google Patents
アドレス変換方式Info
- Publication number
- JPS59201288A JPS59201288A JP58075278A JP7527883A JPS59201288A JP S59201288 A JPS59201288 A JP S59201288A JP 58075278 A JP58075278 A JP 58075278A JP 7527883 A JP7527883 A JP 7527883A JP S59201288 A JPS59201288 A JP S59201288A
- Authority
- JP
- Japan
- Prior art keywords
- page
- tlb
- block
- address
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は仮想ページアドレスから計Ｓ機の天ベージアド
レスに変換するため、ＴＬＢ（トランスレーション・ル
ックアサイド畢バッファ）金用い、アドレスの＃現生成
時に一度ＴＬＢを索引するとページが変化するまでは得
られた実ページを用いてメモリアクセスを行なうアドレ
ス変侠方式の改善に関するものである。
レスに変換するため、ＴＬＢ（トランスレーション・ル
ックアサイド畢バッファ）金用い、アドレスの＃現生成
時に一度ＴＬＢを索引するとページが変化するまでは得
られた実ページを用いてメモリアクセスを行なうアドレ
ス変侠方式の改善に関するものである。
（２）従来技術と問題点
従来、中央処理装置（ＣＰＵ）ではユーデがプログラム
作成時に、実記憶の大きさを意識することなく仮想空間
ページアドレスを設定し、別に設けたページテーブルで
実ページアドレスに変換することが行なわれており、と
くにその変換の実行速度を向上するため、ＴＬＢ（トラ
ンスレーショ／やルックアテイドＱバッファ）が用いら
れる。このＴＬＢは、たとえば１２８エントリずつのグ
ライマリブロック、オルタネ−ドブロックと呼ばれる２
つのブロックが設けられ、選択された仮想空間ページア
ドレスに対する変換がブロックとして行なわれる。この
場合、ＴＬＢの新規生成時に一度ＴＬＢを索引するとペ
ージが変化する壕では得られた実ページを用いてメモリ
アクセスを行なうセット時変換方式が用いられる。セッ
ト時変換方式ではアドレスのページ内における更新を監
視し、ページの更新を示すページクロス信号を検出する
と新ページによりＴＬＢ索引を行なうから、その都度Ｔ
Ｌ Ｂエントリが必要となる。
作成時に、実記憶の大きさを意識することなく仮想空間
ページアドレスを設定し、別に設けたページテーブルで
実ページアドレスに変換することが行なわれており、と
くにその変換の実行速度を向上するため、ＴＬＢ（トラ
ンスレーショ／やルックアテイドＱバッファ）が用いら
れる。このＴＬＢは、たとえば１２８エントリずつのグ
ライマリブロック、オルタネ−ドブロックと呼ばれる２
つのブロックが設けられ、選択された仮想空間ページア
ドレスに対する変換がブロックとして行なわれる。この
場合、ＴＬＢの新規生成時に一度ＴＬＢを索引するとペ
ージが変化する壕では得られた実ページを用いてメモリ
アクセスを行なうセット時変換方式が用いられる。セッ
ト時変換方式ではアドレスのページ内における更新を監
視し、ページの更新を示すページクロス信号を検出する
と新ページによりＴＬＢ索引を行なうから、その都度Ｔ
Ｌ Ｂエントリが必要となる。
本発明者は、このページクロス信号を検出した場合ＴＬ
Ｂ索引を行なうことなく新ページに更新することにより
、ＴＬＢエントリを節約できることに着目したものであ
る。
Ｂ索引を行なうことなく新ページに更新することにより
、ＴＬＢエントリを節約できることに着目したものであ
る。
（３）発明の目的
本発明の目的ばＴＬＢを用いたアドレス変換方式で、実
ページブロック内のページクロスの場合ＴＬＢ索引を行
なうことなく新ページに更新できるようにしたアドレス
変換方式を提供することである。
ページブロック内のページクロスの場合ＴＬＢ索引を行
なうことなく新ページに更新できるようにしたアドレス
変換方式を提供することである。
（４）発明の構成
前記目的を達成するため、本発明のアドレス変換方式は
仮想ページアドレスから計算、幾ノ実ページアドレスに
変換するため、ＴＬＢ（）ランスレージョン・ルックア
サイド・バッファ）を用い、アドレスの新規生成時に一
度ＴＬＢを索引するとページが変化するまでは得られた
実ページを用いてメモリアクセスを行なうアドレス変換
方式において、連続した仮想ページを２”（ｎは整数）
ページの境界で区切シ各２″ページを１ブロツクとし、
対応する夷ページのページ番号の下位ｎビットを仮肋ベ
ージと等しく設定するとともに、その状、態を表示する
手段をページテーブルとＴＬＢＫ設け、該表示のある実
ページｎ１固をＴＬＢの同一エントリに対応性は同時に
該表示手段の内容を複写し、得られた実ページに対、応
して記憶する手段を設けることによシ、ブロック内のペ
ージ・クロスの際の’Ｌ’ＬＢ索引を行なわないように
したことを特徴とするものである。
仮想ページアドレスから計算、幾ノ実ページアドレスに
変換するため、ＴＬＢ（）ランスレージョン・ルックア
サイド・バッファ）を用い、アドレスの新規生成時に一
度ＴＬＢを索引するとページが変化するまでは得られた
実ページを用いてメモリアクセスを行なうアドレス変換
方式において、連続した仮想ページを２”（ｎは整数）
ページの境界で区切シ各２″ページを１ブロツクとし、
対応する夷ページのページ番号の下位ｎビットを仮肋ベ
ージと等しく設定するとともに、その状、態を表示する
手段をページテーブルとＴＬＢＫ設け、該表示のある実
ページｎ１固をＴＬＢの同一エントリに対応性は同時に
該表示手段の内容を複写し、得られた実ページに対、応
して記憶する手段を設けることによシ、ブロック内のペ
ージ・クロスの際の’Ｌ’ＬＢ索引を行なわないように
したことを特徴とするものである。
（５）発明の実施例
第１図は本発明の実施例の構成説明図である。
同図において、仮想空間ページアドレスによシ索引すべ
き論理ページを論理ページレジスタ１１に格納する。こ
の内容はタグ部と論理ページより成り、これをＴＬＢ１
２に送り実アドレスに変換する。ＴＬＢ １２は、図示
のように、タグ部と実ページブロックとブロック表示ク
ラブ■よシ構成される。予め、ページテーブル１６の論
理ページに対し、２′ｎページブロツク、ｎ＝２’ｌｘ
らはページ番号が４の倍数の境界で区切った図示Ａのよ
うなブロックを設け、このブロックのうち指定された任
意のブロックは、論理ページ番号の下位２ビツトと実ペ
ージ番号のｆ位２ビットｅ等しく割当てることによシ、
同一ブロック同では論理ページは下位２ビツトを０とお
いてＴＬＢ索引を行ない、対応する実ページ番号は１種
のみ記憶し、下位２ビツトは論理ページ番号の下位２ビ
ツトをそのまま使用する。
き論理ページを論理ページレジスタ１１に格納する。こ
の内容はタグ部と論理ページより成り、これをＴＬＢ１
２に送り実アドレスに変換する。ＴＬＢ １２は、図示
のように、タグ部と実ページブロックとブロック表示ク
ラブ■よシ構成される。予め、ページテーブル１６の論
理ページに対し、２′ｎページブロツク、ｎ＝２’ｌｘ
らはページ番号が４の倍数の境界で区切った図示Ａのよ
うなブロックを設け、このブロックのうち指定された任
意のブロックは、論理ページ番号の下位２ビツトと実ペ
ージ番号のｆ位２ビットｅ等しく割当てることによシ、
同一ブロック同では論理ページは下位２ビツトを０とお
いてＴＬＢ索引を行ない、対応する実ページ番号は１種
のみ記憶し、下位２ビツトは論理ページ番号の下位２ビ
ツトをそのまま使用する。
そしてこのようなブロックを表示するため、ページテー
ブル１６にブロック表示フラグ■を設け、この４ページ
より成る実ページブロックをブロック表示フラグ■をタ
グ部に対応させてＴＬＢ１２に格納する。
ブル１６にブロック表示フラグ■を設け、この４ページ
より成る実ページブロックをブロック表示フラグ■をタ
グ部に対応させてＴＬＢ１２に格納する。
このように２″ページのブロックとして一＃込まれたＴ
ＬＢに仮想空間ページアドレスでアクセスする場合には
、論理ページレジスタ１１よりタグ部と論理ページをＴ
ＬＢ１２に送シ、タグ部と対応する実ページブロックと
ブロック表示フラグ■を続出し、タグ部は比較回路１４
で入出力データの一致を検出し、この一致信号に対応す
る実ページブロック内の最初のページをＡＮＤ回路１５
を弁し、実ページアドレスレジスタ１６に蓄込む。同時
にこの来ページのブロック表示フラグ■を央ベージアド
レスレジスタ１６の後尾に７ラグ■としてｄ込む。ブロ
ック内のページの更新すなわちページクロスの場合には
前述のように４ページでは下位２ビツト１７が＋１回路
１８で示されるように歩進するが、ＴＬＢとしては同じ
エントリで行なわれるから、ＴＬＢの索引は行なわれな
い。４ページが終了すると下位２ビツトからのキャリ１
百号■が上るから、通常のＴＬＢ索引に移り、この場合
は＋１回路１８は１吏用されない。
ＬＢに仮想空間ページアドレスでアクセスする場合には
、論理ページレジスタ１１よりタグ部と論理ページをＴ
ＬＢ１２に送シ、タグ部と対応する実ページブロックと
ブロック表示フラグ■を続出し、タグ部は比較回路１４
で入出力データの一致を検出し、この一致信号に対応す
る実ページブロック内の最初のページをＡＮＤ回路１５
を弁し、実ページアドレスレジスタ１６に蓄込む。同時
にこの来ページのブロック表示フラグ■を央ベージアド
レスレジスタ１６の後尾に７ラグ■としてｄ込む。ブロ
ック内のページの更新すなわちページクロスの場合には
前述のように４ページでは下位２ビツト１７が＋１回路
１８で示されるように歩進するが、ＴＬＢとしては同じ
エントリで行なわれるから、ＴＬＢの索引は行なわれな
い。４ページが終了すると下位２ビツトからのキャリ１
百号■が上るから、通常のＴＬＢ索引に移り、この場合
は＋１回路１８は１吏用されない。
第２図は新たにＴＬＢに書込むプ烏合の流れ図を示す。
同図において、仮想空間ページアドレスをＴＬＢに与え
たがＴＬＢに登録されていないため、ＴＬＢフォルトと
なった場合には、まずページテーブルを参照し、第１図
のページテーブル１６に示すブロック表示フラグ■を調
べ、これが”１″であれば、たとえば連続ページとして
必要な論理ページの下位２ビツトを０ＯＮとしてＴＬＢ
へ実ページとタグ部。
たがＴＬＢに登録されていないため、ＴＬＢフォルトと
なった場合には、まずページテーブルを参照し、第１図
のページテーブル１６に示すブロック表示フラグ■を調
べ、これが”１″であれば、たとえば連続ページとして
必要な論理ページの下位２ビツトを０ＯＮとしてＴＬＢ
へ実ページとタグ部。
ブロック表示フラグを薯込む。ブロック表示フラグが”
０″であれば、論理ベージをそのままＴＬＢへ実ページ
とタグ部、ブロック表示フラグをｄ込む。以上を繰返え
す。
０″であれば、論理ベージをそのままＴＬＢへ実ページ
とタグ部、ブロック表示フラグをｄ込む。以上を繰返え
す。
このように、ページテーブル１６内のブロック表示フラ
グが１″として記録されている実ページブロック（実施
列では４ページ）は、ＴＬＢの１エントリを共ゼし、そ
の間はＴＬＢを索引する必要がないから全体のＴＬＢ索
引回数を減少することができる。
グが１″として記録されている実ページブロック（実施
列では４ページ）は、ＴＬＢの１エントリを共ゼし、そ
の間はＴＬＢを索引する必要がないから全体のＴＬＢ索
引回数を減少することができる。
（６）発明の詳細
な説明したように、本発明によれば、ＴＬＢを用いたア
トＶス変換方式で連続した仮想ページ２ｎを１ブロツク
とし、対応する実ページのｆ位ｎビットを仮想ページと
等しく設定するとともに、これを表示するフラグをペー
ジテーブルとＴＬＢに設け、読出した実ページに付与さ
れたフラグが”１”である間はブロック内のページクロ
スの際のＴＬＢ宛引は行なわないようにしたものでりる
。これにより、従来連続ページ２７に対しては２”エン
） ｌ）が必要であったものを１エントリで済ますこと
ができるからＴＬＢエントリの節約に寄与するところが
極めて大きい。
トＶス変換方式で連続した仮想ページ２ｎを１ブロツク
とし、対応する実ページのｆ位ｎビットを仮想ページと
等しく設定するとともに、これを表示するフラグをペー
ジテーブルとＴＬＢに設け、読出した実ページに付与さ
れたフラグが”１”である間はブロック内のページクロ
スの際のＴＬＢ宛引は行なわないようにしたものでりる
。これにより、従来連続ページ２７に対しては２”エン
） ｌ）が必要であったものを１エントリで済ますこと
ができるからＴＬＢエントリの節約に寄与するところが
極めて大きい。
第１．図は本発明の実施例の構成説明図、第２図は本発
明の要部の動作を示す流れ図であり、図中、１１は論理
ページレジスタ、１２はＴＬＢ、１３はページテーブル
、１４は比較回路、１５はＡＮＤ回路、１６ハ実ページ
アドレスレジスタ、１７は下位２ビツト、１８は＋１回
路を示す。 第１図 −２） 第２図
明の要部の動作を示す流れ図であり、図中、１１は論理
ページレジスタ、１２はＴＬＢ、１３はページテーブル
、１４は比較回路、１５はＡＮＤ回路、１６ハ実ページ
アドレスレジスタ、１７は下位２ビツト、１８は＋１回
路を示す。 第１図 −２） 第２図
Claims (1)
- 仮想ページアドレスから計算機の実ページアドレスに変
換するｉめ、ＴＬＢ（トランスレーション・７１７２１
丈イド・バッファ）を用い、アドレスの新規生成時に一
度ＴＬＢを索引するとページが変化するまでは得られた
実べ一身を用いてメモリアクセスを行なうアドレス変換
方式において、連続した仮想ページを２ ｎ ＜ｎは整
数）ページの境界で区切り各２ｎページを１ブロツクと
し、対応する実ページのページ番号の下位ｎビットを仮
想ページと等しく設定するとともに、その状態を表示す
る手段をページテーブルとＴＬＢに設け、該表示のある
実ページｎ個をＴＬＢの同一エントリに対応付は同時Ｖ
Ｃ該表示手段の内容を複写し、得られた実ページに対応
して６己憶する手段を設けることによシ、ブロック内の
ページ・クロスの際のＴＬＢ索引を行なわないようにし
たことを特徴とするアドレス変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075278A JPS59201288A (ja) | 1983-04-28 | 1983-04-28 | アドレス変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075278A JPS59201288A (ja) | 1983-04-28 | 1983-04-28 | アドレス変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201288A true JPS59201288A (ja) | 1984-11-14 |
Family
ID=13571599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58075278A Pending JPS59201288A (ja) | 1983-04-28 | 1983-04-28 | アドレス変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201288A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01166780A (ja) * | 1987-12-23 | 1989-06-30 | Bridgestone Corp | ラケットフレーム |
-
1983
- 1983-04-28 JP JP58075278A patent/JPS59201288A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01166780A (ja) * | 1987-12-23 | 1989-06-30 | Bridgestone Corp | ラケットフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5265227A (en) | Parallel protection checking in an address translation look-aside buffer | |
| US4792897A (en) | Address translation unit for translation of virtual address to real address using translation tables of multi-level hierarchical structure | |
| JPH0315211B2 (ja) | ||
| JPH04320553A (ja) | アドレス変換機構 | |
| JPH0193847A (ja) | アドレス拡張方式 | |
| JPH08101797A (ja) | 変換索引バッファ | |
| US4811206A (en) | Data processing system with overlapped address translation and address computation | |
| JP3190700B2 (ja) | アドレス変換装置 | |
| JPS59201288A (ja) | アドレス変換方式 | |
| JPH0695967A (ja) | データプロセッサ | |
| JPS6273347A (ja) | アドレス変換装置 | |
| JPS601658B2 (ja) | アドレス変換制御方式 | |
| JPS6032221B2 (ja) | アドレス変換方式 | |
| JP2728434B2 (ja) | アドレス変換装置 | |
| JPS5821352B2 (ja) | バツフア・メモリ制御方式 | |
| JPH0262645A (ja) | 記憶保護方式 | |
| JP2635310B2 (ja) | アドレス変換装置 | |
| JPH02101552A (ja) | アドレス変換バッファ処理方式 | |
| JPS626350A (ja) | Ｔｌｂ制御装置 | |
| JPH0258654B2 (ja) | ||
| JPH04205535A (ja) | コピーオンライト方式 | |
| JPS646492B2 (ja) | ||
| JPS6358559A (ja) | アドレス変換装置 | |
| JPS6160151A (ja) | タグ付計算機 | |
| JPH06139148A (ja) | アドレス指定回路 |