JPS62160550A - メモリ書込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はメモリ書込み方式に関し、特にリードモディフ
ァイライトを行う場合、メモリ書込みサイクルの時間を
通常のリードライトサイクルと同じ時間で実行すること
を可能とするメモリ書込み方式に関する。

従来技術 従来、メモリのリードモディファイライトを行う場合は
、実際に一度リードした後ライトデータと演算を行って
ライトする（ＣＰＵ上で演算する）か、ＤＲＡＭのリー
ドモディファイライトサイクルを利用するかのどちらか
によっていた。

この場合、どちらにしても、単純なリードライトサイク
ルより時間が長くなり、処理速度が低下するという問題
があった。

目　　　　　的 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来のメモリ書込み方式における上述の
如き問題を解消し、単純なリードライトサイクルと同じ
時間で実行可能なり−１〜モデイフアイライト方式を提
供することにある。

構成 本発明は上記目的を達成するために、メモリアクセスに
おいて、変更するビットのメモリを書込み可能とし、変
更しないビットのメモリを書込み禁止にすることにより
、擬似的に、ＯＲまたはＡＮＤのリードモディファイラ
イトを行うことを特徴とするものである。

以下、実施例に基づいて本発明の構成を、より詳細に説
明する。

本発明の要点は、保存したいメモリビットのライト信号
を禁止することによってデータの保存を行い、書込みた
いビットのライト信号をアクティブにすることによって
データの変更を行うものである。

第１図に本発明の一実施例である、ＯＲ演算を行う回路
の例を示す。図において、１は複数のブロックＯ−Ｎを
有するメモリ、２ｏ〜２ｎはゲートを示している。ゲー
ト２゜〜２ｎは、ＮＯＲＭＡＬ信号をＩｔ　Ｏ１１にし
た場合には、本実施例の回路により以下に述べるリード
モディファイライト動作を行うことを可能とし、６１″
にした場合には通常のメモリアクセスを可能とする、モ
ード切替え機能をも有するものである。

以下、本実施例の動作を説明する。

本実施例の特徴であるリードモディファイライト動作を
実行するには、上述の通り、前記ＮＯＲＭＡＬ信号を“
０”にしておく。

第２図は本実施例の作用を説明する図である。

図からも明らかな如く、本実施例においては、メモリデ
ータ（メモリに記憶されているデータ）には無関係に、
書込みデータ（書込みを行うデータ）の各ビットの１１
１　ｌｊ　、　１１　Ｑ　′１のみによって、書込みＷ
Ｅ倍信号ＯＮ、ＯＦＦにするものである。

これにより第１図に示した回路が動作して、第２図に示
す例ではＯＲ演算の、リードモディファイライトが実行
される。

同様の方式によって、ＡＮＤ演算の、リードモディファ
イライトが実行可能である。この具体例を第３図に示す
。

図から明らかな如く、本実施例においては、メモリデー
タには無関係に、書込みデータの各ビットの“１”、′
０”のみによって、書込みＷＥ倍信号ＯＦＦ、ＯＮにす
るものである。これにより第１図に示した回路が動作し
て、第３図に示す如く。

ＡＮＤ演算の、リードモディファイライトが実行可能で
ある。

また、前述の如く、第１図に示したＮＯＲＭＡＬ信号を
パ１”にすれば、前記メモリ１の、通常のアクセスが可
能になる。

効　　　果 以上述べた如く１本発明によれば、単純なリードライト
サイクルと同じ時間で実行可能なリードモディファイラ
イト方式が実行できるという顕著な効果を奏するもので
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すＯＲ演算回路の構成図
、第２図はそのＯＲ演算動作説明図、第３図は本発明の
他の実施例によるＡＮＤ演算動作説明図である。 １：メモリ、２ｏ〜２ｎ：ゲート。 第　　　　　１　　　　　図

Claims (1)

【特許請求の範囲】
1. （１）メモリヘのデータ書込み方式において、前記メモ
   リに、リードモディファイライト・モードと通常のメモ
   リアクセス・モードとを切替えるモード切替え信号と、
   書込み許可信号および書込みデータを入力とするゲート
   を設け、前記モード切替え信号をリードモディファイラ
   イト・モードにセットし、書込みデータの各ビットの値
   に対応して前記メモリを書込み可能、または、書込み禁
   止にすることにより、擬似的に、ＯＲまたはＡＮＤのリ
   ードモディファイライトを行うことを特徴とするメモリ
   書込み方式。