JPH0354646A - メモリ装置の書き込み方式 - Google Patents
メモリ装置の書き込み方式Info
- Publication number
- JPH0354646A JPH0354646A JP18890489A JP18890489A JPH0354646A JP H0354646 A JPH0354646 A JP H0354646A JP 18890489 A JP18890489 A JP 18890489A JP 18890489 A JP18890489 A JP 18890489A JP H0354646 A JPH0354646 A JP H0354646A
- Authority
- JP
- Japan
- Prior art keywords
- write
- memory device
- word
- byte
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 239000003550 marker Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は，メモリ装置の書き込み方式に関するもので
ある． ［従来の技術１ 第３図は従来の書き込み方式を示す図である。
ある． ［従来の技術１ 第３図は従来の書き込み方式を示す図である。
図において，（ａ）はメモリ装置内の１ワードの記憶イ
メージを示し，（ｂ）はメモリ装置の斜線部の相対アド
レスに書き込みを行いたい場合のｌワド内のバイト位置
を示し，（Ｃ）は第３図（ｂ）で示されるバイト位置に
対して書き込みを行う場合の動作ステップを示す． 次に動作について説明する． メモリ装置に対して書き込みが行われる場合，第３図（
ｃ）に示すようにステップ１でワード内アドレス″０″
，バイト長１バイトに対して書き込みを行い．ステップ
２でワード内アドレス“Ｎ− １”バイト長１バイトに
対して書き込むを行う．このように書き込みを行う先頭
アドレス，書き込みを行うデータのバイト数（長さ〉を
指定することによって書き込みを行うべき場所を指定し
ていた．［発明が解決しようとする課Ｍ］ 上記のような従来のメモリ装置の書き込み方式では，同
一ワード内の不連続なバイト単位に書き込みを行う場合
，複数回の書き込み動作が必要であるという問題点があ
った。
メージを示し，（ｂ）はメモリ装置の斜線部の相対アド
レスに書き込みを行いたい場合のｌワド内のバイト位置
を示し，（Ｃ）は第３図（ｂ）で示されるバイト位置に
対して書き込みを行う場合の動作ステップを示す． 次に動作について説明する． メモリ装置に対して書き込みが行われる場合，第３図（
ｃ）に示すようにステップ１でワード内アドレス″０″
，バイト長１バイトに対して書き込みを行い．ステップ
２でワード内アドレス“Ｎ− １”バイト長１バイトに
対して書き込むを行う．このように書き込みを行う先頭
アドレス，書き込みを行うデータのバイト数（長さ〉を
指定することによって書き込みを行うべき場所を指定し
ていた．［発明が解決しようとする課Ｍ］ 上記のような従来のメモリ装置の書き込み方式では，同
一ワード内の不連続なバイト単位に書き込みを行う場合
，複数回の書き込み動作が必要であるという問題点があ
った。
この発明は，かかる問題点を解決するためになされたも
ので，同一ワード内の不連続なバイト単泣の書き込みを
１回の書き込み動作で行うことができるメモリ装置の書
き込み方式を得ることを目的とする。
ので，同一ワード内の不連続なバイト単泣の書き込みを
１回の書き込み動作で行うことができるメモリ装置の書
き込み方式を得ることを目的とする。
［課題を解決するための千段１
この発明に係るメモリ装置の書き込み方式は，１ワード
に複数のバイトを有するバイトアドレッシングのメモリ
装置の書き込み方式において，各バイト位置に対応する
補助情報を設け，この補助情報が有意を示しているバイ
ト位置のみの書き込みを行うようにしたものである。
に複数のバイトを有するバイトアドレッシングのメモリ
装置の書き込み方式において，各バイト位置に対応する
補助情報を設け，この補助情報が有意を示しているバイ
ト位置のみの書き込みを行うようにしたものである。
［作用］
この発明においては，１ワード内の各バイト位置に対応
するビットを有する補助情報を用いて書き込みを行うこ
とによって１ １ワード内の不連続なバイト単位に対し
て１回で書き込み動作を終了する。
するビットを有する補助情報を用いて書き込みを行うこ
とによって１ １ワード内の不連続なバイト単位に対し
て１回で書き込み動作を終了する。
「実施例］
第１図はこの発明の一実施例によるメモリ装置の書き込
み方式を示す図である。図において，（ａ）は第３図と
同様である。（ｂ）は１ワード内の各バイト位置に対す
る補助情報（以下，ライトマ力という）を示し，（Ｃ）
はメモリ装置に対して書き込もうとするデータを示し，
（ｄ）は矢印で示すように書き込み動作が行われた後の
メモリの内容を示す。
み方式を示す図である。図において，（ａ）は第３図と
同様である。（ｂ）は１ワード内の各バイト位置に対す
る補助情報（以下，ライトマ力という）を示し，（Ｃ）
はメモリ装置に対して書き込もうとするデータを示し，
（ｄ）は矢印で示すように書き込み動作が行われた後の
メモリの内容を示す。
次に，動作を説明する。
第１図（ｄ）に示すメモリの内容に対して，書き込み動
作を行う場合，ワード単位のアドレスおよびライトマー
カを指定することにより，従来，２回の書き込み動作が
必要であったのに対して１回の書き込み動作で書き込み
が可能である。
作を行う場合，ワード単位のアドレスおよびライトマー
カを指定することにより，従来，２回の書き込み動作が
必要であったのに対して１回の書き込み動作で書き込み
が可能である。
なお，上記実施例では２つのバイト位置の書き込みが必
要な場合を示したが，第２図の斜線部のように多数のバ
イト位置に書き込みを行う場合にはこの発明は著しい効
果がある。
要な場合を示したが，第２図の斜線部のように多数のバ
イト位置に書き込みを行う場合にはこの発明は著しい効
果がある。
［発明の効果］
この発明は以上説明したとおり，ｌワード内の任意のバ
イト位置に対する書き込みが１回の書き込み動作で完了
するので１メモリ装置の書き込み処理が高速に行うこと
ができる効果がある。
イト位置に対する書き込みが１回の書き込み動作で完了
するので１メモリ装置の書き込み処理が高速に行うこと
ができる効果がある。
第１図はこの発明の一実施例によるメモリ装置の書き込
み方式を示す図，第２図はメモリの多数のバイト位置に
書き込みを行う場合を示す図．第３図は従来のメモリ装
置の書き込み方式を示す図である．
み方式を示す図，第２図はメモリの多数のバイト位置に
書き込みを行う場合を示す図．第３図は従来のメモリ装
置の書き込み方式を示す図である．
Claims (1)
- １ワードに複数のバイトを有するバイトアドレッシング
のメモリ装置の書き込み方式において、各バイト位置に
対応する補助情報を設け、この補助情報が有意を示して
いるバイト位置のみの書き込みを行うようにしたことを
特徴とするメモリ装置の書き込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18890489A JPH0354646A (ja) | 1989-07-24 | 1989-07-24 | メモリ装置の書き込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18890489A JPH0354646A (ja) | 1989-07-24 | 1989-07-24 | メモリ装置の書き込み方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0354646A true JPH0354646A (ja) | 1991-03-08 |
Family
ID=16231921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18890489A Pending JPH0354646A (ja) | 1989-07-24 | 1989-07-24 | メモリ装置の書き込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0354646A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007301002A (ja) * | 2006-05-09 | 2007-11-22 | Daikin Ind Ltd | 蒸散装置 |
-
1989
- 1989-07-24 JP JP18890489A patent/JPH0354646A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007301002A (ja) * | 2006-05-09 | 2007-11-22 | Daikin Ind Ltd | 蒸散装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61188582A (ja) | マルチウインドウ書込み制御装置 | |
| JPH09167495A (ja) | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 | |
| JPH0354646A (ja) | メモリ装置の書き込み方式 | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JPS6051748B2 (ja) | メモリ書き込み方式 | |
| JPH03228298A (ja) | データ格納方式 | |
| JPS6010669B2 (ja) | 記憶装置制御方式 | |
| JPS5860395U (ja) | バツフア記憶装置 | |
| JPS6232818B2 (ja) | ||
| JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
| JPS6167155A (ja) | ランダムフアイル・システム | |
| JPS60150089A (ja) | 記憶装置 | |
| JPS6048078A (ja) | ディスプレイ画像編集処理方式 | |
| JPH01207848A (ja) | 記憶装置 | |
| JPS61285556A (ja) | メモリ書込み装置 | |
| JPS5829046A (ja) | メモリソーティング回路 | |
| JPH0266799A (ja) | データ書き込み方式 | |
| JPS6032189A (ja) | メモリへのデ−タ記憶方法 | |
| JPS61250729A (ja) | シフタ回路 | |
| JPH0855058A (ja) | メモリエリア拡張方法 | |
| JPS62160550A (ja) | メモリ書込み方式 | |
| JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
| JPS61109092A (ja) | 記憶制御方式 | |
| JPS62194580A (ja) | 高速画像処理回路 | |
| JPH1097459A (ja) | Ｅｅｐｒｏｍ初期化方法 |