JPH03228298A - データ格納方式 - Google Patents
データ格納方式Info
- Publication number
- JPH03228298A JPH03228298A JP2022619A JP2261990A JPH03228298A JP H03228298 A JPH03228298 A JP H03228298A JP 2022619 A JP2022619 A JP 2022619A JP 2261990 A JP2261990 A JP 2261990A JP H03228298 A JPH03228298 A JP H03228298A
- Authority
- JP
- Japan
- Prior art keywords
- block
- information
- bit
- contents
- nth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000013500 data storage Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ格納方式に関し、特に電気的消去可能
プログラマブルメモリ（ＥＥＰＲＯＭと称す）に対する
度々書き換えられる情報の格納方式に関する。
プログラマブルメモリ（ＥＥＰＲＯＭと称す）に対する
度々書き換えられる情報の格納方式に関する。
従来、この種のデータは内容にかかわらず１つの情報に
対し１つのアドレスが割り当てられていた。
対し１つのアドレスが割り当てられていた。
上述の従来のデータ格納方式は、１つの情報に対して１
つのアドレスが割り当てられているだけで、度々書き換
えられるデータによってＥＥＰＲＯＭ全体の寿命が左右
されてしまうという欠点がある。
つのアドレスが割り当てられているだけで、度々書き換
えられるデータによってＥＥＰＲＯＭ全体の寿命が左右
されてしまうという欠点がある。
本発明のデータ格納方式は、度々書き換えられる情報に
対して第１のブロック−第ｎのブロックを割り当て、情
報の書き換えに対しては新たな情報を前記第１のブロッ
クから順次に前記第ｎのブロックまで書き込み前記第ｎ
のブロックの次には再び前記第１のブロックから順次に
書き込むように前記第１のブロック−第ｎのブロックを
繰り返して使用し、前記第１のブロック−前記第ｎのブ
ロックそれぞれに対応してそれぞれが１ビットからなる
第１の使用情報ビット〜第ｎの使用情報ビットを設け、
第ｉのブロックに新たな情報を書き込む時は前記第ｉの
使用情報ビットを反転させ、情報を読み出す時は前記第
１〜第ｎの使用情報ビットを比較して前記第１〜第ｎの
ブロックの内容のいずれか一つを有効な情報とすること
を特徴とする。
対して第１のブロック−第ｎのブロックを割り当て、情
報の書き換えに対しては新たな情報を前記第１のブロッ
クから順次に前記第ｎのブロックまで書き込み前記第ｎ
のブロックの次には再び前記第１のブロックから順次に
書き込むように前記第１のブロック−第ｎのブロックを
繰り返して使用し、前記第１のブロック−前記第ｎのブ
ロックそれぞれに対応してそれぞれが１ビットからなる
第１の使用情報ビット〜第ｎの使用情報ビットを設け、
第ｉのブロックに新たな情報を書き込む時は前記第ｉの
使用情報ビットを反転させ、情報を読み出す時は前記第
１〜第ｎの使用情報ビットを比較して前記第１〜第ｎの
ブロックの内容のいずれか一つを有効な情報とすること
を特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例におけるＥＥＰＲＯＭ”のデ
ータ格納図である。使用情報ビットｌａ。
ータ格納図である。使用情報ビットｌａ。
ｌｂ、ｌｃ、ｌｄは度々書き換えられる情報に対して割
り当てられたアドレス００００〜０００３（以下、第１
ブロツク〜第４ブロツクと称す）の各ブロックに書き込
まれた内容２ａ、２ｂ、２ｃ。
り当てられたアドレス００００〜０００３（以下、第１
ブロツク〜第４ブロツクと称す）の各ブロックに書き込
まれた内容２ａ、２ｂ、２ｃ。
２ｄのうち、どのデータが有効であるかを示すものであ
る。あまり書き換えられない情報に対してはそれぞれ１
つのアドレスが割り当てられ、内容３．４．５・・・（
アドレス０００４，０００６，０００７、・・・）が書
き込まれていることを示している。
る。あまり書き換えられない情報に対してはそれぞれ１
つのアドレスが割り当てられ、内容３．４．５・・・（
アドレス０００４，０００６，０００７、・・・）が書
き込まれていることを示している。
第３図は度々書き換えられる情報を実際にＥＥＰＲＯＭ
に書き込む手順を示したものである。仮に初期設定はど
の使用情報ビット１ａ〜１ｄも０であるものとし、この
状態を第４ブロツクの内容が有効であるものとする。初
期に第１ブロツクの使用情報ビットをＯから１へ反転さ
せ、情報を第１ブロツクに書き込む。この時、第１プロ
１．りの使用情報ビットは１、他のブロックの使用情報
ビットはＯとなる。この状態を第１ブロツクの内容が有
効であるものとする。次に新たな情報を書き込む必要が
発生した時は第２ブロツクの使用情報ビットを０から１
へ反転させ、第２ブロツクに情報を書き込む。このよう
にして第３図の手順に従って順々に各ブロックを使用し
ていくと、各ブロックの使用情報ビットの内容とその時
有効なブロックの関係は第２図のようにまとめられる。
に書き込む手順を示したものである。仮に初期設定はど
の使用情報ビット１ａ〜１ｄも０であるものとし、この
状態を第４ブロツクの内容が有効であるものとする。初
期に第１ブロツクの使用情報ビットをＯから１へ反転さ
せ、情報を第１ブロツクに書き込む。この時、第１プロ
１．りの使用情報ビットは１、他のブロックの使用情報
ビットはＯとなる。この状態を第１ブロツクの内容が有
効であるものとする。次に新たな情報を書き込む必要が
発生した時は第２ブロツクの使用情報ビットを０から１
へ反転させ、第２ブロツクに情報を書き込む。このよう
にして第３図の手順に従って順々に各ブロックを使用し
ていくと、各ブロックの使用情報ビットの内容とその時
有効なブロックの関係は第２図のようにまとめられる。
逆に、この情報を読み出す場合には第４図の手順に従っ
ておこなうことができる。
ておこなうことができる。
すなわち、第１ブロツクの使用情報ビット１ａと第２ブ
ロツクの使用情報ビット１ｂを比較し、異っていれば第
１ブロツクの内容を有効な情報として読み出し、等しけ
れば次に第２ブロツクの使用情報ビット１ｂと第３ブロ
ツクの使用情報と・ソトＩＣについて同様な処理を行い
、これらが等しければさらに使用情報ビットＩＣと使用
情報ビ・ン）１ｄを比較し、等しければ第４ブロツクの
内容を有効な情報として読み出す。
ロツクの使用情報ビット１ｂを比較し、異っていれば第
１ブロツクの内容を有効な情報として読み出し、等しけ
れば次に第２ブロツクの使用情報ビット１ｂと第３ブロ
ツクの使用情報と・ソトＩＣについて同様な処理を行い
、これらが等しければさらに使用情報ビットＩＣと使用
情報ビ・ン）１ｄを比較し、等しければ第４ブロツクの
内容を有効な情報として読み出す。
以上説明したように本発明は、ＥＥＰＲＯＭ等において
度々書き換えられる情報に対して１ビ・ントの使用情報
ビットを有する複数のプロ・ンクを割り当てることによ
り、各アドレスに対する書き込み回数を最小限におさえ
、ＥＥＰＲＯＭ等の全体の寿命を延ばしうる効果がある
。
度々書き換えられる情報に対して１ビ・ントの使用情報
ビットを有する複数のプロ・ンクを割り当てることによ
り、各アドレスに対する書き込み回数を最小限におさえ
、ＥＥＰＲＯＭ等の全体の寿命を延ばしうる効果がある
。
第１図は本発明の一実施例のデータ格納を示す図、第２
図は第１図における各使用情報ビット１ａ〜１ｄの内容
とその時有効な内容の対応を示す図、第３図および第４
図はそれぞれ第１図の度々書き換えられる情報の書き込
み手順、読み出し手順を示すフローチャートである。 １ ａ、１ｂ、１ ｃ、１ ｄ−・−使用情報ビット、
２ａ、２ｂ、２ｃ、２ｄ・・・ブロックの内容、３゜４
．５・・・アドレスに書き込まれた内容。
図は第１図における各使用情報ビット１ａ〜１ｄの内容
とその時有効な内容の対応を示す図、第３図および第４
図はそれぞれ第１図の度々書き換えられる情報の書き込
み手順、読み出し手順を示すフローチャートである。 １ ａ、１ｂ、１ ｃ、１ ｄ−・−使用情報ビット、
２ａ、２ｂ、２ｃ、２ｄ・・・ブロックの内容、３゜４
．５・・・アドレスに書き込まれた内容。
Claims (1)
- 度々書き換えられる情報に対して第１のブロック〜第
ｎのブロックを割り当て情報の書き換えに対しては新た
な情報を前記第１のブロックから順次に前記第ｎのブロ
ックまで書き込み前記第ｎのブロックの次には再び前記
第１のブロックから順次に書き込むように前記第１のブ
ロック〜第ｎのブロックを繰り返して使用し、前記第１
のブロック〜前記第ｎのブロックそれぞれに対応してそ
れぞれが１ビットからなる第１の使用情報ビット〜第ｎ
の使用情報ビットを設け、第ｉのブロックに新たな情報
を書き込む時は前記第ｉの使用情報ビットを反転させ、
情報を読み出す時は前記第１〜第ｎの使用情報ビットを
比較して前記第１〜第ｎのブロックの内容のいずれか一
つを有効な情報とすることを特徴とするデータ格納方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022619A JPH03228298A (ja) | 1990-01-31 | 1990-01-31 | データ格納方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022619A JPH03228298A (ja) | 1990-01-31 | 1990-01-31 | データ格納方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03228298A true JPH03228298A (ja) | 1991-10-09 |
Family
ID=12087849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022619A Pending JPH03228298A (ja) | 1990-01-31 | 1990-01-31 | データ格納方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03228298A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0462599U (ja) * | 1990-10-05 | 1992-05-28 | ||
| US5297103A (en) * | 1992-01-20 | 1994-03-22 | Fujitsu Limited | Electrically erasable and programmable semiconductor memory device |
| JPH07111092A (ja) * | 1993-10-12 | 1995-04-25 | Nec Corp | 不揮発性半導体記憶装置の制御方法 |
| US7654904B2 (en) | 2002-11-15 | 2010-02-02 | Nintendo Co., Ltd. | Game machine, backup control program of game data and backup control method |
-
1990
- 1990-01-31 JP JP2022619A patent/JPH03228298A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0462599U (ja) * | 1990-10-05 | 1992-05-28 | ||
| US5297103A (en) * | 1992-01-20 | 1994-03-22 | Fujitsu Limited | Electrically erasable and programmable semiconductor memory device |
| JPH07111092A (ja) * | 1993-10-12 | 1995-04-25 | Nec Corp | 不揮発性半導体記憶装置の制御方法 |
| US7654904B2 (en) | 2002-11-15 | 2010-02-02 | Nintendo Co., Ltd. | Game machine, backup control program of game data and backup control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8310896B2 (en) | Memory system and method of writing into nonvolatile semiconductor memory | |
| US8918584B2 (en) | Refresh algorithm for memories | |
| KR100300250B1 (ko) | 반도체기억장치및그데이터관리방법 | |
| JP3251968B2 (ja) | 半導体記憶装置 | |
| CA2015430A1 (en) | Data exchange apparatus | |
| US20100325342A1 (en) | Memory controller and nonvolatile storage device using same | |
| US5473569A (en) | Method for operating a flash memory | |
| US6807610B2 (en) | Method and apparatus for virtually partitioning an integrated multilevel nonvolatile memory circuit | |
| JPH03228298A (ja) | データ格納方式 | |
| US5226015A (en) | Semiconductor memory system | |
| JPS63124298A (ja) | メモリ装置 | |
| JPS6045994A (ja) | Ｐｒｏｍによる情報記憶方法 | |
| CA2152204A1 (en) | Method of transferring data to a memory medium in a mailing machine | |
| JP3471838B2 (ja) | 循環順編成ファイルの管理方法 | |
| JPS63181190A (ja) | 情報記憶方法 | |
| JPS60140449A (ja) | メモリ保護方式 | |
| JP2969896B2 (ja) | Ｒａｍのデータ書き込み制御方法 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPH07111092A (ja) | 不揮発性半導体記憶装置の制御方法 | |
| JP2001202282A (ja) | データファイリングシステム及びデータファイリング方法 | |
| JP4105179B2 (ja) | データ管理方法 | |
| JPH0266799A (ja) | データ書き込み方式 | |
| JP2007193618A (ja) | フラッシュメモリーの分散書き込み方法 | |
| JPS5918745B2 (ja) | メモリ共有アクセス方式 | |
| JP2004126945A (ja) | 記憶装置及びその制御方法 |