JPS63181190A - 情報記憶方法 - Google Patents
情報記憶方法Info
- Publication number
- JPS63181190A JPS63181190A JP62013390A JP1339087A JPS63181190A JP S63181190 A JPS63181190 A JP S63181190A JP 62013390 A JP62013390 A JP 62013390A JP 1339087 A JP1339087 A JP 1339087A JP S63181190 A JPS63181190 A JP S63181190A
- Authority
- JP
- Japan
- Prior art keywords
- information
- blocks
- block
- memory area
- allotter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報記憶方法に関し、特に、不揮発性半導体
記憶装置における情報記憶に適用して最適な技術に関す
るものである。
記憶装置における情報記憶に適用して最適な技術に関す
るものである。
従来１例えば移動通信用移動機において位置情報等の情
報を記憶するためには、ＥＥＰＲＯＭ等の不揮発性半導
体記憶装置が使用されている。このＥＥＰＲＯＭ等の情
報書き換え回数能力は１万回程度である。ところが、実
際に移動機においてこのＥＥＦＲＯＭ等に情報を記憶す
る時、情報の書き換え回数がこの情報書き換え回数能力
を越える場合がある。例えば、移動機における情報記憶
回数は、１０回／日、３６５日／年、移動機寿命１０年
の条件の場合、１ｏｘ３６５ｘｌｏ＝３６゜５００回／
寿命となるから、これ以上の情報書き換え回数能力が要
求されることになるが、これはＥＥＰＲＯＭ等の情報書
き換え回数能力１万回を越えてしまう。
報を記憶するためには、ＥＥＰＲＯＭ等の不揮発性半導
体記憶装置が使用されている。このＥＥＰＲＯＭ等の情
報書き換え回数能力は１万回程度である。ところが、実
際に移動機においてこのＥＥＦＲＯＭ等に情報を記憶す
る時、情報の書き換え回数がこの情報書き換え回数能力
を越える場合がある。例えば、移動機における情報記憶
回数は、１０回／日、３６５日／年、移動機寿命１０年
の条件の場合、１ｏｘ３６５ｘｌｏ＝３６゜５００回／
寿命となるから、これ以上の情報書き換え回数能力が要
求されることになるが、これはＥＥＰＲＯＭ等の情報書
き換え回数能力１万回を越えてしまう。
そこで、この問題を解決するために、移動機に電源が投
入されている通常状態においてはＲＡＭを用いて情報の
書き込み、読み出し処理を行い、ＥＥＰＲＯＭ等への記
憶は電源オフ時に行う情報記憶方法が考えられている。
入されている通常状態においてはＲＡＭを用いて情報の
書き込み、読み出し処理を行い、ＥＥＰＲＯＭ等への記
憶は電源オフ時に行う情報記憶方法が考えられている。
この方法によれば、移動機の電源オフの回数条件が２．
５回／日、３６５日／年、移動機寿命１０年の場合、Ｅ
ＥＰＲＯＭ等の情報書き換え回数は９，１２５回／寿命
となり、ＥＥＰＲＯＭ等の情報書き換え回数能力１万回
以下とすることができる。
５回／日、３６５日／年、移動機寿命１０年の場合、Ｅ
ＥＰＲＯＭ等の情報書き換え回数は９，１２５回／寿命
となり、ＥＥＰＲＯＭ等の情報書き換え回数能力１万回
以下とすることができる。
しかしながら、この方法を用いる場合には、移動機に電
源オフ検出回路を設ける必要がある。また、電源オフ後
におけるＥＥＰＲＯＭ等への情報の書き込みを正常に完
了させる必要があるため、電源バックアップ回路を移動
機に設けなければならない。このため、移動機の回路構
成が複雑となり、移動機の小形化、低廉化に適さないと
いう問題があった。
源オフ検出回路を設ける必要がある。また、電源オフ後
におけるＥＥＰＲＯＭ等への情報の書き込みを正常に完
了させる必要があるため、電源バックアップ回路を移動
機に設けなければならない。このため、移動機の回路構
成が複雑となり、移動機の小形化、低廉化に適さないと
いう問題があった。
本発明は、前記問題点を解決するためになされたもので
ある。
ある。
本発明の目的は、ソフトウェア処理のみにより不揮発性
半導体記憶装置の情報書き換え回数能力を実効的に増大
させることができる技術を提供することにある。
半導体記憶装置の情報書き換え回数能力を実効的に増大
させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、情報を記憶するためのメモリエリアと情報の
読み出し時に用いるアロッタ情報メモリエリアとから成
るブロックを不揮発性半導体記憶装置のメモリエリアに
複数個設け、前記情報を記憶する毎に順次前記ブロック
を変更して前記情報の書き込み処理を行うようにしてい
る。
読み出し時に用いるアロッタ情報メモリエリアとから成
るブロックを不揮発性半導体記憶装置のメモリエリアに
複数個設け、前記情報を記憶する毎に順次前記ブロック
を変更して前記情報の書き込み処理を行うようにしてい
る。
上記した手段によれば、各ブロックについての情報書き
込み回数を１／ブロツク数に低減することができるので
、ソフトウェア処理のみにより不揮発性半導体記憶装置
の情報書き換え回数能力をブロック数倍だけ実効的に増
大させることができる。
込み回数を１／ブロツク数に低減することができるので
、ソフトウェア処理のみにより不揮発性半導体記憶装置
の情報書き換え回数能力をブロック数倍だけ実効的に増
大させることができる。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための全回において、同一機能
を有するものには同一符号を付け、その繰り返しの説明
は省略する。
を有するものには同一符号を付け、その繰り返しの説明
は省略する。
第１図は１本発明の一実施例による情報記憶方法を説明
するための図である。
するための図である。
第１図に示すように１本実施例においては、例えばＥ
Ｅ Ｐ ＲＯＭのような不揮発性半導体記憶装置のメモ
リエリアＡに例えばｎ＝４個のブロックを設け、これら
のブロックに順に＃０〜＃３の番号を付ける。これらの
ブロック＃０〜＃３のそれぞれは、規定サイズ（例えば
８バイト）の情報記憶用メモリエリアａと例えば１バイ
トのアロッタ情報メモリエリアｂとから成り、各ブロッ
ク＃０〜＃３は全体として例えば９バイトのサイズを有
する。前記アロツク情報は、後述のように情報の読み出
し時に「真」のブロック（読み出すべき情報が記憶され
ているブロック）を識別するために用いられる。
Ｅ Ｐ ＲＯＭのような不揮発性半導体記憶装置のメモ
リエリアＡに例えばｎ＝４個のブロックを設け、これら
のブロックに順に＃０〜＃３の番号を付ける。これらの
ブロック＃０〜＃３のそれぞれは、規定サイズ（例えば
８バイト）の情報記憶用メモリエリアａと例えば１バイ
トのアロッタ情報メモリエリアｂとから成り、各ブロッ
ク＃０〜＃３は全体として例えば９バイトのサイズを有
する。前記アロツク情報は、後述のように情報の読み出
し時に「真」のブロック（読み出すべき情報が記憶され
ているブロック）を識別するために用いられる。
前記不揮発性半導体記憶装置への情報の書き込み時には
、各ブロック＃０〜＃３に対して毎回順送りにアロッタ
処理を行うように、書き込みアドレスを変更しながら順
次各ブロック＃０〜＃３に書き込みを行う。すなわち、
まず１回目の書き込みはブロック＃Ｏに行い、２回目の
書き込みはブロック＃１に行い、３回目の書き込みはブ
ロック＃２に行い、４回目の書き込みはブロック＃３に
行う、５回目の書き込みは再びブロック＃０に行い、以
下同様にして順次ブロックを変更して情報の書き込みを
行う。このようにすることによって。
、各ブロック＃０〜＃３に対して毎回順送りにアロッタ
処理を行うように、書き込みアドレスを変更しながら順
次各ブロック＃０〜＃３に書き込みを行う。すなわち、
まず１回目の書き込みはブロック＃Ｏに行い、２回目の
書き込みはブロック＃１に行い、３回目の書き込みはブ
ロック＃２に行い、４回目の書き込みはブロック＃３に
行う、５回目の書き込みは再びブロック＃０に行い、以
下同様にして順次ブロックを変更して情報の書き込みを
行う。このようにすることによって。
各ブロック＃０〜＃３に対する書き込み回数は、これら
のブロック＃０〜＃３を設けない場合に比べて１／４に
低減することができる。ＥＥＰＲＯＭ等の不揮発性半導
体記憶装置の書き換え回数能力は、同一アドレスに対す
る書き換え回数能力を示しているから、このことはＥＥ
ＰＲＯＭの書き換え回数能力が実効的に４倍に増大する
ことを意味する。しかも、不揮発性半導体記憶装置のメ
モリエリアＡに上述のようにブロック＃０〜＃３を設け
るだけでよいので、複雑な回路等を必要とすることなく
、ソフトウェア処理のみによって不揮発性半導体記憶装
置４の書き換え回数能力を実効的に増大させることがで
きる。従って、例えば移動通信用移動機における不揮発
性半導体記憶装置の情報記憶に本実施例による方法を適
用した場合には、移動機の回路構成を簡単にすることが
でき。
のブロック＃０〜＃３を設けない場合に比べて１／４に
低減することができる。ＥＥＰＲＯＭ等の不揮発性半導
体記憶装置の書き換え回数能力は、同一アドレスに対す
る書き換え回数能力を示しているから、このことはＥＥ
ＰＲＯＭの書き換え回数能力が実効的に４倍に増大する
ことを意味する。しかも、不揮発性半導体記憶装置のメ
モリエリアＡに上述のようにブロック＃０〜＃３を設け
るだけでよいので、複雑な回路等を必要とすることなく
、ソフトウェア処理のみによって不揮発性半導体記憶装
置４の書き換え回数能力を実効的に増大させることがで
きる。従って、例えば移動通信用移動機における不揮発
性半導体記憶装置の情報記憶に本実施例による方法を適
用した場合には、移動機の回路構成を簡単にすることが
でき。
このため移動機の小形化、低廉化を図ることができる。
上述のように不揮発性半導体記憶装置のメモリエリアＡ
にブロック＃０〜＃３を設けた場合には。
にブロック＃０〜＃３を設けた場合には。
情報の読み出し時にどのブロックの内容を読み出せばよ
いか、すなわち情報を読み出すべき「真」のブロックを
識別することができるようにアロツク処理を行う必要が
ある。この読み出し時に「真」のブロックを識別する方
法としては１例えば次の二つの方法がある。
いか、すなわち情報を読み出すべき「真」のブロックを
識別することができるようにアロツク処理を行う必要が
ある。この読み出し時に「真」のブロックを識別する方
法としては１例えば次の二つの方法がある。
第１の方法は、情報書き込み時に、情報を書き込むべき
ブロックのアロツク情報メモリエリアｂに「全ブロック
＃０〜＃３のアロツク情報の中の最大値＋１」の値を書
き込み、このアロツク情報メモリエリアｂに最大値が書
き込まれているブロックを「真」のブロックとする方法
である。情報を読み出す時は、まず全ブロック＃０〜＃
３のアロッタ情報を読み出し、アロッタ情報メモリエリ
アｂに最大値が書かれている「真」のブロックに記憶さ
れている情報を読み出す。
ブロックのアロツク情報メモリエリアｂに「全ブロック
＃０〜＃３のアロツク情報の中の最大値＋１」の値を書
き込み、このアロツク情報メモリエリアｂに最大値が書
き込まれているブロックを「真」のブロックとする方法
である。情報を読み出す時は、まず全ブロック＃０〜＃
３のアロッタ情報を読み出し、アロッタ情報メモリエリ
アｂに最大値が書かれている「真」のブロックに記憶さ
れている情報を読み出す。
例えば、第２図において、ブロック＃０に１回目の情報
書き込みを行う場合、このブロック＃Ｏのアロッタ情報
メモリエリアｂには、全ブロック＃Ｏ〜＃３のアロツク
情報メモリエリアｂの中の最大値１を書き込む。情報を
読み出す時は、全ブロック＃０〜＃３のアロツク情報を
読み出し、これらのアロッタ情報から最大値が書かれて
いるブロック番号を検索してブロック＃Ｏが「真」のブ
ロックであることを認識し、このブロック＃Ｏの情報を
読み出せばよい。
書き込みを行う場合、このブロック＃Ｏのアロッタ情報
メモリエリアｂには、全ブロック＃Ｏ〜＃３のアロツク
情報メモリエリアｂの中の最大値１を書き込む。情報を
読み出す時は、全ブロック＃０〜＃３のアロツク情報を
読み出し、これらのアロッタ情報から最大値が書かれて
いるブロック番号を検索してブロック＃Ｏが「真」のブ
ロックであることを認識し、このブロック＃Ｏの情報を
読み出せばよい。
第２の方法は、全ブロック＃０〜＃３のアロッタ情報の
総和をとり、この総和を４で除した剰余すなわちＭＯＤ
４を「真」のブロックの番号とする方法である。この場
合、書き込み処理は、「「真」のブロックの番号＋１」
のＭＯＤ４をブロック番号とするブロックに対して行う
。また、書き込みを行ったブロックのアロツク情報メモ
リエリアｂには、「書き込みを行うブロックのアロツク
情報＋１」のＭＯＤ４の値を書き込む。情報の読み出し
時には、まず全ブロック＃０〜＃３の７０ツタ情報の総
和をとり、そのＭＯＤ４の番号のブロックを「真」のブ
ロックとして識別し、このブロックの情報を読み出す。
総和をとり、この総和を４で除した剰余すなわちＭＯＤ
４を「真」のブロックの番号とする方法である。この場
合、書き込み処理は、「「真」のブロックの番号＋１」
のＭＯＤ４をブロック番号とするブロックに対して行う
。また、書き込みを行ったブロックのアロツク情報メモ
リエリアｂには、「書き込みを行うブロックのアロツク
情報＋１」のＭＯＤ４の値を書き込む。情報の読み出し
時には、まず全ブロック＃０〜＃３の７０ツタ情報の総
和をとり、そのＭＯＤ４の番号のブロックを「真」のブ
ロックとして識別し、このブロックの情報を読み出す。
例えば、第３図において、７回目の書き込みが終わると
各ブロックのアロッタ情報はブロック＃Ｏが１、ブロッ
ク＃１が２、ブロック＃２が２゜ブロック＃３が２とな
る。このとき、「真」のブロックは、１＋２＋２＋２＝
７のＭＯＤ４．すなわち３であり、従ってブロック＃３
が「真」のブロックとなる。一方、読み出し時には、全
ブロック＃Ｏ〜＃３のアロッタ情報を読み出しく第３図
の７回目のアロッタ情報が読み出される）、これらの総
和７を得、そのＭＯＤ４、すなわち３からブロック＃３
が「真」のブロックであることが識別されるので、この
ブロック＃３の情報を読み出す。次に、８回目の書き込
み時には、この「真」のブロック＃３＋１のＭＯＤ４す
なわちブロック＃０に書き込むことになる。このブロッ
ク＃０に情報を書き込む場合、そのアロツク情報メモリ
エリアｂには［ブロック＃０のアロッタ情報１＋１」の
ＭＯＤ４すなわち２が書き込まれる。一方、読み出し時
には、７回目の時と同様に、全ブロック＃０〜＃３のア
ロツク情報を読み出しく第３図の８回目のアロッタ情報
が読み出される）、これらの総和８のＭＯＤ４すなわち
Ｏが情報を読み出すべきブロックの番号となる。
各ブロックのアロッタ情報はブロック＃Ｏが１、ブロッ
ク＃１が２、ブロック＃２が２゜ブロック＃３が２とな
る。このとき、「真」のブロックは、１＋２＋２＋２＝
７のＭＯＤ４．すなわち３であり、従ってブロック＃３
が「真」のブロックとなる。一方、読み出し時には、全
ブロック＃Ｏ〜＃３のアロッタ情報を読み出しく第３図
の７回目のアロッタ情報が読み出される）、これらの総
和７を得、そのＭＯＤ４、すなわち３からブロック＃３
が「真」のブロックであることが識別されるので、この
ブロック＃３の情報を読み出す。次に、８回目の書き込
み時には、この「真」のブロック＃３＋１のＭＯＤ４す
なわちブロック＃０に書き込むことになる。このブロッ
ク＃０に情報を書き込む場合、そのアロツク情報メモリ
エリアｂには［ブロック＃０のアロッタ情報１＋１」の
ＭＯＤ４すなわち２が書き込まれる。一方、読み出し時
には、７回目の時と同様に、全ブロック＃０〜＃３のア
ロツク情報を読み出しく第３図の８回目のアロッタ情報
が読み出される）、これらの総和８のＭＯＤ４すなわち
Ｏが情報を読み出すべきブロックの番号となる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
例えば、上述の実施例においては、ブロックの数ｎ＝４
の場合について説明したが、ｎ＝４以外の場合にも同様
に本発明を適用することができる。
の場合について説明したが、ｎ＝４以外の場合にも同様
に本発明を適用することができる。
また、各ブロックのメモリエリアａ及びブロック情報メ
モリエリアｂのサイズは必要に応じて選定することがで
きる。
モリエリアｂのサイズは必要に応じて選定することがで
きる。
以上、説明したように、本発明によれば、以下に述べる
ような効果を得ることができる。
ような効果を得ることができる。
すなわち、情報を記憶するためのメモリエリアと前記情
報の読み出し時に用いる７０ツタ情報メモリエリアとか
ら成るブロックを不揮発性半導体記憶装置のメモリエリ
アに複数個設け、前記情報を記憶する毎に順次前記ブロ
ックを変更して前記情報の書き込み処理を行うようにし
ているので、ソフトウェア処理のみにより不揮発性半導
体記憶装置の情報書き換え回数能力をブロック数倍だけ
実効的に増大させることができる。
報の読み出し時に用いる７０ツタ情報メモリエリアとか
ら成るブロックを不揮発性半導体記憶装置のメモリエリ
アに複数個設け、前記情報を記憶する毎に順次前記ブロ
ックを変更して前記情報の書き込み処理を行うようにし
ているので、ソフトウェア処理のみにより不揮発性半導
体記憶装置の情報書き換え回数能力をブロック数倍だけ
実効的に増大させることができる。
第１図は１本発明の一実施例による情報記憶方法を説明
するための図。 第２図及び第３図は、それぞれ情報を読み出すべきブロ
ックを識別するための方法を説明するための図である。 図中、Ａ・・・メモリエリア、＃０〜＃３・・・ブロッ
ク、ａ・・・情報記憶用メモリエリア、ｂ・・・アロツ
ク情報メモリエリアである。
するための図。 第２図及び第３図は、それぞれ情報を読み出すべきブロ
ックを識別するための方法を説明するための図である。 図中、Ａ・・・メモリエリア、＃０〜＃３・・・ブロッ
ク、ａ・・・情報記憶用メモリエリア、ｂ・・・アロツ
ク情報メモリエリアである。
Claims (1)
- 不揮発性半導体記憶装置に情報を記憶するようにした
情報記憶方法において、前記情報を記憶するためのメモ
リエリアと前記情報の読み出し時に用いるアロッタ情報
メモリエリアとから成るブロックを前記不揮発性半導体
記憶装置のメモリエリアに複数個設け、前記情報を記憶
する毎に順次前記ブロックを変更して前記情報の書き込
み処理を行うようにしたことを特徴とする情報記憶方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62013390A JPS63181190A (ja) | 1987-01-23 | 1987-01-23 | 情報記憶方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62013390A JPS63181190A (ja) | 1987-01-23 | 1987-01-23 | 情報記憶方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63181190A true JPS63181190A (ja) | 1988-07-26 |
Family
ID=11831778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62013390A Pending JPS63181190A (ja) | 1987-01-23 | 1987-01-23 | 情報記憶方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63181190A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0438050A2 (en) * | 1990-01-19 | 1991-07-24 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory system |
| JP4837731B2 (ja) * | 2005-06-08 | 2011-12-14 | サンディスク アイエル リミテッド | プログラム可能な耐久度を有するフラッシュメモリ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215794A (ja) * | 1982-06-08 | 1983-12-15 | Toshiba Corp | 不揮発性メモリ装置 |
| JPS62245600A (ja) * | 1986-04-17 | 1987-10-26 | Fanuc Ltd | 不揮発性メモリを用いるデ−タ記憶方式 |
-
1987
- 1987-01-23 JP JP62013390A patent/JPS63181190A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215794A (ja) * | 1982-06-08 | 1983-12-15 | Toshiba Corp | 不揮発性メモリ装置 |
| JPS62245600A (ja) * | 1986-04-17 | 1987-10-26 | Fanuc Ltd | 不揮発性メモリを用いるデ−タ記憶方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0438050A2 (en) * | 1990-01-19 | 1991-07-24 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory system |
| JP4837731B2 (ja) * | 2005-06-08 | 2011-12-14 | サンディスク アイエル リミテッド | プログラム可能な耐久度を有するフラッシュメモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| CA2420986C (en) | Non-volatile memory control method | |
| US5566314A (en) | Flash memory device employing unused cell arrays to update files | |
| US20100088482A1 (en) | Process and Method for Erase Strategy in Solid State Disks | |
| CN109062827B (zh) | 闪存控制装置、闪存控制系统以及闪存控制方法 | |
| US9772936B2 (en) | Data collection and compression in a solid state storage device | |
| US20050055495A1 (en) | Memory wear leveling | |
| US20070140007A1 (en) | Flash memory, memory control circuit, microcomputer and memory control method | |
| AU6942100A (en) | Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time | |
| JP2008524706A5 (ja) | ||
| CN101331554A (zh) | 具有可重定目标的存储器单元冗余的存储器 | |
| WO2002086719A2 (en) | Improved error correction scheme for use in flash memory allowing bit alterability | |
| JP2768618B2 (ja) | 半導体ディスク装置 | |
| CA2242740A1 (en) | Data processing method and apparatus | |
| US20100325342A1 (en) | Memory controller and nonvolatile storage device using same | |
| TW201727472A (zh) | 資料儲存方法及其系統 | |
| JPH05314019A (ja) | メモリカード装置 | |
| US5473569A (en) | Method for operating a flash memory | |
| EP3057100B1 (en) | Memory device and operating method of same | |
| US6850436B2 (en) | Non-volatile semiconductor device having a means to relieve a deficient erasure address | |
| US20120079169A1 (en) | Method for performing meta block management, and associated memory device and controller thereof | |
| JPS63181190A (ja) | 情報記憶方法 | |
| US6587383B1 (en) | Erase block architecture for non-volatile memory | |
| JP2865807B2 (ja) | 半導体記憶システム | |
| JP2006195736A (ja) | 半導体記憶装置及びその制御方法 |