JP2768618B2 - 半導体ディスク装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体ディスク装置に
関し、特に不揮発性の半導体記憶装置を用いてハードデ
ィスク装置と同等の機能を実現した半導体ディスク装置
に関する。

【０００２】

【従来の技術】近年、ハードディスク装置に代わるコン
ピュータの外部記憶装置として半導体ディスク装置が種
々実用化されている。この半導体ディスク装置は、記憶
媒体として不揮発性の半導体記憶装置を用いたものであ
り、磁気ディスクや磁気ヘッドの駆動機構を有するハー
ドディスク装置に比べて、機械構成がないため極めて高
い耐衝撃性と耐振動性を備えている。従って、特に振動
や衝撃が問題となる自動車等で利用されるアプリケーシ
ョンに有用であり、コストが下がれば携帯用のコンピュ
ータ装置の外部記憶装置としても有望視されている。ま
た、この半導体ディスク装置に用いる不揮発性の半導体
記憶装置としては、電池バックアップが必要となるＤＲ
ＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ
ｍｅｍｏｒｙ）やＳＲＡＭ（ｓｔａｔｉｃ ＲＡＭ）等
よりも、データの消去や書き込み、読みだし時以外は電
源を必要としないＮＯＲ型のフラッシュメモリやＮＡＮ
Ｄ型のフラッシュメモリが多く用いられている。

【０００３】

【発明が解決しようとする課題】しかしながら、上述の
従来技術においては、フラッシュメモリは、オーバーラ
イトができないため、書き込みを行う場合には、まずブ
ロック単位またはチップ単位で消去動作を行う必要があ
り、このために表１に示すように、ハードディスク装置
に比べ書き込み速度が遅くなるという問題があった。

【０００４】

【表１】

【０００５】即ち、ハードディスク装置がバイト当たり
０．５μｓ〜１μｓで書き込みを行うのに対して、フラ
ッシュメモリの消去動作を含む書き込み速度は、ＮＡＮ
Ｄ型でも３μｓ 程度となり、ＮＯＲ型では約８１μｓ
に達する。また、このフラッシュメモリは、フローティ
ングゲートの酸化膜の劣化により、書き換え回数が１万
回〜１０万回程度に制限されるという欠点もある。

【０００６】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、バッファメ
モリを活用してフラッシュメモリの消去動作と書き込み
動作を同時に実行することにより、ハードディスク装置
に劣らない書き込み速度を有する半導体ディスク装置を
提供することにある。

【０００７】

【課題を解決するための手段】本発明の半導体ディスク
装置は、書き込みと消去をそれぞれ独立して実行できる
２群以上のフラッシュメモリと、該２群以上のフラッシ
ュメモリの最小消去単位以上の容量を有するブロックを
有するバッファメモリと、該バッファメモリの上記ブロ
ックのデータを読みだし、上記２群以上のフラッシュメ
モリの１つの群のいずれかのブロックに上記データを書
き込む動作と、上記２群以上のフラッシュメモリの他の
群のいずれかのブロックのデータを消去する動作とを同
時に実行させる制御部とを備えており、そのことにより
上記目的が達成される。

【０００８】また、本発明の半導体ディスク装置は、書
き込みと消去をそれぞれ独立して実行できる２群以上の
フラッシュメモリと、該２群以上のフラッシュメモリの
最小消去単位以上の容量を有するブロックを２つ以上有
するバッファメモリと、インターフェイスを介して入力
されるデータを上記バッファメモリの１つのブロックに
書き込む動作と、上記バッファメモリの他のブロックの
データを読みだし、上記２群以上のフラッシュメモリの
１つの群のいずれかのブロックに該データを書き込む動
作と、上記２群以上のフラッシュメモリの他の群のいず
れかのブロックのデータを消去する動作とを同時に実行
させる制御部とを備えており、そのことにより上記目的
が達成される。

【０００９】さらに、本発明の半導体ディスク装置は、
上記半導体ディスク装置に於いて、上記制御部が、上記
２群以上のフラッシュメモリの各ブロックが消去状態で
あるかデータ書き込み状態であるかを記憶する記憶手段
と、該記憶手段の内容に基づき、消去状態にあるブロッ
クに対しては消去動作を禁止させる手段とを備えてお
り、そのことにより上記目的を達成される。

【００１０】

【作用】バッファメモリが第１と第２の２つのブロック
を有すると共に、フラッシュメモリも第１と第２の２群
に分割された半導体デイスク装置に複数ブロック分のデ
ータを書き込む場合について説明する。

【００１１】まず、制御部がインターフェイスを介して
最初の１ブロック分のデータを入力しバッファメモリの
第１ブロックに書き込むと同時に、このデータを書き込
む予定の例えば第１の群のフラッシュメモリの該当ブロ
ックを消去する。次に、制御部がインターフェイスを介
して次の１ブロック分のデータを入力してバッファメモ
リの第２ブロックに書き込むと同時に、このデータを書
き込む予定の第２群のフラッシュメモリの該当ブロック
を消去し、かつバッファメモリの第１ブロックからデー
タを読みだし先に消去した第１群のフラッシュメモリの
当該ブロックに書き込む動作も同時に行う。さらに、制
御部がインターフェイスを介してその次の１ブロック分
のデータを入力しバッファメモリの第１ブロックに書き
込むと同時に、このデータを書き込む予定の第１群のフ
ラッシュメモリの該当ブロックを消去し、かつバッファ
メモリの第２ブロックからデータを読みだし先に消去し
た第２群のフラッシュメモリの当該ブロックに書き込む
動作も同時に行う。そして、以降順次１ブロック分ずつ
のデータを入力しながら同様の動作を繰り返し、最後に
バッファメモリのいずれかのブロックからデータを読み
だし直前に消去したいずれかの群のフラッシュメモリの
当該ブロックに書き込みを行うことにより全てのデータ
の書き込みを完了する。

【００１２】この結果、本発明の半導体ディスク装置に
よれば、書き込み速度が外部からバッファメモリへの１
ブロック分のデータ転送時間と、バッファメモリからフ
ラッシュメモリへの１ブロック分のデータ転送時間と、
フラッシュメモリの１ブロック分の消去時間とのうちの
いずれか最も長い時間のみによって規定されることによ
り、連続的に高速で書き込みを行う事ができるようにな
る。

【００１３】なお、上記書き込み動作では、同じ群のフ
ラッシュメモリが連続して選択されず、常に異なるフラ
ッシュメモリが順に選択されることが前提となってい
た。これは、例えば主記憶装置におけるインターリーブ
方式のように、連続するセクタ番号を各群のフラッシュ
メモリに交互に割り当てておき、常にシーケンシャルな
アクセスを行うようにすれば実現できる。しかしなが
ら、ランダムアクセスを行う場合には、同じ群のフラッ
シュメモリが連続して選択される場合があり、この場合
にはフラッシュメモリのブロックの消去と書き込みを同
時に実現することができないので、書き込み速度が少し
低下する。ただし、フラッシュメモリを３群以上に分割
すれば、このように同じ群が連続して選択される可能性
は比較的少なくなる。また、フラッシュメモリの空きブ
ロックを半導体ディスク装置自身で管理し、実際に書き
込むフラッシュメモリのブロックを自動的に決定するこ
とができるようにしたシステムを備えている場合には、
順次前回とは異なる群のフラッシュメモリから書き込み
可能なブロックを選択することにより、同じ群のフラッ
シュメモリが連続して選択されるというおそれをなくす
こともできる。

【００１４】また、バッファメモリからフラッシュメモ
リへのデータの転送をすぐに実行しないようにすること
もできる。即ち、例えばバッファメモリを多数のブロッ
クで構成し、このブロックの空きがなくなるまでは、外
部から入力したデータをバッファメモリにのみ書き込む
ようにし、最後のブロックへの書き込みが行われるとき
に始めて既に書き込まれたいずれかのブロックのデータ
を同時にフラッシュメモリに転送して新たな空きブロッ
クを作るようにする。このようにすれば、例えば同じセ
クタのデータが繰り返し書き換えられたような場合に、
バッファメモリのブロックに余裕がある限り、このバッ
ファメモリの内容のみが更新されることになるので、実
際のフラッシュメモリの書き換え回数を減少させること
ができる。 半導体ディスク装置の最小書き込み単位が
フラッシュメモリの最小消去単位より小さい場合には、
通常は一旦フラッシュメモリの書き込みブロックのデー
タを全て読み出した後に消去を行い、この読み出したデ
ータの一部を書き込みデータに置き換えてから再びフラ
ッシュメモリの元のブロックに書き戻す必要がある。そ
して、上記バッファメモリは、この場合の読み出しデー
タの一時記憶用に用いる事もできる。

【００１５】

【実施例】以下に、本発明の実施例について説明する。

【００１６】図１から図６は本発明の一実施例を示すも
のであって、図１は半導体ディスク装置の構成を示すブ
ロック図、図２から図６は半導体ディスク装置の書き込
み動作を示す説明図である。

【００１７】本実施例は、５１２Ｋビット×８ビットの
ＮＡＮＤ型のフラッシュメモリ１を２０個使用して記憶
容量を１０Ｍバイトとした半導体ディスク装置について
説明する。

【００１８】ここで使用するフラッシュメモリ１は、最
小消去単位である消去ブロックが３２Ｋバイトであり、
消去時間が１０ｍｓ、書き込み速度が約０．３μｓ／バ
イトである。これら２０個のフラッシュメモリ１は、１
０個ずつの２群に分割され、コントローラ２によって各
群ごとに独立に読み出し、消去，書き込み（プログラ
ム）動作を行うことができるようになっている。

【００１９】上記コントローラ２は、インターフェイス
３から送られて来たデータをフラッシュメモリ１に書き
込むと共に、このフラッシュメモリ１から読み出したデ
ータをインターフェイス３に送り出すフラッシュメモリ
用のコントローラ回路である。インターフェイス３は、
ハードディスク装置用の規格によりホスト側のインター
フェイスと接続するための周辺機器インターフェイス回
路である。このインターフェイス３には、２つのバッフ
ァメモリ４，５がそれぞれ独立に接続されている。バッ
ファメモリ４，５は、それぞれ３２Ｋバイトの容量を有
するＤＲＡＭ、ＳＲＡＭ又はＮＶＲＡＭ等の高速動作可
能な揮発性または不揮発性の半導体記憶装置が用いられ
る。或は、フラッシュメモリを用いる構成としてもよ
い。これらのバッファメモリ４，５の容量は、第１の式
によって定められる値となる場合にフラッシュメモリの
消去時間と書き込み時間とが一致し、待ち時間のない効
率のよい書き込み動作を行うことができるようになる。

【００２０】

【数１】

【００２１】従って、フラッシュメモリ１は、消去時間
が１０ｍｓであり、既消去領域へのバイト当たりの書き
込み時間が約０．３μｓであることから、バッファメモ
リ４，５の容量をそれぞれ上記のように３２Ｋバイトに
設定している。

【００２２】この半導体ディスク装置は、マイクロプロ
セッサ６を備え、上記コントローラ２及びインターフェ
イス３を介してフラッシュメモリ１の読み出し，消去，
書き込み動作を制御するようになっている。また、マイ
クロプロセッサ６は、インターフェイス３に入力された
ハードディスク装置用のコマンドをフラッシュメモリ用
のコマンドに変換してコントローラ２に送る役割も果
す。なお、上記コマンドは、既存のハードディスク装置
用のコマンドに限定するものではなく、例えば、ＪＥＩ
ＤＡ Ｖｅｒ４．１準拠コマンドなど、他のコマンドも
含まれる。

【００２３】上記構成の半導体ディスク装置の書き込み
動作について説明する。ここでは、図２に示すように、
メインメモリ７に格納された３２Ｋバイトずつ４ブロッ
クのデータＡ〜Ｄをフラッシュメモリ１に書き込む場合
を示す。

【００２４】まず、上記図２に示すように、メインメモ
リ７からデータＡを入力し、第１のバッファメモリ４に
書き込む。また、これと同時に、フラッシュメモリ１に
おけるデータＡを書き込む予定のブロック１ａを消去す
る。この場合、バッファメモリ４への書き込み速度は
０．３μｓ／バイトであり、３２Ｋバイト分で１０ｍｓ
を要し、フラッシュメモリ１の消去時間もこれと同じ１
０ｍｓを要する。

【００２５】次に、図３に示すように、メインメモリ７
からデータＢを入力し第２のバッファメモリ５に書き込
む。また、これと同時に、フラッシュメモリ１における
データＢを書き込む予定のブロック１ｂを消去する。そ
して、これと同時に、第１のバッファメモリ４のデータ
Ａを図２で消去したフラッシュメモリ１のブロック１ａ
に書き込む。ここで、フラッシュメモリ１のブロック１
ａとブロック１ｂは異なる群に属するようにしているた
め、コントローラ２によって消去とデータＡの転送を同
時に実行することが可能となる。この場合のバッファメ
モリ５への書き込み時間とフラッシュメモリ１のブロッ
ク１ｂの消去時間とブロック１ａへの書き込み時間も、
１０ｍｓを要する。

【００２６】さらに、図４に示すように、メインメモリ
７からデータＣを入力し、第１のバッファメモリ４に書
き込む。この際、先のデータＡは、既にフラッシュメモ
リ１に書き込んであるのでオーバーライトされる。ま
た、これと同時に、フラッシュメモリ１におけるデータ
Ｃを書き込む予定のブロック１ｃを消去する。そして、
これと同時に、第２のバッファメモリ５のデータＢを図
３で消去したフラッシュメモリ１のブロック１ｂに書き
込む。ここで、フラッシュメモリ１のブロック１ｂとブ
ロック１ｃも異なる群に属するようにしているため、消
去とデータＢの転送を同時に実行することが可能であ
る。また、この場合のバッファメモリ４への書き込み時
間とブロック１ｃの消去時間とブロック１ｂへの書き込
み時間も、１０ｍｓを要する。

【００２７】そして、データＣとデータＤについても同
様に、図５に示すように、それぞれフラッシュメモリ１
のブロック１ｃと第２のバッファメモリ５に書き込むと
共にブロック１ｄを消去し、最後に、図６に示すよう
に、第２のバッファメモリ５のデータＤを図５で消去し
たフラッシュメモリ１のブロック１ｄに書き込む。ま
た、これらの場合も、それぞれ１０ｍｓを要する。

【００２８】この結果、メインメモリ７上の３２Ｋバイ
トずつ４ブロックのデータＡ〜Ｄを半導体ディスク装置
に書き込むために５０ｍｓ（＝１０ｍｓ×５）を要す
る。ただし、最後の図６に示す第２のバッフアメモリ５
からフラッシュメモリ１への転送は、半導体ディスク装
置内部だけの動作であり、かつ、これと同時に新たなデ
ータを第１のバッファメモリ４に転送して引き続き書き
込みを続行することも可能であるため、外部から見た４
ブロックのデータＡ〜Ｄの書き込み時間は４０ｍｓ（＝
１０ｍｓ×４）となり、書き込み速度は０．３μｓ／バ
イトとなる。

【００２９】以上説明したように、本実施例の半導体デ
ィスク装置は、バッファメモリ４，５へのデータ転送と
フラッシュメモリ１の消去とこのフラッシュメモリ１へ
のデータ転送を同時に同じ時間で無駄なく実行すること
ができるので、ハードディスク装置よりも高速の書き込
み速度を得ることができるようになる。

【００３０】上記実施例に於いては、インターフェイス
３を介して入力されるデータをバッファメモリ４，５の
一方に書き込む動作と、該バッファメモリ４，５の他方
のデータを読み出し、２群のフラッシュメモリの一方の
群のブロックに該データを書き込む動作と、他方の群の
ブロックのデータを消去する動作とを同時に実行させる
構成としているが、バッファメモリ４，５の一方のデー
タを読み出し、２群のフラッシュメモリの一方の群のブ
ロックに該データを書き込む動作と、他方の群のブロッ
クのデータを消去する動作とのみを同時に実行させる構
成としてもよい。この場合、バッファメモリは１個でも
よい。

【００３１】また、コントローラ２によって制御される
フラッシュメモリの一部を上記バッファメモリとする構
成も可能である。

【００３２】この場合の構成ブロック図を図７に示す。
図に於いて、８，９，１０が、コントローラ２によって
制御されるフラッシュメモリの一部により構成されるバ
ッファメモリである。また、図８から図１４は書き込み
動作の説明図である。

【００３３】また、バッファメモリ４，５は最小消去単
位以上の容量の単体のメモリＩＣから構成することもで
きるが、最小消去単位未満の小容量のメモリＩＣを複数
個まとめてバッファメモリ４，５を構成することも可能
である。この場合の利点は、低価格でバッファメモリが
構成できることである。

【００３４】さらに、既に消去済みのブロックにデータ
を書き込むときは、消去動作は不要である。従って、フ
ラッシュメモリの各ブロックが消去状態にあるか、デー
タ書き込み状態にあるかを記憶する記憶手段を、コント
ローラ２内或はマイクロプロセッサ６内等に設け、該記
憶手段の内容に従って、既に消去済みのブロックに対し
ては消去動作を実行させない構成とすることもできる。

【００３５】また、フラッシュメモリ（バッファメモリ
がフラッシュメモリから成る場合は、該バッファメモリ
を含む）の全部または一部を、一枚又は複数枚のメモリ
ーカードの形態とし、コントローラ２との間にコネクタ
を設けて、上記フラッシュメモリを構成するメモリーカ
ードを着脱自在とする構成も可能である。

【００３６】また、他の例としては、マイクロプロセッ
サー６が、バッファメモリ及びフラッシュメモリの群を
管理するようにシステムを構成すると、群を構成するフ
ラッシュメモリ１の組み合わせは固定したものではな
く、任意に変更することも可能である。すなわち、図２
に於いて、メインメモリ７からデータＡを第２のバッフ
ァメモリ５に書き込むことも可能である。また、図３に
於いて、バッファメモリ４のデータを、フラッシュメモ
リ１のブロック１ａ，１ｂ，１ｃ，１ｄ以外の任意のブ
ロックに書き込むことも可能である。

【００３７】また、図１のバッファメモリ４，５がマイ
クロプロセッサ６に直接接続される構成（図１５）、ま
たは、マイクロプロセッサ６に含まれる構成、及び、バ
ッファメモリ４，５からコントローラ２に直接接続され
る構成（図１６）、または、コントローラ２に含まれる
構成等も可能である。

【００３８】さらに、他の例としては、半導体ディスク
装置を構成するフラッシュメモリ１、コントローラ２、
インタフェイス３、バッファメモリ４，５及びマイクロ
プロセッサ６（または制御回路）の全てまたは一部を集
積化して１チップにすることも可能である。このときの
利点としては、装置全体が小型になり高密度化されるこ
とである。

【００３９】

【発明の効果】以上の説明から明らかなように、本発明
の半導体ディスク装置によれば、バッファメモリからフ
ラッシュメモリへのデータ転送と、フラッシュメモリの
消去とを同時に実行することができるので、ハードディ
スク装置と同等又はそれ以上の書き込み速度を得ること
ができるようになる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すものであって、半導体
ディスク装置の構成を示すブロック図である。

【図２】本発明の一実施例を示すものであって、半導体
ディスク装置の書き込み動作の第１段階を示す説明図で
ある。

【図３】本発明の一実施例を示すものであって、半導体
ディスク装置の書き込み動作の第２段階を示す説明図で
ある。

【図４】本発明の一実施例を示すものであって、半導体
ディスク装置の書き込み動作の第３段階を示す説明図で
ある。

【図５】本発明の一実施例を示すものであって、半導体
ディスク装置の書き込み動作の第４段階を示す説明図で
ある。

【図６】本発明の一実施例を示すものであって、半導体
ディスク装置の書き込み動作の最後の段階を示す説明図
である。

【図７】本発明の他の実施例を示すものであって、半導
体ディスク装置の構成を示すブロック図である。

【図８】本発明の他の実施例を示すものであって、半導
体ディスク装置の書き込み動作の第１段階を示す説明図
である。

【図９】本発明の他の実施例を示すものであって、半導
体ディスク装置の書き込み動作の第２段階を示す説明図
である。

【図１０】本発明の他の実施例を示すものであって、半
導体ディスク装置の書き込み動作の第３段階を示す説明
図である。

【図１１】本発明の他の実施例を示すものであって、半
導体ディスク装置の書き込み動作の第４段階を示す説明
図である。

【図１２】本発明の他の実施例を示すものであって、半
導体ディスク装置の書き込み動作の第５段階を示す説明
図である。

【図１３】本発明の他の実施例を示すものであって、半
導体ディスク装置の書き込み動作の第６段階を示す説明
図である。

【図１４】本発明の他の実施例を示すものであって、半
導体ディスク装置の書き込み動作の最終の段階を示す説
明図である。

【図１５】本発明の更に他の実施例を示すものであっ
て、バッファメモリがマイクロプロセッサに直接接続さ
れている半導体ディスク装置の構成を示すブロック図で
ある。

【図１６】本発明の更に他の実施例を示すものであっ
て、バッファメモリがコントローラに直接接続されてい
る半導体ディスク装置の構成を示すブロック図である。

【符号の説明】

１ フラッシュメモリ ２ コントローラ ３ インターフェイス ４，５ バッファメモリ ６ マイクロプロセッサ ７ メインメモリ ８，９，１０ バッファメモリ（フラッシュメモリ）

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 書き込みと消去をそれぞれ独立して実行
   できる２群以上のフラッシュメモリと、 該２群以上のフラッシュメモリの最小消去単位以上の容
   量を有するブロックを有するバッファメモリと、 該バッファメモリの上記ブロックのデータを読みだし、
   上記２群以上のフラッシュメモリの１つの群のいずれか
   のブロックに上記データを書き込む動作と、上記２群以
   上のフラッシュメモリの他の群のいずれかのブロックの
   データを消去する動作とを同時に実行させる制御部とを
   備えてなることを特徴とする半導体ディスク装置。
2. 【請求項２】 書き込みと消去をそれぞれ独立して実行
   できる２群以上のフラッシュメモリと、 該２群以上のフラッシュメモリの最小消去単位以上の容
   量を有するブロックを２つ以上有するバッファメモリ
   と、 インターフェイスを介して入力されるデータを上記バッ
   ファメモリの１つのブロックに書き込む動作と、上記バ
   ッファメモリの他のブロックのデータを読みだし、上記
   ２群以上のフラッシュメモリの１つの群のいずれかのブ
   ロックに該データを書き込む動作と、上記２群以上のフ
   ラッシュメモリの他の群のいずれかのブロックのデータ
   を消去する動作とを同時に実行させる制御部とを備えて
   なることを特徴とする半導体ディスク装置。
3. 【請求項３】 上記バッファメモリがフラッシュメモリ
   からなることを特徴とする、請求項１または２に記載の
   半導体ディスク装置。
4. 【請求項４】 上記バッファメモリの各ブロックが、上
   記最小消去単位未満の容量を有する複数のメモリＩＣの
   集合体であることを特徴とする、請求項１，２または３
   に記載の半導体ディスク装置。
5. 【請求項５】 上記制御部が、上記２群以上のフラッシ
   ュメモリの各ブロックが消去状態であるかデータ書き込
   み状態であるかを記憶する記憶手段と、該記憶手段の内
   容に基づき、消去状態にあるブロックに対しては消去動
   作を禁止させる手段とを備えてなることを特徴とする、
   請求項１，２，３または４に記載の半導体ディスク装
   置。
6. 【請求項６】 上記フラッシュメモリの全部または一部
   がメモリカードの形態であることを特徴とする、請求項
   １，２，３，４または５に記載の半導体ディスク装置。