KR100479170B1 - 메모리 억세스 제어장치 및 방법 - Google Patents

메모리 억세스 제어장치 및 방법 Download PDF

Info

Publication number
KR100479170B1
KR100479170B1 KR10-2002-0033394A KR20020033394A KR100479170B1 KR 100479170 B1 KR100479170 B1 KR 100479170B1 KR 20020033394 A KR20020033394 A KR 20020033394A KR 100479170 B1 KR100479170 B1 KR 100479170B1
Authority
KR
South Korea
Prior art keywords
memory
mapping
memories
page
pages
Prior art date
Application number
KR10-2002-0033394A
Other languages
English (en)
Other versions
KR20030095820A (ko
Inventor
장광식
Original Assignee
주식회사 포인칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포인칩스 filed Critical 주식회사 포인칩스
Priority to KR10-2002-0033394A priority Critical patent/KR100479170B1/ko
Publication of KR20030095820A publication Critical patent/KR20030095820A/ko
Application granted granted Critical
Publication of KR100479170B1 publication Critical patent/KR100479170B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Abstract

메모리 억세스 제어장치 및 방법이 개시된다. 메모리 검출부는 연결되어 있는 메모리 개수 및 상기 메모리 각각의 페이지크기를 검출한다. 제1매핑부는 검출된 상기 메모리의 개수 및 상기 페이지크기에 따라 관리용 어드레스를 페이지단위로 분할하고, 분할된 상기 관리용 어드레스의 페이지 각각을 검출된 상기 메모리 각각의 페이지와 순환순차적으로 매핑한다. 제어부는 상기 제1매핑부의 매핑결과를 기초로 상기 메모리에 대한 기록동작을 순환순차적으로 수행하도록 제어한다. 본 발명에 따르면, 블록 단위로 어드레스를 매핑시킴으로써 삭제동작의 수행시 연결되어 있는 복수개의 플래시 메모리에 대한 삭제동작을 동시에 수행할 수 있고, 페이지 단위로 어드레스를 매핑시킴으로써 기록동작의 수행시 프로그램 타임동안 다른 플래시 메모리에 대한 기록동작을 수행할 수 있어 전체적인 플래시 메모리의 데이터 기록시간이 단축된다.

Description

메모리 억세스 제어장치 및 방법 {Access control device for memory and method thereof}
본 발명은 메모리 억세스 제어장치 및 방법에 관한 것으로, 보다 상세하게는, 메모리의 억세스 횟수 및 억세스 속도를 향상시킬 수 있는 메모리 억세스 제어장치 및 방법에 관한 것이다.
플래시 메모리는 블록단위로 데이터를 삭제하고 페이지단위로 데이터를 기록하는 착탈가능한 메모리 장치이다. 이러한 플래시 메모리에 대한 삭제동작은 시리얼하게 진행된다. 종래기술에 따르면 연결되어 있는 각각의 플래시 메모리의 어드레스를 시리얼하게 관리어드레스에 매핑한다. 그리고, 플래시 컨트롤러가 매핑된 어드레스를 기초로 대응되는 플래시 메모리 중 해당되는 플래쉬 메모리를 선택하여 억세스한다.
그런데, 플래시 메모리는 일반 메모리와 달리 데이터를 기록하기 위해서는 블록단위의 삭제동작을 먼저 수행해야 한다. 어드레스를 시리얼하게 관리하는 종래기술에 의하면 복수의 블럭에 걸쳐 데이터를 기록하려고 하면 동일 플래쉬 메모리를 계속 억세스하게 된다.
한편, 플래시 메모리에서의 삭제동작은 다른 동작에 비해 시간이 훨씬 많이 소요된다. 따라서 플래시 메모리는 한번에 여러 개의 데이터를 동시에 삭제하도록, 즉 블록 단위로 삭제하도록 구성되어 있다. 그러나 이러한 구성으로 인해 한 블록을 삭제하고 난 후 다음 블록을 삭제해야 하므로 삭제하려고 하는 블록의 수만큼의 시간이 소요되는 단점이 있다.
또한, 종래기술과 같이 시리얼로 플래시 메모리의 어드레스를 제어할 경우에는 삭제동작 수행 후 데이터를 기록해야 하므로 동작속도가 느리다는 문제가 있다. 예를 들어, 5블록에 걸쳐 데이터를 기록하고자 한다면 5번의 삭제동작 및 5번의 기록동작을 수행해야 한다. 이는 일반 메모리와 달리 1과 0을 메모리에 직접 기록할 수 없고 오직 0만을 쓸 수 있는 플래시 메모리의 구조에 기인한 것이다. 즉, 삭제동작을 수행하여 플래시 메모리의 데이터가 모두 1로 바꾼 후 기록동작을 수행하여 필요한 위치에 0을 기록하게 된다. 이러한 이유로 플래시 메모리에서는 항상 데이터를 쓰기 전에 반드시 삭제동작을 수행하여야 한다.
또한, 종래기술에 따르면, 플래시 메모리는 동일 플래시 메모리에서 동시에 여러 개의 블록을 삭제할 수 없기 때문에 하나의 블록에 대해 삭제동작 및 기록동작을 수행한 후 다음 블록에 대해 삭제동작 및 기록동작을 수행하여야 하는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 메모리에의 억세스 횟수를 감소시키고 억세스 속도를 향상시킬 수 있는 억세스 제어장치 및 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 메모리 억세스 제어장치는, 연결되어 있는 메모리 개수 및 상기 메모리 각각의 페이지크기를 검출하는 메모리 검출부; 검출된 상기 메모리의 개수 및 상기 페이지크기에 따라 관리용 어드레스를 페이지단위로 분할하고, 분할된 상기 관리용 어드레스의 페이지 각각을 검출된 상기 메모리 각각의 페이지과 순환순차적으로 매핑하는 제1매핑부; 및 상기 제1매핑부의 매핑결과를 기초로 상기 메모리에 대한 기록동작을 순환순차적으로 수행하도록 제어하는 제어부를 갖는다.
바람직하게는, 상기 관리용 어드레스를 복수의 상기 페이지로 구성된 블록의 크기에 따라 블록단위로 분할하고, 분할된 상기 관리용 어드레스를 검출된 상기 메모리 각각의 블록과 순환순차적으로 매핑하는 제2매핑부;를 더 구비하며, 상기 제어부는 상기 제2매핑부의 매핑결과를 기초로 복수의 상기 메모리에 대한 삭제동작을 동시에 수행하도록 제어한다.
상기 제1매핑부는 페이지단위로 분할된 상기 관리용 어드레스와 상기 메모리 각각에 대해 대응되는 순위의 페이지를 순차적으로 매핑한 후 대응되는 다음 순위의 페이지를 순차적으로 매핑하며, 상기 제2매핑부는 블록단위로 분할된 상기 관리용 어드레스와 상기 메모리 각각에 대해 대응되는 순위의 블록을 순차적으로 매핑한 후 대응되는 다음 순위의 블록을 순차적으로 매핑한다.
상기 제어부는 특정한 상기 메모리에 대한 기록동작의 수행중에 발생하는 프로그램 타임에 다른 상기 메모리에 대한 기록동작을 수행하도록 제어한다.
바람직하게는, 상기 메모리는 블록단위로 데이터에 대한 삭제동작이 수행되고 상기 블록을 구성하는 페이지단위로 데이터에 대한 기록동작이 수행되는 플래시 메모리이며, 연결된 복수의 상기 플래시 메모리에 대해 동시에 데이터의 삭제동작을 수행하고 순환순차적으로 데이터의 기록동작을 수행한다.
상기의 다른 기술적 과제를 달성하기 위한, 본 발명에 따른 메모리 억세스 제어방법은, 연결되어 있는 메모리의 개수 및 상기 메모리 각각의 페이지크기를 검출하는 검출단계; 검출된 상기 메모리의 개수 및 상기 페이지크기에 따라 관리용 어드레스를 페이지단위로 분할하는 제1분할단계; 분할된 상기 관리용 어드레스의 페이지 각각을 검출된 상기 메모리 각각의 페이지와 순환순차적으로 매핑하는 제1매핑단계: 및 상기 제1매핑단계의 매핑결과를 기초로 상기 메모리에 대해 순환순차적으로 기록동작을 수행하는 기록단계;를 포함한다.
바람직하게는, 상기 관리용 어드레스를 복수의 상기 페이지로 구성된 블록의 크기에 따라 블록단위로 분할하는 제2분할단계; 분할된 상기 관리용 어드레스를 검출된 상기 메모리 각각의 블록과 순환순차적으로 매핑하는 제2매핑단계; 및 상기 제2매핑단계의 매핑결과를 기초로 복수의 상기 메모리에 대해 동시에 삭제동작을 수행하는 삭제단계;를 더 포함한다.
상기 제1매핑단계는 페이지단위로 분할된 상기 관리용 어드레스와 상기 메모리 각각에 대해 대응되는 순위의 상기 페이지를 순차적으로 매핑한 후 대응되는 다음 순위의 페이지를 순차적으로 매핑하며, 상기 제2매핑단계는 블록단위로 분할된 상기 관리용 어드레스와 상기 메모리 각각에 대해 대응되는 순위의 블록을 순차적으로 매핑한 후 대응되는 다음 순위의 블록을 순차적으로 매핑한다.
상기 기록단계는 특정한 상기 메모리에 대한 기록동작의 수행중에 발생하는 프로그램 타임에 다른 상기 메모리에 대한 기록동작을 수행한다.
바람직하게는, 상기 메모리는 블록단위로 데이터에 대한 삭제동작이 수행되고 상기 블록을 구성하는 페이지단위로 데이터에 대한 기록동작이 수행되는 플래시 메모리이며, 연결된 복수의 상기 플래시 메모리에 대해 동시에 데이터의 삭제동작을 수행하고 순환순차적으로 데이터의 기록동작을 수행한다.
이로써, 삭제동작의 수행시 연결되어 있는 복수개의 메모리에 대한 삭제동작을 동시에 수행할 수 있고, 기록동작의 수행시 프로그램 타임동안 다른 메모리에 대한 기록동작을 수행할 수 있어 전체적인 메모리의 데이터 기록시간이 단축된다.
이하에서, 첨부된 도면들을 참조하여 본 발명에 따른 메모리 억세스 제어장치 및 방법에 대해 상세하게 설명한다.
다종의 메모리 장치 중 플래시 메모리는 디지털 휴대전화, 디지털 카메라, 랜스위치, 노트북 컴퓨터의 PC 카드, 디지털 셋톱박스, 내장 컨트롤러 등과 같은 다양한 장치들에 사용되는 저장매체이다. 플래시 메모리는 지속적으로 전원이 공급되는 비휘발성 메모리로서 블록단위의 데이터삭제 및 페이지단위의 데이터기록이 가능하다. 플래시 메모리는 EEPROM의 변형 중 하나인데, 바이트 단위로 데이터를 기록 및 삭제하는 EEPROM과는 달리 블록단위로 동작하기 때문에 EEPROM보다 속도가 빠르다.
도 1은 플래시 메모리의 내부구조를 도시한 도면이다. 플래시 메모리(100)의 블록(110)의 크기는 플래시 메모리(100)의 크기에 따라 상이하다. 일반적으로 하나의 블록(110)은 16페이지, 32페이지, 또는 64페이지로 구성되는 데 도 1에는 하나의 블록(110)이 16페이지로 구성된 플래시 메모리의 내부구조가 도시되어 있다. 하나의 페이지(120)가 528바이트인 플래시 메모리를 사용할 경우 하나의 블록을 삭제하면 8K 또는 16K 바이트의 데이터를 기록할 수 있다. 이러한 플래시 메모리에서 삭제는 블록단위로 수행되며 기록은 페이지단위로 수행된다.
도 2는 본 발명에 따른 메모리 억세스 제어장치에 대한 일실시예의 구성을 도시한 블록도이며, 도 3은 본 발명에 따른 메모리 억세스 제어방법에 대한 일실시예의 수행과정을 도시한 흐름도이다.
도 2 및 도 3을 참조하면, 플래시 메모리 억세스 제어장치(200)는 플래시 메모리 검출부(210), 크기 검출부(220), 어드레스 매핑부(230), 및 제어부(240)를 갖는다.
전원이 공급되면 플래시 메모리 검출부(210)는 컨트롤 버스(250) 및 데이터 버스(252)를 통해 연결되어 있는 플래시 메모리(260-1 내지 260-4)를 검출한다(S300). 플래시 메모리 검출부(210)의 검출결과는 제어부(240)로 제공되며, 제어부(240)는 검출결과를 기초로 연결되어 있는 플래시 메모리(260-1 내지 260-4)의 개수를 파악할 수 있다. 이러한 플래시 메모리 검출부(210)의 검출동작은 플래그 앤 플레이 방식으로 이루어질 수도 있다. 즉, 전원의 공급여부와 관계없이 버스에 플래시 메모리가 추가적으로 연결되면 플래시 메모리 개수를 증가시키는 방법을 채용할 수 있다.
한편, 크기 검출부(220)는 연결되어 있는 플래시 메모리(260-1 내지 260-4) 각각에 대한 페이지크기 및 복수의 페이지로 구성된 블록크기를 검출한다(S310). 크기 검출부(220)의 검출동작 수행시기는 플래시 메모리 검출부(220)의 검출동작 수행시기와 동일하다. 또한, 플래시 메모리 검출부(210)가 크기 검출부(220)의 기능을 수행하도록 구성할 수도 있다. 크기 검출부(220)의 검출결과는 제어부(240)로 제공된다.
어드레스 매핑부(230)는 제어부(240)로부터 연결되어 있는 플래시 메모리(260-1 내지 260-4)의 개수, 플래시 메모리(260-1 내지 260-4) 각각에 대한 페이지크기 및 블록의 크기를 입력받아 관리용 어드레스와 플래시 메모리(260-1 내지 260-4)의 블록 및 페이지를 매핑한 매핑 테이블을 작성한다. 어드레스 매핑부(230)는 삭제용 어드레스 매핑부(232) 및 기록용 어드레스 매핑부(234)를 갖는다. 한편, 어드레스 매핑부(230)는 플래시 메모리 검출부(210) 및 크기 검출부(220)로부터 연결되어 있는 플래시 메모리(260-1 내지 260-4)의 개수, 플래시 메모리(260-1 내지 260-4) 각각에 대한 페이지크기 및 블록크기를 직접 입력받을 수도 있다.
삭제용 어드레스 매핑부(232)는 연결되어 있는 플래시 메모리(260-1 내지 260-4)의 개수 및 플래시 메모리(260-1 내지 260-4) 각각의 블록크기를 기초로 삭제용 어드레스 매핑 테이블을 작성한다(S320). 도 4에는 삭제용 어드레스 매핑부(232)에서 작성한 삭제용 어드레스 매핑 테이블의 일예가 도시되어 있다.
도 4를 참조하면, 관리용 어드레스(410)를 일정 단위(예를 들면, 하나의 단위는 16페이지)로 나누어 관리블록을 구성한다. 이 경우, 페이지 0에서 15까지는 첫번째 관리블록에 해당되고, 페이지 16에서 31은 두번째 관리블록에 해당된다. 또한, 각각의 관리블록은 순환순차적으로 각각의 플래시 메모리(260-1 내지 260-4)의 블록에 대응시킨다. 즉, 페이지가 0에서 15인 첫번째 관리블록은 제1플래시 메모리(260-1)의 첫번째 블록에 대응되며, 페이지가 16에서 31인 두번째 관리블록은 제2플래시 메모리(260-2)의 첫번째 블록에 대응된다.
복수의 플래시 메모리(260-1 내지 260-4)에 대한 삭제동작을 수행할 경우에 연결되어 있는 모든 플래시 메모리(260-1 내지 260-4)를 동시에 인에이블시킨다. 그리고, 삭제명령과 페이지를 기록하여 동일한 위치에 있는 블록(예를 들면, 각각의 플래시 메모리의 첫번째 블록)에 대해 동시에 삭제동작을 수행한다(S340). 이와 달리, 제1플래시 메모리(260-1)의 임의의 블록에 대한 삭제동작을 수행하면서 제2플래시 메모리(260-2)의 임의의 블록에 대한 삭제동작을 수행하고 계속해서 모든 플래시 메모리에 대한 삭제동작을 수행할 수도 있다.
본 발명과 같이 어드레스를 블록단위로 나누어 관리를 할 경우 제1플래시 메모리(260-1)에 대한 삭제동작을 수행하면서 제2플래시 메모리(260-2)에 대한 삭제동작을 수행하는 방식으로 동시에 4개의 블록에 대한 삭제동작을 수행할 수 있다. 즉, 5개의 블록에 걸쳐 삭제동작을 수행하는 경우에 동시에 4개의 플래시 메모리(260-1 내지 260-4)에 대한 삭제동작을 수행한 후 다음에 1개의 플래시 메모리에 대해서만 삭제동작을 수행하면 되므로 2회의 블록 삭제 시간만 소요된다.
기록용 어드레스 매핑부(234)는 연결되어 있는 플래시 메모리(260-1 내지 260-2)의 개수 및 플래시 메모리(260-1 내지 260-2) 각각의 페이지크기를 기초로 기록용 어드레스 매핑 테이블을 작성한다(S420). 도 5에는 기록용 어드레스 매핑부(234)에서 작성된 기록용 어드레스 매핑 테이블의 일예가 도시되어 있다.
도 5를 참조하면, 관리용 어드레스(510)의 어드레스를 페이지별로 순차적으로 제1플래시 메모리(260-1)의 첫번째 페이지, 제2플래시 메모리(260-2)의 첫번째 페이지, …, 제4플래시 메모리(260-4)의 마지막 페이지에 대응시킨다. 이와 같이 구성하면 어드레스 7은 제4플래시 메모리(260-4)의 두번째 페이지에 대응된다.
작성된 기록용 어드레스 매핑 테이블을 이용하여 플래시 메모리(260-1 내지 260-4)에 데이터를 순환순차적으로 기록한다(S350). 이 때, 데이터의 기록은 페이지 단위로 이루어진다. 순환순차적 기록방식에 의하면, 1번 페이지의 데이터는 제1플래시 메모리(260-1)의 1번 페이지에 기록되고 2번 페이지의 데이터는 제2플래시 메모리(260-2)의 1번 페이지에 기록된다. 상술한 바와 같이 데이터가 각각의 플래시 메모리(260-1 내지 260-4)에 순환순차적으로 기록되도록 어드레스를 관리하면 5개의 블록에 걸친 데이터의 기록시 약 3회의 블록 기록 시간만 요구된다.
플래시 메모리에 데이터가 입력되도 내부에서 200~500uSec 정도의 별도의 프로그램 타임이 소요된다. 따라서, 제1플래시 메모리(260-1)에 데이터를 기록하고 내부 프로그래밍하고 있는 동안에 제2플래시 메모리(260-2)에 데이터를 기록할 수 있어 약 3회의 블록 기록 시간만으로 데이터를 기록할 수 있게 된다. 결과적으로 5개의 블록에 걸쳐 데이터를 기록하기 위해 소요되는 총시간은 2회의 블록 삭제 시간과 약 3회의 블록 기록 시간을 합한 시간이다.
상술한 실시예에는 어드레스 매핑을 위해 삭제용 및 기록용 매핑 테이블을 이용하는 경우를 예로 들었으나 소프트웨어적으로 블록 단위 또는 페이지 단위로 어드레스를 매핑할 수도 있다. 또한, 상술한 실시예에서는 플래시 메모리를 예로 들어 설명하였으나, 이외에도 블록단위로 데이터를 삭제하거나 페이지단위로 데이터를 저장하는 다른 메모리 장치에도 본 발명에 따른 메모리 억세스 제어장치 및 방법을 적용할 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
본 발명에 따르면, 블록 단위로 어드레스를 매핑시킴으로써 삭제동작의 수행시 연결되어 있는 복수개의 메모리에 대한 삭제동작을 동시에 수행할 수 있고, 페이지 단위로 어드레스를 매핑시킴으로써 기록동작의 수행시 프로그램 타임동안 다른 메모리에 대한 기록동작을 수행할 수 있어 전체적인 메모리의 데이터 기록시간이 단축된다. 이러한 시간단축효과는 메모리의 수가 많을수록 커진다.
도 1은 플래시 메모리의 내부구조를 도시한 도면,
도 2는 본 발명에 따른 메모리 억세스 제어장치에 대한 일실시예의 구성을 도시한 블록도,
도 3은 본 발명에 따른 메모리 억세스 제어방법에 대한 일실시예의 수행과정을 도시한 흐름도,
도 4는 본 발명에 따른 삭제용 어드레스 매핑 테이블의 일예를 도시한 도면, 그리고,
도 5는 본 발명에 따른 기록용 어드레스 매핑 테이블의 일예를 도시한 도면이다.

Claims (13)

  1. 연결되어 있는 메모리 개수 및 상기 메모리 각각의 페이지크기를 검출하는 메모리 검출부;
    검출된 상기 메모리의 개수 및 상기 페이지크기에 따라 관리용 어드레스를 페이지단위로 분할하고, 분할된 상기 관리용 어드레스의 페이지 각각을 검출된 상기 메모리 각각의 페이지와 순환순차적으로 매핑하는 제1매핑부; 및
    상기 제1매핑부의 매핑결과를 기초로 상기 메모리에 대한 기록동작을 순환순차적으로 수행하도록 제어하는 제어부;를 포함하는 것을 특징으로 하는 메모리 억세스 제어장치.
  2. 제 1항에 있어서,
    상기 관리용 어드레스를 복수의 상기 페이지로 구성된 블록의 크기에 따라 블록단위로 분할하고, 분할된 상기 관리용 어드레스를 검출된 상기 메모리 각각의 블록과 순환순차적으로 매핑하는 제2매핑부;를 더 포함하며,
    상기 제어부는 상기 제2매핑부의 매핑결과를 기초로 복수의 상기 메모리에 대한 삭제동작을 동시에 수행하도록 제어하는 것을 특징으로 하는 메모리 억세스 제어장치.
  3. 제 2항에 있어서,
    상기 제2매핑부는 블록단위로 분할된 상기 관리용 어드레스와 상기 메모리 각각에 대해 대응되는 순위의 블록을 순차적으로 매핑한 후 대응되는 다음 순위의 블록을 순차적으로 매핑하는 것을 특징으로 하는 메모리 억세스 제어장치.
  4. 제 1항 또는 제 2항에 있어서,
    상기 제1매핑부는 페이지단위로 분할된 상기 관리용 어드레스와 상기 메모리 각각에 대해 대응되는 순위의 페이지를 순차적으로 매핑한 후 대응되는 다음 순위의 페이지를 순차적으로 매핑하는 것을 특징으로 하는 메모리 억세스 제어장치.
  5. 제 1항 또는 제 2항에 있어서,
    상기 제어부는 특정한 상기 메모리에 대한 기록동작의 수행중에 발생하는 프로그램 타임에 다른 상기 메모리에 대한 기록동작을 수행하도록 제어하는 것을 특징으로 하는 메모리 억세스 제어장치.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 메모리는 블록단위로 데이터에 대한 삭제동작이 수행되고 상기 블록을 구성하는 페이지단위로 데이터에 대한 기록동작이 수행되는 플래시 메모리이며,
    연결된 복수의 상기 플래시 메모리에 대해 동시에 데이터의 삭제동작을 수행하고 순환순차적으로 데이터의 기록동작을 수행하는 것을 특징으로 하는 메모리 억세스 제어장치.
  7. 연결되어 있는 메모리의 개수 및 상기 메모리 각각의 페이지크기를 검출하는 검출단계;
    검출된 상기 메모리의 개수 및 상기 페이지크기에 따라 관리용 어드레스를 페이지단위로 분할하는 제1분할단계;
    분할된 상기 관리용 어드레스의 페이지 각각을 검출된 상기 메모리 각각의 페이지와 순환순차적으로 매핑하는 제1매핑단계: 및
    상기 제1매핑단계의 매핑결과를 기초로 상기 메모리에 대해 순환순차적으로 기록동작을 수행하는 기록단계;를 포함하는 것을 특징으로 하는 메모리 억세스 제어방법.
  8. 제 7항에 있어서,
    상기 관리용 어드레스를 복수의 상기 페이지로 구성된 블록의 크기에 따라 블록단위로 분할하는 제2분할단계;
    분할된 상기 관리용 어드레스를 검출된 상기 메모리 각각의 블록과 순환순차적으로 매핑하는 제2매핑단계; 및
    상기 제2매핑단계의 매핑결과를 기초로 복수의 상기 메모리에 대해 동시에 삭제동작을 수행하는 삭제단계;를 더 포함하는 것을 특징으로 하는 메모리 억세스 제어방법.
  9. 제 8항에 있어서,
    상기 제2매핑단계는 블록단위로 분할된 상기 관리용 어드레스와 상기 메모리 각각에 대해 대응되는 순위의 블록을 순차적으로 매핑한 후 대응되는 다음 순위의 블록을 순차적으로 매핑하는 것을 특징으로 하는 메모리 억세스 제어방법.
  10. 제 7항 또는 제 8항에 있어서,
    상기 제1매핑단계는 페이지단위로 분할된 상기 관리용 어드레스와 상기 메모리 각각에 대해 대응되는 순위의 상기 페이지를 순차적으로 매핑한 후 대응되는 다음 순위의 페이지를 순차적으로 매핑하는 것을 특징으로 하는 메모리 억세스 제어방법.
  11. 제 7항 또는 제 8항에 있어서,
    상기 기록단계는 특정한 상기 메모리에 대한 기록동작의 수행중에 발생하는 프로그램 타임에 다른 상기 메모리에 대한 기록동작을 수행하는 것을 특징으로 하는 메모리 억세스 제어방법.
  12. 제 7항 또는 제 8항에 있어서,
    상기 메모리는 블록단위로 데이터에 대한 삭제동작이 수행되고 상기 블록을 구성하는 페이지단위로 데이터에 대한 기록동작이 수행되는 플래시 메모리이며,
    연결된 복수의 상기 플래시 메모리에 대해 동시에 데이터의 삭제동작을 수행하고 순환순차적으로 데이터의 기록동작을 수행하는 것을 특징으로 하는 메모리 억세스 제어방법.
  13. 연결되어 있는 메모리의 개수 및 상기 메모리 각각의 페이지크기를 검출하는 검출단계;
    검출된 상기 메모리의 개수 및 상기 페이지크기에 따라 관리용 어드레스를 페이지단위로 분할하는 제1분할단계;
    분할된 상기 관리용 어드레스의 페이지 각각을 검출된 상기 메모리 각각의 페이지와 순환순차적으로 매핑하는 제1매핑단계: 및
    상기 제1매핑단계의 매핑결과를 기초로 상기 메모리에 대해 순환순차적으로 기록동작을 수행하는 기록단계;를 포함하는 것을 특징으로 하는 메모리 억세스 제어방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR10-2002-0033394A 2002-06-14 2002-06-14 메모리 억세스 제어장치 및 방법 KR100479170B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0033394A KR100479170B1 (ko) 2002-06-14 2002-06-14 메모리 억세스 제어장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0033394A KR100479170B1 (ko) 2002-06-14 2002-06-14 메모리 억세스 제어장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030095820A KR20030095820A (ko) 2003-12-24
KR100479170B1 true KR100479170B1 (ko) 2005-03-28

Family

ID=32387110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0033394A KR100479170B1 (ko) 2002-06-14 2002-06-14 메모리 억세스 제어장치 및 방법

Country Status (1)

Country Link
KR (1) KR100479170B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771609B1 (ko) * 2005-03-21 2007-10-31 엘지전자 주식회사 디지털 멀티미디어 방송 수신장치에서의 시간 천이 방법
KR100626393B1 (ko) * 2005-04-07 2006-09-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 멀티-페이지 카피백 방법
US8171192B2 (en) * 2005-09-20 2012-05-01 Qualcomm Incorporated Hardware-assisted device configuration detection
JP2007241539A (ja) * 2006-03-07 2007-09-20 Hitachi Systems & Services Ltd 半導体フラッシュメモリにおけるデータ管理及び制御システムと半導体フラッシュメモリ収容装置
KR101453313B1 (ko) * 2013-03-25 2014-10-22 아주대학교산학협력단 플래시 메모리 기반의 페이지 주소 사상 방법 및 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0554682A (ja) * 1991-08-29 1993-03-05 Mitsubishi Electric Corp 不揮発性半導体メモリ
JPH06175917A (ja) * 1992-12-02 1994-06-24 Hitachi Ltd フラッシュメモリ
JPH08329689A (ja) * 1995-05-31 1996-12-13 Nec Corp フラッシュメモリおよびその消去方法
JPH09161491A (ja) * 1995-12-04 1997-06-20 Fujitsu Ltd フラッシュメモリ制御方法及びフラッシュメモリ制御ユニット
KR19990075161A (ko) * 1998-03-18 1999-10-15 김영환 플래시 메모리 어레이 액세스 방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0554682A (ja) * 1991-08-29 1993-03-05 Mitsubishi Electric Corp 不揮発性半導体メモリ
JPH06175917A (ja) * 1992-12-02 1994-06-24 Hitachi Ltd フラッシュメモリ
JPH08329689A (ja) * 1995-05-31 1996-12-13 Nec Corp フラッシュメモリおよびその消去方法
JPH09161491A (ja) * 1995-12-04 1997-06-20 Fujitsu Ltd フラッシュメモリ制御方法及びフラッシュメモリ制御ユニット
KR19990075161A (ko) * 1998-03-18 1999-10-15 김영환 플래시 메모리 어레이 액세스 방법 및 장치

Also Published As

Publication number Publication date
KR20030095820A (ko) 2003-12-24

Similar Documents

Publication Publication Date Title
US8190811B2 (en) Defragmentation of solid state memory
US6081878A (en) Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US11232041B2 (en) Memory addressing
EP1548599B1 (en) Faster write operations to nonvolatile memory by manipulation of frequently accessed sectors
US6034897A (en) Space management for managing high capacity nonvolatile memory
US8386698B2 (en) Data accessing method for flash memory and storage system and controller using the same
US20060129750A1 (en) Method and apparatus for storing multimedia data in nonvolatile storage device in units of blocks
KR100725271B1 (ko) 복수개의 ｄｍａ 채널을 갖는 ｕｓｂ-ｓｄ 저장 장치 및 그저장 방법
US20080162792A1 (en) Caching device for nand flash translation layer
US11630766B2 (en) Memory system and operating method thereof
US7526600B2 (en) Data management device and method for flash memory
US20120151125A1 (en) Data processing method for nonvolatile memory system
WO2009096180A1 (ja) メモリコントローラ、不揮発性記憶装置、及び、不揮発性記憶システム
EP1228510A1 (en) Space management for managing high capacity nonvolatile memory
US8433847B2 (en) Memory drive that can be operated like optical disk drive and method for virtualizing memory drive as optical disk drive
US8819332B2 (en) Nonvolatile storage device performing periodic error correction during successive page copy operations
US8380920B2 (en) Flash storage device and data access method of flash memory
CN103389942A (zh) 控制装置、存储装置及存储控制方法
KR100479170B1 (ko) 메모리 억세스 제어장치 및 방법
JP2008084184A (ja) メモリコントローラ
US20050204115A1 (en) Semiconductor memory device, memory controller and data recording method
JP5491201B2 (ja) 半導体記録装置及び半導体記録システム
KR100688463B1 (ko) 물리 메모리의 데이터 기록 및 삭제 방법
JP2005174468A (ja) フラッシュメモリのアクセス制御方法
US8122183B2 (en) Data managing method for flash memory and flash memory device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120306

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee