JPH06139138A - メモリカード装置 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、ＥＥＰＲＯＭの全データ記憶領域
に対するデータの書き替え回数を平準化することで、特
定の記憶領域にのみ集中してデータ書き替えが行なわれ
ることを防止できるようにしたメモリカード装置を提供
することを目的としている。 【構成】ホスト機器と内蔵されたＥＥＰＲＯＭとの間で
デジタルデータの転送を行なうメモリカード装置におい
て、ホスト機器が指定する論理アドレスとＥＥＰＲＯＭ
の実際の物理アドレスとを対応させる管理テーブルが形
成されたメモリと、このメモリに形成された管理テーブ
ルに基づいてホスト機器が指定した論理アドレスに対応
する物理アドレスをＥＥＰＲＯＭに指定する管理手段
と、メモリに形成された管理テーブルの論理アドレスと
物理アドレスとの対応関係を変更する変更手段とを備え
ている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体メモリとして
ＥＥＰＲＯＭ（エレクトリカリィ・イレーサブル・アン
ド・プログラマブル・リード・オンリー・メモリ）を使
用したメモリカード装置に係り、特に撮影した被写体の
光学像をデジタル画像データに変換して半導体メモリに
記録する電子スチルカメラ装置等に使用して好適するも
のに関する。

【０００２】

【従来の技術】周知のように、撮影した被写体の光学像
を固体撮像素子を用いて電気的な画像信号に変換し、こ
の画像信号をデジタル画像データに変換して半導体メモ
リに記録する電子スチルカメラ装置が開発されている。
そして、この種の電子スチルカメラ装置にあっては、半
導体メモリをカード状のケースに内蔵してなるメモリカ
ードを、カメラ本体に着脱自在となるように構成するこ
とによって、通常のカメラにおけるフィルムと等価な取
り扱いができるようになされている。

【０００３】ここで、電子スチルカメラ装置のメモリカ
ードは、現在、標準化が進められていて、内蔵される半
導体メモリとしては、複数枚のデジタル画像データを記
録するために大記憶容量のものが要求され、例えばＳＲ
ＡＭ（スタティック・ランダム・アクセス・メモリ），
マスクＲＯＭ及び電気的にデータの書き込みや消去が可
能なＥＥＰＲＯＭ等が考えられており、ＳＲＡＭを用い
たメモリカードは既に商品化されている。

【０００４】ところで、ＳＲＡＭを用いたメモリカード
は、どのようなフォーマットのデータ構成にも対応する
ことができるとともに、データの書き込みスピード及び
読み出しスピードも速いという利点がある反面、書き込
んだデータを保持するためのバックアップ電池をメモリ
カード内に収容する必要があるため、電池収容スペース
を設置する分だけ記憶容量が削減されるとともに、ＳＲ
ＡＭ自体のコストが高く経済的な不利を招くという問題
を持っている。

【０００５】そこで、現在では、ＳＲＡＭの持つ問題点
を解消するために、メモリカードに用いられる半導体メ
モリとしてＥＥＰＲＯＭが注目されている。このＥＥＰ
ＲＯＭは、磁気ディスクに代わる記録媒体として注目を
浴びているもので、データ保持のためのバックアップ電
池が不要であるとともに、チップ自体のコストを安くす
ることができる等、ＳＲＡＭの持たない特有な利点を有
することから、メモリカード用として使用するための開
発が盛んに行なわれている。

【０００６】ここで、図９は、ＳＲＡＭを用いたメモリ
カード（ＳＲＡＭカード）とＥＥＰＲＯＭを用いたメモ
リカード（ＥＥＰＲＯＭカード）との長短を比較して示
している。まず、比較項目１，２のバックアップ電池及
びコストについては、既に前述したように、ＳＲＡＭカ
ードはバックアップ電池が必要でありコストも高いとい
う問題があるのに対し、ＥＥＰＲＯＭカードはバックア
ップ電池が不要でコストも低くすることができるという
利点を有している。

【０００７】次に、比較項目３，４の書き込みスピード
及び読み出しスピードについては、アドレスで任意に指
定したバイトまたはビットに対して、データの書き込み
及び読み出しを行なう、ＳＲＡＭとＥＥＰＲＯＭとに共
通のランダムアクセスモードと、複数の連続するバイト
（数百バイト）でなるページを指定することにより、ペ
ージ単位で一括してデータの書き込み及び読み出しを行
なう、ＥＥＰＲＯＭに特有のページモードとに分けて考
えられる。

【０００８】そして、ランダムアクセスモードおいて、
ＳＲＡＭは書き込みスピード及び読み出しスピードが共
に速く、ＥＥＰＲＯＭは書き込みスピード及び読み出し
スピードが共に遅くなっている。また、ＥＥＰＲＯＭ
は、ページモードにおいて、１ページ分の大量のデータ
を一斉に書き込み及び読み出しすることから、ランダム
アクセスモードに比してデータの書き込みスピード及び
読み出しスピードは速くなっている。

【０００９】さらに、比較項目５のイレース（消去）モ
ードは、ＥＥＰＲＯＭに特有のモードであり、ＳＲＡＭ
には存在しないモードである。すなわち、ＥＥＰＲＯＭ
は、既にデータの書き込まれている領域に新たにデータ
を書き込む場合、先に書き込まれているデータを一旦イ
レースしないと新たなデータを書き込むことができない
ため、データの書き込みを行なうに際して、このイレー
スモードが実行されるようになっている。そして、この
イレースモードには、ＥＥＰＲＯＭの全ての記憶内容を
一括して消去するチップイレースと、複数のページでな
るブロック（数Ｋバイト）単位で記憶内容を消去するブ
ロックイレースとがある。

【００１０】また、比較項目６の書き込みベリファイ
も、ＥＥＰＲＯＭに特有のモードであり、ＳＲＡＭには
存在しないモードである。すなわち、ＥＥＰＲＯＭは、
データ書き込みを行なう場合、通常１回の書き込み動作
では完全な書き込みが行なわれない。このため、ＥＥＰ
ＲＯＭに対して１回の書き込み動作を行なう毎にＥＥＰ
ＲＯＭの書き込み内容を読み出し、正確に書き込まれて
いるか否かをチェックする必要があり、これが書き込み
ベリファイである。

【００１１】具体的には、ＥＥＰＲＯＭに書き込むべき
データをバッファメモリに記録しておき、バッファメモ
リからＥＥＰＲＯＭにデータを転送して書き込んだ後、
ＥＥＰＲＯＭの書き込み内容を読み出し、バッファメモ
リの内容と比較して一致しているか否かを判別してい
る。そして、書き込みベリファイの結果、不一致（エラ
ー）と判定された場合には、再度バッファメモリの内容
をＥＥＰＲＯＭに書き込む動作を繰り返すようにしてい
る。

【００１２】以上の比較結果から明らかなように、ＥＥ
ＰＲＯＭには、バックアップ電池が不要でありコストが
安く、しかもページ単位のデータ書き込み及び読み出し
が可能である等の、ＳＲＡＭに見られない特有な利点が
備えられている反面、ランダムアクセスモードにおける
データの書き込みスピード及び読み出しスピードが遅い
とともに、イレースモードや書き込みベリファイ等のよ
うなＳＲＡＭにはないモードを必要とするという不都合
もある。

【００１３】そこで、メモリカードに使用する半導体メ
モリとして、現在使用されているＳＲＡＭに代えてＥＥ
ＰＲＯＭを使用することを考えた場合、データの書き込
みスピード及び読み出しスピードの問題や、イレースモ
ード及び書き込みベリファイ等を必要とするという問題
を解消し、ＳＲＡＭを内蔵したメモリカードと等価な取
り扱い方ができるように、つまりＳＲＡＭカードライク
に使用できるように細部に渡って種々の改良を施すこと
が、肝要なこととなっている。

【００１４】この場合、特に問題となることは、ＥＥＰ
ＲＯＭは、データの書き替え回数が一定数を越えるとメ
モリセルが急激に劣化しデータの書き込み不良が発生し
易くなることである。すなわち、ＥＥＰＲＯＭは、プロ
グラムデータの記録用として開発され、プログラムのバ
ージョンアップのときにデータの書き替えを行なえるよ
うにすることを意図したものであるから、多数回のデー
タ書き替えに対応できるように設計されていないからで
ある。

【００１５】ところが、上述したように、例えば電子ス
チルカメラ装置等に使用されるメモリカード用の半導体
メモリとして、従来より使用されていたＳＲＡＭに代え
てＥＥＰＲＯＭを用いるようにした場合、当然のことな
がら、ＥＥＰＲＯＭに対して頻繁にデータの書き替えが
行なわれるような使われ方をされることになるため、書
き込み不良の発生率が飛躍的に増大するであろうこと
は、どうしても避けられないこととなっている。

【００１６】そして、この書き込み不良について、従来
では、前述した書き込みベリファイ処理を所定回数繰り
返しても正しく書き込まれなかったとき書き込み不良で
あると判断している。このため、電子スチルカメラ装置
側からの指令で、ＥＥＰＲＯＭの特定の記憶領域に集中
して頻繁にデータ書き替えが行なわれると、その記憶領
域が非常に短期間で書き込み不良となってしまうという
問題が生じる。この場合、従来では、ＥＥＰＲＯＭの他
の記憶領域が正常であるにもかかわらず、そのＥＥＰＲ
ＯＭを内蔵するメモリカード全体を不良品として取り扱
うようにしているため、非常に効率が悪く経済的な不利
を招くという不都合が生じている。

【００１７】

【発明が解決しようとする課題】以上のように、ＥＥＰ
ＲＯＭを内蔵した従来のメモリカードでは、ＥＥＰＲＯ
Ｍの特定の記憶領域に集中してデータ書き替えが行なわ
れると、その記憶領域が非常に短期間で書き込み不良と
なり、そのＥＥＰＲＯＭを含むメモリカード全体が不良
品として取り扱われてしまうという問題を有している。

【００１８】そこで、この発明は上記事情を考慮してな
されたもので、ＥＥＰＲＯＭの全データ記憶領域に対す
るデータの書き替え回数を平準化することで、特定の記
憶領域にのみ集中してデータ書き替えが行なわれること
を防止できるようにした極めて良好なメモリカード装置
を提供することを目的とする。

【００１９】

【課題を解決するための手段】この発明に係るメモリカ
ード装置は、ホスト機器と内蔵されたＥＥＰＲＯＭとの
間でデジタルデータの転送を行なうものを対象としてい
る。そして、ホスト機器が指定する論理アドレスとＥＥ
ＰＲＯＭの実際の物理アドレスとを対応させる管理テー
ブルが形成されたメモリと、このメモリに形成された管
理テーブルに基づいてホスト機器が指定した論理アドレ
スに対応する物理アドレスをＥＥＰＲＯＭに指定する管
理手段と、メモリに形成された管理テーブルの論理アド
レスと物理アドレスとの対応関係を変更する変更手段と
を備えるようにしている。

【００２０】また、この発明に係るメモリカード装置
は、上記の対象において、ＥＥＰＲＯＭの記憶領域を所
定の単位領域に分割し、ＥＥＰＲＯＭへのデジタルデー
タの書き込み時に、各単位領域毎にその単位領域にデー
タ書き込みが行なわれた回数を示す情報を付加する書き
込み手段と、ＥＥＰＲＯＭから読み出されたデータをホ
スト機器に出力する際に、書き込み手段で付加された情
報を除去する出力手段とを備えるようにしたものであ
る。

【００２１】

【作用】上記のような構成によれば、まず、ホスト機器
が指定する論理アドレスとＥＥＰＲＯＭの実際の物理ア
ドレスとを対応させる管理テーブルの対応関係を変更す
るようにしたので、ホスト機器から同じ論理アドレスが
指定されても、実際にデジタルデータの書き替えが行な
われるＥＥＰＲＯＭの物理アドレスは異なることにな
り、ＥＥＰＲＯＭの全データ記憶領域に対するデータの
書き替え回数を平準化することができる。

【００２２】また、ＥＥＰＲＯＭへのデジタルデータの
書き込み時に、ＥＥＰＲＯＭの記憶領域を所定の単位領
域に分割した各単位領域毎に、その単位領域にデータ書
き込みが行なわれた回数を示す情報を付加するととも
に、ＥＥＰＲＯＭから読み出されたデータをホスト機器
に出力する際に、付加された回数情報を除去するように
したので、データの書き替え回数を平準化するという点
から、回数情報に基づいてデータの書き替えが可能な単
位領域を判別することができ、ＥＥＰＲＯＭの全データ
記憶領域に対するデータの書き替え回数を平準化するこ
とができる。

【００２３】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、１１はメモリカ
ード本体で、その一端部に設置されたコネクタ１２を介
して、例えば電子スチルカメラ本体等の図示しないホス
ト機器に接続されるようになされている。このコネクタ
１２には、ホスト機器から、メモリカード本体１１内の
ＥＥＰＲＯＭ１３に書き込むべきデジタルデータや、そ
の書き込み場所を示すアドレスデータ等が供給されてお
り、これらデジタルデータ及びアドレスデータは、バス
ライン１４を介してメモリコントロールゲートアレイ１
５に供給されている。

【００２４】また、上記ホスト機器からは、コネクタ１
２に対して、ＥＥＰＲＯＭ１３に対するデータの書き込
み及び読み出しを行なうために必要な各種のコントロー
ル信号ＣＴが供給されており、このコントロール信号Ｃ
Ｔもメモリコントロールゲートアレイ１５に供給されて
いる。さらに、このメモリコントロールゲートアレイ１
５からは、ホスト機器からのデジタルデータの入力を許
可するか否かを指定するレディ／ビジィ切替信号ＲＤＹ
／ＢＳＹが発生され、コネクタ１２を介してホスト機器
に供給されるようになされている。

【００２５】ここで、メモリコントロールゲートアレイ
１５は、その内部に図示しないバッファメモリを有して
おり、このバッファメモリに対するデジタルデータの書
き込み及び読み出し動作が、マイクロコンピュータ１６
によって制御される。すなわち、ホスト機器から出力さ
れコネクタ１２に供給されたデジタルデータは、一旦バ
ッファメモリに取り込まれ記録される。このときのバッ
ファメモリのデジタルデータの取り込みタイミングは、
上記コントロール信号ＣＴの１つでアドレスデータに同
期したバスクロックＢＣＫに基づいてマイクロコンピュ
ータ１６で生成されるアドレスデータによって制御され
る。

【００２６】そして、バッファメモリに対するデジタル
データの書き込みが終了すると、マイクロコンピュータ
１６は、内部発振回路１７から発生される内部クロック
ＣＫに基づいてアドレスデータを生成し、このアドレス
データによってバッファメモリからデジタルデータが読
み出され、バスライン１８を介してＥＥＰＲＯＭ１３に
出力される。このとき、マイクロコンピュータ１６は、
メモリコントロールゲートアレイ１５を介してＥＥＰＲ
ＯＭ１３にアドレスデータＡＤを出力させ、バッファメ
モリから読み出したデジタルデータを、ＥＥＰＲＯＭ１
３に例えば５１２バイトのページ単位で書き込むように
制御する。

【００２７】次に、マイクロコンピュータ１６は、ＥＥ
ＰＲＯＭ１３にデジタルデータが書き込まれた状態で、
メモリコントロールゲートアレイ１５からＥＥＰＲＯＭ
１３に対して、先にデータの書き込みを指定したアドレ
スデータＡＤを出力させ、ＥＥＰＲＯＭ１３から書き込
んだデジタルデータを読み出させて、それがバッファメ
モリに記録されたデジタルデータと一致しているか否か
を判別する、書き込みベリファイを実行する。

【００２８】そして、ＥＥＰＲＯＭ１３から読み出した
デジタルデータと、バッファメモリに記録されたデジタ
ルデータとが一致していないと、マイクロコンピュータ
１６は、再度、バッファメモリからＥＥＰＲＯＭ１３に
デジタルデータを転送して書き込みを行ない、この動作
が、ＥＥＰＲＯＭ１３から読み出したデジタルデータ
と、バッファメモリに記録されたデジタルデータとが完
全に一致するまで繰り返され、一致したときデジタルデ
ータのＥＥＰＲＯＭ１３への書き込み動作が終了され
る。

【００２９】また、ＥＥＰＲＯＭ１３に記録されたデジ
タルデータをホスト機器に読み出す場合には、ホスト機
器からコネクタ１２を介して読み出し要求がなされると
ともに、読み出すべきデジタルデータの記録されたアド
レスが指定される。すると、マイクロコンピュータ１６
は、内部発振回路１７から発生される内部クロックＣＫ
に基づいて生成されたアドレスデータＡＤによって、Ｅ
ＥＰＲＯＭ１３からデジタルデータを読み出し、バスラ
イン１８を介してメモリコントロールゲートアレイ１５
のバッファメモリに書き込ませる。

【００３０】その後、マイクロコンピュータ１６は、ホ
スト機器から与えられたバスクロックＢＣＫに基づいて
アドレスデータを生成し、このアドレスデータによって
バッファメモリからデジタルデータを読み出し、バスラ
イン１４及びコネクタ１２を介してホスト機器に導出さ
せ、ここに、ＥＥＰＲＯＭ１３からのデジタルデータの
読み出しが行なわれる。

【００３１】さらに、ホスト機器において、メモリカー
ド本体１１を初期化する操作がなされたとすると、ホス
ト機器は、ＥＥＰＲＯＭ１３の全データ記憶領域に０を
書き込ませるようなアドレスデータ，デジタルデータ及
びコントロール信号ＣＴをコネクタ１２に与えることに
より、メモリカード本体１１の初期化を行なうようにし
ている。

【００３２】ここで、上記マイクロコンピュータ１６に
は、ＥＥＰＲＯＭ１９が接続されており、このＥＥＰＲ
ＯＭ１９には、ホスト機器が指定するＥＥＰＲＯＭ１３
のアドレス（以下論理アドレスという）と、実際のＥＥ
ＰＲＯＭ１３のアドレス（以下物理アドレスという）と
を対応させるための管理テーブルが形成されている。こ
の管理テーブルでは、ＥＥＰＲＯＭ１３の全データ記憶
領域を１００個のブロックに分割し、ブロック単位で論
理アドレスとを物理アドレスとの対応関係を管理してい
る。

【００３３】すなわち、図２（ａ）に示すように、ＥＥ
ＰＲＯＭ１９には、１００個の論理アドレス０，１，…
…，９９にそれぞれ対応した物理アドレス記憶領域１９
₀ ，１９₁ ，……，１９₉₉が設けられており、各物理ア
ドレス記憶領域１９₀ ，１９₁ ，……，１９₉₉にＥＥＰ
ＲＯＭ１３の物理アドレス０，１，……，９９がそれぞ
れ書き込まれて管理テーブルが形成されている。この場
合、ホスト機器から論理アドレス０に対してデータの書
き替えが要求されると、マイクロコンピュータ１６は、
管理テーブルを参照することによりＥＥＰＲＯＭ１３の
物理アドレス０に対してデータの書き替えを要求し、Ｅ
ＥＰＲＯＭ１３には物理アドレス０に対してデジタルデ
ータの書き替えが行なわれる。

【００３４】ここで、メモリカード本体１１が前述した
ように初期化されたことをマイクロコンピュータ１６が
検知した場合、つまり、ホスト機器からＥＥＰＲＯＭ１
３の全データ記憶領域に０を書き込ませるようなアドレ
スデータ，デジタルデータ及びコントロール信号ＣＴが
供給されたことをマイクロコンピュータ１６が検知した
場合、マイクロコンピュータ１６は、図２（ｂ）に示す
ように、物理アドレス記憶領域１９₀ ，１９₁ ，……，
１９₉₉の内容を１３個シフトさせ、論理アドレス０，
１，……，９９にそれぞれ対応した物理アドレス記憶領
域１９₀ ，１９₁，……，１９₉₉に、ＥＥＰＲＯＭ１３
の物理アドレス１３，１４，……，１２がそれぞれ書き
込まれるように、管理テーブルを書き替える。この場
合、ホスト機器から論理アドレス０に対してデータの書
き替えが要求されると、マイクロコンピュータ１６は、
管理テーブルを参照することによりＥＥＰＲＯＭ１３の
物理アドレス１３に対してデータの書き替えを要求し、
ＥＥＰＲＯＭ１３には物理アドレス１３に対してデジタ
ルデータの書き替えが行なわれる。

【００３５】以下同様に、メモリカード本体１１が初期
化される毎に、マイクロコンピュータ１６は、物理アド
レス記憶領域１９₀ ，１９₁ ，……，１９₉₉の内容を１
３個づつシフトさせる。このため、ホスト機器から同じ
論理アドレス０が指定されても、実際にデジタルデータ
の書き替えが行なわれるＥＥＰＲＯＭ１３の物理アドレ
スは、初期化される毎にその都度異なることになり、Ｅ
ＥＰＲＯＭ１３の全データ記憶領域に対するデータの書
き替え回数を平準化することができる。この場合、ホス
ト機器から供給される論理アドレスの物理アドレスへの
変換は、メモリカード本体１１内のマイクロコンピュー
タ１６がＥＥＰＲＯＭ１９に記憶された変換テーブルを
参照するという、ホスト機器に無関係にメモリカード本
体１１内部だけの処理によって実行されるので、ホスト
機器からみた場合には、全くＳＲＡＭカードライクに使
用することができる。

【００３６】また、物理アドレス記憶領域１９₀ ，１９
₁ ，……，１９₉₉に書き込まれた物理アドレス０，１，
……，９９のシフト数を、ＥＥＰＲＯＭ１３の全データ
記憶領域の分割数１００を割り切ることのできない１３
としたので、初期化が例えば８回繰り返されて１周して
も、図２（ｃ）に示すように、物理アドレス記憶領域１
９₀ ，１９₁ ，……，１９₉₉にはＥＥＰＲＯＭ１３の物
理アドレス５，６，……，４がそれぞれ書き込まれるよ
うになり、図２（ａ）に示した管理テーブルと同じにな
らず、データの書き替え回数を平準化するのに効果的で
ある。

【００３７】ここで、管理テーブルの物理アドレス０，
１，……，９９を、メモリカード本体１１が初期化され
る毎に書き替える手段としては、図３に示すように、マ
イクロコンピュータ１６に乱数ＲＯＭ２０を内蔵させ、
この乱数ＲＯＭ２０にランダムに記憶された物理アドレ
ス０，１，……，９９を利用するようにしてもよい。す
なわち、この乱数ＲＯＭ２０には、図４に示すように、
初期化回数に対応させて、物理アドレス記憶領域１９₀
に書き込むべき物理アドレス０，１，……，９９がラン
ダムに記憶されている。

【００３８】そして、１回目の初期化後では、マイクロ
コンピュータ１６は、図５（ａ）に示すように、乱数Ｒ
ＯＭ２０から物理アドレス０を読み出して物理アドレス
記憶領域１９₀ に書き込み、以下の物理アドレス記憶領
域１９₁ ，……，１９₉₉には物理アドレス０に続く物理
アドレス１，……，９９をそれぞれ書き込むように動作
する。また、２回目の初期化後では、マイクロコンピュ
ータ１６は、図５（ｂ）に示すように、乱数ＲＯＭ２０
から物理アドレス５を読み出して物理アドレス記憶領域
１９₀ に書き込み、以下の物理アドレス記憶領域１
９₁ ，……，１９₉₉には物理アドレス５に続く物理アド
レス６，……，４をそれぞれ書き込むように動作する。

【００３９】以下同様に、１００回目の初期化後では、
マイクロコンピュータ１６は、図５（ｃ）に示すよう
に、乱数ＲＯＭ２０から物理アドレス４９を読み出して
物理アドレス記憶領域１９₀ に書き込み、以下の物理ア
ドレス記憶領域１９₁ ，……，１９₉₉には物理アドレス
４９に続く物理アドレス５０，……，４８をそれぞれ書
き込むように動作する。そして、このような構成として
も、ホスト機器から同じ論理アドレス０が指定されて
も、実際にデジタルデータの書き替えが行なわれるＥＥ
ＰＲＯＭ１３の物理アドレスは、初期化される毎にその
都度異なることになり、ＥＥＰＲＯＭ１３の全データ記
憶領域に対するデータの書き替え回数を平準化すること
ができる。

【００４０】次に、この発明の第３の実施例について説
明する。すなわち、図６に示すように、ＥＥＰＲＯＭ１
３の全データ記憶領域は、複数のブロック２１₁ ，２１
₂ ，……，２１_n に分割され、各ブロック２１₁ ，２１
₂ ，……，２１_n は、それぞれ複数のページ２２₁ ，２
２₂ ，……，２２_m に分割されている。そして、前述し
たように、ＥＥＰＲＯＭ１３に対するデータの書き込み
はページ単位、消去はブロック単位で可能であり、デー
タの書き込み前に必ず消去が必要なことから、必然的に
ブロック単位でのデータ書き替え回数を管理することが
必要となる。

【００４１】そこで、各ブロック２１₁ ，２１₂ ，…
…，２１_n の先頭ページ２２₁ の先頭部分に、そのブロ
ック２１₁ ，２１₂ ，……，２１_n に対するデータ書き
替え回数を示す情報を付加して、ブロック単位でのデー
タ書き替え回数を管理することが考えられる。この場
合、ホスト機器から出力されＥＥＰＲＯＭ１３に書き込
まれるデータには、データ書き替え回数情報を付加し、
逆に、ＥＥＰＲＯＭ１３から読み出されてホスト機器に
出力されるデータからは、データ書き替え回数情報を除
去する必要があることから、メモリコントロールゲート
アレイ１５内に２ページ分のバッファメモリ２３を設置
している。

【００４２】ホスト機器から出力されたデータをＥＥＰ
ＲＯＭ１３に書き込む場合には、まず、マイクロコンピ
ュータ１６は、図７（ａ）に示すように、ホスト機器が
データの書き込みを指定したＥＥＰＲＯＭ１３のブロッ
ク２１_i （１≦ｉ≦ｎ）の先頭ページ２２₁ に付加され
たデータ書き替え回数情報ＤＣを読み出し、その値から
データの書き替え回数を平準化するという点で、当該ブ
ロック２１_i がデータ書き込みに適しているか否かを判
断する。そして、適していると判断した場合、マイクロ
コンピュータ１６は、データ書き替え回数情報ＤＣに１
を加え、その値をバッファメモリ２３に書き込む。

【００４３】その後、マイクロコンピュータ１６は、ブ
ロック２１_i の内容をブロックイレースするとともに、
図７（ｂ）に示すように、ホスト機器から１ページ分の
デジタルデータＤＡを取り込み、バッファメモリ２３に
そのデータ書き替え回数情報ＤＣの後に書き込む。この
場合、ホスト機器から取り込んだ１ページ分のデジタル
データＤＡは、バッファメモリ２３の第１ページと第２
ページとに分けて書き込まれる。これにより、バッファ
メモリ２３に書き込まれたデータが１ページ以上の長さ
になったため、マイクロコンピュータ１６は、図７
（ｃ）に示すように、バッファメモリ２３の第１ページ
のデータをＥＥＰＲＯＭ１３のブロック２１_i の先頭ペ
ージ２２₁ に書き込む。

【００４４】次に、マイクロコンピュータ１６は、図７
（ｄ）に示すように、バッファメモリ２３の第２ページ
のデータを第１ページに移動させ、ホスト機器から１ペ
ージ分のデジタルデータＤＡを取り込み、その取り込ん
だデータをバッファメモリ２３の第１ページに移動させ
たデータの後に書き込んだ後、バッファメモリ２３の第
１ページのデータをＥＥＰＲＯＭ１３のブロック２１_i
の第２ページ２２₂ に書き込む。以下、同様の動作が繰
り返されてＥＥＰＲＯＭ１３のブロック２１_iにページ
単位でデータが順次書き込まれる。

【００４５】ここで、ブロック２１_i が満杯になり、デ
ータの書き込みが次のブロック２１_i+1 にまたがる場合
には、バッファメモリ２３の第１ページのデータを前ブ
ロック２１_i の最終ページ２２_m に書き込んだ状態で、
マイクロコンピュータ１６は、バッファメモリ２３の第
２ページのデータを第１ページに移動させず、図７
（ｅ）に示すように、ブロック２１_i+1 の先頭ページ２
２₁ に付加されたデータ書き替え回数情報ＤＣを読み出
し、その値からデータの書き替え回数を平準化するとい
う点で、当該ブロック２１_i+1 がデータ書き込みに適し
ているか否かを判断する。そして、適していると判断し
た場合、マイクロコンピュータ１６は、データ書き替え
回数情報ＤＣに１を加え、その値をバッファメモリ２３
の第１ページに書き込む。

【００４６】その後、マイクロコンピュータ１６は、ブ
ロック２１_i+1 の内容をブロックイレースするととも
に、図７（ｆ）に示すように、バッファメモリ２３の第
２ページのデータを第１ページのデータ書き替え回数情
報ＤＣの後に書き込む。この状態で、バッファメモリ２
３内の全データ量が１ページを越えれば、つまり、第１
ページが満杯になれば、マイクロコンピュータ１６は、
第１ページのデータをブロック２１_i+1 の先頭ページ２
２₁ に書き込む処理を実行し、バッファメモリ２３内の
全データ量が１ページを越えなければ、つまり、第１ペ
ージが満杯にならなければ、ホスト機器からのデータ入
力待ち状態となる。また、マイクロコンピュータ１６
は、ホスト機器からデータ終了の指令を受けると、図７
（ｇ）に示すように、バッファメモリ２３内のデータを
全てＥＥＰＲＯＭ１３に書き込み、ここに、ホスト機器
から出力されたデータのＥＥＰＲＯＭ１３への書き込み
動作が終了される。

【００４７】一方、ＥＥＰＲＯＭ１３からデータを読み
出す場合には、マイクロコンピュータ１６は、図８に示
すように、ＥＥＰＲＯＭ１３のブロック２１_i の先頭ペ
ージ２２₁ から１ページ分のデータをバッファメモリ２
３の第１ページに取り出し、このバッファメモリ２３の
第１ページに取り出されたデータの中から、データ書き
替え回数情報ＤＣを除くデジタルデータＤＡ成分のみを
ホスト機器に出力するように動作する。

【００４８】したがって、この第３の実施例によれば、
各ブロック２１₁ ，２１₂ ，……，２１_n の先頭ページ
２２₁ に、そのブロック２１₁ ，２１₂ ，……，２１_n
にデータ書き込みが行なわれた回数を示す情報を付加
し、ホスト機器からデータの書き込みが要求された状態
で、データの書き替え回数を平準化するという点から、
回数情報に基づいてデータの書き替えが可能か否かを判
別することができるようにしたので、ＥＥＰＲＯＭ１３
の全データ記憶領域に対するデータの書き替え回数を平
準化することができる。なお、この発明は上記各実施例
に限定されるものではなく、この外その要旨を逸脱しな
い範囲で種々変形して実施することができる。

【００４９】

【発明の効果】以上詳述したようにこの発明によれば、
ＥＥＰＲＯＭの全データ記憶領域に対するデータの書き
替え回数を平準化することで、特定の記憶領域にのみ集
中してデータ書き替えが行なわれることを防止できるよ
うにした極めて良好なメモリカード装置を提供すること
ができる。

【図面の簡単な説明】

【図１】この発明に係るメモリカード装置の一実施例を
示すブロック構成図。

【図２】同実施例の動作を説明するために示す図。

【図３】この発明の他の実施例を示すブロック構成図。

【図４】同他の実施例における乱数ＲＯＭの記憶内容を
示す図。

【図５】同他の実施例の動作を説明するために示す図。

【図６】この発明の第３の実施例を示すブロック構成
図。

【図７】同第３の実施例のデータ書き込み動作を説明す
るために示す図。

【図８】同第３の実施例のデータ読み出し動作を説明す
るために示す図。

【図９】ＳＲＡＭとＥＥＰＲＯＭとの長短を比較して示
す図。

【符号の説明】

１１…メモリカード本体、１２…コネクタ、１３…ＥＥ
ＰＲＯＭ、１４…バスライン、１５…メモリコントロー
ルゲートアレイ、１６…マイクロコンピュータ、１７…
内部発振回路、１８…バスライン、１９…ＥＥＰＲＯ
Ｍ、２０…乱数ＲＯＭ、２１₁ 〜２１_n …ブロック、２
２₁ 〜２２_m …ページ、２３…バッファメモリ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｃ 7/00 ３１５ 6741−5Ｌ 16/06 Ｈ０１Ｌ 27/115 7210−4Ｍ Ｈ０１Ｌ 27/10 ４３４

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ホスト機器と内蔵されたＥＥＰＲＯＭと
   の間でデジタルデータの転送を行なうメモリカード装置
   において、前記ホスト機器が指定する論理アドレスと前
   記ＥＥＰＲＯＭの実際の物理アドレスとを対応させる管
   理テーブルが形成されたメモリと、このメモリに形成さ
   れた管理テーブルに基づいて前記ホスト機器が指定した
   論理アドレスに対応する物理アドレスを前記ＥＥＰＲＯ
   Ｍに指定する管理手段と、前記メモリに形成された管理
   テーブルの論理アドレスと物理アドレスとの対応関係を
   変更する変更手段とを具備してなることを特徴とするメ
   モリカード装置。
2. 【請求項２】 前記変更手段は、前記物理アドレスの数
   を割り切ることのできない数だけ、前記論理アドレスと
   物理アドレスとの対応関係をシフトさせるように前記管
   理テーブルを書き替えることを特徴とする請求項１記載
   のメモリカード装置。
3. 【請求項３】 前記変更手段は、前記論理アドレスと物
   理アドレスとの対応関係を決定する複数の情報が設定さ
   れたテーブルを有し、このテーブルから選出された情報
   に基づいて前記管理テーブルを書き替えることを特徴と
   する請求項１記載のメモリカード装置。
4. 【請求項４】 前記変更手段は、前記ＥＥＰＲＯＭに対
   して初期化に対応する処理が施される毎に、前記管理テ
   ーブルの書き替えを実行することを特徴とする請求項１
   乃至３いずれかに記載のメモリカード装置。
5. 【請求項５】 ホスト機器と内蔵されたＥＥＰＲＯＭと
   の間でデジタルデータの転送を行なうメモリカード装置
   において、前記ＥＥＰＲＯＭの記憶領域を所定の単位領
   域に分割し、前記ＥＥＰＲＯＭへの前記デジタルデータ
   の書き込み時に、各単位領域毎にその単位領域にデータ
   書き込みが行なわれた回数を示す情報を付加する書き込
   み手段と、前記ＥＥＰＲＯＭから読み出されたデータを
   前記ホスト機器に出力する際に、前記書き込み手段で付
   加された情報を除去する出力手段とを具備してなること
   を特徴とするメモリカード装置。