JPS60196858A - ラベル付デ−タの入力処理装置 - Google Patents
ラベル付デ−タの入力処理装置Info
- Publication number
- JPS60196858A JPS60196858A JP5274784A JP5274784A JPS60196858A JP S60196858 A JPS60196858 A JP S60196858A JP 5274784 A JP5274784 A JP 5274784A JP 5274784 A JP5274784 A JP 5274784A JP S60196858 A JPS60196858 A JP S60196858A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- label
- signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、ディジタル信号処理装置におけるラベル４＝
Ｊデータの入力処理装置に関する。
Ｊデータの入力処理装置に関する。
従来技術
従来、ラベル付データの入力処理は、ラベル付データを
データ処理装置用のプロセッサに入力し、ンフトウエア
によってラベルを判別し、ラベルに対応したメモリ位跨
に入力データを格納するようにしている。従って、ラベ
ルの判別に時間がかかり、データ入力処理を迅速に行な
うことかできないという欠点がある。
データ処理装置用のプロセッサに入力し、ンフトウエア
によってラベルを判別し、ラベルに対応したメモリ位跨
に入力データを格納するようにしている。従って、ラベ
ルの判別に時間がかかり、データ入力処理を迅速に行な
うことかできないという欠点がある。
ラベル４＝Ｊデータのラベル部をランタムアクセスメモ
リ（ＲＡＭ）のアドレス信号として、入力データを一旦
ランダムアクセスメモリに書込んだ後に、該ランタムア
クセスメモリの内容を外部データ処理装置に転送するよ
うにすることも考えられるが、この場合は、」二記ＲＡ
Ｍの容量は、ラベルのビット数に応じるだけの容量が必
要である。例えば、ラベルが８ビツトで構成される場合
は、２５６ワ一ド分めメモリ容量が必要である。
リ（ＲＡＭ）のアドレス信号として、入力データを一旦
ランダムアクセスメモリに書込んだ後に、該ランタムア
クセスメモリの内容を外部データ処理装置に転送するよ
うにすることも考えられるが、この場合は、」二記ＲＡ
Ｍの容量は、ラベルのビット数に応じるだけの容量が必
要である。例えば、ラベルが８ビツトで構成される場合
は、２５６ワ一ド分めメモリ容量が必要である。
従って、８ビツトのラベル（２５６通りある）のうち、
例えば６４種類のラベルしか使用しないような場合にも
、を記ＲＡＭの全ワード（Ｓ効データを含む）の内容を
転送しなければならないため、上記ＲＡＭと外部データ
処理装置との間のデータ転送に無駄な時間が多くなると
いう欠点がある。また、これに伴なって、外部データ処
理装置内のバッファメモリにも余分なエリアが取られる
ことになり、メモリの使用効率が悪くなる。さらに、前
記ＲＡＭに書込まれるデータの順番は不同であり、従っ
て、外部データ処理装置のメモリに格納されるデータは
順不同に点在することになる。このため、メモリを参照
する場合とか、データ処理用プログラムを作成する場合
の作業性が悪く、又そのためにバグが発生しやすくなっ
たりするという欠点がある。
例えば６４種類のラベルしか使用しないような場合にも
、を記ＲＡＭの全ワード（Ｓ効データを含む）の内容を
転送しなければならないため、上記ＲＡＭと外部データ
処理装置との間のデータ転送に無駄な時間が多くなると
いう欠点がある。また、これに伴なって、外部データ処
理装置内のバッファメモリにも余分なエリアが取られる
ことになり、メモリの使用効率が悪くなる。さらに、前
記ＲＡＭに書込まれるデータの順番は不同であり、従っ
て、外部データ処理装置のメモリに格納されるデータは
順不同に点在することになる。このため、メモリを参照
する場合とか、データ処理用プログラムを作成する場合
の作業性が悪く、又そのためにバグが発生しやすくなっ
たりするという欠点がある。
発明の目的
本発明の目的は、上述の従来の欠点を解決し、ラベル判
定に要する時間および入力データの転送時間を短縮して
、迅速に入力処理を行ない、かつ外部データ処理装置の
メモリエリアの使用効率を向上させることが可能なラベ
ル伺データの入力処理装置を提供することにある。
定に要する時間および入力データの転送時間を短縮して
、迅速に入力処理を行ない、かつ外部データ処理装置の
メモリエリアの使用効率を向上させることが可能なラベ
ル伺データの入力処理装置を提供することにある。
発明の構成
本発明のラベル付データの入力処理装置は、ラベル付デ
ータを入力し、ラベル部を後記アドレッシング用ＲＡＭ
の読出しアドレス信号として出力し、データ部を後記デ
ータ用ＲＡＭの書込みデータ信号として出力する信号入
力部と、各ラベルに対応するアドレスにそれぞれ後記デ
ータ用ＲＡＭの書込みアドレス信号を格納することがで
きるアドレッシング用ＲＡＭと、該アドレッシング用Ｒ
ＡＭの出力ｉ書込みアドレス信号として前記信号入力部
から供給されるデータ信号を書込むデータ用ＲＡＭと、
該データ用ＲＡＭに書込まれたデータを番地順に読出す
ためのアドレスカウンタとを備えて、前記アドレッシン
グ用ＲＡＭのラベルに対応するアドレスに任意の読出し
アドレス情報を設定した後、前記信号入力部への入力デ
ータを前記アドレッシング用ＲＡＭの出力する書込みア
ドレス信号によって前記データ用ＲＡＭに書込み、該デ
ータ用ＲＡＭに書込まれたデータは前記アドレスカウン
タの出力によって番地順に読出されて外部データ処理装
置に転送されることを特徴とする。
ータを入力し、ラベル部を後記アドレッシング用ＲＡＭ
の読出しアドレス信号として出力し、データ部を後記デ
ータ用ＲＡＭの書込みデータ信号として出力する信号入
力部と、各ラベルに対応するアドレスにそれぞれ後記デ
ータ用ＲＡＭの書込みアドレス信号を格納することがで
きるアドレッシング用ＲＡＭと、該アドレッシング用Ｒ
ＡＭの出力ｉ書込みアドレス信号として前記信号入力部
から供給されるデータ信号を書込むデータ用ＲＡＭと、
該データ用ＲＡＭに書込まれたデータを番地順に読出す
ためのアドレスカウンタとを備えて、前記アドレッシン
グ用ＲＡＭのラベルに対応するアドレスに任意の読出し
アドレス情報を設定した後、前記信号入力部への入力デ
ータを前記アドレッシング用ＲＡＭの出力する書込みア
ドレス信号によって前記データ用ＲＡＭに書込み、該デ
ータ用ＲＡＭに書込まれたデータは前記アドレスカウン
タの出力によって番地順に読出されて外部データ処理装
置に転送されることを特徴とする。
発明の実施例
次に、本発明について、図面を参照して詳細に説明する
。
。
図は、本発明の一実施例を示すブロック図である。すな
わち、ラベル付データ信号が信号入力部１に入力され、
信号入力部ｌは上記入力信号のラベル部をラベルライン
７に出力してアドレッシング用ＲＡＭ２に読出しアドレ
ス信号として入力させ、ラベル部に引続くデータ部はデ
ータライン８を通してデータ用ＲＡＭ３に書込みデータ
信号として入力させる。
わち、ラベル付データ信号が信号入力部１に入力され、
信号入力部ｌは上記入力信号のラベル部をラベルライン
７に出力してアドレッシング用ＲＡＭ２に読出しアドレ
ス信号として入力させ、ラベル部に引続くデータ部はデ
ータライン８を通してデータ用ＲＡＭ３に書込みデータ
信号として入力させる。
アドレッシング用ＲＡＭ２の前記ラベルによって示され
るアドレスには、データ用ＲＡＭ３の書込みアドレス情
報があらかじめ外部データ処理装置６によって設定され
ている。すなわち、外部データ処理装置６は、あるプロ
グラムで使用するラベルの種類に応じて、各ラベルにそ
れぞれ任意の順番を割当て、この順番をデータ用ＲＡＭ
３の書込みアドレス情報としてアドレッシング用ＲＡＭ
２の対応する番地に設定しておく。この情報は、外部デ
ータ処理装置６から制御データライン１２．入力インタ
ーフェイス回路４および間接アドレス情報ラインｌＯを
通してアドレッシング用ＲＡＭ２に供給され、アドレッ
シング用ＲＡＭ２のラベル対応の番地に設定される０例
えば、ラベル付データのラベル部が８ビツトであれば、
２５６種類のラベルがあり、２５６種類のラベルが使用
可能ヤある。しかし、あるプログラムでは、２５６種類
のｙへ“ｌしのうち、６４種類のラベルしか使用しない
場合は、６４種類のラベルに対応して任意の順番で０〜
６３の番号を定め、この番号をデータ用ＲＡＭ３の書込
みアドレス情報として、アドレッシング用ＲＡＭ２の各
ラベルに対応する番地に設定しておく。従って、信号入
力部ｌから７ドレツシング用ＲＡＭ２にラベルが入力さ
れると、アドレッシング用ＲＡＭ２の対応する番地に設
定されているデータ用ＲＡＭ３の書込みアドレス情報が
読出されて、アドレス信号ライン９を通してデータ用Ｒ
ＡＭ３に書込みアドレス信号として供給される。データ
用ＲＡＭ３は、信号入力部ｌから入力されたデータ信号
を上記アドレスに書込む。すなわち、本実施例は、ラベ
ル判別に要する時間が少なくてすむ。同様にして、次々
に入力されるラベル付データが、それぞれのラベルに対
応するデータ用ＲＡＭ３のアドレスに格納される。今、
ラベルの種類が６４通り使用されているとすれば、デー
タ用ＲＡＭ３のθ〜６３番地にそれぞれ対応するデータ
が格納される。
るアドレスには、データ用ＲＡＭ３の書込みアドレス情
報があらかじめ外部データ処理装置６によって設定され
ている。すなわち、外部データ処理装置６は、あるプロ
グラムで使用するラベルの種類に応じて、各ラベルにそ
れぞれ任意の順番を割当て、この順番をデータ用ＲＡＭ
３の書込みアドレス情報としてアドレッシング用ＲＡＭ
２の対応する番地に設定しておく。この情報は、外部デ
ータ処理装置６から制御データライン１２．入力インタ
ーフェイス回路４および間接アドレス情報ラインｌＯを
通してアドレッシング用ＲＡＭ２に供給され、アドレッ
シング用ＲＡＭ２のラベル対応の番地に設定される０例
えば、ラベル付データのラベル部が８ビツトであれば、
２５６種類のラベルがあり、２５６種類のラベルが使用
可能ヤある。しかし、あるプログラムでは、２５６種類
のｙへ“ｌしのうち、６４種類のラベルしか使用しない
場合は、６４種類のラベルに対応して任意の順番で０〜
６３の番号を定め、この番号をデータ用ＲＡＭ３の書込
みアドレス情報として、アドレッシング用ＲＡＭ２の各
ラベルに対応する番地に設定しておく。従って、信号入
力部ｌから７ドレツシング用ＲＡＭ２にラベルが入力さ
れると、アドレッシング用ＲＡＭ２の対応する番地に設
定されているデータ用ＲＡＭ３の書込みアドレス情報が
読出されて、アドレス信号ライン９を通してデータ用Ｒ
ＡＭ３に書込みアドレス信号として供給される。データ
用ＲＡＭ３は、信号入力部ｌから入力されたデータ信号
を上記アドレスに書込む。すなわち、本実施例は、ラベ
ル判別に要する時間が少なくてすむ。同様にして、次々
に入力されるラベル付データが、それぞれのラベルに対
応するデータ用ＲＡＭ３のアドレスに格納される。今、
ラベルの種類が６４通り使用されているとすれば、デー
タ用ＲＡＭ３のθ〜６３番地にそれぞれ対応するデータ
が格納される。
データ用ＲＡＭ３に格納された６４通りのデータを外部
データ処理装置６に転送するには、アドレスカウンタ１
４の出力を読出しアドレス信号としてデータ用ＲＡＭ３
に供給すればよい、アドレスカウンタ１４は、外部デー
タ処理装置６から入力インターフェイス回路４を介して
与えられる転送命令によって起動され、θ〜６３のアド
レス信号を順次出力してデータ用ＲＡＭ３に供給し、デ
ータ用ＲＡＭ３に格納されているデータを番地の順に読
出す、データ用ＲＡＭ３の出力データ信号１１は、出力
インターフェイス回路５および出力データライン１３を
介して外部データ処理装置６に転送される。従って、本
実施例では、転送語数を、例えば従来の２５６語から６
４語に減少させることができるため、データ転送時間が
短縮されるという効果がある。また、外部データ処理装
置６には、任意の順番で６４種類のデータを転送するこ
とができるから、データの選択、！集等が容易になると
いう効果がある。また、外部データ処理装置６内のデー
タバッファのエリアが少なくてすみ、メモリの使用効率
が向上する。また、該データバッファ内にデータが点在
せず、連続して格納されるため、外部データ処理装置６
のソフトウェア処理上の作業性を向上させることが可能
である。
データ処理装置６に転送するには、アドレスカウンタ１
４の出力を読出しアドレス信号としてデータ用ＲＡＭ３
に供給すればよい、アドレスカウンタ１４は、外部デー
タ処理装置６から入力インターフェイス回路４を介して
与えられる転送命令によって起動され、θ〜６３のアド
レス信号を順次出力してデータ用ＲＡＭ３に供給し、デ
ータ用ＲＡＭ３に格納されているデータを番地の順に読
出す、データ用ＲＡＭ３の出力データ信号１１は、出力
インターフェイス回路５および出力データライン１３を
介して外部データ処理装置６に転送される。従って、本
実施例では、転送語数を、例えば従来の２５６語から６
４語に減少させることができるため、データ転送時間が
短縮されるという効果がある。また、外部データ処理装
置６には、任意の順番で６４種類のデータを転送するこ
とができるから、データの選択、！集等が容易になると
いう効果がある。また、外部データ処理装置６内のデー
タバッファのエリアが少なくてすみ、メモリの使用効率
が向上する。また、該データバッファ内にデータが点在
せず、連続して格納されるため、外部データ処理装置６
のソフトウェア処理上の作業性を向上させることが可能
である。
発明の効果
以上のように、本発明においては、アドレッシング用Ｒ
ＡＭとデータ用ＲＡＭとを備えて、入力されたラベル付
データ信号のラベル部によってアドレッシング用ＲＡＭ
から前記データ用ＲＡＭの書込みアドレス信号を出力さ
せ、前記データ用ＲＡＭは該アドレス信号によって入力
データを書込み、該データ用ＲＡＭに格納されたデータ
をアドレスカウンタの出力によって順に読出して外部デ
ータ処理装置に転送するように構成したから、ラベルの
判別に要する時間を短縮し、かつ必要なデータのみを転
送することによって転送時間を短縮できるという効果が
ある。また、外部データ処理装置内のデータバッファに
データが点在しないで連続するように格納することが可
能であり、ソフトウェア処理上の作業性を向上すること
ができる。また、前記アドレッシング用ＲＡＭに設定す
るアドレス情報を適切にすれば、データの選択。
ＡＭとデータ用ＲＡＭとを備えて、入力されたラベル付
データ信号のラベル部によってアドレッシング用ＲＡＭ
から前記データ用ＲＡＭの書込みアドレス信号を出力さ
せ、前記データ用ＲＡＭは該アドレス信号によって入力
データを書込み、該データ用ＲＡＭに格納されたデータ
をアドレスカウンタの出力によって順に読出して外部デ
ータ処理装置に転送するように構成したから、ラベルの
判別に要する時間を短縮し、かつ必要なデータのみを転
送することによって転送時間を短縮できるという効果が
ある。また、外部データ処理装置内のデータバッファに
データが点在しないで連続するように格納することが可
能であり、ソフトウェア処理上の作業性を向上すること
ができる。また、前記アドレッシング用ＲＡＭに設定す
るアドレス情報を適切にすれば、データの選択。
編集等が容易になる。
図は本発明の一実施例を示すブロック図である。
図において、ｌ：信号入力部、２ニアドレッシング用Ｒ
ＡＭ、３：データ用ＲＡＭ、４：入力インターフェイス
回路、５：出力インターフェイス回路、６：外部データ
処理装置、７：ラベルライン、８：データライン、９：
間接アドレスライン、１０：間接アドレス情報ライン、
１１：出力データ信号、１２：制御データライン、１３
：出力データライン、１４＝アドレスカウンタ。 出願人 日本電気株式会社 代理人 弁理士 住田俊宗
ＡＭ、３：データ用ＲＡＭ、４：入力インターフェイス
回路、５：出力インターフェイス回路、６：外部データ
処理装置、７：ラベルライン、８：データライン、９：
間接アドレスライン、１０：間接アドレス情報ライン、
１１：出力データ信号、１２：制御データライン、１３
：出力データライン、１４＝アドレスカウンタ。 出願人 日本電気株式会社 代理人 弁理士 住田俊宗
Claims (1)
- ラベル付データを入力し、ラベル部を後記アドレッシン
グ用ＲＡＭの読出しアドレス信号として出力し、データ
部を後記データ用ＲＡＭの書込みデータ信号として出力
する信号入力部と、各ラベルに対応するアドレスにそれ
ぞれ後記データ用ＲＡＭの書込みアドレス信号を格納す
ることができるアドレッシング用ＲＡＭと、該アドレッ
シング用ＲＡＭの出力を書込みアドレス信号とじて前記
信号入力部から供給されるデータ信号を書込むデータ用
ＲＡＭと、該データ用ＲＡＭに書込まれたデータを番地
順に読出すためのアドレスカウンタとを備えて、前記ア
ドレッシング用ＲＡＭのラベルに対応するアドレスに任
意の読出しアドレス情報を設定した後、前記信号入力部
への入力データを前記アドレッシング用ＲＡＭの出力す
る書込みアドレス信号によって前記データ用ＲＡＭに書
込み、該データ用ＲＡＭに書込まれたデータは前記アド
レスカウンタの出力によって番地順に読出されて外部デ
ータ処理装置に転送されることを特徴とするラベル付デ
ータの入力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5274784A JPS60196858A (ja) | 1984-03-19 | 1984-03-19 | ラベル付デ−タの入力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5274784A JPS60196858A (ja) | 1984-03-19 | 1984-03-19 | ラベル付デ−タの入力処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60196858A true JPS60196858A (ja) | 1985-10-05 |
Family
ID=12923503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5274784A Pending JPS60196858A (ja) | 1984-03-19 | 1984-03-19 | ラベル付デ−タの入力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60196858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63261439A (ja) * | 1987-04-20 | 1988-10-28 | Sanyo Electric Co Ltd | デ−タ記憶装置 |
-
1984
- 1984-03-19 JP JP5274784A patent/JPS60196858A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63261439A (ja) * | 1987-04-20 | 1988-10-28 | Sanyo Electric Co Ltd | デ−タ記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0887876A (ja) | Ｎａｎｄ形フラッシュメモリｉｃカード | |
| US4949242A (en) | Microcomputer capable of accessing continuous addresses for a short time | |
| JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
| US5566350A (en) | Information device for providing fast data transfer with minimum overhead | |
| JPS6316779B2 (ja) | ||
| JPS63237143A (ja) | プログラマブルコントロ−ラ | |
| JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
| JPS5815877B2 (ja) | バツフア・メモリ制御方式 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JPS61157955A (ja) | タグ制御方式 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPS63503101A (ja) | データ格納転送装置 | |
| JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
| JPS61100855A (ja) | デ−タバツフア装置 | |
| JPS60151747A (ja) | マイクロプログラム制御装置 | |
| JPS60254477A (ja) | メモリシステム | |
| JPH03257555A (ja) | ストアバッファ装置 | |
| JPS63157255A (ja) | 情報処理装置 | |
| JPS62241059A (ja) | デ−タバツフア回路 | |
| JPS61260344A (ja) | 入出力処理装置 | |
| JPS6032189A (ja) | メモリへのデ−タ記憶方法 | |
| JPS6134662A (ja) | マイクロコンピユ−タ応用機器 | |
| JPH01188966A (ja) | キャッシュ付き磁気ディスク制御装置 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPH01102664A (ja) | 初期プログラムロード方式 |