JPS6134662A - マイクロコンピユ−タ応用機器 - Google Patents
マイクロコンピユ−タ応用機器Info
- Publication number
- JPS6134662A JPS6134662A JP15557184A JP15557184A JPS6134662A JP S6134662 A JPS6134662 A JP S6134662A JP 15557184 A JP15557184 A JP 15557184A JP 15557184 A JP15557184 A JP 15557184A JP S6134662 A JPS6134662 A JP S6134662A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- internal memory
- processor
- data transfer
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/285—Halt processor DMA
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータ応用機器の改良に関す
る。
る。
従来のマイクロコンピュータは、第２図に示すように、
その内部メモリ／Ｏのアドレス空間は、プログラム記憶
領域ｌＯｐと、Ｉ／Ｏバッファ領域ｔａ ｂとに分れて
いた。そして、■／Ｏバッファ領域ｔｏ ｂとＩ／Ｏ装
置加との間でデータ転送が行なわれていた。すなわち、
ＤＭＡコントローラ３０がＤＭＡリクエスト信号を受け
るとプロセッサー４０に対してホールド命令を出し、こ
のホールド命令を受は取ったプロセッサー４０はアドレ
スデータバス５０をオープン状態にし、ＤＭＡコントロ
ーラ３０の制御のもとで、Ｉ／Ｏ装置２０とＩ／Ｏバッ
ファ領域ｔｏ ｂとの間でデータの転送が行なわれる。
その内部メモリ／Ｏのアドレス空間は、プログラム記憶
領域ｌＯｐと、Ｉ／Ｏバッファ領域ｔａ ｂとに分れて
いた。そして、■／Ｏバッファ領域ｔｏ ｂとＩ／Ｏ装
置加との間でデータ転送が行なわれていた。すなわち、
ＤＭＡコントローラ３０がＤＭＡリクエスト信号を受け
るとプロセッサー４０に対してホールド命令を出し、こ
のホールド命令を受は取ったプロセッサー４０はアドレ
スデータバス５０をオープン状態にし、ＤＭＡコントロ
ーラ３０の制御のもとで、Ｉ／Ｏ装置２０とＩ／Ｏバッ
ファ領域ｔｏ ｂとの間でデータの転送が行なわれる。
上記従来例にあっては、Ｉ／Ｏバッファ領域が大きいプ
ログラムを使用した場合には、その分だけプログラム記
憶領域が小さくなり、メモリ容量の不足が生じる。これ
によって、システムの拡張性、柔軟性に欠けるという問
題、例えばディスクの読み込みはセクタでしかできない
等の問題が生じる。
ログラムを使用した場合には、その分だけプログラム記
憶領域が小さくなり、メモリ容量の不足が生じる。これ
によって、システムの拡張性、柔軟性に欠けるという問
題、例えばディスクの読み込みはセクタでしかできない
等の問題が生じる。
本発明は、マイクロコンピュータを使用した機器におい
て、内部メモリのアドレス空間をプログラム専用領域と
し、Ｉ／Ｏバッファ領域用のメモリとして別回路を設け
たものである。
て、内部メモリのアドレス空間をプログラム専用領域と
し、Ｉ／Ｏバッファ領域用のメモリとして別回路を設け
たものである。
第１図は、本発明の一実施例を示すブロック図である。
この実施例は、従来例における内部メモリＩＯの代わシ
に内部メモリ１１を設け、この内部メモリ１１とは別に
、外部バス６２を介して外部Ｉ／Ｏバッファ６エを設け
たものである。そして、内部メモリ１１は、そのアドレ
ス空間をプログラム専用領域としである。Ｉ／Ｏ装置２
１、Ｉ／Ｏコントｐ−２２１ａは、それぞれ従来技術に
おけるＩ／Ｏ装置２０、Ｉ／Ｏコントローラ２０ ａに
対応したものであり、ＤＭＡコントローラ３１は従来装
置におけるＤＭＡコントローラ３０に対応したものであ
る。また、符号５１はアドレスデータバス、符号６３は
メモリコントローラを示すものである。
に内部メモリ１１を設け、この内部メモリ１１とは別に
、外部バス６２を介して外部Ｉ／Ｏバッファ６エを設け
たものである。そして、内部メモリ１１は、そのアドレ
ス空間をプログラム専用領域としである。Ｉ／Ｏ装置２
１、Ｉ／Ｏコントｐ−２２１ａは、それぞれ従来技術に
おけるＩ／Ｏ装置２０、Ｉ／Ｏコントローラ２０ ａに
対応したものであり、ＤＭＡコントローラ３１は従来装
置におけるＤＭＡコントローラ３０に対応したものであ
る。また、符号５１はアドレスデータバス、符号６３は
メモリコントローラを示すものである。
次に、上記実施例の動作について説明する。
プロセッサ４０のバス５１に接続されたＩ／Ｏ装置２１
からデータ転送の要求が発生すると、ＤＭＡリクエスト
信号がｔｒｕｅになる。ＤＭＡコントローラ３１がその
ＤＭＡリクエスト信号を受は付けると、プロセッサー４
０に対してホールド命令を出す。このホールド命令を受
は取ったプロセッサー４０は、マシンサイクルの終了時
にアドレスデータバス５１をオープン状態にする。そし
て、ＤＭＡコントローラ３１およびＩ／Ｏコントローラ
２１ ａの制御のもとに、■／Ｏ装置２１と外部Ｉ／Ｏ
バッファ６１との間で、直接、データ転送を行なう。
からデータ転送の要求が発生すると、ＤＭＡリクエスト
信号がｔｒｕｅになる。ＤＭＡコントローラ３１がその
ＤＭＡリクエスト信号を受は付けると、プロセッサー４
０に対してホールド命令を出す。このホールド命令を受
は取ったプロセッサー４０は、マシンサイクルの終了時
にアドレスデータバス５１をオープン状態にする。そし
て、ＤＭＡコントローラ３１およびＩ／Ｏコントローラ
２１ ａの制御のもとに、■／Ｏ装置２１と外部Ｉ／Ｏ
バッファ６１との間で、直接、データ転送を行なう。
このデータ転送が終了すると、プロセッサー４００ホー
ルドが解け、そのプロセッサー４０がバス５１に接続さ
れる。なお、外部■／Ｏバッファ６１内のデータを、内
部メモリ１１におけるプログラム記憶領域で参照する場
合には、Ｉ／Ｏ！Ｊ−ド命令、Ｉ／Ｏライト命令を使用
する。
ルドが解け、そのプロセッサー４０がバス５１に接続さ
れる。なお、外部■／Ｏバッファ６１内のデータを、内
部メモリ１１におけるプログラム記憶領域で参照する場
合には、Ｉ／Ｏ！Ｊ−ド命令、Ｉ／Ｏライト命令を使用
する。
このように、Ｉ／Ｏ装置２１との間でデータ転送を行な
うＩ／Ｏバッファ６１を外部に設けたために、従来のバ
ッファ容量だけ、内部メモリ１１におけるプログラム記
憶領域が拡張され、システム全体の拡張性および柔軟性
が増すという利点がある。
うＩ／Ｏバッファ６１を外部に設けたために、従来のバ
ッファ容量だけ、内部メモリ１１におけるプログラム記
憶領域が拡張され、システム全体の拡張性および柔軟性
が増すという利点がある。
すなわち、たとえば、処理スピードを向上させるために
ディスクの１トラック分を１回で読み込む場合などのよ
うに、内部メモリ１１とＩ／Ｏ装置２１との間における
データ転送の量が多くなる場合があっても、実際にプロ
グラムとして使用できる領域は、従来におけるバッファ
容量だけ増えるために、実際のプログラム空間が拡大さ
れることになる。
ディスクの１トラック分を１回で読み込む場合などのよ
うに、内部メモリ１１とＩ／Ｏ装置２１との間における
データ転送の量が多くなる場合があっても、実際にプロ
グラムとして使用できる領域は、従来におけるバッファ
容量だけ増えるために、実際のプログラム空間が拡大さ
れることになる。
本発明は、内部メモリとは別にＩ／Ｏバッファを設けた
ので、Ｉ／Ｏバッファ領域が多少、大きなプログラムを
使用しても、それによって内部メモリの容量が不足する
ということがなく、システム全体の拡張性、柔軟性に富
むという効果を有する。
ので、Ｉ／Ｏバッファ領域が多少、大きなプログラムを
使用しても、それによって内部メモリの容量が不足する
ということがなく、システム全体の拡張性、柔軟性に富
むという効果を有する。
第１図は本発明の一実施例を示すブロック図、第２図は
従来例を示すブロック図である。 １１・・・内部メモリ ２１・・・Ｉ／Ｏ装置３１
・・・ＤＭＡコントローラ ４０・・・プロセッサー ６１・・・外部Ｉ／Ｏバッファ
従来例を示すブロック図である。 １１・・・内部メモリ ２１・・・Ｉ／Ｏ装置３１
・・・ＤＭＡコントローラ ４０・・・プロセッサー ６１・・・外部Ｉ／Ｏバッファ
Claims (1)
- 【特許請求の範囲】 プログラム記憶領域として使用し、Ｉ／Ｏバッファ領域
として使用しない内部メモリと；Ｉ／Ｏ装置との間でデ
ータ転送を行ない、前記内部メモリとは別に設けられた
外部Ｉ／Ｏバッファと； を有することを特徴とするマイクロコンピュータ応用機
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15557184A JPS6134662A (ja) | 1984-07-27 | 1984-07-27 | マイクロコンピユ−タ応用機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15557184A JPS6134662A (ja) | 1984-07-27 | 1984-07-27 | マイクロコンピユ−タ応用機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6134662A true JPS6134662A (ja) | 1986-02-18 |
Family
ID=15608950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15557184A Pending JPS6134662A (ja) | 1984-07-27 | 1984-07-27 | マイクロコンピユ−タ応用機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6134662A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56157520A (en) * | 1980-05-06 | 1981-12-04 | Fujitsu Ltd | Dma system without cycle steal |
| JPS5782266A (en) * | 1980-11-08 | 1982-05-22 | Toshiba Corp | Page memory control system |
| JPS58201157A (ja) * | 1982-05-19 | 1983-11-22 | Hitachi Ltd | バンクメモリの制御回路 |
-
1984
- 1984-07-27 JP JP15557184A patent/JPS6134662A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56157520A (en) * | 1980-05-06 | 1981-12-04 | Fujitsu Ltd | Dma system without cycle steal |
| JPS5782266A (en) * | 1980-11-08 | 1982-05-22 | Toshiba Corp | Page memory control system |
| JPS58201157A (ja) * | 1982-05-19 | 1983-11-22 | Hitachi Ltd | バンクメモリの制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57113162A (en) | High-speed external storage device | |
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPS6134662A (ja) | マイクロコンピユ−タ応用機器 | |
| JPS55108027A (en) | Processor system | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPS55154623A (en) | Input and output control system | |
| KR890008681A (ko) | 프로세서 제어 장치 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPS5954091A (ja) | 電子計算機 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
| JPS6037062A (ja) | メモリ読出し方法 | |
| JPH0352041A (ja) | ローカルメモリ制御回路 | |
| JPS6095654U (ja) | デ−タ転送制御装置 | |
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS582048U (ja) | 試験装置 | |
| JPS57130137A (en) | Data processor | |
| JPS6223342B2 (ja) | ||
| JPH06110681A (ja) | マイクロコンピュータシステム | |
| JPS62147557A (ja) | メモリ間デ−タ転送方式 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPS54145448A (en) | Input-output control ststem | |
| JPS54124644A (en) | Data transfer system | |
| JPH04309147A (ja) | 情報処理装置 | |
| JPH0371353A (ja) | データ処理装置 |