JPS6095654U - デ−タ転送制御装置 - Google Patents
デ−タ転送制御装置Info
- Publication number
- JPS6095654U JPS6095654U JP18890483U JP18890483U JPS6095654U JP S6095654 U JPS6095654 U JP S6095654U JP 18890483 U JP18890483 U JP 18890483U JP 18890483 U JP18890483 U JP 18890483U JP S6095654 U JPS6095654 U JP S6095654U
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- control device
- transfer control
- main storage
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来のデータ転送制御装置め構成を示した図、
第２図はこの考案の一実施例の構成を示゛した図である
。 図において１は中央処理装置、２はメモリバス、３は主
記憶装置、４は外部機器、５はデータレジスタ、６は制
御部、７および８は転送要求信号、９は転送指示信号、
１◎はアドレスレジスタ、１０１．＝’モリである。な
お、図中同一あるいは相当部分には同一符号を付して示
しである。
第２図はこの考案の一実施例の構成を示゛した図である
。 図において１は中央処理装置、２はメモリバス、３は主
記憶装置、４は外部機器、５はデータレジスタ、６は制
御部、７および８は転送要求信号、９は転送指示信号、
１◎はアドレスレジスタ、１０１．＝’モリである。な
お、図中同一あるいは相当部分には同一符号を付して示
しである。
Claims (1)
- 複数の外部機器と主記憶装置との間で、主記憶装置の実
行するプログラムとは別に行われるデータ転送を制御す
るデータ転送制御装置において、データ転送の対象とな
る主記憶装置のアドレス番複数記憶可能なメモリを鰻け
、そのメモリを、転送されるデータが有するデータ種別
番号により、転送開始時に索引することにより、データ
転送する主記憶装置のアドレスを設定することができる
ように構成したことを特徴とするデータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18890483U JPS6095654U (ja) | 1983-12-07 | 1983-12-07 | デ−タ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18890483U JPS6095654U (ja) | 1983-12-07 | 1983-12-07 | デ−タ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6095654U true JPS6095654U (ja) | 1985-06-29 |
Family
ID=30407414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18890483U Pending JPS6095654U (ja) | 1983-12-07 | 1983-12-07 | デ−タ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6095654U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02311050A (ja) * | 1989-05-26 | 1990-12-26 | Hitachi Ltd | データ転送制御装置 |
-
1983
- 1983-12-07 JP JP18890483U patent/JPS6095654U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02311050A (ja) * | 1989-05-26 | 1990-12-26 | Hitachi Ltd | データ転送制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6095654U (ja) | デ−タ転送制御装置 | |
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS58147050U (ja) | 情報処理装置 | |
| JPS61622U (ja) | 電源制御回路 | |
| JPS58129554U (ja) | メモリマツプ式ｉ／ｏを有するデ−タ処理装置 | |
| JPS594054U (ja) | ディジタルデータ処理装置 | |
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPS60180051U (ja) | データ伝送制御装置 | |
| JPS6124900U (ja) | 選択回路 | |
| JPS5816646U (ja) | 複写機の複写モ−ド自動設定装置 | |
| JPS6065843U (ja) | メモリアドレス拡張回路 | |
| JPS59100337U (ja) | Ｄｍａ制御回路 | |
| JPS59100306U (ja) | シ−ケンス制御演算装置 | |
| JPS6030050U (ja) | デ−タメモリアクセス方式 | |
| JPS6125653U (ja) | 画情報処理装置 | |
| JPS5953222U (ja) | Ｘ−ｙ記録計 | |
| JPS58148799U (ja) | メモリ保護機構 | |
| JPS60116541U (ja) | 画像デ−タ処理装置 | |
| JPS6133147U (ja) | マイクロプログラム制御装置 | |
| JPS60131060U (ja) | 画像処理装置 | |
| JPS60155099U (ja) | 記憶制御装置 | |
| JPS60173199U (ja) | Ｉｃメモリユニツト | |
| JPS58171556U (ja) | パネル制御装置 | |
| JPS59100346U (ja) | マイクロプログラム動作記憶装置 | |
| JPS5992931U (ja) | マイクロプロセツサシステムのバスインタ−フエ−ス装置 |