JPH02311050A - データ転送制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータのＤＭＡ　（ダイレクト・メモリ・アク
セス）転送制御をサポートするデータ転送制御装置さら
にはＤＭＡ転送アドレスを変更制御する技術に関し、例
えばパケット交換による通信データのＤＭＡ転送制御に
適用して有効な技術に関するものである。

〔従来技術〕

メモリや入出力回路の間でデータ転送を行なうとき、マ
イクロプロセッサの負担を軽減してデータ転送効率を向
上させるには、ＤＭＡコントローラを用いることができ
る。このＤＭＡコントローラは、プロセッサに代わって
データ転送制御を行なうものであり、データ転送チャネ
ルを構成するために、転送先アドレス、転送元アドレス
、転送語数、転送動作のイネーブルビット、さらにはメ
モリ間又はメモリと入出力回路間などのデータ転送形態
や転送動作モードなどを特定するためのレジスタセット
を有する。このレジスタセットに対するデータ初期設定
はプロセッサが行うようになっており、初期設定が行わ
れた後に、マイクロプロセッサがＤＭＡコントローラの
ステータスレジスタにデータ転送動作のイネーブルビッ
トを書き込むと、ＤＭＡコントローラはメモリ間でのデ
ータ転送制御を開始し、或いは入出力回路などからのデ
ータ転送要求を待ってデータ転送制御を開始するに のようなりＭＡコントローラを例えばパケット交換形式
でデータをやりとりする通信制御装置に適用する場合に
は、上位プロセッサがＤＭＡコントローラに転送元アド
レスや転送先アドレスなどを初期設定し、ＤＭＡコント
ローラは、初期設定された条件や動作モードに従って受
信データの転送制御を行うに過ぎなかった。

尚、通信制御装置における送受信データのＤＭＡ転送制
御について記載された文献の例としては日経データプロ
マイコン・製品レポートＭＣ６８６０５（１９８６年日
経マグロウヒル社発行）がある。

〔発明が解決しようとする課題〕

ところで、データ転送されるべきデータの中には、当該
データ自体に転送先や転送元を指示するような情報を含
むものがある。例えばパケット交換されるべきデータに
含まれるパケット論理チャネル番号である。このパケッ
ト論理チャネル番号は、そのデータを処理するためのタ
スクに対応されるような固有の番号である。したがって
、上位プロセッサによるデータ処理上、パケット交換に
よって受信されたデータは、それ固有のパケット論理チ
ャネル番号にしたがって、該当するタスクに割り当てら
れているメモリ領域に転送されなければならない、しか
しながら、従来のＤＭＡコントローラは、転送すべきデ
ータに含まれる情報に従って自ら転送先アドレスや転送
元アドレスを変更する機能を有していないから、従来の
ＤＭＡコントローラを例えばパケット交換形式でデータ
をやりとりする通信制御装置に適用する場合、ＤＭＡコ
ントローラは上位プロセッサによる初期設定に従って受
信データを単にバッファメモリに転送するだけであった
。このため、上位プロセッサは、バッファメモリに転送
されたデータ中に含まれるパケット論理チャネル番号を
認識し、これに従って当該受信データをそのパケット論
理チャネルに応する別のメモリ領域に再送制御しなけれ
ばならず、上位プロセッサに負担がかかり、システムの
スループットが低下してしまう。

本発明の目的は、格納領域が決定されているデータをそ
の領域に格納するためのデータ転送制御を、上位プロセ
ッサに負担をかけずに行うことができるデータ転送制御
装置を提供することにある。

ここで、上位プロセッサとは、少なくともデータ転送制
御装置を初期設定可能なプロセッサを意味する。

本発明の前記ならびにそのほかの目的と新規な特徴につ
いては本明細書の記述及び添付図面から明らかになるで
あろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、検索テーブルを利用して、転送すべきデータ
からその種類を判定すると共に、その判定結果に応する
アドレス情報を検索し、検索されたアドレス情報によっ
てデータ転送先アドレス又はデータ転送元アドレスを変
更し、当該変更したアドレスに従ってデータをＤＭＡ転
送制御可能にするものである。

上記検索テーブルを利用した処理の高速化を図るには、
データの種類を示す情報をアドレスとして入力し、これ
に対応するアドレス情報を出力する連想メモリ形式で検
索テーブルを構成することが望ましい。

また、データの種類を示す情報の語長を自由に設定可能
にするには、上記検索テーブルを、データの種類を示す
情報を順番に格納した第１テーブルと、第１テーブルに
格納されたデータに応するアドレス情報を第１テーブル
の保持情報の順番に対応させて格納した第２テーブルと
によって構成し、上記第１テーブルを順番にアクセスし
て、転送すべきデータの種類との一致が判定された１、
一致した情報に対応するアドレス情報を上記第２テーブ
ルから読み出すようにすることができる。

〔作　用〕

上記した手段によれば、パケット交換されるべきデータ
のようにシステム動作上そのデータの格納領域が決定さ
れている場合、パケット論理チャネル番号のような所定
の情報に従って、転送されるべきデータの種類を認識し
、その認識結果に基づいてデータ転送先アドレス又は転
送元アドレスを上位プロセッサの制御を介在させること
なく自ら変更するから、これにより、転送されるべきデ
ータに割り当てられている固有の領域へのデータ転送を
、上位プロセッサに負担をかけずに可能とする。

〔実　施　例〕

第２図は本発明の一実施例に係るＤＭＡコントローラを
利用した通信制御システムの構成例が示される。同図に
示される通信制御システムは、１つの半導体基板に形成
されたシングルチップマイクロコンピュータ又は１つの
配線基板に形成された通信制御ボードとして構成するこ
とができる。

第２図に示される通信制御システムには、システム全体
の制御を司る上位プロセッサ２、メモリ３、ＤＭＡコン
トローラ４、及びシリアルコミュニケーションインタフ
ェースコントローラ（以下単にＳＣＩコントローラとも
記す）５などが含まれ、特に制限されないが、それらは
バス６を共有する。上記ＳＣＩコントローラ５は、特に
制限されないが、ＨＤＬＣ（ハイレベル・データ・リン
ク・コントロール）手順によるパケット交換をサポート
するための回線制御部を有し、そのプロトコル制御は上
位プロセッサ２が行うようになっている。ＤＭＡコント
ローラ４は、ＳＣＩコントローラ５による受信データを
メモリ３の所定領域に転送し、或いは送信すべきデータ
をメモリ３の所定領域からＳＣＩコントローラ５に転送
制御したりする。ＳＣＩコントローラ５は、ＤＭＡコン
トローラ４にデータ転送制御を要求するときＤＭＡリク
エスト信号ＤＲＥＱをアサートし、この要求をＤＭＡコ
ントローラ４が受は付けるとＤＭＡアクルッジ信号ＤＡ
ＣＫをＳＣＩコントローラ５にアサートする。上位プロ
セッサ２とＤＭＡコントローラ４は共にバスマスタとさ
れ、相互間でのバス権の調停は、特に制限されないが、
上位プロセッサ２が行う、ＤＭＡコントローラ４は、バ
ス権を要求するとき、バスリクエスト信号ＢＲＥＱをア
サートし、これに応じて上位プロセッサ２がパスアクル
ッジ信号ＢＡＣＫをＤＭＡコントローラ４にアサートす
ることにより、当該ＤＭＡコントローラ４がバス権を獲
得する。

第１図には上記ＤＭＡコントローラ４の詳細な一例が示
されている。

ＤＭＡコントローラ４は、ＤＭＡ転送制御のためのデー
タ転送チャネル構成用レジスタセットとして、転送デー
タレジスタ１０．転送元アドレスレジスタ１１、転送先
アドレスレジスタ１２．及びバイトカウントレジスタ１
３を有し、それらは３本の内部バスＵＢ、ＶＢ、ＷＢに
接続されている。上記転送データレジスタ１０には、デ
ユアルアトレシングモードに従って転送元から読み込ん
だ転送すべきデータなどが取り込まれる。転送元アドレ
スレジスタ１１には転送元アドレスが、そして転送先ア
ドレスレジスタ１２には転送先アドレスが設定され、更
にバイトカウントレジスタ１３には転送語数が設定され
る。データ転送が開始されると１例えば−語のデータ転
送毎に転送元アドレスや転送先アドレスがそのデータ転
送モードに従ってインクリメント又はデクリメントされ
、また、転送語数がデクリメントされる。そのようなイ
ンクリメント／デクリメントは算術論理演算器１４によ
って行われる。そして、内部バスＵＢ。

ＶＢ、ＷＢには、データ転送制御形態などを指定するた
めの各種制御情報が上位プロセッサ２などによって設定
されるコントロールレジスタ１５と、ＤＭＡコントロー
ラ４の内部状態を示すためのステータスレジスタ１６と
が結合されると共に、外部のバス６との間でアドレスを
やりとりするためのアドレスバッファレジスタ１７、な
らびに上位バス６との間でデータをやりとりするための
データバッファレジスタ１８が設けられている。上記各
種レジスタの選択やリード／ライト制御、上位プロセッ
サ２やＳＣＩコントローラ５との間でのハンドシェーク
信号のやりとり、及びＤＭＡコントローラ４内部のその
他動作制御は制御部１９が行う。

ＤＭＡコントローラ４によるデータ転送制御のための各
種初期設定、例えば転送元アドレスレジスタ１１や転送
先アドレスレジスタ１２などに対する初期設定は上位プ
ロセッサ２が行う、特に本実施例のＤＭＡコントローラ
４は、上位プロセッサ２による初期設定に従ってデータ
転送制御を開始すると、転送すべきデータを取り込んで
その種類を判定し、この判定結果に従って自ら転送元ア
ドレス又は転送先アドレスを変更する機能を有する。こ
のＤＭＡ転送アドレスの変更は、本実施例に従えば、パ
ケット交換されるべきデータに含まれるパケット論理チ
ャネル番号に従って行われるようになっている。

ここで、パケット交換されるべきデータのフォーマット
は、特に制限されないが、ＨＤＬＣ系フォーマットに準
じた形態とされ、第４図に示されるように、フラグＦ、
アドレスフィールドＡ、コントロールフィールドＣ１情
報フィールドＩ、フレームチェックシーケンＦＣ８，及
びフラグＦによって構成される。情報フィールドエには
、パケット論理チャネル番号とデータが含まれている。

パケット論理チャネル番号は、これと対を成すデータを
処理するためのタスクに対応されるような固有の番号で
ある。したがって、上位プロセッサ２が受信データを処
理するには、パケット交換によって受信されたデータは
、それ固有のパケット論理チャネル番号にしたがって該
当するタスクに割り当てられているメモリ領域に一旦格
納されなければならない。

ＤＭＡコントローラ４は、そのパケット論理チャネル番
号に従ってＤＭＡ転送アドレスを所定のメモリ領域に変
更可能とするため、連想メモリ構造の検索テーブル２０
を有する。この検索テーブル２０は、パケット論理チャ
ネル番号をキーとしてこれに対応するメモリ領域の先頭
アドレスを検索するようになっており、パケット論理チ
ャネル番号がアドレスとして入力される左、これに対応
する先頭アドレスが出力される。例えば第５図に示され
るようにパケット論理チャネル番号１〜ｉに呼応してメ
モリ３にｉ個の領域ＭＥＩ〜ＭＥｉが設定され、夫々の
メモリ領域ＭＥＩ〜ＭＥｉの先頭アドレスをＡｍｅ工〜
Ａｍｅｉとする。このとき、検索テーブル２０に論理チ
ャネル番号１が与えられると、これに対応するメモリ領
域ＭＥＩの先頭Ａｍｅ、が読み出される。

尚、受信データの内検索テーブル２０に供給される情報
はパケット論理チャネル番号だけでよいから、１フレー
ムの受信データの白河バイト目を検索テーブル２０に供
給するのかを指示するための情報が、たとえばコントロ
ールレジスタ１５に初期設定されている。このようにし
て設定されたバイト数は１バイトのデータ転送毎にデク
リメントされ、Ｏにクリアされたとき検索テーブル２０
の動作が開始される。

上記検索テーブル２０は、パケット論理チャネル番号に
一致する先頭アドレスを出力するときにはその旨を制御
信号φによって制御部１９に通知する。これによって制
御部１９は、そのときのデータ転送モードに従って転送
先アドレスレジスタ１２又は転送元アドレスレジスタ１
１を選択する。

例えば受信データの転送モードが指定されているときに
は、転送先アドレスレジスタ１２を選択し、上記検索テ
ーブル２０から読み出される先頭アドレスによってその
転送先アドレスレジスタ１２の内容を書き換え制御する
。その１、書き換えられた先頭アドレスに基づいて、該
当するメモリ領域に受信データが順番にＤＭＡ転送され
る。

次にＳＣＩコントローラ５が受信したデータをメモリ３
の所定領域にＤＭＡ転送する処理を一例としてその動作
を説明する。

先ず、上位プロセッサ２は、受信データをＤＭＡ転送す
るためにＤＭＡコントローラ４を初期設定する０例えば
ＳＣＩコントローラ５からメモリ３へのデータ転送モー
ドを指定する情報などがコントロールレジスタ１５に設
定されると共に、転送先アドレスレジスタ１２にはメモ
リ３上の所定のバッファ領域の先頭アドレスなどが設定
される。

その１、ＤＭＡ転送動作をイネーブルにするためのイネ
ーブルビットがコントロールレジスタ１５に書き込まれ
る。制御部１９は、そのイネーブルビットを検出すると
、ＤＭＡリクエスト信号ＤＲＥＱを監視し、これがアサ
ートされることに呼応してＤＭＡ転送制御を開始する。

ＤＭＡ転送が開始されると、ＳＣＩコントローラ５によ
って受信されたフレームに含まれる情報フィールドエの
最初の内容即ちパケット論理チャネル番号がデータバッ
ファレジスタ１８を経由して転送データレジスタ１０に
読み込まれ、読み込まれたパケット論理チャネル番号が
所定の内部バスを通じて検索テーブル２ｏのアドレス入
力端子に与えられる。検索テーブル２０は、与えられた
パケット論理チャネル番号をキーとしてそれに対応する
メモリ領域の先頭アドレスを検索し、該当するものがあ
る場合にはその先頭アドレスを所定の内部バスに出力す
ると共に、制御部１９に制御信号φをアサートする０例
えばそのときのパケット論理チャネル番号が１であると
きにはメモリ領域ＭＥＩの先頭アドレスＡｍｅｉが読み
出される。制御部１９が制御信号φのアサート状態を検
出すると、当該制御部１９は、そのときのデータ転送モ
ードに従って転送先アドレスレジスタ１２を選択し、上
記検索テーブル２０から読み出された先頭アドレスＡｍ
ｅ１によってその転送先アドレスレジスタ１２の内容を
書き換える。その１、書き換えられた先頭アドレスＡｍ
ｅｉによって指定されるパケット論理チャネル１用のメ
モリ領域ＭＥＩに、情報フィールドＩに含まれるデータ
の１バイト目が転送される０次いで転送先アドレスレジ
スタ１２の内容が次のアドレスにインクリメントされる
と共にバイトカウントレジスタ１３の値が１つデクリメ
ントされて第２バイト目のデータがメモリ領域ＭＥ１に
転送され、それ以降、バイトカウントレジスタ１３の値
が０になるまで順番にデータ転送が行われる。このよう
にして、論理チャネル番号１に応するデータは、当該論
理チャネル番号１に割り当てられているメモリ領域ＭＥ
Ｉに転送完了される。

第３図には、連想メモリ構造の検索テーブル２０の代わ
りに、メモリ３に検索テーブルを構成する場合の実施例
が示される。この場合の検索テーブル３ｏは、パケット
論理チャネル番号１〜ｉを順番に格納したチャネル番号
テーブル３１と、パケット論理チャネル番号に割り当て
られる各メモリ領域ＭＥＩ〜ＭＥｉの先頭アドレス入力
端子〜Ａｍｅｉを順番に格納した先頭アドレステーブル
３２とによって構成される。斯る構造の検索テーブル３
０を採用した場合、ＤＭＡコントローラ４′には、チャ
ネル番号テーブル３１の先頭アドレスＡｔ、、を格納す
る先頭アドレスレジスタ３３、先頭アドレステーブル３
２の先頭アドレスＡｔａ２を格納する先頭アドレスレジ
スタ３４、及びチャネル番号テーブル３１のテーブル長
即ちこれに格納されているパケット論理チャネル番号の
数を示すような値が保持されるテーブル長レジスタ３５
が設けられている。そのほかにこのＤＭＡコントローラ
４′は、特に第３図には図示されていないが、第１図と
同様の各種レジスタや制御部を含んでいる。

第３図に示されるシステム構成において、パケット交換
形式でＳＣエコントローラ５が受信したデータをメモリ
３の所定領域にＤＭＡ転送する場合、上記同様に、上位
プロセッサは、受信データをＤＭＡ転送するためにＤＭ
Ａコントローラ４′を初期設定する６例えばＳＣＩコン
トローラ５がらメモリ３へのデータ転送モードを指定す
る情報が設定されると共に、メモリ３上の所定のバッフ
ァ領域の先頭アドレスなどが転送先アドレスとして設定
される。その１、ＤＭＡ転送動作をイネーブルにするた
めのイネーブルビットがＤＭＡコントローラ４′に書き
込まれる。ＤＭＡコントローラ４′は、そのイネーブル
ビットを検出すると、ＤＭＡリクエスト信号ＤＲＥＱを
監視し、これがアサートされることに呼応してＤＭＡ転
送制御を開始する。ＤＭＡ転送が開始されると、ＳＣＩ
コントローラ５によって受信されたフレームに含まれる
情報フィールドエの最初の内容即ちパケット論理チャネ
ル番号がデータバッファレジスタに読み込まれる。パケ
ット論理チャネル番号が読み込まれると、ＤＭＡコント
ローラ４′は、先頭アドレスレジスタ３３に保持されて
いる先頭アドレスＡｔ、、を利用してチャネル番号テー
ブル３１が保有している最初のパケット論理チャネル番
号１を読み出し、これを、転送データレジスタが保有す
る論理チャネル番号と比較する。その比較結果が不一致
であるときには、双方の先頭アドレスレジスタ３３，３
４の値を１だけインクリメントすると共に、テーブル長
レジスタ３５の値を１だけデクリメントし、以下同様の
動作を繰り返していく。

例えば、受信データに含まれるパケット論理チャネル番
号がｉであるとすると、チャネル番号テーブル３１に対
するｉ回目のリードアクセスによって当該テーブル３１
からパケット論理チャネル番号ｉを得ることができる。

チャネル番号テーブル３１から得たパケット論理チャネ
ル番号ｉと転送データレジスタが保有するパケット論理
チャネル番号とが一致すると、その旨が制御部に通知さ
れる。このとき、先頭アドレスレジスタ３４に初期設定
された先頭アドレスＡｔ３！即ち先頭アドレステーブル
３２の先頭アドレスは、上記先頭アドレスＡｔ３１と同
じ回数即ちｉ回だけインクリメントされている。これに
よりＤＭＡコントローラ４′は、その先頭アドレスレジ
スタ３４の値を利用して先頭アドレステーブル３２から
該当する先頭アドレスＡｍｅｉを読み込む。そして制御
部は、そのときのデータ転送モードに従って転送先アド
レスレジスタ１２を選択し、上記先頭アドレステーブル
３２から読み出された先頭アドレスＡｍｅｉによってそ
の転送先アドレスレジスタ１２の内容を書き換える。そ
の１、書き換えられた先頭アドレスＡｍｅｉによって指
定されるパケット論理チャネル番号ｉ用のメモリ領域Ｍ
Ｅｉに、情報フィールドエに含まれるデータの１バイト
目が転送される０次いで転送先アドレスレジスタ１２の
内容が次ぎのアドレスにインクリメントされると共に、
バイトカウントレジスタ１３の値が１つデクリメントさ
れて第２バイト目のデータがメモリ領域Ｍｅｉに転送さ
れ、それ以降、バイトカウントレジスタ１３の値が０に
なるまで順番にデータ転送が行われる。このようにして
、論理チャネル番号ｉに対応するデータは、当該論理チ
ャネル番号ｉに割り当てられているメモリ領域ＭＥｉに
転送完了される。

上記実施例によれば以下の作用効果を得るものである。

（１）パケット交換されるべきデータのように上位プロ
セッサ２によるデータ処理上そのデータの格納領域がパ
ケット論理チャネル番号に従って予め決定されている場
合、転送すべきデータの種類をそのデータに含まれてい
るパケット論理チャネル番号に基づいて認識し、その認
識結果に従って、データ転送先アドレスをＤＭＡコント
ローラ４゜４′自らが変更する。したがって、パケット
論理チャネル番号に呼応して割り当てられている固有の
メモリ領域へのデータ転送を上位プロセッサに負担をか
けずに行うことができる。

（２）上記作用効果により、上位プロセッサ２は、従来
のようにパケット論理チャネル番号とは無関係に一旦バ
ッファメモリにＤＭＡ転送されたデータを、再度パケッ
ト論理チャネルに対応する領域に再送制御する必要がな
くなり、これにより、システムのスルーブツトを向上さ
せることができる。

（３）連想メモリ構造の検索テーブル２０を利用するこ
とにより、変更すべきアドレス情報を１回のメモリアク
セスで得ることができる。したがって、転送すべきデー
タの種類の認識と、これに応するアドレス情報の取得と
を高速に行うことができる。しかも、その検索テーブル
２０をＤＭＡコントローラに内蔵することにより検索処
理速度は一層向上する。

（４）転送すべきデータのパケット論理チャネル番号を
認識するためのチャネル番号テーブル３１と、各パケッ
ト論理チャネル番号に割り当てられるメモリ領域の先頭
アドレスをパケット論理チャネル番号の順番に従って保
有する先頭３２とに分けて検索テーブル３０を構成する
と、パケット論理チャネル番号の語長を自由に設定する
ことができるようになる。しかも、その検索テーブル３
０を外部メモリ３に構成することによ１、ＤＭＡコント
ローラ４′内部のハードウェア量を抑えることができる
。但し、検索テーブル３０を毎回最初から順番に検索し
なくてはならないため検索処理速度は遅くなってしまう
、検索処理速度をある程度向上させるには、例えばＤＭ
Ａコントローラ４′のデータ出力側にバッファＲＡＭ　
（ランダム・アクセス・メモリ）を設けておくような考
慮が必要になる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更することができる。

例えば検索テーブル２０をＤＭＡコントローラ４の外部
に配置し、或いは検索テーブル３０ｔ＆ＤＭＡコントロ
ニラ４′に内蔵させてもよい、また、転送すべきデータ
の種類を示す情報はパケット論理チャネル番号に限定さ
れず、本発明が適用されるシステム構成に従って適宜に
決定される性質をもつ。また、上記実施例では受信デー
タのＤＭＡ転送を一例として転送先アドレスをＤＭＡコ
ントローラ自らが変更する場合について説明したが、本
発明はそれに限定されるものではなく、転送元アドレス
を変更する場合にも適用することができる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である通信制御システムに
利用されるシングルチップマイクロコンピュータ又は通
信制御用ボードに適用した場合について説明したが、本
発明はそれに限定されるものではなく、ＤＭＡコントロ
ーラ自体などにも広く適用することができる０本発明は
、少なくともデータの種類に応じて固有の格納領域が決
定されているようなデータをＤＭＡ転送する条件のもの
に適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、データの種類に応じて固有の格納領域が決定
されているようなデータをＤＭＡ転送するとき、転送す
べきデータに含まれるパケット論理チャネル番号のよう
な所定の情報に基づいて転送すべきデータの種類を認識
し１、その認識結果に従ってデータ転送先アドレスをデ
ータ転送制御装置内らが設定変更するから、転送すべき
データに予め割り当てられている固有の領域へのデータ
転送を上位プロセッサに負担を掛けずに行うことができ
るという効果がある。

上記効果により、データをＤＭＡ転送制御可能なシステ
ムのスループットを向上させることができる。

また、データの種類を示す情報をアドレスとして入力し
、これに対応するアドレス情報を出力する連想メモリ構
造の検索テーブルを採用することにより、変更すべき転
送先又は転送元の情報を高速に取得することができる。

そして、データの種類を示す情報を順番に格納した第１
テーブルと、この第１テーブルに格納された情報に応す
るアドレス情報を第１テーブルの保持情報の順番に従っ
て保有する第２テーブルとによって検索テーブルを構成
することにより、データの種類を示す情報の語長を自由
に設定することができるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例であるＤＭＡコントローラの
詳細な１例を示すブロック図、第２図は第１図のＤＭＡ
コントローラを適用した通信制御システムの一部を示す
ブロック図、第３図は本発明の他の実施例であるその他
の通信制御システムを示すブロック図、 第４図はパケット交換されるデータのＨＤＬＣ系フォー
マットの一例を示すフォーマット図。 第５図はパケット論理チャネル番号とメモリ領域との関
係を示すメモリ空間説明図である。 ２・・・上位プロセッサ、３・・・メモリ、４・・・Ｄ
ＭＡコントローラ、４′・・・ＤＭＡコントローラ、５
・・・ＳＣＩコントローラ、１ｏ・・・転送データレジ
スタ、１１・・・転送元アドレスレジスタ、１２・・・
転送先アドレスレジスタ、１３・・・バイトカウントレ
ジスタ、１５・・・コントロールレジスタ、１９・・・
制御部、２０・・・検索テーブル、ＭＥＩ〜ＭＥｉ・・
・メモリ領域、Ａｍｅ、〜Ａ　ｍ　ａ　ｘ・・・先頭ア
ドレス、３０・・・検索テーブル、３１・・・チャネル
番号テーブル、３２・・・先頭アドレステーブル、３３
．３４・・・先頭アドレスレジスタ、３５・・・テーブ
ル長レジスタ。 第　　１　　図 第　　２　　図 ３２−ミ曾Ｑアドレスデー７１Ｌ／ 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １、ＤＭＡ転送制御用のレジスタセット及び制御部を備
   えたデータ転送制御装置であって、転送すべきデータの
   種類と、これに対応するアドレス情報とを関連させる検
   索テーブルを利用して、転送すべきデータからその種類
   を判定すると共に、その判定結果に応するアドレス情報
   を検索し、検索されたアドレス情報によってデータ転送
   先アドレス又はデータ転送元アドレスを変更し、当該変
   更したアドレスに従ってデータをＤＭＡ転送制御可能に
   されて成るデータ転送制御装置。 ２、上記検索テーブルは、データの種類を示す情報をア
   ドレスとして入力し、これに対応するアドレス情報を出
   力する連想メモリ形式で構成されて成るものである請求
   項１記載のデータ転送制御装置。 ３、上記検索テーブルは、データの種類を示す情報を順
   番に格納した第１テーブルと、第１テーブルに格納され
   たデータに応するアドレス情報を第１テーブルの保持情
   報の順番に対応させて格納した第２テーブルとから成り
   、上記第１テーブルを順番にアクセスして、転送すべき
   データの種類との一致が判定された１、一致した情報に
   対応するアドレス情報を上記第２テーブルから読み出す
   ようにされて成る請求項１記載のデータ転送制御方式。