JP2619385B2 - Ｄｍａコントローラ - Google Patents
ＤｍａコントローラInfo
- Publication number
- JP2619385B2 JP2619385B2 JP62099791A JP9979187A JP2619385B2 JP 2619385 B2 JP2619385 B2 JP 2619385B2 JP 62099791 A JP62099791 A JP 62099791A JP 9979187 A JP9979187 A JP 9979187A JP 2619385 B2 JP2619385 B2 JP 2619385B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- dma controller
- dma
- command
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、データ転送制御技術さらにはマイクロコ
ンピュータシステムに適用して特に有効な技術に関し、
例えば、メモリと周辺装置との間でCPUを介さずにデー
タを転送させるDMA（ダイレクト・メモリ・アクセス）
コントローラに利用して有効な技術に関する。
ンピュータシステムに適用して特に有効な技術に関し、
例えば、メモリと周辺装置との間でCPUを介さずにデー
タを転送させるDMA（ダイレクト・メモリ・アクセス）
コントローラに利用して有効な技術に関する。
［従来の技術］ DMAコントローラを有するシステムにおいては、複数
の周辺装置で一つのDMAコントローラを共用したい場合
がある。その場合、最も一般的な方法は、DMA転送をし
たい周辺装置（要求ソース）からCPU（マイクロプロセ
ッサ）に対して割込みをかけ、CPUが要求元を判別して
割込みコントローラに対しコマンドの発行を行なう方法
である。
の周辺装置で一つのDMAコントローラを共用したい場合
がある。その場合、最も一般的な方法は、DMA転送をし
たい周辺装置（要求ソース）からCPU（マイクロプロセ
ッサ）に対して割込みをかけ、CPUが要求元を判別して
割込みコントローラに対しコマンドの発行を行なう方法
である。
しかしながら、この方法によると、DMA転送要求が発
生してから転送を開始するまでにCPUが介入するため、
オーバヘッドが大きいという欠点がある。
生してから転送を開始するまでにCPUが介入するため、
オーバヘッドが大きいという欠点がある。
また、DMAコントローラの１つのチャネルを、複数の
周辺装置で共用する他の方法として、シーメンス社製SA
B82258（DMAコントローラ）に、インテル社製i8259（割
込みコントローラ）を組み合わせた第３図のようなシス
テムが知られている。このシステムでは、DMAコントロ
ーラが自分からコマンドを取りに行くことができる機能
を有しているため、ある周辺装置でDMA転送要因が発生
すると、先ず、周辺装置が割込みコントローラ３に対し
てDMA動作要求を発行する。すると割込みコントローラ
３は、複数の周辺装置から発行されるDMA動作要求信号
を判別して、DMAコントローラ２に対して動作要求信号
を出力するとともに、予めプログラムされている要求元
に対応した割込みベクタを発行する。このベクタは、DM
A転送動作コマンドや転送元、転送先のアドレスがテー
ブルの形で格納されたメモリ４上の参照アドレスを示
す。DMAコントローラ２は、データバス12を介して割込
みコントローラ３からベクタを受取ると、メモリ４上か
らコマンドと転送情報を読み取り、実行するようにされ
ている（日経マグロウヒル社発行、「日経エレクトロニ
クス、1986年２月10日号」第259頁〜第279頁参照）。
周辺装置で共用する他の方法として、シーメンス社製SA
B82258（DMAコントローラ）に、インテル社製i8259（割
込みコントローラ）を組み合わせた第３図のようなシス
テムが知られている。このシステムでは、DMAコントロ
ーラが自分からコマンドを取りに行くことができる機能
を有しているため、ある周辺装置でDMA転送要因が発生
すると、先ず、周辺装置が割込みコントローラ３に対し
てDMA動作要求を発行する。すると割込みコントローラ
３は、複数の周辺装置から発行されるDMA動作要求信号
を判別して、DMAコントローラ２に対して動作要求信号
を出力するとともに、予めプログラムされている要求元
に対応した割込みベクタを発行する。このベクタは、DM
A転送動作コマンドや転送元、転送先のアドレスがテー
ブルの形で格納されたメモリ４上の参照アドレスを示
す。DMAコントローラ２は、データバス12を介して割込
みコントローラ３からベクタを受取ると、メモリ４上か
らコマンドと転送情報を読み取り、実行するようにされ
ている（日経マグロウヒル社発行、「日経エレクトロニ
クス、1986年２月10日号」第259頁〜第279頁参照）。
［発明が解決しようとする問題点］ 上記SAB82258（DMAコントローラ）およびi8259（割込
みコントローラ）を用いて、DMAコントローラの１つの
チャネルを複数のソースで共用するシステムを構成する
と、構成チップ数が多くなるため、コストが高くなる。
また、DMAコントローラは、割込みコントローラを介し
て、動作要求およびコマンドテーブルのアドレスを受け
取るため、CPUの負担は軽減されるが動作要求を受け付
けてからデータ転送を開始するまでの時間が充分に短縮
されない。
みコントローラ）を用いて、DMAコントローラの１つの
チャネルを複数のソースで共用するシステムを構成する
と、構成チップ数が多くなるため、コストが高くなる。
また、DMAコントローラは、割込みコントローラを介し
て、動作要求およびコマンドテーブルのアドレスを受け
取るため、CPUの負担は軽減されるが動作要求を受け付
けてからデータ転送を開始するまでの時間が充分に短縮
されない。
本発明の目的は、１つのDMAコントローラを複数の周
辺装置で共用するシステムにおいて、各要求元への応答
時間を短くし、かつシステム構成の簡略化を図ることに
ある。
辺装置で共用するシステムにおいて、各要求元への応答
時間を短くし、かつシステム構成の簡略化を図ることに
ある。
この発明の前記ならびにそのほかの目的と新規な特徴
については、本明細書の記述および添附図面から明らか
になるであろう。
については、本明細書の記述および添附図面から明らか
になるであろう。
［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。
要を説明すれば、下記のとおりである。
すなわち、DMAコントローラの１チャネル当りに複数
本の動作要求入力端子を設けるとともに、DMAコントロ
ーラ内には上記各動作要求入力端子に対応してそれぞれ
ポインタ（レジスタ）を設け、このポインタには、DMA
転送コマンドや転送元、転送先の先頭アドレス等の転送
情報がテーブルとして格納されているメモリ上の対応す
るアドレス（テーブル参照アドレス）を設定するように
した。
本の動作要求入力端子を設けるとともに、DMAコントロ
ーラ内には上記各動作要求入力端子に対応してそれぞれ
ポインタ（レジスタ）を設け、このポインタには、DMA
転送コマンドや転送元、転送先の先頭アドレス等の転送
情報がテーブルとして格納されているメモリ上の対応す
るアドレス（テーブル参照アドレス）を設定するように
した。
［作用］ 上記した手段によれば、DMAコントローラが動作要求
を受け付けると、要求を受け付けた動作要求入力端子に
対応するポインタの内容（テーブル参照アドレス）を出
力し、そのテーブル参照アドレスに基づいて、動作要求
元に対応した転送動作コマンドをメモリ上から読み出
し、CPUが介在することなく転送動作を実行できるよう
にし、これにより、割込みコントローラの不要な簡単な
システム構成で、DMAコントローラが要求を受け付けて
からデータ転送動作を開始するまでの時間すなわちDMA
コントローラの応答時間の短縮を図るという上記目的を
達成することができる。
を受け付けると、要求を受け付けた動作要求入力端子に
対応するポインタの内容（テーブル参照アドレス）を出
力し、そのテーブル参照アドレスに基づいて、動作要求
元に対応した転送動作コマンドをメモリ上から読み出
し、CPUが介在することなく転送動作を実行できるよう
にし、これにより、割込みコントローラの不要な簡単な
システム構成で、DMAコントローラが要求を受け付けて
からデータ転送動作を開始するまでの時間すなわちDMA
コントローラの応答時間の短縮を図るという上記目的を
達成することができる。
［実施例］ 第１図に、本発明を適用したDMAコントローラの一実
施例が示されている。
施例が示されている。
この実施例のDMAコントローラは、DMAコントローラ全
体の動作を所定の手順にしたがって制御するシーケンサ
21と、データ転送元や転送先のアドレス発生等を行なう
実行部22と、コントロールレジスタやステータス・レジ
スタ等を有し、コントローラの動作モードの決定等を行
なう制御部23等により構成されている。
体の動作を所定の手順にしたがって制御するシーケンサ
21と、データ転送元や転送先のアドレス発生等を行なう
実行部22と、コントロールレジスタやステータス・レジ
スタ等を有し、コントローラの動作モードの決定等を行
なう制御部23等により構成されている。
そして、この実施例のDMAコントローラには、４本のD
MA動作要求入力端子24a〜24dと、各端子に対応されたコ
マンドアドレスレジスタ25a,25b,25c,25dからなるポイ
ンタが設けられている。
MA動作要求入力端子24a〜24dと、各端子に対応されたコ
マンドアドレスレジスタ25a,25b,25c,25dからなるポイ
ンタが設けられている。
動作要求入力端子24a〜24dには、外部の周辺装置が一
対一の対応で接続される。また、コマンドアドレスレジ
スタ25a〜25dには、DMA転送コマンドや転送元、転送先
の先頭アドレス等の転送情報が周辺装置に対応してテー
ブルという形で格納されたメモリのテーブル参照アドレ
スが設定される。メモリ上へのコマンドテーブルの形成
およびDMAコントローラ内の上記コマンドアドレスレジ
スタへの参照アドレスの設定は、予めマイクロプロセッ
サによって行なわれる。
対一の対応で接続される。また、コマンドアドレスレジ
スタ25a〜25dには、DMA転送コマンドや転送元、転送先
の先頭アドレス等の転送情報が周辺装置に対応してテー
ブルという形で格納されたメモリのテーブル参照アドレ
スが設定される。メモリ上へのコマンドテーブルの形成
およびDMAコントローラ内の上記コマンドアドレスレジ
スタへの参照アドレスの設定は、予めマイクロプロセッ
サによって行なわれる。
第２図には、上記実施例のDMAコントローラを用い
て、複数の周辺装置で１つのチャネルを共用するように
したマイクロコンピュータシステムの一例が示されてい
る。
て、複数の周辺装置で１つのチャネルを共用するように
したマイクロコンピュータシステムの一例が示されてい
る。
第２図において、符号１で示されているのがCPU（マ
イクロプロセッサ）、符号２で示されているのが上記実
施例のDMAコントローラ、符号４で示されているのが前
述したコマンドテーブル等が格納されているメモリであ
る。また、符号5a〜5dで示されているのは、I/O等の周
辺装置であり、これらの周辺装置5a〜5dから上記DMAコ
ントローラ２のDMA動作要求入力端子24a〜24dに対し
て、DMA動作要求信号DREQが直接入力可能にされてい
る。
イクロプロセッサ）、符号２で示されているのが上記実
施例のDMAコントローラ、符号４で示されているのが前
述したコマンドテーブル等が格納されているメモリであ
る。また、符号5a〜5dで示されているのは、I/O等の周
辺装置であり、これらの周辺装置5a〜5dから上記DMAコ
ントローラ２のDMA動作要求入力端子24a〜24dに対し
て、DMA動作要求信号DREQが直接入力可能にされてい
る。
このシステムにおいて、各周辺装置5a〜5dからDMAコ
ントローラ２にDMA動作要求信号DREQ0〜DREQ3が入る
と、制御部23によりシーケンサ21が起動され、コマンド
アドレスレジスタ25a〜25dのうち、動作要求元に対応し
たものが１つ選択されてその内容（参照アドレス）がア
ドレスバス11上に出力される。そして、データバス12を
介してメモリ４上からコマンドおよび転送情報が読み取
られ、バスの空サイクルを利用し、あるいはCPUに対し
てバスの解放要求を行なってから、指定されたデータ転
送動作が実行される。
ントローラ２にDMA動作要求信号DREQ0〜DREQ3が入る
と、制御部23によりシーケンサ21が起動され、コマンド
アドレスレジスタ25a〜25dのうち、動作要求元に対応し
たものが１つ選択されてその内容（参照アドレス）がア
ドレスバス11上に出力される。そして、データバス12を
介してメモリ４上からコマンドおよび転送情報が読み取
られ、バスの空サイクルを利用し、あるいはCPUに対し
てバスの解放要求を行なってから、指定されたデータ転
送動作が実行される。
この実施例では、DMAコントローラに、複数の周辺装
置からの動作要求信号が直接入力されるため、動作要求
元の判定が短時間で実行でき、要求元に対応した動作を
起動するための時間が短縮される。また、コマンドのア
ドレスを、DMAコントローラ内のコマンドアドレスレジ
スタに持っているため、コマンドをメモリ上のテーブル
から読み込む動作を短い手続で実行することができ、前
述のことと合わせてDMAコントローラの応答時間、即
ち、動作要求を受けてからデータ転送動作を始めるまで
の時間が短縮される。
置からの動作要求信号が直接入力されるため、動作要求
元の判定が短時間で実行でき、要求元に対応した動作を
起動するための時間が短縮される。また、コマンドのア
ドレスを、DMAコントローラ内のコマンドアドレスレジ
スタに持っているため、コマンドをメモリ上のテーブル
から読み込む動作を短い手続で実行することができ、前
述のことと合わせてDMAコントローラの応答時間、即
ち、動作要求を受けてからデータ転送動作を始めるまで
の時間が短縮される。
なお、上記実施例では、DMAコントローラに４個のDMA
動作要求入力端子が設けられているが、端子の数は４個
に限定されるものではない。また、DMAコントローラ５
に用意された複数のチャネルごとに４個その他任意の数
のDMA動作要求入力端子を設けるようにしてもよい。
動作要求入力端子が設けられているが、端子の数は４個
に限定されるものではない。また、DMAコントローラ５
に用意された複数のチャネルごとに４個その他任意の数
のDMA動作要求入力端子を設けるようにしてもよい。
ただし、簡易なマイクロコンピュータシステムでは、
DMA転送を必要とする周辺装置が４個以上であることが
多いので、上記実施例のごとくDAM動作要求入力端子は
４本もあれば充分である。これによってDMAコントロー
ラ自身も簡略化される。
DMA転送を必要とする周辺装置が４個以上であることが
多いので、上記実施例のごとくDAM動作要求入力端子は
４本もあれば充分である。これによってDMAコントロー
ラ自身も簡略化される。
さらに、マイクロプロセッサが介在することなくDMA
コントローラによるDMA転送制御が行なえるため、マイ
クロプロセッサの負担が軽減され、システムのスループ
ットが向上する。また、DMAコントローラ自身がメモリ
上のコマンドの参照アドレスを知っていて、動作要求入
力端子への要求信号の入力によって直ちに対応するコマ
ンドをメモリに取りに行くようにされているため、ベク
タを生成する割込みコントローラ等が不要となり、シス
テムが簡略化される。
コントローラによるDMA転送制御が行なえるため、マイ
クロプロセッサの負担が軽減され、システムのスループ
ットが向上する。また、DMAコントローラ自身がメモリ
上のコマンドの参照アドレスを知っていて、動作要求入
力端子への要求信号の入力によって直ちに対応するコマ
ンドをメモリに取りに行くようにされているため、ベク
タを生成する割込みコントローラ等が不要となり、シス
テムが簡略化される。
以上説明したように上記実施例は、DMAコントローラ
の１チャネル当りに複数本の動作要求入力端子を設ける
とともに、DMAコントローラ内には上記各要求入力端子
に対応してそれぞれコマンドアドレスレジスタを設け、
このレジスタには、DMA転送コマンドや転送元、転送先
の先頭アドレス等の転送情報がテーブルとして格納され
ているメモリ上のテーブル参照アドレスを設定しておく
ようにしたので、DMAコントローラが動作要求を受け付
けると、要求を受け付けた動作要求入力端子に対応され
たコマンドアドレスレジスタの内容を出力し、そのテー
ブル参照アドレスに基づいて動作要求元に対応した転送
動作コマンドをメモリ上から読み出し、CPUが介在する
ことく転送動作が実行されるという作用により、割込み
コントローラを必要としない簡易なシステム構成で、DM
Aコントローラの応答時間の短縮を図ることができ、こ
れによってシステムのスループットが向上されるという
効果がある。
の１チャネル当りに複数本の動作要求入力端子を設ける
とともに、DMAコントローラ内には上記各要求入力端子
に対応してそれぞれコマンドアドレスレジスタを設け、
このレジスタには、DMA転送コマンドや転送元、転送先
の先頭アドレス等の転送情報がテーブルとして格納され
ているメモリ上のテーブル参照アドレスを設定しておく
ようにしたので、DMAコントローラが動作要求を受け付
けると、要求を受け付けた動作要求入力端子に対応され
たコマンドアドレスレジスタの内容を出力し、そのテー
ブル参照アドレスに基づいて動作要求元に対応した転送
動作コマンドをメモリ上から読み出し、CPUが介在する
ことく転送動作が実行されるという作用により、割込み
コントローラを必要としない簡易なシステム構成で、DM
Aコントローラの応答時間の短縮を図ることができ、こ
れによってシステムのスループットが向上されるという
効果がある。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、各チャネルご
とに４個のDMA動作要求入力端子を設ける必要はなく、
複数用意されたチャネルのうち一部についてのみDMA動
作要求入力端子を設け、他のチャネルについては従来方
式をそのまま適用するようにしてもよい。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、各チャネルご
とに４個のDMA動作要求入力端子を設ける必要はなく、
複数用意されたチャネルのうち一部についてのみDMA動
作要求入力端子を設け、他のチャネルについては従来方
式をそのまま適用するようにしてもよい。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるマイクロプロセッ
サと別個のLSIチップとして構成されるDMAコントローラ
に適用したものについて説明したが、この発明はそれに
限定されるものでなく、DMAコントローラを内蔵したシ
ングルチップマイコンその他のデータ処理装置一般に利
用することができる。
明をその背景となった利用分野であるマイクロプロセッ
サと別個のLSIチップとして構成されるDMAコントローラ
に適用したものについて説明したが、この発明はそれに
限定されるものでなく、DMAコントローラを内蔵したシ
ングルチップマイコンその他のデータ処理装置一般に利
用することができる。
［発明の効果］ 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記のとおりであ
る。
って得られる効果を簡単に説明すれば下記のとおりであ
る。
一つのDMAコントローラを複数の周辺装置で共用する
システムを構成する場合に、割込みコントローラの不要
な簡単なシステム構成で、DMAコントローラが要求を受
け付けてからデータ転送動作を開始するまでの時間すな
わちDMAコントローラの応答時間の短縮を図るととも
に、CPUが介在することなく転送動作を実行できるよう
にしてCPUの負担を軽減し、これによって、システムの
スループットを向上させることができる。
システムを構成する場合に、割込みコントローラの不要
な簡単なシステム構成で、DMAコントローラが要求を受
け付けてからデータ転送動作を開始するまでの時間すな
わちDMAコントローラの応答時間の短縮を図るととも
に、CPUが介在することなく転送動作を実行できるよう
にしてCPUの負担を軽減し、これによって、システムの
スループットを向上させることができる。
第１図は、本発明に係るDMAコントローラの一実施例を
示すブロック図、 第２図は、上記実施例のDMAコントローラを用いたマイ
クロコンピュータシステムの構成例を示すブロック図、 第３図は、DMAコントローラの１つのチャネルを複数の
周辺装置で共用する従来のマイクロコンピュータシステ
ムの一例を示すブロック図である。 １……CPU（マイクロプロセッサ）、２……DMAコントロ
ーラ、４……メモリ、5a〜5d……周辺装置、11……アド
レスバス、12……データバス、21……シーケンサ、22…
…実行部、23……制御部、24a〜24d……DMA動作要求入
力端子、25a〜25d……ポインタ（コマンドアドレスレジ
スタ）、DREQ……DMA動作要求信号。
示すブロック図、 第２図は、上記実施例のDMAコントローラを用いたマイ
クロコンピュータシステムの構成例を示すブロック図、 第３図は、DMAコントローラの１つのチャネルを複数の
周辺装置で共用する従来のマイクロコンピュータシステ
ムの一例を示すブロック図である。 １……CPU（マイクロプロセッサ）、２……DMAコントロ
ーラ、４……メモリ、5a〜5d……周辺装置、11……アド
レスバス、12……データバス、21……シーケンサ、22…
…実行部、23……制御部、24a〜24d……DMA動作要求入
力端子、25a〜25d……ポインタ（コマンドアドレスレジ
スタ）、DREQ……DMA動作要求信号。
Claims (1)
- 【請求項１】メモリと周辺装置との間でCPUを介さずに
データ転送させるLSIチップで構成されるDMAコントロー
ラであって、 上記周辺装置からのDMA要求信号が入力可能な複数の入
力端子と、 上記複数の入力端子の各々に対応して、上記メモリに格
納されるコマンドテーブルの参照アドレスが設定される
複数のレジスタと、 データ転送先と転送元アドレスを発生する実行部と、 コントロールレジスタと、ステータスレジスタを有し、
該DMAコントローラの動作モードを決定する制御部とを
具備してなり、 上記複数のレジスタの設定によって示される転送情報を
格納している上記コマンドテーブルからDMA転送コマン
ドと転送先及び転送元の先頭アドレスとをデータバスを
介して読み出して、転送動作を実行することにより、上
記周辺装置に応じた異なるデータ転送動作が可能に構成
されることを特徴とするDMAコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099791A JP2619385B2 (ja) | 1987-04-24 | 1987-04-24 | Ｄｍａコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099791A JP2619385B2 (ja) | 1987-04-24 | 1987-04-24 | Ｄｍａコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63266568A JPS63266568A (ja) | 1988-11-02 |
| JP2619385B2 true JP2619385B2 (ja) | 1997-06-11 |
Family
ID=14256743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62099791A Expired - Fee Related JP2619385B2 (ja) | 1987-04-24 | 1987-04-24 | Ｄｍａコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2619385B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111782154B (zh) * | 2020-07-13 | 2023-07-04 | 芯象半导体科技(北京)有限公司 | 数据搬移方法、装置及系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6087050U (ja) * | 1983-11-16 | 1985-06-15 | 三菱電機株式会社 | デ−タ転送制御装置 |
-
1987
- 1987-04-24 JP JP62099791A patent/JP2619385B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63266568A (ja) | 1988-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5837585B2 (ja) | ケイサンキソウチ | |
| JPS5812611B2 (ja) | デ−タテンソウセイギヨホウシキ | |
| US5287486A (en) | DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| JPS6048791B2 (ja) | アクセス制御装置 | |
| JP2619385B2 (ja) | Ｄｍａコントローラ | |
| JP2723970B2 (ja) | データ転送制御装置 | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JP2722908B2 (ja) | シングルチップマイクロコンピュータ | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPS6337418B2 (ja) | ||
| EP0373393A1 (en) | Information processing system | |
| JPS63182764A (ja) | 記憶装置制御方式 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPH01248264A (ja) | システムバス競合制御方式 | |
| JPS59123030A (ja) | デ−タ処理装置 | |
| JPS6022383B2 (ja) | 入出力制御装置 | |
| JPS6214866B2 (ja) | ||
| JPS6140658A (ja) | デ−タ処理装置 | |
| JPH01126749A (ja) | 周辺機器データ制御装置 | |
| JPH10134013A (ja) | マルチｃｐｕシステム | |
| JPS6341973A (ja) | マルチプロセツサシステム | |
| JPH06208541A (ja) | マルチタスクシステムにおけるバス制御装置 | |
| JPH01185755A (ja) | バス獲得方式 | |
| JPH04236648A (ja) | 直接メモリアクセス制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |