JPH06208541A - マルチタスクシステムにおけるバス制御装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 共用ローカルモジュールを頻繁に使用するモ
ジュール間の処理速度を向上させる。 【構成】 第１ローカルバス１０３と第２ローカルバス
１１３との結合を制御し、常時は両ローカルバスを非結
合状態にしているローカルバスインタフェース回路１２
６、第１バスマスタ１０１から共用ローカルモジュール
１１２に対するアドレスが第１ローカルバス１０３に出
力されている間、ローカルバスインタフェース回路１２
６に結合指令を出力する手段１２３、１２４、および第
２バスマスタ２０１から共用ローカルモジュール１１２
に対するアドレスが標準バス３００を介して特定モジュ
ール１１２に送られてきている間、第１バスマスタ１０
１の動作を停止状態にするとともにローカルバスインタ
フェース回路１２６に結合指令を出力する手段１２１、
１２２、１２３、１２４を備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数のモジュールが
単一の標準バスを使用してマルチタスクシステムを構成
している場合に、所定の特定モジュール内に存在しかつ
当該特定モジュールのバスマスタが主として制御する共
用ローカルモジュールを、他のモジュールのバスマスタ
がアクセスする場合のマルチタスクシステムにおけるバ
ス制御装置に関する。

【０００２】

【従来の技術】標準バスとしてＶＭＥ（Versa Module E
oropean)バスを用いて構成されたマルチタスクシステム
の一例が図５に示されている。マルチタスクシステムと
は、図５に示すように、標準バス３００上に複数のＣＰ
Ｕ１０１、２０１が存在するシステムをいう。図５のマ
ルチタスクシステムは、２つのモジュールＭ１およびＭ
２を備えている。モジュールＭ１は２つのボードＢ１１
およびＢ１２を備え、モジュールＭ２は１つのボードＢ
２１を備えている。

【０００３】ボードＢ１１内には、ＣＰＵ１０１、メモ
リ１０２、ＣＰＵ１０１およびメモリ１０２を接続する
ためのローカルバス１０３ならびにローカルバス１０３
を標準バス３００に接続するための標準バスインターフ
ェース１０４が設けられている。ボードＢ１２内には、
メモリ１１２およびメモリ１１２を標準バス３００に接
続するための標準バスインターフェース１１５が設けら
れている。

【０００４】ボードＢ２１には、ＣＰＵ２０１、メモリ
２０２、ＣＰＵ２０１およびメモリ２０２を接続するた
めのローカルバス２０３ならびにローカルバス２０３を
標準バス３００に接続するための標準バスインターフェ
ース２０４が設けられている。

【０００５】このマルチタスクシステムでは、ボードＢ
１２内のメモリ１１２に対しては、モジュールＭ１のバ
スマスタであるＣＰＵ１０１と、モジュールＭ２のバス
マスタであるＣＰＵ２０１とのいずれもが、標準バス３
００を介してアクセスできる。

【０００６】

【発明が解決しようとする課題】しかしながら、図５に
示すようなマルチタスクシステムでは、モジュールＭ１
内において、ＣＰＵ１０１がメモリ１１２に対して頻繁
にアクセスするようなアプリケーションの場合、モジュ
ールＭ２のＣＰＵ２０１からのメモリ１１２へのアクセ
スが、モジュールＭ１内での処理時間に大きな影響を及
ぼし、モジュールＭ１内での高速な処理の実行を妨げの
要因となる。

【０００７】そこで、モジュールＭ１内での処理速度を
上げるために、図６に示すように、単に、モジュールＭ
１内において、メモリ１１２をローカルバス１１３およ
びローカルバスインタフェース１１４、１０５を介し
て、ＣＰＵ１０１が接続されているローカルバス１０３
に接続することが考えられる。しかしながら、このよう
な構成にすると、モジュールＭ１内に２つの標準バスイ
ンターフェース１０４、１１５の他、ローカルバスイン
タフェース１０５、１１４を設けなければならず、構成
が複雑になるとともに回路規模が大型化するという問題
がある。

【０００８】この発明は、回路規模を大型にすることな
く、複数モジュールで共用する共用ローカルモジュール
と当該共用ローカルモジュールを頻繁に使用するモジュ
ールとの間の処理速度を向上させることができるマルチ
タスクシステムにおけるバス制御装置を提供することを
目的とする。

【０００９】

【課題を解決するための手段】この発明によるマルチタ
スクシステムにおける第１のバス制御装置は、標準バス
により接続された複数のモジュールによってマルチタス
クシステムが構成されており、少なくとも１つの特定モ
ジュール内に、当該特定モジュール内の第１バスマスタ
と他のモジュール内の第２バスマスタとがアクセス可能
な共用ローカルモジュールが存在しているマルチタスク
システムにおけるバス制御装置において、上記特定モジ
ュール内に設けられ、上記第１バスマスタと上記標準バ
スとを接続するための第１ローカルバス、上記第１ロー
カルバスと上記共用ローカルモジュールとを接続するた
めの第２ローカルバス、上記第１ローカルバスと上記第
２ローカルバスとの結合を制御するものであって、両ロ
ーカルバス間に設けられかつ常時は両ローカルバスを非
結合状態にしているローカルバスインタフェース回路、
上記第１バスマスタから上記共用ローカルモジュールに
対するアドレスが第１ローカルバスに出力されている
間、上記ローカルバスインタフェース回路に結合指令を
出力する手段、および上記第２バスマスタから上記共用
ローカルモジュールに対するアドレスが標準バスを介し
て上記特定モジュールに送られてきている間、上記第１
バスマスタの動作を停止状態にするとともに上記ローカ
ルバスインタフェース回路に結合指令を出力する手段を
備えていることを特徴とする。

【００１０】この発明によるマルチタスクシステムにお
ける第２のバス制御装置は、標準バスにより接続された
複数のモジュールによってマルチタスクシステムが構成
されており、少なくとも１つの特定モジュール内に、当
該特定モジュール内の第１バスマスタと他のモジュール
内の第２バスマスタとがアクセス可能な共用ローカルモ
ジュールが存在しているマルチタスクシステムにおける
バス制御装置において、上記特定モジュール内に設けら
れ、上記第１バスマスタと上記標準バスとを接続するた
めの第１ローカルバス、上記第１ローカルバスと上記共
用ローカルモジュールとを接続するための第２ローカル
バス、上記第１ローカルバスと上記第２ローカルバスと
の結合を制御するものであって、両ローカルバス間に設
けられかつ常時は両ローカルバスを非結合状態にしてい
るローカルバスインタフェース回路、上記共用ローカル
モジュールを上記第１バスマスタのみがアクセスできる
専有モードまたは上記共用ローカルモジュールを上記第
１バスマスタの他、上記第２バスマスタによってもアク
セスしうる共用モードのいずれかを設定するモード設定
手段、および専有モードおよび共用モードのいずれが設
定されている場合でも、上記第１バスマスタから上記共
用ローカルモジュールに対するアドレスが第１ローカル
バスに出力されている間、上記ローカルバスインタフェ
ース回路に結合指令を出力する手段、および共用モード
が設定されているときに、上記第２バスマスタから上記
共用ローカルモジュールに対するアドレスが標準バスを
介して上記特定モジュールに送られてきている間、上記
第１バスマスタの動作を停止状態にするとともに上記ロ
ーカルバスインタフェース回路に結合指令を出力する手
段を備えていることを特徴とする。

【００１１】

【作用】この発明によるマルチタスクシステムにおける
第１のバス制御装置では、第１バスマスタから共用ロー
カルモジュールに対するアドレスが第１ローカルバスに
出力されている間、ローカルバスインタフェース回路に
結合指令が出力される。したがって、第１バスマスタ
は、標準バスを介することなく、第１および第２ローカ
ルバスを介して、共用ローカルモジュールにアクセスす
ることができる。このため、第１バスマスタと共用ロー
カルモジュールとの間の処理が高速に行われる。

【００１２】第２バスマスタから共用ローカルモジュー
ルに対するアドレスが標準バスを介して特定モジュール
に送られてきている間、第１バスマスタの動作が停止状
態にされるとともにローカルバスインタフェース回路に
結合指令が出力される。これにより、第２バスマスタか
ら共用ローカルモジュールへのアクセスが実行可能とな
る。

【００１３】この発明によるマルチタスクシステムにお
ける第２のバス制御装置では、モード設定手段によっ
て、共用ローカルモジュールを第１バスマスタのみがア
クセスできる専有モードまたは共用ローカルモジュール
を第１バスマスタの他、第２バスマスタによってもアク
セスしうる共用モードのいずれかが設定される。専有モ
ードおよび共用モードのいずれが設定されている場合に
おいても、第１バスマスタから共用ローカルモジュール
に対するアドレスが第１ローカルバスに出力されている
間、ローカルバスインタフェース回路に結合指令が出力
される。したがって、第１バスマスタは、標準バスを介
することなく、第１および第２ローカルバスを介して、
共用ローカルモジュールにアクセスすることができる。
このため、第１バスマスタと共用ローカルモジュールと
の間の処理が高速に行われる。

【００１４】共用モードが設定されているときに、第２
バスマスタから共用ローカルモジュールに対するアドレ
スが標準バスを介して特定モジュールに送られてきてい
る間、第１バスマスタの動作が停止状態にされるととも
にローカルバスインタフェース回路に結合指令が出力さ
れる。これにより、第２バスマスタから共用ローカルモ
ジュールへのアクセスが実行可能となる。

【００１５】

【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。

【００１６】図１は、マルチタスクシステムの概略構成
を示している。

【００１７】マルチタスクシステムは、互いに標準バス
３００で接続された２つのモジュールＭ１およびＭ２を
備えている。モジュールＭ１は２つのボードＢ１１およ
びＢ１２を備え、モジュールＭ２は１つのボードＢ２１
を備えている。

【００１８】ボードＢ１１内には、ＣＰＵ１０１、メモ
リ１０２、ＣＰＵ１０１およびメモリ１０２を接続する
ためのローカルバス１０３ならびにローカルバス１０３
を標準バス３００に接続するための標準バスインターフ
ェース１０４が設けられている。ボードＢ１２内には、
Ｉ／Ｏプロセッサ１１１、メモリ１１２、ならびにＩ／
Ｏプロセッサ１１１およびメモリ１１２を接続するため
のローカルバス１１３が設けられている。さらに、モジ
ュールＭ１内の各ボードＢ１１、Ｂ１２には、ローカル
バス１０３とローカルバス１１３とを接続するためのロ
ーカルバスインタフェース１０５、１１４が設けられて
いる。

【００１９】ボードＢ２１には、ＣＰＵ２０１、メモリ
２０２、ＣＰＵ２０１およびメモリ２０２を接続するロ
ーカルバス２０３ならびにローカルバス２０３を標準バ
ス３００に接続するための標準バスインターフェース２
０４が設けられている。

【００２０】図２は、図１のモジュールＭ１の詳細を示
している。説明の便宜上、モジュルＭ１以外のモジュー
ルのバスマスタとしては、モジュールＭ２内のＣＰＵ２
０１のみが存在するものとする。

【００２１】ボードＢ１１内には、バス制御のために、
図１の標準バスインタフェース１０４を含む標準バスイ
ンタフェース回路１２１、バス調停回路１２２、チップ
セレクト回路１２３、アクセスモードレジスタ１２５、
ローカルバスインターフェースコントロール回路１２４
および図１のローカルバスインタフェース１０５と１１
４とのインタフェースを行うためのローカルバスインタ
フェース回路１２６が設けられている。

【００２２】アクセスモードレジスタ１２５は、ＣＰＵ
１０１の他、標準バス３００側（ＣＰＵ２０１側）がロ
ーカルバス１１３を使用できる共用モードか、ＣＰＵ１
０１のみがローカルバス１１３を使用でき、標準バス３
００側がローカルバス１１３を使用できない専有モード
かを表すデータを保持する。このモード設定は、ＣＰＵ
１０１によって行われる。共用モードが設定された場合
には、アクセスモードレジスタ１２５の出力信号*ENABL
E が能動レベル( Ｌレベル）となり、専有モードが設定
された場合には、アクセスモードレジスタ１２５の出力
信号*ENABLE が非能動レベル( Ｈレベル）となる。信号
*ENABLE は、標準バスインタフェース回路１２１および
ローカルバスインタフェースコントロール回路１２４に
送られる。

【００２３】標準バスインタフェース回路１２１は、ロ
ーカルバス１０３と標準バス３００のインタフェースを
行う回路である。標準バスインタフェース回路１２１
は、標準バス３００内のアドレスバスをモニタし、共用
モードが設定されているときには（*ENABLE ＝”
Ｌ”）、アドレスバス上の確定アドレスがメモリ１０２
またはメモリ１１２のマッピングアドレスと一致してい
る間、その出力信号*BR （ローカルバス使用要求信号）
を能動レベル( Ｌレベル）にする。専有モードが設定さ
れているときには（*ENABLE ＝”Ｈ”）、アドレスバス
上の確定アドレスがメモリ１０２のマッピングアドレス
と一致している間のみ、その出力信号*BR を能動レベル
にする。つまり、専有モードが設定されているときに
は、アドレスバス上の確定アドレスがメモリ１１２のマ
ッピングアドレスと一致しても、信号*BR は能動レベル
にされない。標準バスインタフェース回路１２１の出力
信号*BR はバス調停回路１２２に送られる。

【００２４】標準バスインタフェース回路１２１には、
アクセスモードレジスタ１２５からの信号*ENABLE が入
力している他、ローカルバス使用要求信号*BR に対する
応答信号であるローカルバス使用許可信号*BG がバス調
停回路１２２から入力する。ローカルバス使用許可信号
*BG が能動レベル（Ｌレベル）の間、標準バス３００が
ローカルバス１０３に結合される。

【００２５】バス調停回路１２２は、ローカルバス１０
３の使用権を、ＣＰＵ１０１側と標準バス側（ＣＰＵ２
０１側）とのいずれかに振り分ける回路である。バス調
停回路１２２には、標準バスインタフェース回路１２１
からの信号*BR およびＣＰＵ１０１からの信号*HALTACK
NOWLEDGEが入力されている。バス調停回路１２２から
は、ＣＰＵ１０１に信号*HALT が、標準バスインタフェ
ース回路１２１に信号*BG が、ローカルバスインターフ
ェースコントロール回路１２４に信号*BUSがそれぞれ出
力されている。

【００２６】信号*HALT は、ＣＰＵ１０１の動作を一時
停止させるための信号である。信号*HALTACKNOWLEDGE
は、ＣＰＵ１０１が停止状態にあることをバス調停回路
１２２に知らせるための信号である。信号*BUSは、標準
バス側（ＣＰＵ２０１側）がローカルバス１０３を使用
中であることを示すための信号である。

【００２７】バス調停回路１２２は、標準バス３００側
からのローカルバス使用要求信号*BR が能動レベル（Ｌ
レベル）の間、信号*HALT を能動レベル（Ｌレベル）に
させる。ＣＰＵ１０１は、信号*HALT に基づいて停止状
態となる。ＣＰＵ１０１が停止状態になっている間、信
号*HALTACKNOWLEDGEが能動レベル（Ｌレベル）となる。
バス調停回路１２２は、信号*HALTACKNOWLEDGEが能動レ
ベルの間、信号*BG および信号*BUSを能動レベル（Ｌレ
ベル）にさせる。

【００２８】チップセレクト回路１２３は、ローカルバ
ス１０３内のアドレスバスをモニタし、アドレスバス上
の確定アドレスがメモリ１１２のマッピングアドレスと
一致した場合に、その出力信号*M12CSを能動レベル（Ｌ
レベル）にする。信号*M12CSは、ローカルバスインタフ
ェースコントロール回路１２４に送られる。

【００２９】ローカルバスインタフェースコントロール
回路１２４は、入力信号*ENABLE 、*M12CSおよび*BUSに
基づいて、ローカルバスインタフェース回路１２６に対
する制御信号*OPEN を発生するものである。ローカルバ
スインタフェース回路１２６は、信号*OPEN が能動レベ
ル（Ｌレベル）の間のみ、ローカルバス１０３とローカ
ルバス１１３とを結合させる。信号*OPEN が能動レベル
になる条件は、次の２通りであり。

【００３０】（１） *ENABLE ＝”Ｌ”かつ*M12CS＝”
Ｌ”かつ*BUS＝”Ｌ” （２） *M12CS＝”Ｌ”かつ*BUS＝”Ｈ”

【００３１】モジュールＭ２のバスマスタであるＣＰＵ
２０１がメモリ１１２に対してアクセスする場合には、
上記条件（１）により、ローカルバス１０３とローカル
バス１１３とが結合される。つまり、共用モードが設定
されているときに（*ENABLE＝”Ｌ”）、標準バス３０
０を介してＣＰＵ２０１からメモリ１１２の使用要求が
あったときのみ、ＣＰＵ２０１はメモリ１１２にアクセ
スできる。

【００３２】モジュールＭ１のバスマスタであるＣＰＵ
１０１がメモリ１１２に対してアクセスする場合には、
上記条件（２）により、ローカルバス１０３とローカル
バス１１３とが結合される。つまり、ＣＰＵ１０１は、
専有モード時（*ENABLE ＝”Ｈ”）においてＣＰＵ２０
１がローカルバス１０３を使用してメモリ１０２にアク
セスしている期間および共用モード時（*ENABLE ＝”
Ｌ”）においてＣＰＵ２０１がローカルバス１０３（お
よび１１３）を使用してメモリ１０２またはメモリ１１
２にアクセスしている期間を除いて、ＣＰＵ１０１から
メモリ１１２の使用要求を行うことにより、メモリ１１
２にアクセスすることができる。

【００３３】なお、信号*OPEN が非能動レベル（Ｈレベ
ル）の場合には、ボードＢ１２内でのローカルバス１１
３の使用は自由であり、この期間にＩ／Ｏプロセッサ１
１１がメモリ１１２に対して必要な処理を実行する。

【００３４】図３は、共用モードが設定されているとき
に標準バス３００を介してＣＰＵ２０１からメモリ１１
２の使用要求があったときにおける各部の信号の変化
と、専有モードが設定されているときに標準バス３００
を介してＣＰＵ２０１からメモリ１１２の使用要求があ
ったときにおける各部の信号の変化とを示している。

【００３５】ＣＰＵ１０１によって共用モードが設定さ
れて信号*ENABLE がＬレベルのときに、ＣＰＵ２０１か
らメモリ１１２へのアクセスサイクルが開始されると、
まず、標準バス３００のアドレスバスにメモリ１１２の
アドレスが出力される。すると、標準バスインターフェ
ース回路１２１の出力信号*BR がＬレベルに反転される
（時点ｔ１）。信号*BR がＬレベルに反転されると、バ
ス調停回路１２２の出力信号*HALT がＬレベルに反転さ
れる。信号*HALT がＬレベルに反転されると、ＣＰＵ１
０１は停止可能なタイミングで停止状態となり、信号*H
ALTACKNOWLEDGEがＬレベルに反転される（時点ｔ２）。

【００３６】信号*HALTACKNOWLEDGEがＬレベルに反転さ
れると、バス調停回路１２２の出力信号*BG および*BUS
がＬレベルに反転される。信号*BG がＬレベルになる
と、標準バス３００とローカルバス１０３とが結合さ
れ、標準バス３００に出力されているメモリ１１２のア
ドレスがローカルバス１０３のアドレスバスに送られ
る。これによって、チップセレクト回路１２３の出力*M
12CSがＬレベルに反転し、上記条件（１）が満たされ、
ローカルバスインタフェースコントロール回路１２４の
出力信号*OPEN がＬレベルに反転する。この結果、ロー
カルバス１０３とローカルバス１１３とが結合され、Ｃ
ＰＵ２０１から、標準バス３００、ローカルバス１０３
およびローカルバス１１３を介して、メモリ１１２への
アクセスが実行される。

【００３７】ＣＰＵ２０１からメモリ１１２へのアクセ
スサイクルが終了すると、信号*BRおよび信号*M12CSが
Ｈレベルに戻る（時点ｔ３）。信号*BR がＨレベルにな
ると、信号*HALT がＨレベルに戻り、ＣＰＵ１０１の停
止状態が解除される。ＣＰＵ１０１の停止状態が解除さ
れると、信号*HALTACKNOWLEDGEがＨレベルに戻り、信号
*BG および*BUSがＨレベルに戻る。これにより、信号*O
PEN がＨレベルに戻る。

【００３８】この後、ＣＰＵ１０１によって専有モード
が設定されて信号*ENABLE がＨレベルとなっている場合
に、ＣＰＵ２０１からメモリ１１２へのアクセスサイク
ルが開始されたときには（時点ｔ４）、信号*ENABLE が
Ｈレベルであるため、信号*BR はＬレベルに反転せ
ず、Ｈレベルを保持する。このため、信号*HALT 、信号
*HALTACKNOWLEDGE、信号*BG および信号*BUSはＨレベル
を維持する。したがって、専有モードが設定されている
ときには、ＣＰＵ２０１からメモリ１１２へのアクセス
サイクルが開始したとしても、それに基づいて信号*OPE
N がＬレベルにされることはない。つまり、専有モード
が設定されているときには、ＣＰＵ２０１からメモリ１
１２へのアクセスは実行されない。

【００３９】専有モードが設定されているいるときに、
ＣＰＵ２０１からメモリ１０２へのアクセスサイクルが
開始されたときには、信号*BR がＬレベルに反転され、
信号*HALT がＬレベルに反転されるのでＣＰＵ１０１は
停止状態となる。そして、信号*HALTACKNOWLEDGE、信号
*BG および信号*BUSがＬレベルになるので、ＣＰＵ２０
１からメモリ１０２へのアクセスが実行される。しか
し、この場合には、信号*M12CSは、Ｌレベルとなるので
信号*OPEN がＨレベルを維持し、ローカルバス１０３と
１１３とは結合されない。

【００４０】なお、専有モードが設定されている場合で
あって、ＣＰＵ２０１からメモリ１０２へのアクセスに
よってＣＰＵ１０１が停止状態にされていないときに、
ＣＰＵ１０１からメモリ１１２へのアクセスサイクルが
開始されたときには、信号*BUSがＨレベルの状態におい
て信号*M12CSがＬレベルとなる。したがって、上記条件
（２）により、信号*OPEN がＬレベルとなり、ローカル
バス１０３とローカルバス１１３が結合され、ＣＰＵ１
０１からメモリ１１２へのアクセスが実行される。

【００４１】また、共用モードが設定されている場合で
あって、ＣＰＵ２０１からメモリ１０２または１１２へ
のアクセスによってＣＰＵ１０１が停止状態にされてい
ないときにも、ＣＰＵ１０１からメモリ１１２へのアク
セスがあれば、上記条件（２）が満たされ、ＣＰＵ１０
１からメモリ１１２へのアクセスが実行される。

【００４２】図４の（ａ）は、共用モードが設定されて
いる場合における標準バス３００側から見たメモリ１０
２、１１２および２０２のアドレスマッピング状態を示
している。つまり、共用モードが設定されている場合に
は、メモリ１０２、１１２および２０２が標準バスアド
レス空間にマッピングされている。

【００４３】図４の（ｂ）は、専有モードが設定されて
いる場合における標準バス３００側から見たメモリ１０
２、１１２および２０２のアドレスマッピング状態を示
している。つまり、専有モードが設定されている場合に
は、メモリ１０２および２０２が標準バスアドレス空間
にマッピングされているが、メモリ１１２は標準バスア
ドレス空間にはマッピングされていない状態になり、標
準バス３００側からメモリ１１２にはアクセスできない
ことになる。

【００４４】上記実施例によれば、各モジュールＭ１、
Ｍ２内での処理を高速に行うことができる。また、モジ
ュールＭ１内の共用ローカルモジュール（メモリ１１
２）に対して他のモジュールＭ２からのアクセスがあっ
た期間だけ、そのアクセスを許可することができる。

【００４５】具体的な適用例としては、メモリボードお
よびＣＰＵボードを含む画像処理装置（特定モジュー
ル）がＶＭＥバス（標準バス）を介してワークステーシ
ョン（モジュール）に接続されているシステムが挙げら
れる。このようなシステムでは、従来においては、画像
処理のアプリケーション（エッジ間隔計測等）が、画像
処理装置内で各種画像処理（エッジ強調、エッジ抽出
等）が組み合わされて処理され、その結果のみがＶＭＥ
バスを通じてワークステーション側で利用されるのが一
般的であった。しかし、画像処理装置のメモリボードを
共通ローカルモジュールとして、画像処理装置を上記実
施例のモジュールＭ１のような構成にしておくと、画像
処理のアプリケーションの途中段階の結果などが直接ワ
ークステーション側から利用できるようになり、画像処
理装置を単なるアプリケーションマシンとしてではな
く、各種画像処理エンジンとして利用できるようにな
る。

【００４６】

【発明の効果】この発明によれば、回路規模を大型にす
ることなく、複数モジュールで共用する共用ローカルモ
ジュールと当該共用ローカルモジュールを頻繁に使用す
るモジュールとの間の処理速度を向上させることができ
る。

【図面の簡単な説明】

【図１】図１は、マルチタスクシステムの構成を示す電
気ブロック図である。

【図２】図２は、図１のモジュールＭ１の詳細な構成を
示す電気ブロック図である。

【図３】図３は、図２の各部の信号を示すタイムチャー
トである。

【図４】図４は、共用モードが設定されている場合およ
び専有モードが設定されている場合それぞれにおける標
準バス側から見たメモリ１０２、１１２および２０２の
アドレスマッピング状態を示す模式図である。

【図５】図５は、従来のマルチタスクシステムの構成を
示す電気ブロック図である。

【図６】図６は、図５のマルチタスクシステムを改良し
た構成を示す電気ブロック図である。

【符号の説明】

Ｍ１、Ｍ２ モジュール Ｂ１１、Ｂ１２、Ｂ２１ ボード １０１、２０１ ＣＰＵ １０２、１１２、２０２ メモリ １０３、１１３ ローカルバス １０４ 標準バスインタフェース １０５、１１４ ローカルバスインタフェース １２１ 標準バスインタフェース回路 １２２ バス調停回路 １２３ チップセレクト回路 １２４ ローカルバスインタフェースコントロール回路 １２５ アクセスモードレジスタ １２６ ローカルバスインタフェース回路 ３００ 標準バス

Claims (2)

【特許請求の範囲】
1. 【請求項１】 標準バスにより接続された複数のモジュ
   ールによってマルチタスクシステムが構成されており、
   少なくとも１つの特定モジュール内に、当該特定モジュ
   ール内の第１バスマスタと他のモジュール内の第２バス
   マスタとがアクセス可能な共用ローカルモジュールが存
   在しているマルチタスクシステムにおけるバス制御装置
   において、 上記特定モジュール内に設けられ、上記第１バスマスタ
   と上記標準バスとを接続するための第１ローカルバス、 上記第１ローカルバスと上記共用ローカルモジュールと
   を接続するための第２ローカルバス、 上記第１ローカルバスと上記第２ローカルバスとの結合
   を制御するものであって、両ローカルバス間に設けられ
   かつ常時は両ローカルバスを非結合状態にしているロー
   カルバスインタフェース回路、 上記第１バスマスタから上記共用ローカルモジュールに
   対するアドレスが上記第１ローカルバスに出力されてい
   る間、上記ローカルバスインタフェース回路に結合指令
   を出力する手段、および、 上記第２バスマスタから上記共用ローカルモジュールに
   対するアドレスが上記標準バスを介して上記特定モジュ
   ールに送られてきている間、上記第１バスマスタの動作
   を停止状態にするとともに上記ローカルバスインタフェ
   ース回路に結合指令を出力する手段、 を備えているマルチタスクシステムにおけるバス制御装
   置。
2. 【請求項２】 標準バスにより接続された複数のモジュ
   ールによってマルチタスクシステムが構成されており、
   少なくとも１つの特定モジュール内に、当該特定モジュ
   ール内の第１バスマスタと他のモジュール内の第２バス
   マスタとがアクセス可能な共用ローカルモジュールが存
   在しているマルチタスクシステムにおけるバス制御装置
   において、 上記特定モジュール内に設けられ、上記第１バスマスタ
   と上記標準バスとを接続するための第１ローカルバス、 上記第１ローカルバスと上記共用ローカルモジュールと
   を接続するための第２ローカルバス、 上記第１ローカルバスと上記第２ローカルバスとの結合
   を制御するものであって、両ローカルバス間に設けられ
   かつ常時は両ローカルバスを非結合状態にしているロー
   カルバスインタフェース回路、 上記共用ローカルモジュールを上記第１バスマスタのみ
   がアクセスできる専有モードまたは上記共用ローカルモ
   ジュールを上記第１バスマスタの他、上記第２バスマス
   タによってもアクセスしうる共用モードのいずれかを設
   定するモード設定手段、および専有モードおよび共用モ
   ードのいずれが設定されている場合でも、上記第１バス
   マスタから上記共用ローカルモジュールに対するアドレ
   スが上記第１ローカルバスに出力されている間、上記ロ
   ーカルバスインタフェース回路に結合指令を出力する手
   段、および、 共用モードが設定されているときに、上記第２バスマス
   タから上記共用ローカルモジュールに対するアドレスが
   上記標準バスを介して上記特定モジュールに送られてき
   ている間、上記第１バスマスタの動作を停止状態にする
   とともに上記ローカルバスインタフェース回路に結合指
   令を出力する手段、 を備えているマルチタスクシステムにおけるバス制御装
   置。