JPS6362010B2 - - Google Patents

Info

Publication number
JPS6362010B2
JPS6362010B2 JP59278231A JP27823184A JPS6362010B2 JP S6362010 B2 JPS6362010 B2 JP S6362010B2 JP 59278231 A JP59278231 A JP 59278231A JP 27823184 A JP27823184 A JP 27823184A JP S6362010 B2 JPS6362010 B2 JP S6362010B2
Authority
JP
Japan
Prior art keywords
bus
block
stop
signal
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59278231A
Other languages
English (en)
Other versions
JPS61156338A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP59278231A priority Critical patent/JPS61156338A/ja
Priority to DE8585115523T priority patent/DE3585511D1/de
Priority to EP85115523A priority patent/EP0186006B1/en
Priority to US06/808,180 priority patent/US5021950A/en
Publication of JPS61156338A publication Critical patent/JPS61156338A/ja
Publication of JPS6362010B2 publication Critical patent/JPS6362010B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は複数のプロセツサモジユールからな
るマルチプロセツサシステムに係り、特に各プロ
セツサモジユールがスタンバイあるいは自己診断
可能な故障等によつて停止した場合にその後の動
作を保証するようなマルチプロセツサシステムに
関する。
［発明の技術的背景］ 第３図は従来のマルチプロセツサシステムの構
成要素となる一つのプロセツサモジユールの構成
を示すブロツク図である。図において、１はマル
チマスタバス、２はマルチマスタバスインターフ
エース信号群、３はマルチマスタバスの獲得状態
を示すビイジー信号、４はバスコマンド信号群、
５はアドレスバス、６はデータバス、７はクロツ
ク信号供給ブロツク、８はバス調停ブロツク、９
はバス制御ブロツク、１０はアドレス出力ブロツ
ク、１１はデータ入出力ブロツク、１２はバスア
クセス要求信号群、１３はアドレス／データバ
ス、１４は演算処理ブロツクである。そしてそれ
ぞれこのような構成のプロセツサモジユールが上
記マルチマスタバス１に対して複数結合されてい
る。
上記構成でなるプロセツサモジユールにおい
て、演算処理ブロツク１４からバスアクセス要求
が出されると、バス調停ブロツク８が他のプロセ
ツサモジユール内のバス調停ブロツク８と調停を
行なう。このとき、他のプロセツサモジユールが
マルチマスタバス１に対してアクセスを行なつて
いない場合にはマルチマスタバス１の使用権が獲
得され、ビイジー信号３がアクテイブにされてバ
ス制御ブロツク９が有効にされる。この後はバス
制御ブロツク９の制御の下にアドレス出力ブロツ
ク１０およびデータ入出力ブロツク１１が制御さ
れてアドレスおよびデータの入出力が演算処理ブ
ロツク１４とマルチマスタバス１との間で実際に
行われる。
［背景技術の問題点］ ところで、第３図に示すように構成されたプロ
セツサモジユールを用いてクロツク信号を停止さ
せてCMOS構成特有の低消費電力化を達成する
スタンバイモードあるいは自己診断可能な故障等
による動作の停止を考慮する場合、上記のような
停止状態がマルチマスタバス１のアクセス中に生
じると問題となる。すなわち、一つのプロセツサ
モジユールがマルチマスタバス１のアクセス中に
停止し、次に他のプロセツサモジユールがマルチ
マスタバス１を獲得しようとするためには、いつ
たんどのプロセツサモジユールもマルチマスタバ
ス１を使用していない状態、つまりビイジー信号
３がインアクテイブにされていなければならな
い。しかし、あるプロセツサモジユールがマルチ
マスタバス１のアクセス中に停止してしまうとビ
イジー信号３がアクテイブのままとなり、永久に
他のプロセツサモジユールがマルチマスタバス１
を獲得できなくなつてしまう。
従つて、従来のマルチプロセツサシステムで
は、緊急なスタンバイ機能あるいは自己診断可能
な故障による動作停止を考慮したシステム設計が
できないという欠点がある。
［発明の目的］ この発明は上記のような事情を考慮してなされ
たものであり、その目的は緊急にクロツク信号の
供給を停止して低消費電力化を達成するスタンバ
イモードを実現することができ、かつプロセツサ
モジユールの自己診断可能な故障等によりシステ
ム全体の動作を永久に停止させてしまうことを避
けることができるマルチプロセツサシステムを提
供することにある。
［発明の概要］ 上記目的を達成するためこの発明のマルチプロ
セツサシステムにあつては、複数のプロセツサモ
ジユール毎にそれぞれ、停止要求が発生した際に
上記マルチマスタバスとアクセスを行なつている
プロセツサモジユールをマルチマスタバスから切
離す手段と、停止の直前に実行していた上記マル
チマスタバスに対するアクセスの内容を記憶する
記憶手段と、停止要求が解除された後に上記マル
チマスタバスに対して停止の直前に行なつていた
アクセスを上記記憶手段内の記憶内容に基づいて
初めから実行し、この後のプロセツサモジユール
の処理実行に継続させる制御手段とを設けてい
る。
［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説
明する。
第１図はこの発明に係るマルチプロセツサシス
テムの構成要素となる一つのプロセツサモジユー
ルの構成を示すブロツク図であり、従来と対応す
る箇所には同じ符号を付して説明する。図におい
て、１はマルチマスタバス、２はマルチマスタバ
スインターフエース信号群、３はマルチマスタバ
スの獲得状態を示すビイジー信号、４はバスコマ
ンド信号群、５はアドレスバス、６はデータバ
ス、７はクロツク信号供給ブロツク、８はバス調
停ブロツク、９はバス制御ブロツク、１０はアド
レス出力ブロツク、１１はデータ入出力ブロツ
ク、２１は停止制御ブロツク、２２は上記停止制
御ブロツク２１と上記バス調停ブロツク８および
バス制御ブロツク９との間に設けられたバスアク
セス要求信号群、２３は上記停止制御ブロツク２
１と上記アドレス出力ブロツク１０との間に設け
られたアドレスバス、２４は上記停止制御ブロツ
ク２１と上記データ入出力ブロツク１１との間に
設けられたデータバス、２５は演算処理ブロツ
ク、２６は上記演算処理ブロツク２５のバスアク
セス要求を上記停止制御ブロツク２１に供給する
バスアクセス要求信号群、２７は上記演算処理ブ
ロツク２５と上記停止制御ブロツク２１との間に
設けられたアドレス／データバス、２８は停止要
求ブロツク、２９は上記停止要求ブロツク２８か
ら出力される停止要求を上記クロツク信号供給ブ
ロツク７および停止制御ブロツク２１に供給する
停止要求信号、３０は上記クロツク信号供給ブロ
ツク７から出力されるクロツク信号、３１は上記
停止制御ブロツクから出力される再起動制御信
号、３２は上記クロツク信号３０および上記再起
動制御信号３１が供給され、その出力が上記演算
処理ブロツク２５に供給されているアンド回路で
ある。
上記クロツク供給ブロツク７は停止要求ブロツ
ク２８からの停止要求信号２９に基づきそのクロ
ツク供給動作が制御されるようになつており、さ
らに上記停止制御ブロツク２１は停止要求信号２
９に基づいてその動作が制御される。
そしてこの実施例のマルチプロセツサシステム
ではそれぞれこのような構成のプロセツサモジユ
ールが上記マルチマスタバス１に対して複数結合
されている。
このような構成において、先ず、故障あるいは
スタンバイモード機能の必要性により、停止要求
ブロツク２８からの停止要求信号２９がアクテイ
ブにされると、クロツク供給ブロツク７はこの信
号２９に基づきそのクロツクの供給を停止する。
このとき、停止制御ブロツク２１は上記停止要求
信号２９に基づき、ただちにバス調停ブロツク８
およびバス制御ブロツク９に対するバスアクセス
要求をインアクテイブにし、マルチマスタバス１
からこのプロセツサモジユールを切離す。これに
より、バス調停ブロツク８はビイジー信号３をイ
ンアクテイブにする。
同時に停止制御ブロツク２１は演算処理ブロツ
ク２５からのバスアクセス要求のタイプと停止時
の状態を内部に記憶しておき、その記憶状態に対
応したアドレスおよびデータを記憶しておく。上
記バスアクセス要求のタイプとは、演算処理ブロ
ツク２５が停止直前に、図示しないメモリ、Ｉ／
Ｏ装置等に対して行なつていたデータ書込み動
作、データ読出し動作等の区別をいい、停止時の
状態とはそのタイプの動作がどの時点まで実行さ
れたかをいう。
次に停止要求ブロツク２８からの停止要求信号
２９がインアクテイブにされると、これに応答し
てクロツク供給ブロツク７はクロツク信号の供給
を再開する。しかし、上記信号２９がインアクテ
イブにされても停止制御ブロツク２１は再起動制
御信号３１を直ぐには出力しない。従つて、信号
２９がインアクテイブにされた直後では演算処理
ブロツク２５にはクロツク信号が供給されないの
で、演算処理ブロツク２５における処理動作はま
だ再開されない。他方、停止する直前に演算処理
ブロツク２５で実行されていた処理は、予め停止
制御ブロツク２１に記憶されていた前記演算処理
ブロツク２５からのバスアクセス要求のタイプと
停止時の状態とに基づき、この停止制御ブロツク
２１の制御よつてその処理の初めから実行され
る。またこれと同時にバス調停ブロツク８は他の
プロセツサモジユールとバス調停を行なつた後、
ビイジー信号３を再びアクテイブにする。そして
この停止制御ブロツク２１による処理が前記停止
時と同じ時点に達したならば、停止制御ブロツク
２１は始めて再起動制御信号３１をアクテイブに
する。この信号３１がアクテイブにされることに
よりアンド回路３２はクロツク信号を演算処理ブ
ロツク２５に出力する。これ以降の処理は演算処
理ブロツク２５が停止制御ブロツク２１を経由し
て続行する。
第２図は上記動作を可能にする停止制御ブロツ
ク２１の詳細な構成を示すブロツク図である。前
記演算処理ブロツク２５が通常の処理動作を行な
つている場合、アドレス／データバス２７上のア
ドレス、データおよびバスアクセス要求信号群２
６上のバスアクセス要求は、マルチプレクサ４
１，４２および４３を経由してアドレスバス２
３、データバス２４およびバスアクセス要求信号
群２２に出力される。また、上記演算処理ブロツ
ク２５から出力されたアドレス／データバス２７
上のアドレスおよびデータは、アドレス／データ
記憶制御部４４から出力される記憶制御信号４５
に基づき、アドレス記憶部４６、データ記憶部４
７にそれぞれ記憶される。上記アドレス記憶部４
６で記憶されたアドレスは上記マルチプレクサ４
１に供給されている。また上記データ記憶部４７
で記憶されたデータは、上記アドレス／データ記
憶制御部４４から出力されるデータ出力制御信号
４８に応じて読み出され上記アドレス／データバ
ス２７上に出力される。
前記停止要求ブロツク２８からの停止要求信号
２９がアクテイブにされると、そのときのバスア
クセス要求信号群２６に応じたバスアクセスのタ
イプおよび状態がバスアクセスタイプ記憶部４９
およびアクセス状態記憶部５０にそれぞれ記憶さ
れる。さらに上記信号２９がアクテイブにされる
と、アクセス要求制御部５１からは前記バス調停
ブロツク８およびバス制御ブロツク９に対するバ
スアクセス要求を停止させるための禁止信号５２
が出力される。この禁止信号５２がマルチプレク
サ４３に入力すると、信号が切替わりバスアクセ
ス要求信号群２６はバスアクセス要求信号群２２
と遮断され、バスアクセス要求信号群２２がイン
アクテイブになることにより前記バス調停ブロツ
ク８はビイジー信号３をインアクテイブにし、こ
れによりこのプロセツサモジユールの動作が停止
される。
次に停止状態が解除されて停止要求信号２９が
インアクテイブにされると、先ず、アクセス要求
制御部５１から再開信号５３が出力される。この
信号５３が入力することにより上記マルチプレク
サ４１，４２および４３が切替わり、マルチプレ
クサ４１にはアドレス記憶部４６で記憶されてい
るアドレスが、マルチプレクサ４２にはデータ記
憶部４７で記憶されているデータがそれぞれ必要
に応じて供給される。他方、上記バスアクセスタ
イプ記憶部４９で記憶されていたタイプが上記再
開信号５３に基づき、再開時バスアクセス要求記
憶部５４に転送され、この記憶部５４の記憶タイ
プがマルチプレクサ４３を介してバスアクセス要
求信号群２２に出力される。従つてこの後はこの
記憶部５４の記憶内容に基づいて、停止前に行わ
れていた処理が初めから実行される。この処理の
実行時に現在のアクセス状態がアクセス検出部５
５で検出され、この検出アクセス状態が比較部５
６に供給される。一方、この比較部５６には前記
停止時のアクセス状態を記憶しているアクセス状
態記憶部５０の内容も供給されており、比較部５
６は両者を比較することによつて処理の進み具合
を調べる。そして両者が一致したならば、比較部
５６はアクセス要求制御部５１に対して一致信号
５７を出力し、これにより再開信号５３をインア
クテイブにさせてマルチプレクサ４１，４２およ
び４３を停止前の元通りのアドレスおよびデータ
の流れに戻させ、かつ、前記再起動制御信号３１
をアクテイブにして演算処理ブロツク２５に対し
てその後の処理を続行させる。
このように上記実施例によれば、CMOS回路
特有の低消費電力化を実現するため緊急にクロツ
ク信号の供給を停止するスタンバイモードの場合
や、自己診断可能な故障等によりある一つのプロ
セツサモジユールがマルチマスタバス１をアクセ
スしている途中で停止しても、ビイジー信号３が
出力され続けることがなくなり、これにより低消
費電力化を達成することができ、かつ、システム
全体が停止してしまうという事態を避けることが
できる。
［発明の効果］ 以上説明したようにこの発明によれば、緊急に
クロツク信号の供給を停止して低消費電力化を達
成するスタンバイモードを実現することができ、
かつ、プロセツサモジユールの自己診断可能な故
障等によりシステム全体の動作を永久に停止させ
てしまうことを避けることができるマルチプロセ
ツサシステムを提供することができる。
【図面の簡単な説明】
第１図はこの発明の一実施例の構成を示すブロ
ツク図、第２図はその一部を詳細を示すブロツク
図、第３図は従来の構成を示すブロツク図であ
る。 ３…ビイジー信号、７…クロツク信号供給ブロ
ツク、８…バス調停ブロツク、９…バス制御ブロ
ツク、１０…アドレス出力ブロツク、１１…デー
タ入出力ブロツク、２１…停止制御ブロツク、２
５…演算処理ブロツク、２８…停止要求ブロツ
ク、４１，４２，４３…マルチプレクサ、４４…
アドレス／データ記憶制御部、４６…アドレス記
憶部、４７…データ記憶部、４９…バスアクセス
タイプ記憶部、５０…アクセス状態記憶部、５１
…アクセス要求制御部、５４…再開時バスアクセ
ス要求記憶部、５５…アクセス検出部、５６…比
較部。

Claims (1)

    【特許請求の範囲】
  1. １ マルチマスタバスに結合された複数のプロセ
    ツサモジユールを備えたマルチプロセツサシステ
    ムにおいて、上記マルチマスタバスとアクセスを
    行なつているプロセツサモジユールに停止要求が
    発生した際にそのモジユールをマルチマスタバス
    から切離す手段と、停止の直前に実行していた上
    記マルチマスタバスに対するアクセスの内容を記
    憶する記憶手段と、停止要求が解除された後に上
    記マルチマスタバスに対して停止の直前に行なつ
    ていたアクセスを上記記憶手段内の記憶内容に基
    づいて初めから実行し、この後のプロセツサモジ
    ユールの処理実行に継続させる制御手段とを上記
    複数の各プロセツサモジユール内にそれぞれ設け
    たことを特徴とするマルチプロセツサシステム。
JP59278231A 1984-12-27 1984-12-27 マルチプロセツサシステム Granted JPS61156338A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59278231A JPS61156338A (ja) 1984-12-27 1984-12-27 マルチプロセツサシステム
DE8585115523T DE3585511D1 (de) 1984-12-27 1985-12-06 Multiprozessorsystem.
EP85115523A EP0186006B1 (en) 1984-12-27 1985-12-06 Multiprocessor system
US06/808,180 US5021950A (en) 1984-12-27 1985-12-12 Multiprocessor system with standby function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278231A JPS61156338A (ja) 1984-12-27 1984-12-27 マルチプロセツサシステム

Publications (2)

Publication Number Publication Date
JPS61156338A JPS61156338A (ja) 1986-07-16
JPS6362010B2 true JPS6362010B2 (ja) 1988-12-01

Family

ID=17594443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59278231A Granted JPS61156338A (ja) 1984-12-27 1984-12-27 マルチプロセツサシステム

Country Status (4)

Country Link
US (1) US5021950A (ja)
EP (1) EP0186006B1 (ja)
JP (1) JPS61156338A (ja)
DE (1) DE3585511D1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8606217D0 (en) * 1986-03-13 1986-04-16 Univ Strathclyde Local area network priority control system
JPH0719211B2 (ja) * 1988-10-08 1995-03-06 日本電気株式会社 クロック制御方式
US5187794A (en) * 1989-03-15 1993-02-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration System for simultaneously loading program to master computer memory devices and corresponding slave computer memory devices
IT1232649B (it) * 1989-06-23 1992-02-28 Ansaldo Spa Scheda di isolamento di un processore dedicato dal bus di comunicazione di un sistema computerizzato formato da piu processori dedicati
JPH03111960A (ja) * 1989-09-26 1991-05-13 Mitsubishi Electric Corp ワンチップマイクロコンピュータ
JPH03231320A (ja) * 1990-02-06 1991-10-15 Mitsubishi Electric Corp マイクロコンピュータシステム
GB9018992D0 (en) * 1990-08-31 1990-10-17 Ncr Co Internal bus for work station interfacing means
JP2740063B2 (ja) * 1990-10-15 1998-04-15 株式会社東芝 半導体記憶装置
JPH04236682A (ja) * 1991-01-18 1992-08-25 Mitsubishi Electric Corp マイクロコンピュータシステム
US5410711A (en) * 1991-02-14 1995-04-25 Dell Usa, L.P. Portable computer with BIOS-independent power management
US5410654A (en) * 1991-07-22 1995-04-25 International Business Machines Corporation Interface with address decoder for selectively generating first and second address and control signals respectively in response to received address and control signals
US5202966A (en) * 1991-09-06 1993-04-13 Rockwell International Corporation Centralized bus arbitration circuit
US5317751A (en) * 1992-03-18 1994-05-31 Aeg Westinghouse Transportation Systems, Inc. Method and apparatus for placing a trainline monitor system in a layup mode
US6343363B1 (en) * 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
US5355468A (en) * 1992-04-06 1994-10-11 Unisys Corporation System for halting synchronous digital modules
DE69320417T3 (de) * 1992-06-12 2004-05-19 Texas Instruments Inc., Dallas Verfahren und Gerät zur Änderung der Taktfrequenz eines Prozessors
US5434997A (en) * 1992-10-02 1995-07-18 Compaq Computer Corp. Method and apparatus for testing and debugging a tightly coupled mirrored processing system
CA2107047C (en) * 1992-12-29 1998-04-28 Alan M. Bentley Switched circuit connection management over public data networks for wide area networks
US5600839A (en) * 1993-10-01 1997-02-04 Advanced Micro Devices, Inc. System and method for controlling assertion of a peripheral bus clock signal through a slave device
US5511203A (en) * 1994-02-02 1996-04-23 Advanced Micro Devices Power management system distinguishing between primary and secondary system activity
EP0679982B1 (en) * 1994-04-28 2003-01-15 Advanced Micro Devices, Inc. System for controlling a peripheral bus clock signal
US5960180A (en) * 1994-09-07 1999-09-28 Adaptec, Inc. Host adapter integrated circuit having autoaccess pause
US5625807A (en) * 1994-09-19 1997-04-29 Advanced Micro Devices System and method for enabling and disabling a clock run function to control a peripheral bus clock signal
US5678003A (en) * 1995-10-20 1997-10-14 International Business Machines Corporation Method and system for providing a restartable stop in a multiprocessor system
JPH10240371A (ja) * 1997-02-27 1998-09-11 Mitsubishi Electric Corp ディジタル信号処理プロセッサのクロック速度制御装置
KR100449695B1 (ko) * 1997-03-20 2004-12-03 삼성전자주식회사 버스트래픽부하제어장치
US6456712B1 (en) 1997-04-22 2002-09-24 Silicon Laboratories Inc. Separation of ring detection functions across isolation barrier for minimum power
US6504864B1 (en) 1997-04-22 2003-01-07 Silicon Laboratories Inc. Digital access arrangement circuitry and method for connecting to phone lines having a second order DC holding circuit
US6516024B1 (en) 1997-04-22 2003-02-04 Silicon Laboratories Inc. Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with low distortion and current limiting
US6442213B1 (en) 1997-04-22 2002-08-27 Silicon Laboratories Inc. Digital isolation system with hybrid circuit in ADC calibration loop
US6359983B1 (en) 1997-04-22 2002-03-19 Silicon Laboratories, Inc. Digital isolation system with data scrambling
US6430229B1 (en) 1997-04-22 2002-08-06 Silicon Laboratories Inc. Capacitive isolation system with digital communication and power transfer
US6167134A (en) 1997-04-22 2000-12-26 Silicon Laboratories, Inc. External resistor and method to minimize power dissipation in DC holding circuitry for a communication system
US6385235B1 (en) 1997-04-22 2002-05-07 Silicon Laboratories, Inc. Direct digital access arrangement circuitry and method for connecting to phone lines
US6587560B1 (en) 1997-04-22 2003-07-01 Silicon Laboratories Inc. Low voltage circuits powered by the phone line
US6498825B1 (en) 1997-04-22 2002-12-24 Silicon Laboratories Inc. Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with programmable current limiting
US6307891B1 (en) * 1997-04-22 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for freezing a communication link during a disruptive event
US6298133B1 (en) 1997-04-22 2001-10-02 Silicon Laboratories, Inc. Telephone line interface architecture using ringer inputs for caller ID data
US5870046A (en) 1997-04-22 1999-02-09 Silicon Laboratories Inc. Analog isolation system with digital communication across a capacitive barrier
US6137827A (en) 1997-04-22 2000-10-24 Silicon Laboratories, Inc. Isolation system with digital communication across a capacitive barrier
US6499087B1 (en) * 1997-11-14 2002-12-24 Agere Systems Guardian Corp. Synchronous memory sharing based on cycle stealing
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US20020087225A1 (en) * 2001-01-03 2002-07-04 Howard Gary M. Portable computing device having a low power media player
GB2374443B (en) * 2001-02-14 2005-06-08 Clearspeed Technology Ltd Data processing architectures
KR100408493B1 (ko) * 2001-05-07 2003-12-06 한국전력기술 주식회사 소프트웨어 공통유형고장을 자체 배제한 디지털원자로 보호시스템 및 그 제어방법
US20050210166A1 (en) * 2004-03-17 2005-09-22 Raymond Chow Dual function busy pin
US7130943B2 (en) * 2004-09-30 2006-10-31 Freescale Semiconductor, Inc. Data processing system with bus access retraction
US8909961B2 (en) 2011-11-29 2014-12-09 Ati Technologies Ulc Method and apparatus for adjusting power consumption level of an integrated circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084233A (en) * 1976-05-25 1978-04-11 Honeywell, Inc. Microcomputer apparatus
US4257095A (en) * 1978-06-30 1981-03-17 Intel Corporation System bus arbitration, circuitry and methodology
US4320457A (en) * 1980-02-04 1982-03-16 General Automation, Inc. Communication bus acquisition circuit
US4348722A (en) * 1980-04-03 1982-09-07 Motorola, Inc. Bus error recognition for microprogrammed data processor
US4365294A (en) * 1980-04-10 1982-12-21 Nizdorf Computer Corporation Modular terminal system using a common bus
JPS5836377B2 (ja) * 1980-04-11 1983-08-09 パナフアコム株式会社 共用バスの切離し方式
US4387425A (en) * 1980-05-19 1983-06-07 Data General Corporation Masterless and contentionless computer network
JPS5725059A (en) * 1980-07-21 1982-02-09 Toshiba Corp Bus control system
JPS57139861A (en) * 1981-02-25 1982-08-30 Nissan Motor Co Ltd Multicomputer system
US4649471A (en) * 1983-03-01 1987-03-10 Thomson Components-Mostek Corporation Address-controlled automatic bus arbitration and address modification
US4620278A (en) * 1983-08-29 1986-10-28 Sperry Corporation Distributed bus arbitration according each bus user the ability to inhibit all new requests to arbitrate the bus, or to cancel its own pending request, and according the highest priority user the ability to stop the bus
US4777591A (en) * 1984-01-03 1988-10-11 Texas Instruments Incorporated Microprocessor with integrated CPU, RAM, timer, and bus arbiter for data communications systems
US4757439A (en) * 1984-11-02 1988-07-12 Measurex Corporation Memory bus architecture

Also Published As

Publication number Publication date
US5021950A (en) 1991-06-04
EP0186006B1 (en) 1992-03-04
EP0186006A3 (en) 1988-08-31
EP0186006A2 (en) 1986-07-02
DE3585511D1 (de) 1992-04-09
JPS61156338A (ja) 1986-07-16

Similar Documents

Publication Publication Date Title
JPS6362010B2 (ja)
US5125081A (en) Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage
US5155833A (en) Multi-purpose cache memory selectively addressable either as a boot memory or as a cache memory
KR950033777A (ko) 컴퓨터 시스템에서 전력 소모를 감소시키기 위한 방법 및 장치
JP2000047974A (ja) バス制御コントローラのバス調停方法、バス制御コントローラ及び電子機器のシステム
US20090089514A1 (en) Implementing Asynchronous Request for Forcing Dynamic Memory into Self Refresh
JPH10133714A (ja) 集積回路装置
JP7506272B2 (ja) メモリコントローラ電力状態
US5487157A (en) Microprogrammed microcomputer with high-speed interrupt for DRAM refresh
JP2664144B2 (ja) 多重化処理装置の切替方法および装置
JPS6259396B2 (ja)
JPH0827761B2 (ja) 二重化メモリの両系同時書込方法
JPH05257805A (ja) キャッシュメモリ制御方式
JPS59229662A (ja) 共有メモリ制御回路
JP2993694B2 (ja) 情報処理装置
JP2701386B2 (ja) キャッシュメモリコントローラ
JP3463242B2 (ja) データ処理回路
JPH0883133A (ja) コンピュータシステム及びそのクロック制御方法
JPS61234447A (ja) バス獲得制御装置
JPH1139266A (ja) マルチプロセッサ装置
JPH046030B2 (ja)
RU1820391C (ru) Многопроцессорна вычислительна система
JP2000181738A (ja) 二重化システム及びメモリ制御方法
JPS63155254A (ja) 情報処理装置
JPH05204845A (ja) データ処理装置及びその制御方法