JPH03111960A - ワンチップマイクロコンピュータ - Google Patents
ワンチップマイクロコンピュータInfo
- Publication number
- JPH03111960A JPH03111960A JP1249620A JP24962089A JPH03111960A JP H03111960 A JPH03111960 A JP H03111960A JP 1249620 A JP1249620 A JP 1249620A JP 24962089 A JP24962089 A JP 24962089A JP H03111960 A JPH03111960 A JP H03111960A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- chip microcomputer
- circuit
- standby
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims description 106
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 241001076939 Artines Species 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ処理を行うワンチップマイクロコンピ
ュータに関し、特にワンチップマイクロコンピュータに
比べて低速に動作する、例えばＲＯＭ、ＲＡＭ等のメモ
リや、デュアルポートメモリ等である周辺回路をアクセ
スして使用する場合において、周辺回路がワンチップマ
イクロコンピュータに対して、要求するワンチップマイ
クロコンピュータの待機時間を設定したり、周辺回路を
制御したりするための回路に関するものである。
ュータに関し、特にワンチップマイクロコンピュータに
比べて低速に動作する、例えばＲＯＭ、ＲＡＭ等のメモ
リや、デュアルポートメモリ等である周辺回路をアクセ
スして使用する場合において、周辺回路がワンチップマ
イクロコンピュータに対して、要求するワンチップマイ
クロコンピュータの待機時間を設定したり、周辺回路を
制御したりするための回路に関するものである。
従来、比較的処理速度の速いワンチップマイクロコンピ
ュータで、動作速度が比較的遅いＲＯＭ、ＲＡＭ等のメ
モリあるいはデュアルポートメモリ等の周辺回路をアク
セスする場合、待機時間設定制御回路をワンチップマイ
クロコンピュータに外付けしてこのワンチップマイクロ
コンピュータの出力クロック信号を分周して長い周期の
クロック信号でアクセスされるようにしたものが、特開
昭６１−１４１０６４等で公知である。
ュータで、動作速度が比較的遅いＲＯＭ、ＲＡＭ等のメ
モリあるいはデュアルポートメモリ等の周辺回路をアク
セスする場合、待機時間設定制御回路をワンチップマイ
クロコンピュータに外付けしてこのワンチップマイクロ
コンピュータの出力クロック信号を分周して長い周期の
クロック信号でアクセスされるようにしたものが、特開
昭６１−１４１０６４等で公知である。
上述したような従来のワンチップマイクロコンピユータ
では、汎用ＬＳＩ等を使用してアドレスデコーダ、ワン
チップマイクロコンピュータの待機時間設定制御回路な
どの外部回路を構成しなければならず、実装面積が大き
くなるという問題点があった。
では、汎用ＬＳＩ等を使用してアドレスデコーダ、ワン
チップマイクロコンピュータの待機時間設定制御回路な
どの外部回路を構成しなければならず、実装面積が大き
くなるという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、処理内容によって処理時間の異なる周辺回路
、処理内容によって処理時間の異ならない周辺回路を複
数個混在して使用する場合にも、できる限り少ない外部
回路で済み、実装面積を小さくできるワンチップマイク
ロコンピュータを提供することを目的とする。
たもので、処理内容によって処理時間の異なる周辺回路
、処理内容によって処理時間の異ならない周辺回路を複
数個混在して使用する場合にも、できる限り少ない外部
回路で済み、実装面積を小さくできるワンチップマイク
ロコンピュータを提供することを目的とする。
この発明に係るワンチップマイクロコンピュータは、待
機要求信号に基づいて所定時間だけコントロール信号を
出力する待機時間設定制御回路１と、この待機時間設定
制御回路１のコントロール信号に基づきゲートを閉じて
ワンチップマイクロコンピュータの源クロック信号の通
過を阻止するバスサイクル時間延長回路３とを備え、上
記待機時間設定制御回路１とバスサイクル時間延長回路
３とを内蔵して構成したことを特徴とするものである。
機要求信号に基づいて所定時間だけコントロール信号を
出力する待機時間設定制御回路１と、この待機時間設定
制御回路１のコントロール信号に基づきゲートを閉じて
ワンチップマイクロコンピュータの源クロック信号の通
過を阻止するバスサイクル時間延長回路３とを備え、上
記待機時間設定制御回路１とバスサイクル時間延長回路
３とを内蔵して構成したことを特徴とするものである。
待機時間設定制御回路工は待機要求信号に基づいて所定
時間だけコントロール信号を出力する。
時間だけコントロール信号を出力する。
バスサイクル時間延長回路３は待機時間設定制御回路ｌ
のコントロール信号に基づきゲートを閉じてワンチップ
マイクロコンピュータの源クロック信号の通過を阻止す
る。
のコントロール信号に基づきゲートを閉じてワンチップ
マイクロコンピュータの源クロック信号の通過を阻止す
る。
第１図はこの発明の第１の実施例によるワンチップマイ
クロコンピュータに内蔵された一部の回路図である。図
において、待機時間設定制御回路１は待機要求信号に基
づいて所定時間だけコントロール信号Ｐを出力するもの
である。上記待機要求信号は待機入力端ＲＤＹｒＮ／Ｗ
ＡＩＴＩＮがら入力される。
クロコンピュータに内蔵された一部の回路図である。図
において、待機時間設定制御回路１は待機要求信号に基
づいて所定時間だけコントロール信号Ｐを出力するもの
である。上記待機要求信号は待機入力端ＲＤＹｒＮ／Ｗ
ＡＩＴＩＮがら入力される。
バスサイクル時間延長回路３は待機時間設定制御回路１
のコントロール信号Ｐに基づきゲートを閉じてワンチッ
プマイクロコンピュータの源クロック信号ＣＬＯＣＫの
通過を阻止するもである。上記源クロック信号ＣＬＯＣ
Ｋは、バスサイクル時間延長回路３としての２人力ＡＮ
Ｄゲート４と、待機時間設定制御回路１とに入力され、
その初期値が“１″とハードウェアで決められた待機時
間設定制御回路Ｉ内のＩビットダウンカウンタ２のカウ
ンタクロツタ入力端ＣＮＴＣＬＫから入力される。また
、上記待機要求信号はエビットダウンカウンタ２のカウ
ンク有効信号入力端ＣＮＴＥＮＢに入力される。そして
、１ビツトダウンカウンタ２のカウンタ出力端ＣＮＴＯ
ＵＴの信号は２人力ＡＮＤゲート４に入力される。
のコントロール信号Ｐに基づきゲートを閉じてワンチッ
プマイクロコンピュータの源クロック信号ＣＬＯＣＫの
通過を阻止するもである。上記源クロック信号ＣＬＯＣ
Ｋは、バスサイクル時間延長回路３としての２人力ＡＮ
Ｄゲート４と、待機時間設定制御回路１とに入力され、
その初期値が“１″とハードウェアで決められた待機時
間設定制御回路Ｉ内のＩビットダウンカウンタ２のカウ
ンタクロツタ入力端ＣＮＴＣＬＫから入力される。また
、上記待機要求信号はエビットダウンカウンタ２のカウ
ンク有効信号入力端ＣＮＴＥＮＢに入力される。そして
、１ビツトダウンカウンタ２のカウンタ出力端ＣＮＴＯ
ＵＴの信号は２人力ＡＮＤゲート４に入力される。
なお、前記２人力ＡＮＤゲート４の出力信号は中央処理
装置のクロック信号ＣＰＵＣＬＫとなっている。
装置のクロック信号ＣＰＵＣＬＫとなっている。
第２図に第１の実施例における外部回路のブロック図を
示す。本実施例において周辺回路７ばその処理内容に係
わらず一定の処理時間で動作する。
示す。本実施例において周辺回路７ばその処理内容に係
わらず一定の処理時間で動作する。
そして周辺回路７はクワンチップマイクロコンピュータ
５をそのクロックの１周期分待機させれば十分使用でき
るものである。図において、ワンチップマイクロコンピ
ュータ５よりアドレスバスにアドレス値が出力されてお
り、前記アドレスバスはアドレスデコーダ６に入力され
ている。そして、アドレスデコーダ６の出力端ＤＥＣＯ
ＵＴの信号は周辺回路７の有効信号入力端ＣＥと、ワン
チップマイクロコンピュータ待機入力端ＲＤＹＩＮ／Ｗ
ＡＩＴＩＮに入力される。なお、前記の周辺回路７と前
記ワンチンブライクロコンピユータ５間にはデータバス
が入出力されており、さらに前記ワンチップマイクロコ
ンピュータ５から前記周辺回路７にはコントロルバスが
接続されている。
５をそのクロックの１周期分待機させれば十分使用でき
るものである。図において、ワンチップマイクロコンピ
ュータ５よりアドレスバスにアドレス値が出力されてお
り、前記アドレスバスはアドレスデコーダ６に入力され
ている。そして、アドレスデコーダ６の出力端ＤＥＣＯ
ＵＴの信号は周辺回路７の有効信号入力端ＣＥと、ワン
チップマイクロコンピュータ待機入力端ＲＤＹＩＮ／Ｗ
ＡＩＴＩＮに入力される。なお、前記の周辺回路７と前
記ワンチンブライクロコンピユータ５間にはデータバス
が入出力されており、さらに前記ワンチップマイクロコ
ンピュータ５から前記周辺回路７にはコントロルバスが
接続されている。
次に動作について説明する。第４図は第１の実施例によ
る動作を示すタイミングチャートである。
る動作を示すタイミングチャートである。
前記ワンチップマイクロコンピュータ５よす周辺回路７
を選択するために、前記ワンチップマイクロコンピュー
タ５は第４図（ｂ）の時間Ａに周辺回路７が割り当てら
れたアドレス値をアドレスバスに出力する。そしてアド
レスバスより所定のアドレス値を受は取ったアドレスデ
コーダ６は第４図（Ｃｉの時間Ａにおいてアドレスデコ
ーダ出力端ＤＥＣＯ［ＩＴにローレベル″Ｌ”信号を出
力する。これにより周辺回路７の周辺回路有効信号入力
端ＣＥに“Ｌ”信号が入力され、周辺回路７は有効な状
態となる。
を選択するために、前記ワンチップマイクロコンピュー
タ５は第４図（ｂ）の時間Ａに周辺回路７が割り当てら
れたアドレス値をアドレスバスに出力する。そしてアド
レスバスより所定のアドレス値を受は取ったアドレスデ
コーダ６は第４図（Ｃｉの時間Ａにおいてアドレスデコ
ーダ出力端ＤＥＣＯ［ＩＴにローレベル″Ｌ”信号を出
力する。これにより周辺回路７の周辺回路有効信号入力
端ＣＥに“Ｌ”信号が入力され、周辺回路７は有効な状
態となる。
また、上述のアドレスデコーダ出力端ＤＥＣＯＵＴは待
機時間設定制御回路１であるエビフトダウンカウンタ２
のカウンタ有効信号入力端ＣＮＴＥＮＢにＬ”信号を入
力する。そして、■ピントダウンカウンタ２はカウンタ
有効信号（ＣＮＴＥＮＢ）が１度“Ｌ”になったことを
検出すると、その後のカウンタ有効信号（ＣＮＴＥＮＢ
）の信号レベルによらず、前記ワンチップマイクロコン
ピュータ５のクロック出力端ＣＬＯＣＫＯＵＴからのク
ロック信号をダウンカウントする。この時、前記１ビツ
トダウンカウンタ２のカウンタ出力端ＣＮＴＯＵＴの信
号は“Ｈ″であったのが第４図（ｄ）の時間Ｂにおいて
Ｌ”となり、時間Ｃで再び“Ｈ″となる。その後、前記
ワンチップマイクロコンピュータ５が周辺回路７を選択
すべくアドレスバスに出力していたアドレス値は時間り
において、第４図（ｂｌのように次の実行アドレス値を
出力する。それと同時にアドレスデコーダ出力端ＤＥＣ
ＯＵＴの信号も第４図（Ｃ１のように“Ｈ”となる。第
１図の中央処理装置のクロック信号ＣＰＵＣＬＫは第４
図（ａｌのＣＬＯＣＫ信号と第４図（ｄｌのカウンタ出
力端ＣＮＴＯＵＴとの論理積であり、第４図（１１４１
のようになる。
機時間設定制御回路１であるエビフトダウンカウンタ２
のカウンタ有効信号入力端ＣＮＴＥＮＢにＬ”信号を入
力する。そして、■ピントダウンカウンタ２はカウンタ
有効信号（ＣＮＴＥＮＢ）が１度“Ｌ”になったことを
検出すると、その後のカウンタ有効信号（ＣＮＴＥＮＢ
）の信号レベルによらず、前記ワンチップマイクロコン
ピュータ５のクロック出力端ＣＬＯＣＫＯＵＴからのク
ロック信号をダウンカウントする。この時、前記１ビツ
トダウンカウンタ２のカウンタ出力端ＣＮＴＯＵＴの信
号は“Ｈ″であったのが第４図（ｄ）の時間Ｂにおいて
Ｌ”となり、時間Ｃで再び“Ｈ″となる。その後、前記
ワンチップマイクロコンピュータ５が周辺回路７を選択
すべくアドレスバスに出力していたアドレス値は時間り
において、第４図（ｂｌのように次の実行アドレス値を
出力する。それと同時にアドレスデコーダ出力端ＤＥＣ
ＯＵＴの信号も第４図（Ｃ１のように“Ｈ”となる。第
１図の中央処理装置のクロック信号ＣＰＵＣＬＫは第４
図（ａｌのＣＬＯＣＫ信号と第４図（ｄｌのカウンタ出
力端ＣＮＴＯＵＴとの論理積であり、第４図（１１４１
のようになる。
そこで、アドレスバスのアドレス出力、データバスの入
出力、コントロールバスにおける読み出し、書き込みな
どの制御信号出力を中央処理装置のクロック信号ＣＰＵ
ＣＬＫの”Ｌ″の期間に同期させることにより、ワンチ
ップマイクロコンピュータ５が前記ワンチップマイクロ
コンピュータ５に比べて低速に動作する周辺回路７を使
用できる。
出力、コントロールバスにおける読み出し、書き込みな
どの制御信号出力を中央処理装置のクロック信号ＣＰＵ
ＣＬＫの”Ｌ″の期間に同期させることにより、ワンチ
ップマイクロコンピュータ５が前記ワンチップマイクロ
コンピュータ５に比べて低速に動作する周辺回路７を使
用できる。
第３図に第２の実施例におけるワンチップマイクロコン
ピュータに内蔵された一部分の回路口を示す。図におい
て、源クロック信号ＣＬＯＣＫは、バスサイクル時間延
長回路３の２人力ＡＮＤゲート４と、待機時間設定制御
回路１に入力され、その初期値をソフトウェアで設定可
能な３ビツトダウンカウンタ８のカウンタクロック入力
端ＣＮＴＣＬＫに入力される。また、ワンチップマイク
ロコンピュータ待機入力端ＲＤＹ Ｉ Ｎ／ＷＡ Ｉ
Ｔ Ｉ Ｎの信号は待機時間設定制御回路１である３ビ
ツトダウンカウンタ８のカウンタ有効信号入力端ＣＮＴ
ＥＮＢに入力される。そして、３ビツトダウンカウンタ
８のカウンタ出力端ＣＮＴＯＵＴの信号は２人力ＡＮＤ
ゲート４に入力される。なお、前記２人力ＡＮＤゲート
４の出力信号は中央処理装置のクロック信号ＣＰＵＣＬ
Ｋとなっている。また、３ビツトダウンカウンタ８の初
期値は図の３ピントダウン力ウンタ初期値設定レジスタ
９の内容をソフトウェアで設定できるようになっている
。
ピュータに内蔵された一部分の回路口を示す。図におい
て、源クロック信号ＣＬＯＣＫは、バスサイクル時間延
長回路３の２人力ＡＮＤゲート４と、待機時間設定制御
回路１に入力され、その初期値をソフトウェアで設定可
能な３ビツトダウンカウンタ８のカウンタクロック入力
端ＣＮＴＣＬＫに入力される。また、ワンチップマイク
ロコンピュータ待機入力端ＲＤＹ Ｉ Ｎ／ＷＡ Ｉ
Ｔ Ｉ Ｎの信号は待機時間設定制御回路１である３ビ
ツトダウンカウンタ８のカウンタ有効信号入力端ＣＮＴ
ＥＮＢに入力される。そして、３ビツトダウンカウンタ
８のカウンタ出力端ＣＮＴＯＵＴの信号は２人力ＡＮＤ
ゲート４に入力される。なお、前記２人力ＡＮＤゲート
４の出力信号は中央処理装置のクロック信号ＣＰＵＣＬ
Ｋとなっている。また、３ビツトダウンカウンタ８の初
期値は図の３ピントダウン力ウンタ初期値設定レジスタ
９の内容をソフトウェアで設定できるようになっている
。
第２図にこの第２の実施例における外部回路のブロック
図を示す。本実施例において周辺回路７はその処理内容
に係わらず一定の処理時間で動作する。そして周辺回路
７はワンチップマイクロコンピュータ５をそのクロック
の整数周期分（最大８周期）待機させれば十分使用でき
るものである。
図を示す。本実施例において周辺回路７はその処理内容
に係わらず一定の処理時間で動作する。そして周辺回路
７はワンチップマイクロコンピュータ５をそのクロック
の整数周期分（最大８周期）待機させれば十分使用でき
るものである。
図において、ワンチップマイクロコンピュータ５よりア
ドレスバスにアドレス値が出力されており、前記アドレ
スバスはアドレスデコーダ６に入力されている。そして
、アドレスデコーダ出力端ＤＥＣＯＵＴの信号は周辺回
路７の周辺回路有効信号入力端ＣＥと、ワンチップマイ
クロコンピュータ待機入力端ＲＤＹＩＮ／ＷＡＴＴＩＮ
に入力される。なお、前記の周辺回路７と前記ワンチッ
プマイクロコンピュータ５間にはデータバスが入出力さ
れており、さらに前記ワンチップマイクロコンピュータ
５がう前記周辺回路７にはコントロールバスが接続され
ている。
ドレスバスにアドレス値が出力されており、前記アドレ
スバスはアドレスデコーダ６に入力されている。そして
、アドレスデコーダ出力端ＤＥＣＯＵＴの信号は周辺回
路７の周辺回路有効信号入力端ＣＥと、ワンチップマイ
クロコンピュータ待機入力端ＲＤＹＩＮ／ＷＡＴＴＩＮ
に入力される。なお、前記の周辺回路７と前記ワンチッ
プマイクロコンピュータ５間にはデータバスが入出力さ
れており、さらに前記ワンチップマイクロコンピュータ
５がう前記周辺回路７にはコントロールバスが接続され
ている。
次に動作について説明する。今、第３図の３ピントダウ
ン力ウンタ初期値設定レジスタ９の内容はソフトウェア
で２ビツト、１ビツト ｏビットの順に“０１１”と設
定されているとする。第５図はこの第２の実施例による
動作を示すタイミングチャートである。前記ワンチップ
マイクロコンピュータ５より周辺回路７を選択するため
に、前記ワンチップマイクロコンピュータ５は第５図（
ｂ）の時間Ａに周辺回路７が割り当てられたアドレス値
をアドレスバスに出力する。そしてアドレスバスより所
定のアドレス値を受は取ったアドレスデコーダ６は第５
図（Ｃ１の時間Ａにおいてアドレスデコーダ出力端ＤＥ
ＣＯＵＴに″Ｌ″信号を出力する。これにより周辺回路
７の周辺回路有効信号入力端ＣＥに“Ｌ”信号が入力さ
れ、周辺回路７は有効な状態となる。また、上述のアド
レスデコーダ出力端ＤＥＣＯＵＴは３ビフトダウンカウ
ンタ８のカウンタ有効信号入力端ＣＮＴＥＮＢに“Ｌ”
の信号を入力する。
ン力ウンタ初期値設定レジスタ９の内容はソフトウェア
で２ビツト、１ビツト ｏビットの順に“０１１”と設
定されているとする。第５図はこの第２の実施例による
動作を示すタイミングチャートである。前記ワンチップ
マイクロコンピュータ５より周辺回路７を選択するため
に、前記ワンチップマイクロコンピュータ５は第５図（
ｂ）の時間Ａに周辺回路７が割り当てられたアドレス値
をアドレスバスに出力する。そしてアドレスバスより所
定のアドレス値を受は取ったアドレスデコーダ６は第５
図（Ｃ１の時間Ａにおいてアドレスデコーダ出力端ＤＥ
ＣＯＵＴに″Ｌ″信号を出力する。これにより周辺回路
７の周辺回路有効信号入力端ＣＥに“Ｌ”信号が入力さ
れ、周辺回路７は有効な状態となる。また、上述のアド
レスデコーダ出力端ＤＥＣＯＵＴは３ビフトダウンカウ
ンタ８のカウンタ有効信号入力端ＣＮＴＥＮＢに“Ｌ”
の信号を入力する。
そして、３ビットダウンカウンタ８はカウンタ有効信号
（ＣＮＴＥＮＢ）が１度“Ｌ”になったことを検出する
と、その後のカウンタ有効信号（ＣＮＴＥＮＢ）の信号
レベルによらず、前記ワンチップマイクロコンピュータ
５のクロック出力信号ＣＬＯＣＫＯＵＴをダウンカウン
トする。この時、前記３ビツトダウンカウンタ８のカウ
ンタ出力信号（ＣＮＴＯＵＴ）は“Ｈ′であったのが第
５図（ｄ）の時間Ｂにおいて“Ｌ”となり、時間Ｃで再
び“Ｈとなる。その後、前記ワンチップマイクロコンピ
ュータ５が周辺回路７を選択すべくアドレスバスに出力
していたアドレス値は時間りにおいて、第５図（ｂｌの
ように次の実行アドレス値を出力する。それと同時にア
ドレスデコーダ出力信号（ＤＥＣＯＵＴ）も第５図（Ｃ
１のように“Ｈ”となる。第３図の中央処理装置のクロ
ック信号ＣＰＵＣｌ、Ｋは第５図（ａｌのＣＬＯＣＫ信
号と第５図（ｄ＋のカウンタ出力信号（ＣＮＴＯＩＩＴ
）との論理積であり、第５図（ｅ）のようになる。
（ＣＮＴＥＮＢ）が１度“Ｌ”になったことを検出する
と、その後のカウンタ有効信号（ＣＮＴＥＮＢ）の信号
レベルによらず、前記ワンチップマイクロコンピュータ
５のクロック出力信号ＣＬＯＣＫＯＵＴをダウンカウン
トする。この時、前記３ビツトダウンカウンタ８のカウ
ンタ出力信号（ＣＮＴＯＵＴ）は“Ｈ′であったのが第
５図（ｄ）の時間Ｂにおいて“Ｌ”となり、時間Ｃで再
び“Ｈとなる。その後、前記ワンチップマイクロコンピ
ュータ５が周辺回路７を選択すべくアドレスバスに出力
していたアドレス値は時間りにおいて、第５図（ｂｌの
ように次の実行アドレス値を出力する。それと同時にア
ドレスデコーダ出力信号（ＤＥＣＯＵＴ）も第５図（Ｃ
１のように“Ｈ”となる。第３図の中央処理装置のクロ
ック信号ＣＰＵＣｌ、Ｋは第５図（ａｌのＣＬＯＣＫ信
号と第５図（ｄ＋のカウンタ出力信号（ＣＮＴＯＩＩＴ
）との論理積であり、第５図（ｅ）のようになる。
そこで、アドレスバスのアドレス出力、データバスの入
出力、コントロールバスにおける読み出し、書き込みな
どの制御信号出力を中央処理装置のクロック信号ＣＰＩ
ＩＣＬＫの”Ｌ”の期間に同期させることにより、ワン
チップマイクロコンピュータ５が前記ワンチップマイク
ロコンピュータ５に比べて低速に動作する周辺回路７を
使用できる。さらに３ビツトダウン力ウンタ初期値設定
レジスタ９の内容をソフトウェアで書き込み、変更する
ことにより、周辺回路７の処理速度に応じたワンチップ
マイクロコンピュータ５の待機時間を設定。
出力、コントロールバスにおける読み出し、書き込みな
どの制御信号出力を中央処理装置のクロック信号ＣＰＩ
ＩＣＬＫの”Ｌ”の期間に同期させることにより、ワン
チップマイクロコンピュータ５が前記ワンチップマイク
ロコンピュータ５に比べて低速に動作する周辺回路７を
使用できる。さらに３ビツトダウン力ウンタ初期値設定
レジスタ９の内容をソフトウェアで書き込み、変更する
ことにより、周辺回路７の処理速度に応じたワンチップ
マイクロコンピュータ５の待機時間を設定。
制御できる。
第６図に第３の実施例によるワンチップマイクロコンピ
ュータに内蔵された一部分の回路図を示す。図において
、源クロック信号ＣＬＯＣＫは、ワンチップマイクロコ
ンピュータ５のクロック出力端ＣＬＯＣＫＯＵＴと、バ
スサイクル時間延長回路３である２人力ＡＮＤゲート４
と、ワンチップマイクロコンピュータの待機時間設定制
御回路１に入力され、また、初期値をソフトウェアで設
定可能な３ビツトダウンカウンタ８のカウンタクロック
入力端ＣＮＴＣＬＫに入力される。ワンチップマイクロ
コンピュータ待機入力端ＲＤＹＩＮ／ＷＡＩＴＩＮの信
号はワンチップマイクロコンピュータ待機入力切替スイ
ッチ外１０に入力される。前記ワンチップマイクロコン
ピュータ待機入力切替スイッチ５ＷＩＯの出力端５ＷＯ
ＵＴ Ｏの信号は３ビットダウンカウンタ８のカウンタ
有効信号入力端ＣＮＴＥＮＢに入力されている。
ュータに内蔵された一部分の回路図を示す。図において
、源クロック信号ＣＬＯＣＫは、ワンチップマイクロコ
ンピュータ５のクロック出力端ＣＬＯＣＫＯＵＴと、バ
スサイクル時間延長回路３である２人力ＡＮＤゲート４
と、ワンチップマイクロコンピュータの待機時間設定制
御回路１に入力され、また、初期値をソフトウェアで設
定可能な３ビツトダウンカウンタ８のカウンタクロック
入力端ＣＮＴＣＬＫに入力される。ワンチップマイクロ
コンピュータ待機入力端ＲＤＹＩＮ／ＷＡＩＴＩＮの信
号はワンチップマイクロコンピュータ待機入力切替スイ
ッチ外１０に入力される。前記ワンチップマイクロコン
ピュータ待機入力切替スイッチ５ＷＩＯの出力端５ＷＯ
ＵＴ Ｏの信号は３ビットダウンカウンタ８のカウンタ
有効信号入力端ＣＮＴＥＮＢに入力されている。
そして、３ビツトダウンカウンタ８のカウンタ出７［Ｃ
ＮＴＯＵＴは、ワンチップマイクロコンピュータ待機入
力切替スイッチ舖１０の出力端の５ＷＯＵＴ １と接続
され、２人力ＡＮＤゲート４に入力されている。なお、
前記２人力ＡＮＤゲート４の出力信号は中央処理装置の
クロック信号ＣＰＵＣＬＫとなっている。また、３ビツ
トダウンカウンタ８の初期値およびワンチップマイクロ
コンピュータ待機入力切替スイッチ５ＷＩＯは３ビツト
ダウン力ウンタ初期値設定およびワンチップマイクロコ
ンピュータ待機入力切替スイッチ設定レジスタ１１の内
容をソフトウェアで設定できるようになっている。
ＮＴＯＵＴは、ワンチップマイクロコンピュータ待機入
力切替スイッチ舖１０の出力端の５ＷＯＵＴ １と接続
され、２人力ＡＮＤゲート４に入力されている。なお、
前記２人力ＡＮＤゲート４の出力信号は中央処理装置の
クロック信号ＣＰＵＣＬＫとなっている。また、３ビツ
トダウンカウンタ８の初期値およびワンチップマイクロ
コンピュータ待機入力切替スイッチ５ＷＩＯは３ビツト
ダウン力ウンタ初期値設定およびワンチップマイクロコ
ンピュータ待機入力切替スイッチ設定レジスタ１１の内
容をソフトウェアで設定できるようになっている。
第２図にこの第３の実施例において処理内容に係わらず
一定の処理時間で動作する周辺回路を使用する場合の外
部回路のブロック回を示す。この時、この周辺回路７を
使用するにはワンチップマイクロコンピュータ５をその
クロックの１周期分あるいは整数倍周期（最大８周期）
待機させればよいものとする。図において、ワンチップ
マイクロコンピュータ５よりアドレスバスにアドレス値
が出力されでおり、前記アドレスバスはアドレスデコー
ダ６に入力されている。そして、アドレスデコーダ出力
端ＤＥＣＯＵＴの信号は、周辺回路７の周辺回路有効信
号入力端ＣＥと、ワンチップマイクロコンピュータ待機
入力端ＲＤＹＩＮ／ＷＡＩＴＩＮに入力される。なお、
前記の周辺回路７と前記ワンチップマイクロコンピュー
タ５間にはデータバスが入出力されており、さらに前記
ワンチップマイクロコンピユータ５から前記周辺回路７
にはコントロールバスが接続されている。
一定の処理時間で動作する周辺回路を使用する場合の外
部回路のブロック回を示す。この時、この周辺回路７を
使用するにはワンチップマイクロコンピュータ５をその
クロックの１周期分あるいは整数倍周期（最大８周期）
待機させればよいものとする。図において、ワンチップ
マイクロコンピュータ５よりアドレスバスにアドレス値
が出力されでおり、前記アドレスバスはアドレスデコー
ダ６に入力されている。そして、アドレスデコーダ出力
端ＤＥＣＯＵＴの信号は、周辺回路７の周辺回路有効信
号入力端ＣＥと、ワンチップマイクロコンピュータ待機
入力端ＲＤＹＩＮ／ＷＡＩＴＩＮに入力される。なお、
前記の周辺回路７と前記ワンチップマイクロコンピュー
タ５間にはデータバスが入出力されており、さらに前記
ワンチップマイクロコンピユータ５から前記周辺回路７
にはコントロールバスが接続されている。
次に動作について説明する。今、第６図の３ピントダウ
ン力ウンタ初期値設定およびワンチップマイクロコンピ
ュータ待機入力切替スイッチ設定レジスタ１１の内容は
ソフトウェアで３ピツ！・。
ン力ウンタ初期値設定およびワンチップマイクロコンピ
ュータ待機入力切替スイッチ設定レジスタ１１の内容は
ソフトウェアで３ピツ！・。
２ビツト １ビツト、０ビツトの順に“０１１０”と設
定されているとする。すなわちワンチップマイクロコン
ピュータ待機入力端ＲＤＹ ＩＮ／ＷＡ ＩＴ ＩＮは
３ビツトダウンカウンタ８のカウンタ有効入力端ＣＮＴ
ＥＮＢに接続されており、２人力ＡＮＤゲート４には３
ビツトダウンカウンタ８のカウンタ出力端ＣＮＴＯＵＴ
が入力されている。つまり、主要部分は第２の実施例と
同じ回路構成となる。よってその動作も第２の実施例と
同じであるから説明を省略する。
定されているとする。すなわちワンチップマイクロコン
ピュータ待機入力端ＲＤＹ ＩＮ／ＷＡ ＩＴ ＩＮは
３ビツトダウンカウンタ８のカウンタ有効入力端ＣＮＴ
ＥＮＢに接続されており、２人力ＡＮＤゲート４には３
ビツトダウンカウンタ８のカウンタ出力端ＣＮＴＯＵＴ
が入力されている。つまり、主要部分は第２の実施例と
同じ回路構成となる。よってその動作も第２の実施例と
同じであるから説明を省略する。
つまり、この３ビツトダウン力ウンタ初期値設定および
ワンチップマイクロコンピュータ待機入力切替スイッチ
設定レジスタ１１の内容をソフトウェアで書き込み、変
更することにより、周辺回路７の処理速度に応じたワン
チップマイクロコンピュータ５の待機時間を設定、制御
できる。また、すでに周辺回路７に対して待機時間設定
制御回路１と同様な回路が組込まれている場合、ワンチ
ップマイクロコンピュータ待機入力切替スイッチ５Ｗ１
０を切替えて待機時間設定制御回路１をバイパスしてＲ
ＤＹＩＮ／ＷＡＩＴＩＮの信号がバスサイクル時間延長
回路３に直接供給されるようにソフトウェアで切替えれ
ばよい。
ワンチップマイクロコンピュータ待機入力切替スイッチ
設定レジスタ１１の内容をソフトウェアで書き込み、変
更することにより、周辺回路７の処理速度に応じたワン
チップマイクロコンピュータ５の待機時間を設定、制御
できる。また、すでに周辺回路７に対して待機時間設定
制御回路１と同様な回路が組込まれている場合、ワンチ
ップマイクロコンピュータ待機入力切替スイッチ５Ｗ１
０を切替えて待機時間設定制御回路１をバイパスしてＲ
ＤＹＩＮ／ＷＡＩＴＩＮの信号がバスサイクル時間延長
回路３に直接供給されるようにソフトウェアで切替えれ
ばよい。
第１０図にこの第３の実施例において処理内容によって
その速度が異なる周辺回路７を使用する場合の外部回路
のブロック図を示す。前記ワンチップマイクロコンピュ
ータ５がこの周辺回路７を使用する場合、前記ワンチッ
プマイクロコンピュタ５は周辺回路７がその処理を終え
るまで待機する必要があった。図において、前記ワンチ
ップマイクロコンピュータ５よりアドレスバスにアドレ
ス値が出力され、前記アドレスバスはアドレスデコーダ
６に入力される。そして、アドレスデコーダ出力端ＤＥ
ＣＯＵＴの信号は、周辺回路７の周辺回路有効信号入力
端ＣＥと、待機時間設定制御回路１の有効信号入力端−
ＣＥＮＢに入力される。そして、前記周辺回路７は処理
実行中を知らせる処理実行中信号出力端Ｂ［ｉＳＹから
の処理実行中信号を出力し、その信号は待機時間設定制
御回路１の処理実行中検知信号入力端ＢＵＳＹＩＮに入
力される。待機時間設定制御回路１には同期クロックと
して前記ワンチップマイクロコンピュータ５のクロック
出力端ＣＬＯＣＫＯＵＴからのクロック信号が同期クロ
ック信号入力端ＷＣＣＬＫに入力される。また、待機時
間設定制御回路１の出力端ＷＣＯＵＴの信号は前記ワン
チップマイクロコンピュータ５のワンチップマイクロコ
ンピュータ待機入力端ＲＤＹＩＮ／ＷＡＩＴＩＮに入力
される。なお、前記の周辺回路７と前記ワンチップマイ
クロコンピュータ５間にはデータバスが入出力されてお
り、さらに前記ワンチップマイクロコンピュータ５から
前記周辺回路７にはコントロールバスが接続されている
。
その速度が異なる周辺回路７を使用する場合の外部回路
のブロック図を示す。前記ワンチップマイクロコンピュ
ータ５がこの周辺回路７を使用する場合、前記ワンチッ
プマイクロコンピュタ５は周辺回路７がその処理を終え
るまで待機する必要があった。図において、前記ワンチ
ップマイクロコンピュータ５よりアドレスバスにアドレ
ス値が出力され、前記アドレスバスはアドレスデコーダ
６に入力される。そして、アドレスデコーダ出力端ＤＥ
ＣＯＵＴの信号は、周辺回路７の周辺回路有効信号入力
端ＣＥと、待機時間設定制御回路１の有効信号入力端−
ＣＥＮＢに入力される。そして、前記周辺回路７は処理
実行中を知らせる処理実行中信号出力端Ｂ［ｉＳＹから
の処理実行中信号を出力し、その信号は待機時間設定制
御回路１の処理実行中検知信号入力端ＢＵＳＹＩＮに入
力される。待機時間設定制御回路１には同期クロックと
して前記ワンチップマイクロコンピュータ５のクロック
出力端ＣＬＯＣＫＯＵＴからのクロック信号が同期クロ
ック信号入力端ＷＣＣＬＫに入力される。また、待機時
間設定制御回路１の出力端ＷＣＯＵＴの信号は前記ワン
チップマイクロコンピュータ５のワンチップマイクロコ
ンピュータ待機入力端ＲＤＹＩＮ／ＷＡＩＴＩＮに入力
される。なお、前記の周辺回路７と前記ワンチップマイ
クロコンピュータ５間にはデータバスが入出力されてお
り、さらに前記ワンチップマイクロコンピュータ５から
前記周辺回路７にはコントロールバスが接続されている
。
次に第１Ｏ図に示す回路の動作について説明する。第７
図は第１０図の回路の動作を示すタイミングチャートで
ある。前記ワンチップマイクロコンピュータ５より周辺
回路７を選択するために、前記ワンチップマイクロコン
ピュータ５は第７図（ｂｌの時間Ａに周辺回路７が割り
当てられたアドレス値をアドレスバスに出力する。そし
てアドレスバスより所定のアドレス値を受は取ったアド
レスデコーダ６は第７図ＴＣ）の時間Ａにおいてアドレ
スデコーダ出力端ＤＥＣＯＵＴに“Ｌ”信号を出力する
。
図は第１０図の回路の動作を示すタイミングチャートで
ある。前記ワンチップマイクロコンピュータ５より周辺
回路７を選択するために、前記ワンチップマイクロコン
ピュータ５は第７図（ｂｌの時間Ａに周辺回路７が割り
当てられたアドレス値をアドレスバスに出力する。そし
てアドレスバスより所定のアドレス値を受は取ったアド
レスデコーダ６は第７図ＴＣ）の時間Ａにおいてアドレ
スデコーダ出力端ＤＥＣＯＵＴに“Ｌ”信号を出力する
。
これにより周辺回路７の周辺回路有効信号入力端ＧＥに
“Ｌ”信号が入力され、周辺回路７は有効な状態となる
。また、上述のアドレスデコーダ出力端ＤＥＣＯＵＴは
待機時間設定制御回路１の有効信号入力端ＷＣＨＮＢに
“Ｌ”信号を入力する。そして、周辺回路有効信号入力
端ＧＥに“Ｌ”信号が入力された周辺回路７は第７図（
ｄ）の時間Ｂにおいて処理実行中信号出力端ＢＵＳＹに
“Ｈ”信号を出力する。その時、周辺回路７の処理実行
中信号（ＢＵＳＹ）が“Ｈ”であることを検知した待機
時間設定制御回路１は通常“Ｈ”である待機時間設定制
御回路出力端ＷＣＯＵＴに第７図（ｅ）の時間Ｂのタイ
ミングで“Ｌ”信号を出力する。
“Ｌ”信号が入力され、周辺回路７は有効な状態となる
。また、上述のアドレスデコーダ出力端ＤＥＣＯＵＴは
待機時間設定制御回路１の有効信号入力端ＷＣＨＮＢに
“Ｌ”信号を入力する。そして、周辺回路有効信号入力
端ＧＥに“Ｌ”信号が入力された周辺回路７は第７図（
ｄ）の時間Ｂにおいて処理実行中信号出力端ＢＵＳＹに
“Ｈ”信号を出力する。その時、周辺回路７の処理実行
中信号（ＢＵＳＹ）が“Ｈ”であることを検知した待機
時間設定制御回路１は通常“Ｈ”である待機時間設定制
御回路出力端ＷＣＯＵＴに第７図（ｅ）の時間Ｂのタイ
ミングで“Ｌ”信号を出力する。
その後、周辺回路７の処理が終了し、処理実行中信号（
ＢＵＳＹ）が第７図ｆｄ）の時間Ｅのタイミングで“Ｌ
゛になると、待機時間設定制御回路出力信号（ＷＣＯＵ
Ｔ）は次の源クロック信号ＣＬ ＯＣＫの立ち下がりの
タイミング、すなわち第７図（ｅｌの時間Ｃのタイミン
グで再び“Ｈ”となる。そして、前記ワンチップマイク
ロコンピュータ５が周辺回路７を選択すべくアドレスバ
スに出力していたアドレス値は時間りにおいて第７図（
ｂ）のように次の実行アドレス値を出力する。それと同
時にアドレスデコダ出力信号（ＤＥＣＯＵＴ＞も第７図
（Ｃ１のように”Ｈとなる。その結果、中央処理装置の
クロック信号ＣＰＵＣＬＫは第７図（ａ）のＣＬＯＣＫ
信号と第７図（＋１４１の待機時間設定制御回路出力信
号（ＷＣＯＵＴ）との論理積であるから第７図（ｆ）の
ようになる。つまり、ワンチップマイクロコンピュータ
待機入力端ＲＤＹＩＮ／１１ＡＩＴＩＮの信号が１Ｌ″
である間、そのバスサイクルの時間が延長される。
ＢＵＳＹ）が第７図ｆｄ）の時間Ｅのタイミングで“Ｌ
゛になると、待機時間設定制御回路出力信号（ＷＣＯＵ
Ｔ）は次の源クロック信号ＣＬ ＯＣＫの立ち下がりの
タイミング、すなわち第７図（ｅｌの時間Ｃのタイミン
グで再び“Ｈ”となる。そして、前記ワンチップマイク
ロコンピュータ５が周辺回路７を選択すべくアドレスバ
スに出力していたアドレス値は時間りにおいて第７図（
ｂ）のように次の実行アドレス値を出力する。それと同
時にアドレスデコダ出力信号（ＤＥＣＯＵＴ＞も第７図
（Ｃ１のように”Ｈとなる。その結果、中央処理装置の
クロック信号ＣＰＵＣＬＫは第７図（ａ）のＣＬＯＣＫ
信号と第７図（＋１４１の待機時間設定制御回路出力信
号（ＷＣＯＵＴ）との論理積であるから第７図（ｆ）の
ようになる。つまり、ワンチップマイクロコンピュータ
待機入力端ＲＤＹＩＮ／１１ＡＩＴＩＮの信号が１Ｌ″
である間、そのバスサイクルの時間が延長される。
今、第６図の３ピントダウン力ウンタ初期値設定および
ワンチップマイクロコンピュータ待機入力切替スイッチ
設定レジスタ１１の内容はソフトウェアで３ビツト、２
ビフト９１ビツト、０ピツトノ順ニ“ＸＸＸ １”と設
定されているとする。
ワンチップマイクロコンピュータ待機入力切替スイッチ
設定レジスタ１１の内容はソフトウェアで３ビツト、２
ビフト９１ビツト、０ピツトノ順ニ“ＸＸＸ １”と設
定されているとする。
なお、この“Ｘ″は“０”でも“１”でも構わないこと
を示す。すなわちワンチップマイクロコンピュータ待機
人力＠ＲＤＹｒＮ／阿ＡｒＴＩＮの信号は２人力ＡＮＤ
ゲート４に入力されている。
を示す。すなわちワンチップマイクロコンピュータ待機
人力＠ＲＤＹｒＮ／阿ＡｒＴＩＮの信号は２人力ＡＮＤ
ゲート４に入力されている。
つまり、この第３の実施例では３ビツトダウン力ウンタ
初期値設定およびワンチップマイクロコンピュータ待機
入力切替スイッチ設定レジスタ１１の内容をソフトウェ
アで“ＸＸＸ１″とし、外部回路として待機時間設定制
御回路１を付加することにより、前記ワンチップマイク
ロコンピュータ５は処理内容によって処理速度の異なる
周辺回路を使用できるようになる。
初期値設定およびワンチップマイクロコンピュータ待機
入力切替スイッチ設定レジスタ１１の内容をソフトウェ
アで“ＸＸＸ１″とし、外部回路として待機時間設定制
御回路１を付加することにより、前記ワンチップマイク
ロコンピュータ５は処理内容によって処理速度の異なる
周辺回路を使用できるようになる。
第８図に第４の実施例によるワンチップマイクロコンピ
ュータに内蔵された一部分の回路図を示す。図において
、源クロック信号ＣＬＯＣＫは、バスサイクル時間延長
回路３としての４人力ＡＮＤゲート１４と、待機時間設
定制御回路１２．１３に入力される。待機時間設定制御
回路１２は、初期値が例えばハードウェアで“１”と固
定的に決められている１ビツトダウンカウンタ２を有し
ている。待機時間設定制御回路１３は初期値が３ビツト
ダウン力ウンタ初期設定レジスタ９によってソフトウェ
アでバリアプルに設定可能な３ビツトダウンカウンタ８
を有している。詳しくは源クロック信号ＣＬＯＣＫは、
１ビツトダウンカウンタ２のカウンタクロック入力端Ｃ
ＮＴＣＬＫ １と、３ビツトダウンカウンタ８のカウン
タクロック入力端ＣＮＴＣＬＫ ２と、４人力ＡＮＤゲ
ート１４とに入力される。ワンチップマイクロコンピュ
ータ待機入力端ＲＤＹＩＮＩ／ＷＡＩＴＩＮＩの信号は
、１ビツトダウンカウンタ２の有効信号入力端ＣＮＴＥ
ＮＢ １に入力される。ワンチップマイクロコンピュー
タ待機入力端ＲＤＹＩＮ２ ／ＷＡＩＴＩＮ２の信号は
、３ビツトダウンカウンタ８の有効信号入力端ＣＮＴＥ
ＮＢ ２に入力される。ワンチップマイクロコンピュー
タ待機入力端ＲＤＹＩＮ３ ／諭ｌＴｌＮ３の信号は、
４人力ＡＮＤゲート１４に入力される。また、３ビツト
ダウンカウンタ８の初期値は図の３ピントダウン力ウン
タ初期値設定レジスタ９の内容をソフトウェアで設定す
ることにより変更できるようになっている。なお、前記
４人力ＡＮＤゲート１４の出方信号は中央処理装置のク
ロック信号ＣＰＵＣＬＫとなっている。このように３ビ
ツトダウン力ウンタ初期値設定レジスタ９と待機時間設
定制御回路１２．１３などの構成を入力端ＲＤＹＩＮＩ
／ ＷＡＩＴＩＮＩ、 ＲＤＹＩＮ２／ＷＡＩＴＩＮ２
． ＲＤＹＩＮ３／ＷＡＩＴＩＮ３を含み、３人力を処
理可能とすることにより、いかなる構成の周辺回路にも
対応できる。
ュータに内蔵された一部分の回路図を示す。図において
、源クロック信号ＣＬＯＣＫは、バスサイクル時間延長
回路３としての４人力ＡＮＤゲート１４と、待機時間設
定制御回路１２．１３に入力される。待機時間設定制御
回路１２は、初期値が例えばハードウェアで“１”と固
定的に決められている１ビツトダウンカウンタ２を有し
ている。待機時間設定制御回路１３は初期値が３ビツト
ダウン力ウンタ初期設定レジスタ９によってソフトウェ
アでバリアプルに設定可能な３ビツトダウンカウンタ８
を有している。詳しくは源クロック信号ＣＬＯＣＫは、
１ビツトダウンカウンタ２のカウンタクロック入力端Ｃ
ＮＴＣＬＫ １と、３ビツトダウンカウンタ８のカウン
タクロック入力端ＣＮＴＣＬＫ ２と、４人力ＡＮＤゲ
ート１４とに入力される。ワンチップマイクロコンピュ
ータ待機入力端ＲＤＹＩＮＩ／ＷＡＩＴＩＮＩの信号は
、１ビツトダウンカウンタ２の有効信号入力端ＣＮＴＥ
ＮＢ １に入力される。ワンチップマイクロコンピュー
タ待機入力端ＲＤＹＩＮ２ ／ＷＡＩＴＩＮ２の信号は
、３ビツトダウンカウンタ８の有効信号入力端ＣＮＴＥ
ＮＢ ２に入力される。ワンチップマイクロコンピュー
タ待機入力端ＲＤＹＩＮ３ ／諭ｌＴｌＮ３の信号は、
４人力ＡＮＤゲート１４に入力される。また、３ビツト
ダウンカウンタ８の初期値は図の３ピントダウン力ウン
タ初期値設定レジスタ９の内容をソフトウェアで設定す
ることにより変更できるようになっている。なお、前記
４人力ＡＮＤゲート１４の出方信号は中央処理装置のク
ロック信号ＣＰＵＣＬＫとなっている。このように３ビ
ツトダウン力ウンタ初期値設定レジスタ９と待機時間設
定制御回路１２．１３などの構成を入力端ＲＤＹＩＮＩ
／ ＷＡＩＴＩＮＩ、 ＲＤＹＩＮ２／ＷＡＩＴＩＮ２
． ＲＤＹＩＮ３／ＷＡＩＴＩＮ３を含み、３人力を処
理可能とすることにより、いかなる構成の周辺回路にも
対応できる。
例えば第９図に示すように３種の周辺回路１８゜１９．
２０に対応することができる。第９図において、周辺回
路１８と周辺回路１９はその処理内容に係わらず一定の
処理時間で動作するものであり、周辺回路２０は処理内
容によってその処理時間が異なるものである。ワンチッ
プマイクロコンピュータ５から出力されたアドレスバス
は、アドレスデコーダ１５．アドレスデコーダ１６．ア
ドレスデコーダ１７に入力されている。それらのアドレ
スデコーダ出力端ＤＥＣＯＵＴ １ 、 ＤＥＣＯＵＴ
２ 、 ＤＥＣＯＵＴ３の各信号はそれぞれ周辺回路
１８の周辺回路有効信号入力端ＣＥＩ、周辺回路１９の
周辺回路有効信号入力端ＣＥ２．周辺回周辺回路２逸０
号はそれぞれマイクロコンピュータ待機入力端ＲＤＹＩ
ＮＩ／噛ＩＴＩＮＩ，マイクロコンピュータ待機入力端
ＲＤＹＩＮ２／ＷＡＩＴＩＮ２に入力される。なお、ア
ドレスデコーダ出力端ＤＩＥＣＯＵＴ ３の信号は、待
機時間設定制御回路１の有効信号入力端ＷＣＥＮＢにも
入力される。待機時間設定制御回路１には周辺回路２０
の処理実行中信号（ＢＵＳＹ）が入力され、同期クロッ
ク信号（ＷＣＣＬＫ）がワンチップマイクロコンピュー
タ５のクロック出力端ＣＬＯＣＫＯ［ＩＴより入力され
る。
２０に対応することができる。第９図において、周辺回
路１８と周辺回路１９はその処理内容に係わらず一定の
処理時間で動作するものであり、周辺回路２０は処理内
容によってその処理時間が異なるものである。ワンチッ
プマイクロコンピュータ５から出力されたアドレスバス
は、アドレスデコーダ１５．アドレスデコーダ１６．ア
ドレスデコーダ１７に入力されている。それらのアドレ
スデコーダ出力端ＤＥＣＯＵＴ １ 、 ＤＥＣＯＵＴ
２ 、 ＤＥＣＯＵＴ３の各信号はそれぞれ周辺回路
１８の周辺回路有効信号入力端ＣＥＩ、周辺回路１９の
周辺回路有効信号入力端ＣＥ２．周辺回周辺回路２逸０
号はそれぞれマイクロコンピュータ待機入力端ＲＤＹＩ
ＮＩ／噛ＩＴＩＮＩ，マイクロコンピュータ待機入力端
ＲＤＹＩＮ２／ＷＡＩＴＩＮ２に入力される。なお、ア
ドレスデコーダ出力端ＤＩＥＣＯＵＴ ３の信号は、待
機時間設定制御回路１の有効信号入力端ＷＣＥＮＢにも
入力される。待機時間設定制御回路１には周辺回路２０
の処理実行中信号（ＢＵＳＹ）が入力され、同期クロッ
ク信号（ＷＣＣＬＫ）がワンチップマイクロコンピュー
タ５のクロック出力端ＣＬＯＣＫＯ［ＩＴより入力され
る。
待機時間設定制御回路１の出力信号（ＷＣＯＵＴ）はマ
イクロコンピュータ待機入力端ＲＤＹｒＮ３／ＷＡＩＴ
ＩＮ３に入力される。前記の周辺回路１８１周辺回路１
９。
イクロコンピュータ待機入力端ＲＤＹｒＮ３／ＷＡＩＴ
ＩＮ３に入力される。前記の周辺回路１８１周辺回路１
９。
周辺回路２０と前記ワンチップマイクロコンピュタ５間
にはデータバスが入出力されており、さらに前記ワンチ
ップマイクロコンピュータ５から前記周辺回路１８１周
辺回路１９５周辺回路２０にはコントロールバスが接続
されている。
にはデータバスが入出力されており、さらに前記ワンチ
ップマイクロコンピュータ５から前記周辺回路１８１周
辺回路１９５周辺回路２０にはコントロールバスが接続
されている。
次に動作について説明する。ワンチップマイクロコンピ
ュータ５がアドレスバスに周辺回路１８が割り当てられ
ているアドレス値を出力すると、アドレスデコーダ１５
のみが“Ｌ”信号を出力する。そして、周辺回路１８の
有効信号入力端ＣＥＩの信号とワンチップマイクロコン
ピュータ待機入力端ＲＤＹＩＮＩ／ＷＡＩＴＩＮＩの信
号は“Ｌ”となる。そして、エビットダウンカウンタ２
が有効となる。この時、有効な状態にある回路構成は第
１の実施例とまったく同じであり、そのタイミングチャ
ートは第４図のようになり、動作もまったく同じである
。よって詳細な説明は省略する。
ュータ５がアドレスバスに周辺回路１８が割り当てられ
ているアドレス値を出力すると、アドレスデコーダ１５
のみが“Ｌ”信号を出力する。そして、周辺回路１８の
有効信号入力端ＣＥＩの信号とワンチップマイクロコン
ピュータ待機入力端ＲＤＹＩＮＩ／ＷＡＩＴＩＮＩの信
号は“Ｌ”となる。そして、エビットダウンカウンタ２
が有効となる。この時、有効な状態にある回路構成は第
１の実施例とまったく同じであり、そのタイミングチャ
ートは第４図のようになり、動作もまったく同じである
。よって詳細な説明は省略する。
次にワンチップマイクロコンピュータ５がアドレスバス
に周辺回路１９が割り当てられているアドレス値を出力
すると、アドレスデコーダ１６のみが“Ｌ”信号を出力
する。そして、周辺回路１９の有効信号入力端ＣＥ２の
信号とワンチップマイクロコンピュータ待機入力端ＲＤ
ＹＩＮ２／ＷＡＩＴＩＮ２の信号は“Ｌ”となる。そし
て、３ビツトダウンカウンタ８が有効となる。この時、
有効な状態にある回路構成は第２の実施例とまったく同
じである。
に周辺回路１９が割り当てられているアドレス値を出力
すると、アドレスデコーダ１６のみが“Ｌ”信号を出力
する。そして、周辺回路１９の有効信号入力端ＣＥ２の
信号とワンチップマイクロコンピュータ待機入力端ＲＤ
ＹＩＮ２／ＷＡＩＴＩＮ２の信号は“Ｌ”となる。そし
て、３ビツトダウンカウンタ８が有効となる。この時、
有効な状態にある回路構成は第２の実施例とまったく同
じである。
今、第３図の３ビツトダウン力ウンタ初期値設定レジス
タ９の内容がソフトウェアで２ビツト １ビツト、０ビ
ツトの順に“ＯＩＬ”と設定されているとすると、その
タイミングチャートは第５図のようになり、動作もまっ
たく同じである。よって詳細な説明は省略する。最後に
ワンチップマイクロコンピュータ５がアドレスバスに周
辺回路２０が割り当てられているアドレス値を出力する
と、アドレスデコーダ１７のみが“Ｌ”信号を出力する
。そして、周辺回路２０の有効信号入力端ＣＥ３の信号
と待機時間設定制御回路１の有効信号入力端ＷＣＥＮＢ
の信号はＬ”となる。この時、有効な状態にある回路構
成は第１０図の構成とまったく同じである。そのタイミ
ングチャートは第７図のようになり、動作もまったく同
じである。よヮて詳細な説明は省略する。
タ９の内容がソフトウェアで２ビツト １ビツト、０ビ
ツトの順に“ＯＩＬ”と設定されているとすると、その
タイミングチャートは第５図のようになり、動作もまっ
たく同じである。よって詳細な説明は省略する。最後に
ワンチップマイクロコンピュータ５がアドレスバスに周
辺回路２０が割り当てられているアドレス値を出力する
と、アドレスデコーダ１７のみが“Ｌ”信号を出力する
。そして、周辺回路２０の有効信号入力端ＣＥ３の信号
と待機時間設定制御回路１の有効信号入力端ＷＣＥＮＢ
の信号はＬ”となる。この時、有効な状態にある回路構
成は第１０図の構成とまったく同じである。そのタイミ
ングチャートは第７図のようになり、動作もまったく同
じである。よヮて詳細な説明は省略する。
つまり、第４の実施例では周辺回路１８９周辺回路１９
のようにその処理内容に係わらず一定の処理時間で動作
する周辺回路、周辺回路２ｏのように処理内容によって
その処理時間が異なるＪＨ２２回路をワンチップマイク
ロコンピュータがそれぞれ少なくとも１つ以上使用する
ような場合も、できる限り少ない外部付加回路により、
基板の実装面積を小さくでき、個々の周辺回路に応じた
ワンチップマイクロコンピュータ待機時間を最小にでき
る。
のようにその処理内容に係わらず一定の処理時間で動作
する周辺回路、周辺回路２ｏのように処理内容によって
その処理時間が異なるＪＨ２２回路をワンチップマイク
ロコンピュータがそれぞれ少なくとも１つ以上使用する
ような場合も、できる限り少ない外部付加回路により、
基板の実装面積を小さくでき、個々の周辺回路に応じた
ワンチップマイクロコンピュータ待機時間を最小にでき
る。
第１，第２の実施例によれば、中央処理装置と、ワンチ
ップマイクロコンピュータの待機要求信号の外部入力で
あるワンチップマイクロコンピュータ待機入力端と、源
クロック信号の入力端である源クロック入力端と、外部
にアドレス値を出力するアドレス出力端と、外部とデー
タの受渡しをするデータ入出力端と、外部にコントロー
ル信号を出力するコントロール出力端とを備えるワンチ
ップマイクロコンピュータにおいて、前記ワンチップマ
イ、クロコンピユータ待機入力端の信号を入力し、中央
処理装置のあるバスサイクルの１周期内のあるタイミン
グで前記入力端に印加された所定の信号レベルを検出し
た場合、ハードウェアあるいはソフトウェアであらかじ
め設定された所定の待機時間まで前記バスサイクルを延
長する制御信号を出力する待機時間設定制御回路と、前
記待機時間設定制御回路の出力信号と源クロック入力信
号とを入力し、出力信号を中央処理装置のクロック信号
とし、中央処理装置のバスサイクルの１周期の時間を延
長する機能を持つバスサイクル時間延長回路とを内蔵し
て構成することにより、ワンチップマイクロコンピュー
タの待機時間設定制御回路等の外部回路を減らすことが
できる。その結果、基板上の実装面積を小さくできる。
ップマイクロコンピュータの待機要求信号の外部入力で
あるワンチップマイクロコンピュータ待機入力端と、源
クロック信号の入力端である源クロック入力端と、外部
にアドレス値を出力するアドレス出力端と、外部とデー
タの受渡しをするデータ入出力端と、外部にコントロー
ル信号を出力するコントロール出力端とを備えるワンチ
ップマイクロコンピュータにおいて、前記ワンチップマ
イ、クロコンピユータ待機入力端の信号を入力し、中央
処理装置のあるバスサイクルの１周期内のあるタイミン
グで前記入力端に印加された所定の信号レベルを検出し
た場合、ハードウェアあるいはソフトウェアであらかじ
め設定された所定の待機時間まで前記バスサイクルを延
長する制御信号を出力する待機時間設定制御回路と、前
記待機時間設定制御回路の出力信号と源クロック入力信
号とを入力し、出力信号を中央処理装置のクロック信号
とし、中央処理装置のバスサイクルの１周期の時間を延
長する機能を持つバスサイクル時間延長回路とを内蔵し
て構成することにより、ワンチップマイクロコンピュー
タの待機時間設定制御回路等の外部回路を減らすことが
できる。その結果、基板上の実装面積を小さくできる。
第３の実施例によれば、中央処理装置と、ワンチップマ
イクロコンピュータの待機要求信号の外部入力であるワ
ンチップマイクロコンピュータ待機入力端と、源クロッ
ク信号を入力する源クロック入力端と、源クロック信号
をワンチップマイクロコンピュータの外部に出力する源
クロック出力端と、外部にアドレス値を出力するアドレ
ス出力端と、外部とデータの受渡しをするデータ入出力
端と、外部にコントロール信号を出力するコントロール
出力端とを備えるワンチップマイクロコンピュータにお
いて、ワンチップマイクロコンピュータ待機入力端の信
号を入力信号とし、２つの出力系統へ出力信号を切り替
えるワンチップマイクロコンピュータ待機入力切替手段
（待機入力切替スイッチ）と、前記ワンチップマイクロ
コンピュータ待機入力切替手段の一方の出力信号を入力
し、中央処理装置のあるバスサイクルの１周期内のある
タイミングで入力端に印加された所定の信号レベルを検
出した場合、ハードウェアあるいはソフトウェアであら
かじめ設定された所定の待機時間まで前記バスサイクル
を延長する制御信号を出力する待機時間設定制御回路と
、前記待機時間設定制御回路の出力信号と前記ワンチッ
プマイクロコンピュータ待機入力切替手段のもう一方の
出力信号が結合された信号と源クロック信号を入力し、
出力信号を中央処理装置のクロック信号とし、中央処理
装置のバスサイクルの１周期の時間を延長する機能を持
つバスサイクル時間延長回路と、前記待機時間設定制御
回路の待機時間をソフトウェアで設定する場合にはワン
チップマイクロコンピュータ待機時間設定手段（設定レ
ジスタ）とを内蔵して構成することにより、ワンチップ
マイクロコンピュータが処理内容によって処理時間の異
なる周辺回路、処理内容によって処理時間の異ならない
周辺回路のどちらか１つの周辺回路を使用する場合、で
きる限り少ない外部付加回路で済み、実装面積を小さく
できる。また４、最小限のワンチップマイクロコンピュ
ータ待機時間で周辺回路を使用できるという効果がある
。即ち、この第３の実施例によれば、ワンチップマイク
ロコンピュータが処理内容によって処理時間の異なる周
辺回路、処理内容によって処理時間の異ならない周辺回
路のどちらか１つの周辺回路を使用する場合、ワンチッ
プマイクロコンピュータ待機入力切替手段でその出力を
切り替えることによって、その使用する周辺回路に適し
た待機時間設定制御回路を選択して使用できる。その結
果、できる限り少ない外部回路で済み、実装面積を小さ
くできる。また、最短のワンチップマイクロコンピュー
タ待機時間で周辺回路を使用できる。
イクロコンピュータの待機要求信号の外部入力であるワ
ンチップマイクロコンピュータ待機入力端と、源クロッ
ク信号を入力する源クロック入力端と、源クロック信号
をワンチップマイクロコンピュータの外部に出力する源
クロック出力端と、外部にアドレス値を出力するアドレ
ス出力端と、外部とデータの受渡しをするデータ入出力
端と、外部にコントロール信号を出力するコントロール
出力端とを備えるワンチップマイクロコンピュータにお
いて、ワンチップマイクロコンピュータ待機入力端の信
号を入力信号とし、２つの出力系統へ出力信号を切り替
えるワンチップマイクロコンピュータ待機入力切替手段
（待機入力切替スイッチ）と、前記ワンチップマイクロ
コンピュータ待機入力切替手段の一方の出力信号を入力
し、中央処理装置のあるバスサイクルの１周期内のある
タイミングで入力端に印加された所定の信号レベルを検
出した場合、ハードウェアあるいはソフトウェアであら
かじめ設定された所定の待機時間まで前記バスサイクル
を延長する制御信号を出力する待機時間設定制御回路と
、前記待機時間設定制御回路の出力信号と前記ワンチッ
プマイクロコンピュータ待機入力切替手段のもう一方の
出力信号が結合された信号と源クロック信号を入力し、
出力信号を中央処理装置のクロック信号とし、中央処理
装置のバスサイクルの１周期の時間を延長する機能を持
つバスサイクル時間延長回路と、前記待機時間設定制御
回路の待機時間をソフトウェアで設定する場合にはワン
チップマイクロコンピュータ待機時間設定手段（設定レ
ジスタ）とを内蔵して構成することにより、ワンチップ
マイクロコンピュータが処理内容によって処理時間の異
なる周辺回路、処理内容によって処理時間の異ならない
周辺回路のどちらか１つの周辺回路を使用する場合、で
きる限り少ない外部付加回路で済み、実装面積を小さく
できる。また４、最小限のワンチップマイクロコンピュ
ータ待機時間で周辺回路を使用できるという効果がある
。即ち、この第３の実施例によれば、ワンチップマイク
ロコンピュータが処理内容によって処理時間の異なる周
辺回路、処理内容によって処理時間の異ならない周辺回
路のどちらか１つの周辺回路を使用する場合、ワンチッ
プマイクロコンピュータ待機入力切替手段でその出力を
切り替えることによって、その使用する周辺回路に適し
た待機時間設定制御回路を選択して使用できる。その結
果、できる限り少ない外部回路で済み、実装面積を小さ
くできる。また、最短のワンチップマイクロコンピュー
タ待機時間で周辺回路を使用できる。
第４の実施例によれば、中央処理装置と、ワンチップマ
イクロコンピュータの待機要求信号の外部入力であるワ
ンチップマイクロコンピュータ待機入力端を複数本と、
源クロック信号の入力端である源クロック入力端と、源
クロック信号をワンチップマイクロコンピュータの外部
に出力する源クロック出力端と、外部にアドレス値を出
力するアドレス出力端と、外部とデータの受渡しをする
データ入出力端と、外部にコントロール信号を出力する
コントロール出力端とを備えるワンチップマイクロコン
ピュータにおいて、前記ワンチップマイクロコンピュー
タ待機入力端の信号の内１本を人力し、中央処理装置の
あるバスサイクルの１周期内のあるタイミングで前記入
力端に印加された所定の信号レベルを検出した場合、ハ
ードウェアあるいはソフトウェアであらかじめ設定され
た所定の待機時間まで前記バスサイクルを延長する制御
信号を出力する待機時間設定制御回路を少なくとも１組
と、前記ワンチップマイクロコンピュータ待機入力端の
信号の内の１本と前記待機時間設定制御回路のすべての
出力信号と源クロック信号を入力し、中央処理装置のバ
スサイクルの１周期の時間を延長する機能を持つバスサ
イクル時間延長回路とを内蔵して構成することにより、
ワンチップマイクロコンピュータが処理内容によって処
理時間の異なる周辺回路、処理内容によって処理時間の
異ならない周辺回路を複数混在して使用する場合にも、
できる限り少ない外部回路で済み、各周辺回路に適した
ワンチップマイクロコンピュタ待機入力端の信号ならび
に待機時間設定制御回路を使用することができ、したが
って実装面積を小さくすることができる。また、待機時
間設定制御回路をワンチップマイクロコンピュータに内
蔵することにより、入力端ＲＤＹ ＩＮ／ＷＡ ＩＴ
Ｉ Ｎに一度“Ｌ”信号が入力されれば、その後、待機
時間設定制御回路を構成するカウンタ（遅延回路）がオ
ーバーフロー（待機終了）するタイミングまで上記信号
の値を検知する必要はな（（シたがってその信号は“Ｌ
”である必要はなく）、ワンチップマイクロコンピュー
タ内の上記カウンタによってＣＰＵ待機時間が制御でき
る。このことはチップ外の信号の変化が少ないことを意
味し、ノイズ発生の可能性が少なくなる。
イクロコンピュータの待機要求信号の外部入力であるワ
ンチップマイクロコンピュータ待機入力端を複数本と、
源クロック信号の入力端である源クロック入力端と、源
クロック信号をワンチップマイクロコンピュータの外部
に出力する源クロック出力端と、外部にアドレス値を出
力するアドレス出力端と、外部とデータの受渡しをする
データ入出力端と、外部にコントロール信号を出力する
コントロール出力端とを備えるワンチップマイクロコン
ピュータにおいて、前記ワンチップマイクロコンピュー
タ待機入力端の信号の内１本を人力し、中央処理装置の
あるバスサイクルの１周期内のあるタイミングで前記入
力端に印加された所定の信号レベルを検出した場合、ハ
ードウェアあるいはソフトウェアであらかじめ設定され
た所定の待機時間まで前記バスサイクルを延長する制御
信号を出力する待機時間設定制御回路を少なくとも１組
と、前記ワンチップマイクロコンピュータ待機入力端の
信号の内の１本と前記待機時間設定制御回路のすべての
出力信号と源クロック信号を入力し、中央処理装置のバ
スサイクルの１周期の時間を延長する機能を持つバスサ
イクル時間延長回路とを内蔵して構成することにより、
ワンチップマイクロコンピュータが処理内容によって処
理時間の異なる周辺回路、処理内容によって処理時間の
異ならない周辺回路を複数混在して使用する場合にも、
できる限り少ない外部回路で済み、各周辺回路に適した
ワンチップマイクロコンピュタ待機入力端の信号ならび
に待機時間設定制御回路を使用することができ、したが
って実装面積を小さくすることができる。また、待機時
間設定制御回路をワンチップマイクロコンピュータに内
蔵することにより、入力端ＲＤＹ ＩＮ／ＷＡ ＩＴ
Ｉ Ｎに一度“Ｌ”信号が入力されれば、その後、待機
時間設定制御回路を構成するカウンタ（遅延回路）がオ
ーバーフロー（待機終了）するタイミングまで上記信号
の値を検知する必要はな（（シたがってその信号は“Ｌ
”である必要はなく）、ワンチップマイクロコンピュー
タ内の上記カウンタによってＣＰＵ待機時間が制御でき
る。このことはチップ外の信号の変化が少ないことを意
味し、ノイズ発生の可能性が少なくなる。
以上のように本発明によれば、待機要求信号に基づいて
所定時間だけコントロール信号を出力する待機時間設定
制御回路と、この待機時間設定制御回路のコントロール
信号に基づきゲートを閉じてワンチップマイクロコンピ
ュータの源クロック信号の通過を阻止するバスサイクル
時間延長回路とを備え、待機時間設定制御回路とバスサ
イクル時間延長回路とを内蔵して構成したので、処理内
容によって処理時間の異なる周辺回路、処理内容によっ
て処理時間の異ならない周辺回路を複数個混在して使用
する場合にも、できる限り少ない外部回路で済み、実装
面積を小さくできるとともに、ノイズ対策上も有効とな
る。
所定時間だけコントロール信号を出力する待機時間設定
制御回路と、この待機時間設定制御回路のコントロール
信号に基づきゲートを閉じてワンチップマイクロコンピ
ュータの源クロック信号の通過を阻止するバスサイクル
時間延長回路とを備え、待機時間設定制御回路とバスサ
イクル時間延長回路とを内蔵して構成したので、処理内
容によって処理時間の異なる周辺回路、処理内容によっ
て処理時間の異ならない周辺回路を複数個混在して使用
する場合にも、できる限り少ない外部回路で済み、実装
面積を小さくできるとともに、ノイズ対策上も有効とな
る。
第１図はこの発明の第１の実施例によるワンチップマイ
クロコンピュータに内蔵された一部分の回路図、第２図
は第１の実施例、第２の実施例。 第３の実施例および第４の実施例における外部回路のブ
ロック図、第３図は第２の実施例によるワンチップマイ
クロコンピュータに内蔵された一部分の回路図、第４図
は第１の実施例および第４の実施例の動作を示すタイミ
ングチャート、第５図は第２の実施例、第３の実施例お
よび第４の実施例の動作を示すタイミングチャート、第
６図は第３の実施例によるワンチップマイクロコンピュ
ータに内蔵された一部分の回路図、第７図は第３の実施
例および第４の実施例の動作を示すタイミングチャート
、第８図は第４の実施例によるワンチップマイクロコン
ピュータに内蔵された一部分の回路図、第９図は第４の
実施例における外部回路のブロック図、第１０図は第３
の実施例における外部回路のブロック図である。 図において、１は待機時間設定制御回路、２は１ビツト
ダウンカウンタ、３はバスサイクル時間延長回路路、４
は２人力ＡＮＤゲー１〜．５はワンチップマイクロコン
ピュータ、６はアドレスデコーダ、７は周辺回路、８は
３ビツトダウンカウンタ、９は３ビツトダウン力ウンタ
初期値設定レジスタ、１０はワンチップマイクロコンピ
ュータ待機入力切替スイッチ、１１は３ビツトダウン力
ウンタ初期値設定およびワンチップマイクロコンピュー
タ待機入力切替スイッチ設定レジスタ、１２は待機時間
設定制御回路、１３は待機時間設定制御回路、１４は４
人力ＡＮＤゲート、１５はアドレスデコーダ、１６はア
ドレスデコーダ、１７はアドレスデコーダ、１８は周辺
回路、１９は周辺回路、２０は周辺回路である。 なお、各図中において同一符号は同一または相当部分を
示す。
クロコンピュータに内蔵された一部分の回路図、第２図
は第１の実施例、第２の実施例。 第３の実施例および第４の実施例における外部回路のブ
ロック図、第３図は第２の実施例によるワンチップマイ
クロコンピュータに内蔵された一部分の回路図、第４図
は第１の実施例および第４の実施例の動作を示すタイミ
ングチャート、第５図は第２の実施例、第３の実施例お
よび第４の実施例の動作を示すタイミングチャート、第
６図は第３の実施例によるワンチップマイクロコンピュ
ータに内蔵された一部分の回路図、第７図は第３の実施
例および第４の実施例の動作を示すタイミングチャート
、第８図は第４の実施例によるワンチップマイクロコン
ピュータに内蔵された一部分の回路図、第９図は第４の
実施例における外部回路のブロック図、第１０図は第３
の実施例における外部回路のブロック図である。 図において、１は待機時間設定制御回路、２は１ビツト
ダウンカウンタ、３はバスサイクル時間延長回路路、４
は２人力ＡＮＤゲー１〜．５はワンチップマイクロコン
ピュータ、６はアドレスデコーダ、７は周辺回路、８は
３ビツトダウンカウンタ、９は３ビツトダウン力ウンタ
初期値設定レジスタ、１０はワンチップマイクロコンピ
ュータ待機入力切替スイッチ、１１は３ビツトダウン力
ウンタ初期値設定およびワンチップマイクロコンピュー
タ待機入力切替スイッチ設定レジスタ、１２は待機時間
設定制御回路、１３は待機時間設定制御回路、１４は４
人力ＡＮＤゲート、１５はアドレスデコーダ、１６はア
ドレスデコーダ、１７はアドレスデコーダ、１８は周辺
回路、１９は周辺回路、２０は周辺回路である。 なお、各図中において同一符号は同一または相当部分を
示す。
Claims (1)
- 周辺回路にアドレス信号及びコントロール信号を出力
しかつデータを入出力するとともに、上記周辺回路側よ
り待機要求信号が入力されるワンチップマイクロコンピ
ュータにおいて、上記待機要求信号に基づいて所定時間
だけコントロール信号を出力する待機時間設定制御回路
と、この待機時間設定制御回路のコントロール信号に基
づきゲートを閉じてワンチップマイクロコンピュータの
源クロック信号の通過を阻止するバスサイクル時間延長
回路とを備え、上記待機時間設定制御回路とバスサイク
ル時間延長回路とを内蔵して構成したことを特徴とする
ワンチップマイクロコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249620A JPH03111960A (ja) | 1989-09-26 | 1989-09-26 | ワンチップマイクロコンピュータ |
| US08/357,564 US5530906A (en) | 1989-09-26 | 1994-12-16 | Control circuit responses to a wait request from an address decoder for controlling clock signal supply to a CPU to operate with slow peripheral |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249620A JPH03111960A (ja) | 1989-09-26 | 1989-09-26 | ワンチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03111960A true JPH03111960A (ja) | 1991-05-13 |
Family
ID=17195738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1249620A Pending JPH03111960A (ja) | 1989-09-26 | 1989-09-26 | ワンチップマイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5530906A (ja) |
| JP (1) | JPH03111960A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7243816B2 (en) | 2003-02-13 | 2007-07-17 | Dart Industries Inc. | Container with one-piece seal and lid spring |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59209600D1 (de) * | 1992-03-27 | 1999-02-04 | Siemens Ag | Integrierter Mikroprozessor |
| US5960180A (en) * | 1994-09-07 | 1999-09-28 | Adaptec, Inc. | Host adapter integrated circuit having autoaccess pause |
| US5854944A (en) * | 1996-05-09 | 1998-12-29 | Motorola, Inc. | Method and apparatus for determining wait states on a per cycle basis in a data processing system |
| US5812878A (en) * | 1996-05-10 | 1998-09-22 | Apple Computer, Inc. | System for DMA transfer wherein controller waits before execution of next instruction until a counter counts down from a value loaded by said controller |
| FR2773625B1 (fr) | 1998-01-13 | 2003-01-03 | Sgs Thomson Microelectronics | Microcontroleur a vitesse de fonctionnement amelioree |
| US6321342B1 (en) | 1999-03-23 | 2001-11-20 | Lsi Logic Corporation | Method and apparatus for interfacing circuits that operate based upon different clock signals |
| JP2001265714A (ja) * | 2000-01-13 | 2001-09-28 | Sony Computer Entertainment Inc | インターフェイス装置及びそれを備えた情報処理システム |
| WO2015173853A1 (ja) * | 2014-05-12 | 2015-11-19 | 株式会社日立製作所 | 情報処理装置、その処理方法、及び入出力装置 |
| US20190129464A1 (en) * | 2017-11-01 | 2019-05-02 | Qualcomm Incorporated | I3c clock generator |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5719828A (en) * | 1980-07-07 | 1982-02-02 | Nec Corp | Data processing equipment |
| JPS6045828A (ja) * | 1983-08-24 | 1985-03-12 | Hitachi Ltd | シングルチツプマイコン |
| JPS6366659A (ja) * | 1986-09-08 | 1988-03-25 | Nec Corp | マイクロコンピユ−タ |
| JPS63311553A (ja) * | 1987-06-15 | 1988-12-20 | Mitsubishi Electric Corp | 同期制御方式のマイクロプロセツサ周辺回路 |
| JPS63311554A (ja) * | 1987-06-15 | 1988-12-20 | Mitsubishi Electric Corp | 同期制御方式のマイクロプロセツサ周辺回路 |
| JPH01112335A (ja) * | 1987-10-27 | 1989-05-01 | Canon Inc | 電子機器 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4104629A (en) * | 1976-08-13 | 1978-08-01 | Sperry Rand Corporation | Marine radar interrogator-transponder target detection, identification, and range measurement system |
| US4797808A (en) * | 1981-06-22 | 1989-01-10 | Texas Instruments Incorporated | Microcomputer with self-test of macrocode |
| US4558409A (en) * | 1981-09-23 | 1985-12-10 | Honeywell Information Systems Inc. | Digital apparatus for synchronizing a stream of data bits to an internal clock |
| US4507732A (en) * | 1981-10-05 | 1985-03-26 | Burroughs Corporation | I/O subsystem using slow devices |
| US4545030A (en) * | 1982-09-28 | 1985-10-01 | The John Hopkins University | Synchronous clock stopper for microprocessor |
| JPS59200327A (ja) * | 1983-04-26 | 1984-11-13 | Nec Corp | 周辺装置の制御方式 |
| JPS6083166A (ja) * | 1983-10-14 | 1985-05-11 | Hitachi Ltd | 半導体集積回路装置 |
| US4819164A (en) * | 1983-12-12 | 1989-04-04 | Texas Instruments Incorporated | Variable frequency microprocessor clock generator |
| US4631702A (en) * | 1984-02-28 | 1986-12-23 | Canadian Patents and Deveopment Limited--Societe Canadienne des Brevets et d'Exploitation Limitee | Computer speed control |
| JPS61156338A (ja) * | 1984-12-27 | 1986-07-16 | Toshiba Corp | マルチプロセツサシステム |
| JPS61237150A (ja) * | 1985-04-15 | 1986-10-22 | Hitachi Ltd | 入出力演算のデータ処理方式 |
| JPS6222128A (ja) * | 1985-07-22 | 1987-01-30 | Sharp Corp | デ−タ処理装置 |
| JP2569514B2 (ja) * | 1986-12-12 | 1997-01-08 | 株式会社日立製作所 | 情報処理装置 |
| JPS63163912A (ja) * | 1986-12-26 | 1988-07-07 | Toshiba Corp | マイクロコンピユ−タシステム |
| US5097437A (en) * | 1988-07-17 | 1992-03-17 | Larson Ronald J | Controller with clocking device controlling first and second state machine controller which generate different control signals for different set of devices |
| US4970418A (en) * | 1989-09-26 | 1990-11-13 | Apple Computer, Inc. | Programmable memory state machine for providing variable clocking to a multimode memory |
| JPH05325489A (ja) * | 1992-05-20 | 1993-12-10 | Matsushita Electric Ind Co Ltd | ５．２５インチフロッピーディスク |
-
1989
- 1989-09-26 JP JP1249620A patent/JPH03111960A/ja active Pending
-
1994
- 1994-12-16 US US08/357,564 patent/US5530906A/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5719828A (en) * | 1980-07-07 | 1982-02-02 | Nec Corp | Data processing equipment |
| JPS6045828A (ja) * | 1983-08-24 | 1985-03-12 | Hitachi Ltd | シングルチツプマイコン |
| JPS6366659A (ja) * | 1986-09-08 | 1988-03-25 | Nec Corp | マイクロコンピユ−タ |
| JPS63311553A (ja) * | 1987-06-15 | 1988-12-20 | Mitsubishi Electric Corp | 同期制御方式のマイクロプロセツサ周辺回路 |
| JPS63311554A (ja) * | 1987-06-15 | 1988-12-20 | Mitsubishi Electric Corp | 同期制御方式のマイクロプロセツサ周辺回路 |
| JPH01112335A (ja) * | 1987-10-27 | 1989-05-01 | Canon Inc | 電子機器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7243816B2 (en) | 2003-02-13 | 2007-07-17 | Dart Industries Inc. | Container with one-piece seal and lid spring |
Also Published As
| Publication number | Publication date |
|---|---|
| US5530906A (en) | 1996-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4384819B2 (ja) | 弾性インターフェース装置およびそのための方法 | |
| US6401176B1 (en) | Multiple agent use of a multi-ported shared memory | |
| US5519872A (en) | Fast address latch with automatic address incrementing | |
| JPH03111960A (ja) | ワンチップマイクロコンピュータ | |
| GB2377066A (en) | Memory with strobe edge counter | |
| US6314499B1 (en) | Non-preemptive memory locking mechanism in a shared resource system | |
| US5463756A (en) | Memory control unit and associated method for changing the number of wait states using both fixed and variable delay times based upon memory characteristics | |
| US7376777B2 (en) | Performing an N-bit write access to an M×N-bit-only peripheral | |
| JP2719052B2 (ja) | マイクロコンピュータ | |
| US6928027B2 (en) | Virtual dual-port synchronous RAM architecture | |
| US6571106B1 (en) | Method and apparatus for glitchless signal generation | |
| CN114371876A (zh) | 一种寄存器的配置电路以及一种集成电路芯片 | |
| US5933648A (en) | Configurable arbitration device for controlling the access of components to an arbiter or the like based on a control input | |
| JPH06236291A (ja) | 内部及び外部の周辺機器とエミュレーションモードで作動可能なマイクロコンピュータ | |
| JP4114749B2 (ja) | メモリ制御装置および電子装置 | |
| JPH02110654A (ja) | 仲裁システム | |
| EP0335502A2 (en) | Microcontroller and associated method | |
| JP3565603B2 (ja) | マイクロコントローラシステム及びマイクロコントローラ | |
| JP3310482B2 (ja) | マイクロコンピュータ | |
| KR100428863B1 (ko) | 고속 비동기 전송 모드 물리계층 처리장치의 프로세서정합 장치 | |
| JPH0528104A (ja) | マルチプロセツサシステム | |
| KR0176655B1 (ko) | 멀티 프로세서 사이 중재회로 | |
| JP3133696B2 (ja) | Ｄｒａｍ制御回路 | |
| KR940001028Y1 (ko) | 캐쉬 메모리 클럭 제어회로 | |
| JPH0822449A (ja) | マイクロコンピュータ |