JP4114749B2 - メモリ制御装置および電子装置 - Google Patents
メモリ制御装置および電子装置 Download PDFInfo
- Publication number
- JP4114749B2 JP4114749B2 JP2003379181A JP2003379181A JP4114749B2 JP 4114749 B2 JP4114749 B2 JP 4114749B2 JP 2003379181 A JP2003379181 A JP 2003379181A JP 2003379181 A JP2003379181 A JP 2003379181A JP 4114749 B2 JP4114749 B2 JP 4114749B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- signal
- memory
- synchronous
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Dram (AREA)
- Memory System (AREA)
- Television Signal Processing For Recording (AREA)
Description
WEB: ホストCPU12からの非同期のメモリライト信号。
REB: ホストCPU12からの非同期のメモリリード信号。
EXCLK: 外部からのクロック信号入力。
CSB: 副アクセス回路26にコマンドを書き込むためのチップセレクト信号。
CRQ/CAK: CRQはカメラモジュール14からのデータをメモリへ転送するためにカメラモジュール14から出されるバス要求信号で、CAKはそのバス要求に対する許可信号。
HLD/HLDAK: HLDはカメラモジュール14からのデータ転送中、ホストCPU12をホールドさせるための要求信号で、HLDAKはその要求信号に対してホストCPU12が実際にホールドされたときアクティブになる信号。
HOST_D: ホストCPU12のデータバス。
CAM_D: カメラモジュール14から転送されるデータのデータバス。
RCP0: ホストCPU12からのアクセスのために生成された同期信号。
RRW0: ホストCPU12からのアクセスのためにRCP0に対して必要なタイミング関係を示すリードまたはライト信号。
RCP1: カメラモジュール14からのデータのアクセスの際に必要となる同期信号。
RRW1: カメラモジュール14からのアクセスの際に必要となるリードまたはライト信号で、RCP1と所定のタイミング関係を満たす信号。
CCAM_D: CAM_Dに対して所定の処理がなされたデータ信号。
RCP: 同期型メモリ(以下単に「RAM」ともいう)のアクセスに必要な同期信号。
RRW: RAMのアクセスに必要なリードまたはライト信号。
RAM_D: RAMのデータバス。
LCD_D: LCDに出力すべき表示データのバス。
Claims (5)
- アクセスのために同期信号を要しない非同期型メモリを想定するアクセス主体から出力される非同期型アクセス信号を入力し、当該非同期型アクセス信号の変化点をもとに、アクセスのために同期信号を要する同期型メモリのための同期信号を生成する同期信号生成回路と、
生成した同期信号に対して、前記同期型メモリが必要とするタイミング条件を満たすよう前記非同期型アクセス信号を加工して同期型アクセス信号を生成する主アクセス回路と、
を有することを特徴とするメモリ制御装置。 - 前記アクセス主体とは異なるデータ処理主体のために、前記同期型メモリに対するアクセス権を獲得するアービタ回路と、
前記データ処理主体のために前記同期型メモリに対するアクセス信号を生成する副アクセス回路と、
をさらに備えることを特徴とする請求項1に記載のメモリ制御装置。 - 前記副アクセス回路は、クロック信号を利用して前記同期型メモリに対するアクセス信号を生成することを特徴とする請求項2に記載のメモリ制御装置。
- 前記同期信号生成回路は、リードサイクルにおいては、前記変化点から比較的短い時間をおいて有効な同期エッジが発生するよう同期信号を生成し、ライトサイクルにおいては、前記変化点から比較的長い時間をおいて有効な同期エッジが発生するよう同期信号を生成することを特徴とする請求項1〜3のいずれかに記載のメモリ制御装置。
- ホストCPUと、メモリ制御装置と、撮像ユニットと、表示ユニットとを備え、
前記メモリ制御装置は、
アクセスのために同期信号を要する同期型メモリと、
前記ホストCPUから非同期型アクセス信号を入力し、当該非同期型アクセス信号の変化点をもとに、前記同期信号を生成する同期信号生成回路と、
生成した前記同期信号に対して、前記同期型メモリが必要とするタイミング条件を満たすよう前記非同期型アクセス信号を加工して、前記同期型メモリが必要とする同期型アクセス信号を生成する主アクセス回路と、
前記撮像ユニットにて取得された画像データを入力してこれを前記同期型メモリへ書き込む回路と、
前記同期型メモリからデータを読み出し、前記表示ユニットへ表示せしめる回路と、
を備えることを特徴とする電子装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003379181A JP4114749B2 (ja) | 2003-11-07 | 2003-11-07 | メモリ制御装置および電子装置 |
PCT/JP2004/010861 WO2005045679A1 (ja) | 2003-11-07 | 2004-07-29 | 同期型メモリの制御装置および電子装置 |
CNB2004800016606A CN100371911C (zh) | 2003-11-07 | 2004-07-29 | 同步存储器的控制器和电子设备 |
KR1020057011193A KR20060106625A (ko) | 2003-11-07 | 2004-07-29 | 메모리 제어 장치 및 전자 장치 |
TW093126146A TW200523732A (en) | 2003-11-07 | 2004-08-31 | Memory control device and electronic device |
US11/124,028 US20060018185A1 (en) | 2003-11-07 | 2005-05-06 | Memory control apparatus and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003379181A JP4114749B2 (ja) | 2003-11-07 | 2003-11-07 | メモリ制御装置および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005141866A JP2005141866A (ja) | 2005-06-02 |
JP4114749B2 true JP4114749B2 (ja) | 2008-07-09 |
Family
ID=34567204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003379181A Expired - Fee Related JP4114749B2 (ja) | 2003-11-07 | 2003-11-07 | メモリ制御装置および電子装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20060018185A1 (ja) |
JP (1) | JP4114749B2 (ja) |
KR (1) | KR20060106625A (ja) |
CN (1) | CN100371911C (ja) |
TW (1) | TW200523732A (ja) |
WO (1) | WO2005045679A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8024511B2 (en) | 2007-08-31 | 2011-09-20 | Siemens Industry, Inc. | Systems, devices, and/or methods to access synchronous RAM in an asynchronous manner |
KR101047054B1 (ko) | 2009-07-31 | 2011-07-06 | 주식회사 하이닉스반도체 | 반도체 장치 |
US11861229B2 (en) * | 2021-02-02 | 2024-01-02 | Nvidia Corporation | Techniques for transferring commands to a dynamic random-access memory |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4615017A (en) * | 1983-09-19 | 1986-09-30 | International Business Machines Corporation | Memory controller with synchronous or asynchronous interface |
US5187779A (en) * | 1989-08-11 | 1993-02-16 | Micral, Inc. | Memory controller with synchronous processor bus and asynchronous i/o bus interfaces |
US5553268A (en) * | 1991-06-14 | 1996-09-03 | Integrated Device Technology, Inc. | Memory operations priority scheme for microprocessors |
US5696917A (en) * | 1994-06-03 | 1997-12-09 | Intel Corporation | Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory |
JPH08227374A (ja) * | 1995-02-22 | 1996-09-03 | Ricoh Co Ltd | メモリシステム |
FI104858B (fi) * | 1995-05-29 | 2000-04-14 | Nokia Networks Oy | Menetelmä ja laitteisto asynkronisen väylän sovittamiseksi synkroniseen piiriin |
US6209071B1 (en) * | 1996-05-07 | 2001-03-27 | Rambus Inc. | Asynchronous request/synchronous data dynamic random access memory |
US5923615A (en) * | 1998-04-17 | 1999-07-13 | Motorlola | Synchronous pipelined burst memory and method for operating same |
JP2000029779A (ja) * | 1998-07-09 | 2000-01-28 | Ricoh Co Ltd | 画像処理装置 |
US6219443B1 (en) * | 1998-08-11 | 2001-04-17 | Agilent Technologies, Inc. | Method and apparatus for inspecting a display using a relatively low-resolution camera |
JP3226886B2 (ja) * | 1999-01-29 | 2001-11-05 | エヌイーシーマイクロシステム株式会社 | 半導体記憶装置とその制御方法 |
JP3489497B2 (ja) * | 1999-07-27 | 2004-01-19 | 村田機械株式会社 | メモリコントローラ |
JP4101421B2 (ja) * | 1999-12-27 | 2008-06-18 | 富士フイルム株式会社 | 入力ユニット、入力ユニットを利用可能な情報記録装置およびデジタルカメラ |
JP2001331366A (ja) * | 2000-05-24 | 2001-11-30 | Mitsubishi Electric Corp | メモリコントロール装置 |
US6658544B2 (en) * | 2000-12-27 | 2003-12-02 | Koninklijke Philips Electronics N.V. | Techniques to asynchronously operate a synchronous memory |
CN1181438C (zh) * | 2001-01-18 | 2004-12-22 | 深圳市中兴集成电路设计有限责任公司 | 异步时钟域设备对共享存储装置访问的控制方法 |
US6948084B1 (en) * | 2001-05-17 | 2005-09-20 | Cypress Semiconductor Corporation | Method for interfacing a synchronous memory to an asynchronous memory interface and logic of same |
JP2004032278A (ja) * | 2002-06-25 | 2004-01-29 | Canon Inc | 撮像装置 |
US20060236000A1 (en) * | 2005-04-15 | 2006-10-19 | Falkowski John T | Method and system of split-streaming direct memory access |
-
2003
- 2003-11-07 JP JP2003379181A patent/JP4114749B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-29 CN CNB2004800016606A patent/CN100371911C/zh not_active Expired - Fee Related
- 2004-07-29 KR KR1020057011193A patent/KR20060106625A/ko not_active Application Discontinuation
- 2004-07-29 WO PCT/JP2004/010861 patent/WO2005045679A1/ja active Application Filing
- 2004-08-31 TW TW093126146A patent/TW200523732A/zh unknown
-
2005
- 2005-05-06 US US11/124,028 patent/US20060018185A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW200523732A (en) | 2005-07-16 |
CN1720506A (zh) | 2006-01-11 |
KR20060106625A (ko) | 2006-10-12 |
JP2005141866A (ja) | 2005-06-02 |
US20060018185A1 (en) | 2006-01-26 |
WO2005045679A1 (ja) | 2005-05-19 |
CN100371911C (zh) | 2008-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8531893B2 (en) | Semiconductor device and data processor | |
TW201539476A (zh) | 記憶體元件的控制方法、記憶體元件以及記憶體系統 | |
JP2011081553A (ja) | 情報処理装置及びその制御方法 | |
JP3510618B2 (ja) | バスブリッジ回路及びそのアクセス制御方法 | |
JP2007048022A (ja) | 非同期バスインタフェース及びその処理方法 | |
US20040068590A1 (en) | Data processor | |
US6954869B2 (en) | Methods and apparatus for clock domain conversion in digital processing systems | |
JPWO2007105376A1 (ja) | 集積回路、及び集積回路システム | |
JP4114749B2 (ja) | メモリ制御装置および電子装置 | |
JP2005518042A (ja) | クロックの異なるバス間におけるデータ転送 | |
US20110314197A1 (en) | Data processing system | |
US7529960B2 (en) | Apparatus, system and method for generating self-generated strobe signal for peripheral device | |
JP3800164B2 (ja) | 情報処理装置、情報記憶装置、情報処理方法、及び情報処理プログラム | |
US6928027B2 (en) | Virtual dual-port synchronous RAM architecture | |
JP4633334B2 (ja) | 情報処理装置およびメモリアクセス調停方法 | |
CN117312210B (zh) | 一种通用扩展risc-v处理器性能的方法 | |
JP3489497B2 (ja) | メモリコントローラ | |
EP1156421B1 (en) | CPU system with high-speed peripheral LSI circuit | |
JP2001014213A (ja) | マイクロコンピュータおよびマイクロコンピュータを用いたシステム | |
JP2007108882A (ja) | メモリコントローラ及びメモリ制御方法と情報処理装置 | |
JP3974366B2 (ja) | マルチプロセッサ構成の集積回路 | |
JP2637319B2 (ja) | 直接メモリアクセス回路 | |
JP2005157929A (ja) | 半導体装置 | |
KR20000075258A (ko) | 에스디램 콘트롤러 | |
JPH11126480A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |