KR101047054B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101047054B1
KR101047054B1 KR1020090070787A KR20090070787A KR101047054B1 KR 101047054 B1 KR101047054 B1 KR 101047054B1 KR 1020090070787 A KR1020090070787 A KR 1020090070787A KR 20090070787 A KR20090070787 A KR 20090070787A KR 101047054 B1 KR101047054 B1 KR 101047054B1
Authority
KR
South Korea
Prior art keywords
data
input buffer
data input
clock
buffering
Prior art date
Application number
KR1020090070787A
Other languages
English (en)
Other versions
KR20110012887A (ko
Inventor
이지왕
송희웅
황태진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090070787A priority Critical patent/KR101047054B1/ko
Priority to US12/648,524 priority patent/US8171189B2/en
Publication of KR20110012887A publication Critical patent/KR20110012887A/ko
Application granted granted Critical
Publication of KR101047054B1 publication Critical patent/KR101047054B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

반도체 장치는, 외부 클럭을 버퍼링하여 내부 클럭을 생성하는 클럭 입력 버퍼, 데이터 패드를 통해 입력되는 데이터를 버퍼링하여 버퍼링 데이터를 출력하는 비동기식 데이터 입력 버퍼, 및 상기 내부 클럭에 동기하여 상기 버퍼링 데이터를 버퍼링하는 동기식 데이터 입력 버퍼를 포함하며, 상기 내부 클럭을 상기 동기식 데이터 입력 버퍼까지 전송하는 라인의 길이와 상기 버퍼링 데이터를 상기 동기식 데이터 입력 버퍼까지 전송하는 라인의 길이는 같은 것을 특징으로 한다.
Figure R1020090070787
반도체 장치, 비동기식 데이터 입력 버퍼, 동기식 데이터 입력 버퍼

Description

반도체 장치{Semiconductor Apparatus}
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 반도체 장치의 데이터 입력 회로에 관한 것이다.
일반적으로 반도체 장치는 데이터 입력 동작을 수행하기 위해, 복수 개의 데이터 패드를 구비하고, 각각의 데이터 패드에 연결되는 복수 개의 데이터 입력 버퍼를 구비한다. 각 데이터 입력 버퍼는 DLL(Delay Locked Loop) 회로 또는 PLL(Phase Locked Loop) 회로로부터 전달되는 내부 클럭에 동기하여 데이터를 버퍼링하는 동작을 수행한다. 각 데이터 입력 버퍼가 정상적으로 동작하기 위해서는, 상기 내부 클럭과 각각의 입력 데이터가 각 데이터 입력 버퍼에 전달되는 타이밍이 일치하여야만 한다. 그런데, 반도체 장치의 동작이 점점 더 고속화 구현됨에 따라, 각 데이터 입력 버퍼에 전달되는 내부 클럭과 데이터 간의 타이밍 마진은 점점 더 줄어들게 되었다. 게다가, 내부 클럭이 각 데이터 입력 버퍼에 전달되는 타이밍의 차이가 저속 동작시보다 더 부각됨에 따라, 데이터 입력 회로의 동작의 안정성이 점점 더 저하되었다.
종래의 반도체 장치는 이와 같은 문제점을 해결하기 위해, 각 데이터 입력 버퍼를 상호 인접시켜 조밀하게 배치하는 구성을 활용하였다. 또한, 이와 같은 구성에 의해, 각 데이터 패드와 각 데이터 입력 버퍼의 거리가 불균일해지는 문제를 해결하기 위해 데이터의 입력 라인의 길이를 각각 같게 하는 구성을 구비하였다.
종래의 반도체 장치의 데이터 입력 회로를 도 1을 참조하여 보다 상세히 설명하면 다음과 같다. 도 1은 한국공개특허공보 10-1999-0057223에 개시된 구성을 나타내는 도면이다.
도 1은 종래의 반도체 장치의 데이터 입력 회로의 구성도로서, 설명의 편의상 5개의 데이터 패드를 통해 입력되는 데이터를 버퍼링하는 구성들만을 개략적으로 나타낸 것이다.
도 1을 참조하면, 종래의 반도체 장치의 데이터 입력 회로에는 5개의 데이터 패드(1-1 ~ 1-5)가 구비되어 있고, 각 데이터 패드(1-1 ~ 1-5)는 각 데이터 라인(2-1 ~ 2-5)을 통해 5개의 데이터 입력 버퍼(3-1 ~ 3-5)와 연결된다. 상기 5개의 데이터 입력 버퍼(3-1 ~ 3-5)는 각각의 데이터 라인(2-1 ~ 2-5)을 통해 입력되는 입력 데이터(din1 ~ din5)를 각각 버퍼링하여 버퍼링 데이터(dbuf1 ~ dbuf5)로서 반도체 장치의 내부로 출력한다. 이러한 버퍼링 동작을 위해, 상기 5개의 데이터 입력 버퍼(3-1 ~ 3-5)는 각각 내부 클럭(clk_int)을 입력 받는다.
앞서 설명했던 것과 같이, 상기 5개의 데이터 입력 버퍼(3-1 ~ 3-5)는 서로 인접하여 배열되는 구조로서 배치된다. 이에 따라, 상기 내부 클럭(clk_int)이 고주파의 클럭으로서 구현되더라도, 상기 5개의 데이터 입력 버퍼(3-1 ~ 3-5)에 각각 전달되는 타이밍 간의 차이는 그리 크지 않게 된다. 그리고, 상기 5개의 데이터 패드(1-1 ~ 1-5)와 상기 5개의 데이터 입력 버퍼(3-1 ~ 3-5) 사이에 구비되는 상기 5개의 데이터 라인(2-1 ~ 2-5)은 모두 동일한 길이를 갖는다. 도시한 것처럼, 상기 5개의 데이터 라인(2-1 ~ 2-5)은 서로 다른 형태로 배치되며, 일부는 꼬인 형태를 갖는다.
그러나, 5개로 표현된 복수 개의 데이터 입력 버퍼(3-1 ~ 3-5)가 모두 인접 배치되어야 하므로, 일정 면적 이상의 점유 면적을 필요로 하게 되며, 이에 따라 반도체 장치의 고집적화 구현이 저해되는 결과가 초래된다. 아울러, 꼬인 형태의 데이터 라인들(2-1 ~ 2-5)로 인해, 입력 데이터(din<1:5>)에 커플링 노이즈(Coupling Noise)가 발생할 가능성이 있으며, 이에 따라 데이터 입력 동작의 안정성이 저하된다는 문제점 또한 존재하게 된다.
이와 같이, 종래의 반도체 장치의 데이터 입력 회로는, 점유 면적 및 안정성에 취약한 구조로 구성되어 있었으며, 이에 따라 고속화 및 고집적화 구현이 용이하지 않다는 문제점 및 단점을 가지고 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 데이터 입력 동작에 있어서의 안정성을 확보함과 동시에 면적 효율을 향상시키는 반도체 장치를 제공하는 데에 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 외부 클럭을 버퍼링하여 내부 클럭을 생성하는 클럭 입력 버퍼; 데이터 패드를 통해 입력되는 데이터를 버퍼링하여 버퍼링 데이터를 출력하는 비동기식 데이터 입력 버퍼; 및 상기 내부 클럭에 동기하여 상기 버퍼링 데이터를 버퍼링하는 동기식 데이터 입력 버퍼;를 포함하며, 상기 내부 클럭을 상기 동기식 데이터 입력 버퍼까지 전송하는 라인의 길이와 상기 버퍼링 데이터를 상기 동기식 데이터 입력 버퍼까지 전송하는 라인의 길이는 같은 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 반도체 장치는, 제 1 데이터 패드를 통해 입력되는 데이터를 버퍼링하여 버퍼링 데이터를 출력하는 비동기식 데이터 입력 버퍼; 내부 클럭에 동기하여 상기 버퍼링 데이터를 버퍼링하는 동기식 데이터 입력 버퍼; 및 상기 버퍼링 데이터의 전송 라인에 접속되는 부하부;를 포함하며, 상기 내부 클럭을 클럭 입력 버퍼로부터 상기 동기식 데이터 입력 버퍼까지 전송하는 라인의 길이와 상기 버퍼링 데이터를 상기 동기식 데이터 입력 버퍼까지 전송하는 라인의 길이는 서로 같은 것을 특징으로 한다.
그리고, 본 발명의 또 다른 실시예에 따른 반도체 장치는, 소정 간격을 두고 순차적으로 배치되는 제 1 내지 제 N 비동기식 데이터 입력 버퍼를 포함하는 비동기식 데이터 버퍼 그룹; 상기 비동기식 데이터 버퍼 그룹과 소정 거리 이격되어 배치되는 클럭 입력 버퍼; 및 소정 간격을 두고 순차적으로 배치되는 제 1 내지 제 N 동기식 데이터 입력 버퍼를 포함하며, 상기 비동기식 데이터 버퍼 그룹과 상기 클럭 입력 버퍼의 중심 영역에 배치되는 동기식 데이터 버퍼 그룹;을 포함한다.
본 발명의 반도체 장치는, 데이터 입력 버퍼를 비동기식 데이터 입력 버퍼와 동기식 데이터 입력 버퍼로 분리하고, 동기식 데이터 입력 버퍼는 데이터와 클럭을 동시에 전송 받도록 함으로써, 데이터 입력 동작에 있어서의 안정성을 확보하는 효과를 창출한다.
아울러, 본 발명의 반도체 장치는, 복수 개의 데이터 입력 버퍼를 인접하여 배치하지 않음으로써, 면적 효율을 향상시켜 고집적화 구현을 용이하게 하는 효과를 창출한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 장치의 구성을 나타낸 제 1 예시도로서, 설명의 편의상 3개의 데이터 패드를 통해 입력되는 데이터를 버퍼링하는 구성들만을 개략적으로 나타낸 것이다.
도시한 바와 같이, 본 발명의 일 실시예에 따른 반도체 장치는, 제 1 내지 제 3 데이터 패드(10-1 ~ 10-3); 상기 제 1 내지 제 3 데이터 패드(10-1 ~ 10-3)으로부터 각각 전달되는 제 1 내지 제 3 입력 데이터(din1 ~ din3)를 각각 버퍼링하여 제 1 내지 제 3 버퍼링 데이터(dbuf1 ~ dbuf3)를 생성하는 제 1 내지 제 3 비동기식 데이터 입력 버퍼(20-1 ~ 20-3); 상기 제 1 내지 제 3 버퍼링 데이터(dbuf1 ~ dbuf3)를 각각 구동하여 제 1 내지 제 3 구동 데이터(ddrv1 ~ ddrv3)를 생성하는 제 1 내지 제 3 데이터 드라이버(30-1 ~ 30-3); 클럭 패드(40); 상기 클럭 패드(40)로부터 전달되는 외부 클럭(clk_ext)를 버퍼링하여 내부 클럭(clk_int)을 생성하는 클럭 입력 버퍼(50); 상기 내부 클럭(clk_int)을 구동하여 구동 클럭(clk_drv)을 생성하는 클럭 드라이버(60); 및 상기 구동 클럭(clk_drv)에 동기하여 상기 제 1 내지 제 3 구동 데이터(ddrv1 ~ ddrv3) 중 기 설정된 어느 하나를 버퍼링하여 제 1 내지 제 3 동기 버퍼링 데이터(dsbuf1 ~ dsbuf3)를 각각 생성하는 제 1 내지 제 3 동기식 데이터 입력 버퍼(70-1 ~ 70-3);를 포함한다.
여기에서, 상기 제 1 내지 제 3 데이터 드라이버(30-1 ~ 30-3)와 상기 클럭 드라이버(60-1)는 반드시 구비되어야만 하는 구성은 아니다. 그러나, 상기 제 1 내지 제 3 데이터 드라이버(30-1 ~ 30-3)와 상기 클럭 드라이버(60)가 구비됨으로 인해, 각각의 데이터와 각각의 클럭의 신호 특성이 향상될 수 있다. 이 때, 상기 제 1 내지 제 3 데이터 드라이버(30-1 ~ 30-3)와 상기 클럭 드라이버(60)는 모두 같은 구동력을 갖도록 그 사이즈(Size)가 조절되는 것이 바람직하다.
이와 같이, 본 발명의 일 실시예에 따른 반도체 장치에서는 데이터 입력 버 퍼가 비동기식 입력 버퍼와 동기식 입력 버퍼로 구분된다. 상기 제 1 내지 제 3 비동기식 데이터 입력 버퍼(20-1 ~ 20-3)는 클럭의 입력과 무관하게 상기 제 1 내지 제 3 입력 데이터(din1 ~ din3)를 각각 버퍼링하는 동작을 수행한다. 반면에, 상기 제 1 내지 제 3 동기식 데이터 입력 버퍼(70-1 ~ 70-3)는 상기 내부 클럭(clk_int)을 구동하여 생성한 상기 구동 클럭(clk_drv)을 각각 이용하여, 상기 제 1 내지 제 3 구동 데이터(ddrv1 ~ ddrv3)를 각각 버퍼링하는 동작을 수행한다.
도 2에서, 상기 제 1 비동기식 데이터 입력 버퍼(20-1)로부터 출력되는 상기 제 1 버퍼링 데이터(dbuf1)가 상기 제 1 데이터 드라이버(30-1)를 거쳐 상기 제 1 구동 데이터(ddrv1)로서 상기 제 1 동기식 데이터 입력 버퍼(70-1)에 전달되기까지의 신호 라인의 길이와, 상기 제 1 클럭 입력 버퍼(50)로부터 출력되는 상기 내부 클럭(clk_int)이 상기 클럭 드라이버(60)를 거쳐 상기 구동 클럭(clk_drv)으로서 상기 제 1 동기식 데이터 입력 버퍼(70-1)에 전달되기까지의 신호 라인의 길이는 같도록 설계된다. 마찬가지로, 상기 제 2 버퍼링 데이터(dbuf2)와 상기 제 3 버퍼링 데이터(dbuf3)가 각각 상기 제 2 동기식 데이터 입력 버퍼(70-2)와 상기 제 3 동기식 데이터 입력 버퍼(70-3)에 전달되기까지의 신호 라인의 길이와, 상기 내부 클럭(clk_int)이 상기 구동 클럭(clk_drv)으로서 상기 제 2 동기식 데이터 입력 버퍼(70-2)와 상기 제 3 동기식 데이터 입력 버퍼(70-3)에 전달되기까지의 신호 라인의 길이는 각각 같도록 설계된다.
여기에서, 상기 제 1 내지 제 3 구동 데이터(ddrv1 ~ ddrv3)를 전송하는 라인들은 각각 구비되나, 상기 구동 클럭(clk_drv)을 전송하는 라인은 하나만 구비된 다. 이에 따라, 상기 제 1 동기식 데이터 입력 버퍼(70-1)에 전송되는 상기 구동 클럭(clk_drv)은 상기 제 2 동기식 데이터 입력 버퍼(70-2)와 상기 제 3 동기식 데이터 입력 버퍼(70-3)가 갖는 각각의 부하(Loading)에 의해 영향을 받아 타이밍이 지연될 수 있다. 이러한 현상에 의한 데이터와 클럭 간의 타이밍 미스매치를 방지하기 위해, 제 1 부하부(80-1)와 제 2 부하부(80-2)가 상기 제 1 구동 데이터(ddrv1)의 전송 라인에 접속되는 형태로 구비되며, 상기 제 1 부하부(80-1)와 상기 제 2 부하부(80-2)는 각각 상기 제 2 동기식 데이터 입력 버퍼(70-2)와 상기 제 3 동기식 데이터 입력 버퍼(70-3)와 같은 부하값(일반적으로 R-C 값)을 갖는 것이 바람직하다. 마찬가지의 이유로, 상기 제 2 구동 데이터(ddrv2)의 전송 라인에는 제 3 부하부(80-3)가 접속되며, 상기 제 3 부하부(80-3)는 상기 제 3 동기식 데이터 입력 버퍼(70-3)와 같은 부하값을 갖는 것이 바람직하다.
결과적으로, 상기 제 1 구동 데이터(ddrv1)가 상기 제 1 동기식 데이터 입력 버퍼(70-1)에 전달되기까지의 신호 라인의 부하값과, 상기 구동 클럭(clk_drv)이 상기 제 1 동기식 데이터 입력 버퍼(70-1)에 전달되기까지의 신호 라인의 부하값은 같도록 설계된다. 마찬가지로, 상기 제 2 구동 데이터(ddrv2)가 상기 제 2 동기식 데이터 입력 버퍼(70-2)에 전달되기까지의 신호 라인의 부하값과, 상기 구동 클럭(clk_drv)이 상기 제 2 동기식 데이터 입력 버퍼(70-2)에 전달되기까지의 신호 라인의 부하값은 같도록 설계된다. 그리고, 상기 제 3 구동 데이터(ddrv3)가 상기 제 3 동기식 데이터 입력 버퍼(70-3)에 전달되기까지의 신호 라인의 부하값과, 상기 구동 클럭(clk_drv)이 상기 제 3 동기식 데이터 입력 버퍼(70-3)에 전달되기까 지의 신호 라인의 부하값은 같도록 설계된다.
이처럼, 상기 제 1 동기식 데이터 입력 버퍼(70-1)는 상기 구동 클럭(clk_drv)과 상기 제 1 구동 데이터(ddrv1)를 같은 타이밍에 입력 받을 수 있고, 상기 제 2 동기식 데이터 입력 버퍼(70-2)는 상기 구동 클럭(clk_drv)과 상기 제 2 구동 데이터(ddrv2)를 같은 타이밍에 입력 받을 수 있으며, 상기 제 3 동기식 데이터 입력 버퍼(70-3)는 상기 구동 클럭(clk_drv)과 상기 제 3 구동 데이터(ddrv3)를 같은 타이밍에 입력 받을 수 있다. 이에 따라, 상기 제 1 내지 제 3 동기식 데이터 입력 버퍼(70-1 ~ 70-3)에 각각 입력되는 데이터들과 클럭 간의 타이밍 마진이 증가하게 되어, 보다 안정적으로 입력 데이터에 대한 버퍼링 동작이 수행되는 결과가 도출된다.
물론, 상기 제 1 내지 제 3 동기 버퍼링 데이터(dsbuf1 ~ dsbuf3)의 발생 타이밍은 각각 다를 수 있다. 그러나, 반도체 장치의 데이터 입력 동작의 안정성을 향상시키는 기술에 있어서, 상기 제 1 내지 제 3 동기 버퍼링 데이터(dsbuf1 ~ dsbuf3)는 안정적으로 생성되는지 여부가 중요하며, 그 발생 타이밍은 그다지 중요한 요소가 아님은 자명한 사실이다.
한편, 도 2를 다시 참조하면, 상기 제 1 내지 제 3 비동기식 데이터 입력 버퍼(30-1 ~ 30-3)는 서로 인접하여 배치될 필요가 없으며, 이는 상기 제 1 내지 제 3 동기식 데이터 입력 버퍼(70-1 ~ 70-3) 또한 마찬가지이다. 따라서, 상기 반도체 장치 내부의 공간을 활용함에 있어서 크게 제약이 되는 요인이 없게 되며, 결과적으로 면적 효율이 향상되는 이점을 취할 수 있게 된다.
도 3은 도 2의 반도체 장치의 구성을 나타낸 제 2 예시도이다.
도 3을 참조하면, 상기 반도체 장치는, 클럭 입력 버퍼(50), 비동기식 데이터 버퍼 그룹(100) 및 동기식 데이터 버퍼 그룹(200)을 포함한다. 여기에서는 도 2와는 달리, 데이터 드라이버와 클럭 드라이버가 구비되지 않는 것으로 가정하였다.
상기 비동기식 데이터 버퍼 그룹(100)은 소정 간격을 두고 순차적으로 배치되는 제 1 내지 제 N 비동기식 데이터 입력 버퍼(미도시)를 포함한다(N은 2 이상의 양의 정수). 또한, 상기 동기식 데이터 버퍼 그룹(200)은 소정 간격을 두고 순차적으로 배치되는 제 1 내지 제 N 동기식 데이터 버퍼(미도시)를 포함한다. 각각의 비동기식 데이터 입력 버퍼가 제 1 내지 제 N 데이터 패드(10-1 ~ 10-N)와 접속된다는 것은 용이하게 유추 가능한 사항이다. 또한, 각각의 비동기식 데이터 입력 버퍼로부터 버퍼링된 데이터들이 각각의 라인들(300-1 ~ 300-N)을 통해 각각의 동기식 데이터 입력 버퍼에 접속된다는 것도 용이하게 이해 가능하다.
상기 클럭 입력 버퍼(50)는 상기 클럭 패드(40) 및 상기 동기식 데이터 입력 버퍼 그룹(200)과 접속되며, 상기 비동기식 데이터 버퍼 그룹(100)과 소정 거리 이격되어 배치된다.
상기 동기식 데이터 버퍼 그룹(200)은 상기 비동기식 데이터 버퍼 그룹(100)과 상기 클럭 입력 버퍼(50)의 중심 영역에 배치된다. 여기에서, 상기 중심 영역이란, 상기 제 1 비동기식 데이터 입력 버퍼와 상기 클럭 버퍼의 등거리에 형성되는 제 1 기준선(REF1)과 상기 제 N 비동기식 데이터 입력 버퍼와 상기 클럭 버퍼의 등거리에 형성되는 제 2 기준선(REF2)의 사이의 영역을 이른다.
상기 제 1 내지 제 N 동기식 데이터 입력 버퍼의 어느 하나에 대해, 상기 클럭 입력 버퍼(50)로부터 클럭을 전송하는 라인(400)의 길이와, 상기 제 1 내지 제 N 비동기식 데이터 입력 버퍼 중 기 할당된 어느 하나로부터 데이터를 전송하는 라인(300-<i>)의 길이는 같도록 설계된다. 또한, 상기 제 1 내지 제 N 비동기식 데이터 입력 버퍼 중 어느 하나로부터 상기 제 1 내지 제 N 동기식 데이터 입력 버퍼 중 기 할당된 어느 하나에 데이터를 전송하는 라인(300-<i>)에는 부하부(미도시)가 접속될 수 있으며, 이 때 상기 부하부는, 상기 클럭 입력 버퍼(50)로부터 클럭을 전송하는 라인(400)의 부하값과, 상기 제 1 내지 제 N 비동기식 데이터 입력 버퍼 중 기 할당된 어느 하나로부터 데이터를 전송하는 라인(300-<i>)의 부하값이 같도록 하는 부하값을 갖는다.
상술한 바와 같이, 본 발명의 반도체 장치는 데이터 입력 버퍼를 비동기식 데이터 입력 버퍼와 동기식 데이터 입력 버퍼로 구분하여 구비한다. 그리고 동기식 데이터 입력 버퍼와 비동기식 입력 버퍼 사이의 신호 라인의 길이와, 동기식 데이터 입력 버퍼와 클럭 입력 버퍼 사이의 신호 라인의 길이를 동일하게 한다. 이에 따라, 동기식 입력 버퍼에 입력되는 데이터와 클럭 간의 타이밍 마진이 향상되므로, 입력 데이터에 대한 버퍼링 동작의 안정성이 향상된다. 또한, 본 발명의 반도체 장치에서의 데이터 입력 버퍼들의 배치로 인해, 반도체 장치 내부의 면적 효율이 향상된다. 이처럼, 본 발명의 반도체 장치는 고속화 및 고집적화 구현을 보다 용이하게 하는 기술적 요소들을 제공한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래의 반도체 장치의 데이터 입력 회로의 구성도,
도 2는 본 발명의 일 실시예에 따른 반도체 장치의 구성을 나타낸 제 1 예시도,
도 3은 도 2의 반도체 장치의 구성을 나타낸 제 2 예시도이다.
<도면의 주요 부분에 대한 부호 설명>
20-1 : 제 1 비동기식 데이터 입력 버퍼
20-2 : 제 2 비동기식 데이터 입력 버퍼
20-3 : 제 3 비동기식 데이터 입력 버퍼
50 : 클럭 입력 버퍼
70-1 : 제 1 동기식 데이터 입력 버퍼
70-2 : 제 2 동기식 데이터 입력 버퍼
70-3 : 제 3 동기식 데이터 입력 버퍼

Claims (11)

  1. 외부 클럭을 버퍼링하여 내부 클럭을 생성하는 클럭 입력 버퍼;
    데이터 패드를 통해 입력되는 데이터를 버퍼링하여 버퍼링 데이터를 출력하는 비동기식 데이터 입력 버퍼; 및
    상기 내부 클럭에 동기하여 상기 버퍼링 데이터를 버퍼링하는 동기식 데이터 입력 버퍼;
    를 포함하며, 상기 내부 클럭을 상기 동기식 데이터 입력 버퍼까지 전송하는 라인의 길이와 상기 버퍼링 데이터를 상기 동기식 데이터 입력 버퍼까지 전송하는 라인의 길이는 같은 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 클럭 입력 버퍼로부터 출력되는 상기 내부 클럭을 구동하여 상기 동기식 데이터 입력 버퍼에 전송하는 클럭 드라이버; 및
    상기 비동기식 데이터 입력 버퍼로부터 출력되는 상기 버퍼링 데이터를 구동하여 상기 동기식 데이터 입력 버퍼에 전송하는 데이터 드라이버;
    를 추가로 포함하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 클럭 드라이버와 상기 데이터 드라이버는 서로 같은 구동력을 갖도록 구성됨을 특징으로 하는 반도체 장치.
  4. 제 1 데이터 패드를 통해 입력되는 데이터를 버퍼링하여 버퍼링 데이터를 출력하는 비동기식 데이터 입력 버퍼;
    내부 클럭에 동기하여 상기 버퍼링 데이터를 버퍼링하는 동기식 데이터 입력 버퍼; 및
    상기 버퍼링 데이터의 전송 라인에 접속되는 부하부;
    를 포함하며, 상기 내부 클럭을 클럭 입력 버퍼로부터 상기 동기식 데이터 입력 버퍼까지 전송하는 라인의 길이와 상기 버퍼링 데이터를 상기 동기식 데이터 입력 버퍼까지 전송하는 라인의 길이는 서로 같은 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 부하부는 상기 버퍼링 데이터의 전송 라인의 부하값이 상기 내부 클럭의 전송 라인의 부하값과 같도록 하는 부하값을 갖는 것을 특징으로 하는 반도체 장치.
  6. 제 4 항에 있어서,
    상기 클럭 입력 버퍼로부터 출력되는 상기 내부 클럭을 구동하여 상기 동기식 데이터 입력 버퍼에 전송하는 클럭 드라이버; 및
    상기 비동기식 데이터 입력 버퍼로부터 출력되는 상기 버퍼링 데이터를 구동하여 상기 동기식 데이터 입력 버퍼에 전송하는 데이터 드라이버;
    를 추가로 포함하는 반도체 장치.
  7. 제 4 항에 있어서,
    제 2 데이터 패드를 통해 입력되는 데이터를 버퍼링하여 추가의 버퍼링 데이터를 출력하는 추가의 비동기식 데이터 입력 버퍼; 및
    상기 내부 클럭에 동기하여 상기 추가의 버퍼링 데이터를 버퍼링하는 추가의 동기식 데이터 입력 버퍼;
    를 더 포함하며, 상기 추가의 동기식 데이터 입력 버퍼는 상기 동기식 데이터 입력 버퍼에 비해 상기 클럭 입력 버퍼와 더 가까운 위치에 배치되며, 상기 내부 클럭을 상기 클럭 입력 버퍼로부터 상기 추가의 동기식 데이터 입력 버퍼까지 전송하는 라인의 길이와 상기 추가의 버퍼링 데이터를 상기 추가의 동기식 데이터 입력 버퍼까지 전송하는 라인의 길이는 서로 같은 것을 특징으로 하는 반도체 장치.
  8. 각각 소정 간격을 두고 순차적으로 배치되며, 데이터 패드를 통해 입력되는 데이터를 버퍼링하여 버퍼링 데이터를 출력하는 제 1 내지 제 N 비동기식 데이터 입력 버퍼를 포함하는 비동기식 데이터 버퍼 그룹;
    상기 비동기식 데이터 버퍼 그룹과 소정 거리 이격되어 배치되며, 외부 클럭을 버퍼링하여 내부 클럭을 생성하는 클럭 입력 버퍼; 및
    소정 간격을 두고 순차적으로 배치되는 제 1 내지 제 N 동기식 데이터 입력 버퍼를 포함하며, 상기 비동기식 데이터 버퍼 그룹과 상기 클럭 입력 버퍼의 중심 영역에 배치되고, 상기 내부 클럭에 동기하여 상기 버퍼링 데이터를 버퍼링하는 동기식 데이터 버퍼 그룹;
    을 포함하는 반도체 장치(N은 2 이상의 양의 정수).
  9. 제 8 항에 있어서,
    상기 비동기식 데이터 버퍼 그룹과 상기 클럭 입력 버퍼의 중심 영역은, 상기 제 1 비동기식 데이터 입력 버퍼와 상기 클럭 버퍼의 등거리에 형성되는 제 1 기준선과 상기 제 N 비동기식 데이터 입력 버퍼와 상기 클럭 버퍼의 등거리에 형성되는 제 2 기준선의 사이의 영역인 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 제 1 내지 제 N 동기식 데이터 입력 버퍼의 어느 하나에 대해, 상기 클럭 입력 버퍼로부터 클럭을 전송하는 라인의 길이와, 상기 제 1 내지 제 N 비동기식 데이터 입력 버퍼 중 기 할당된 어느 하나로부터 데이터를 전송하는 라인의 길이는 같은 것을 특징으로 하는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 제 1 내지 제 N 비동기식 데이터 입력 버퍼 중 어느 하나로부터 상기 제 1 내지 제 N 동기식 데이터 입력 버퍼 중 기 할당된 어느 하나에 데이터를 전송 하는 라인에는 부하부가 접속되며,
    상기 부하부는, 상기 클럭 입력 버퍼로부터 클럭을 전송하는 라인의 부하값과, 상기 제 1 내지 제 N 비동기식 데이터 입력 버퍼 중 기 할당된 어느 하나로부터 데이터를 전송하는 라인의 부하값이 같도록 하는 부하값을 갖는 것을 특징으로 하는 반도체 장치.
KR1020090070787A 2009-07-31 2009-07-31 반도체 장치 KR101047054B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090070787A KR101047054B1 (ko) 2009-07-31 2009-07-31 반도체 장치
US12/648,524 US8171189B2 (en) 2009-07-31 2009-12-29 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070787A KR101047054B1 (ko) 2009-07-31 2009-07-31 반도체 장치

Publications (2)

Publication Number Publication Date
KR20110012887A KR20110012887A (ko) 2011-02-09
KR101047054B1 true KR101047054B1 (ko) 2011-07-06

Family

ID=43528056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070787A KR101047054B1 (ko) 2009-07-31 2009-07-31 반도체 장치

Country Status (2)

Country Link
US (1) US8171189B2 (ko)
KR (1) KR101047054B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112015001036A2 (pt) * 2012-07-16 2017-06-27 Tuttoespresso Srl cápsula para preparar uma bebida em um dispositivo de infusão, tampa para uma cápsula para preparar bebidas, sistema para preparar bebidas e processo para preparar uma bebida a partir de uma cápsula

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032662A (ko) * 1995-02-15 1996-09-17 구자홍 동기/비동기 버스 접속장치
KR20060106625A (ko) * 2003-11-07 2006-10-12 로무 가부시키가이샤 메모리 제어 장치 및 전자 장치
KR100945816B1 (ko) 2008-09-03 2010-03-10 주식회사 하이닉스반도체 반도체 메모리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3577139B2 (ja) 1995-09-06 2004-10-13 株式会社ルネサステクノロジ データ保持回路
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
KR100296452B1 (ko) 1997-12-29 2001-10-24 윤종용 데이터 입력 버퍼들을 구비한 동기식 반도체 메모리 장치
KR100306881B1 (ko) 1998-04-02 2001-10-29 박종섭 동기 반도체 메모리를 위한 인터페이스
US6081477A (en) 1998-12-03 2000-06-27 Micron Technology, Inc. Write scheme for a double data rate SDRAM
KR100317317B1 (ko) 1998-12-31 2002-01-16 김영환 반도체입력장치의셋업/홀드타임제어회로
KR100287184B1 (ko) 1999-02-23 2001-04-16 윤종용 동기식 디램 반도체 장치의 내부 클럭 지연 회로 및 그 지연 방법
US7127017B1 (en) 2002-07-19 2006-10-24 Rambus, Inc. Clock recovery circuit with second order digital filter
US7234070B2 (en) 2003-10-27 2007-06-19 Micron Technology, Inc. System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding
KR100670654B1 (ko) 2005-06-30 2007-01-17 주식회사 하이닉스반도체 도메인 크로싱 마진을 증가시키기 위한 반도체메모리소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032662A (ko) * 1995-02-15 1996-09-17 구자홍 동기/비동기 버스 접속장치
KR20060106625A (ko) * 2003-11-07 2006-10-12 로무 가부시키가이샤 메모리 제어 장치 및 전자 장치
KR100945816B1 (ko) 2008-09-03 2010-03-10 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
US8171189B2 (en) 2012-05-01
KR20110012887A (ko) 2011-02-09
US20110029700A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
US9948310B2 (en) Methods and systems for clocking a physical layer interface
US7571337B1 (en) Integrated circuits and methods with transmit-side data bus deskew
KR101466850B1 (ko) 데이터 전송 장치
US8352773B2 (en) Time aligning circuit and time aligning method for aligning data transmission timing of a plurality of lanes
KR20070002803A (ko) 도메인 크로싱 마진을 증가시키기 위한 반도체메모리소자
KR100799689B1 (ko) 멀티 포트 반도체 장치 및 그 제어방법
US10146251B2 (en) Semiconductor device
US20070133314A1 (en) Integrated Circuit Devices Having Dual Data Rate (DDR) Output Circuits Therein
JP2017517820A (ja) 分散クロック同期を介した出力データの独立した同期
KR100838365B1 (ko) 데이터 정렬회로 및 정렬방법.
KR101047054B1 (ko) 반도체 장치
US8868827B2 (en) FIFO apparatus for the boundary of clock trees and method thereof
KR20160058445A (ko) 클럭 동기를 이용한 직렬화기 및 그를 이용한 고속 직렬화 장치
JP2011066621A (ja) データ転送装置
KR100945816B1 (ko) 반도체 메모리 장치
JP4613483B2 (ja) 集積回路
JP7193110B2 (ja) 複数レーン・シリアライザ装置
JP5157461B2 (ja) 分周回路及び分周方法
JP2009272998A (ja) 位相同期回路及び半導体チップ
US20110006932A1 (en) Programmable deserializer
KR20110121185A (ko) 반도체 메모리 장치
US7205815B2 (en) Method and integrated circuit apparatus for reducing simultaneously switching output
US9349421B2 (en) Memory interface
KR101047060B1 (ko) 데이터 출력 회로
KR20100078715A (ko) 반도체 메모리 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee