JP2017517820A - 分散クロック同期を介した出力データの独立した同期 - Google Patents

分散クロック同期を介した出力データの独立した同期 Download PDF

Info

Publication number
JP2017517820A
JP2017517820A JP2016572579A JP2016572579A JP2017517820A JP 2017517820 A JP2017517820 A JP 2017517820A JP 2016572579 A JP2016572579 A JP 2016572579A JP 2016572579 A JP2016572579 A JP 2016572579A JP 2017517820 A JP2017517820 A JP 2017517820A
Authority
JP
Japan
Prior art keywords
data
clock
endpoint
data strobe
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2016572579A
Other languages
English (en)
Other versions
JP2017517820A5 (ja
Inventor
クロビス、フィリップ・マイケル
ツェン、イー−フン
ファン、シュハオ
チルクリ、サシュマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2017517820A publication Critical patent/JP2017517820A/ja
Publication of JP2017517820A5 publication Critical patent/JP2017517820A5/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222Clock generating, synchronizing or distributing circuits within memory device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1689Synchronisation and timing concerns
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066Output synchronization
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093Input synchronization
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

データと、対応する第1のデータストローブとを複数のエンドポイントへと駆動するメモリコントローラが提供される。各エンドポイントは、第1のデータストローブに応じて、メモリコントローラから受信されたデータを記録し、次いで、受信されたデータを、第2のデータストローブに応じて再記録するように構成される。クロック同期回路は、エンドポイントの1つにおける受信された第1のデータストローブを、第2のデータストローブと十分に同期するように保つよう機能する。

Description

関連出願
[0001]本出願は、参照によりその全体が組み込まれる、2014年6月12日に出願された特許出願第14/302,727号の利益を主張するものである。
[0002]本出願は、複数のエンドポイントに分散されるクロック信号およびデータの同期化に関する。
[0003]ソース同期システムでは、データソースは、クロックパス上のクロックとともにデータパス上でデータをエンドポイントに送信する。クロックパスおよびデータパスが電気的に整合されている(たとえば、同じインピーダンスを有する経路上で同じワイヤ長さである)場合、データ信号がデータパス上を伝播するときにどのようなスキューを受けても、クロックパス上を伝播するクロック信号により整合される。このように、クロックおよびデータは、伝播中にいかなる経路のタイミング歪みが生じても、行き先において同期している。分散クロックツリー技法と比較すると、ソース同期送信に対して得られるデータ速度は、通常、はるかに高い。したがって、ソース同期データ送信は、多種多様のマイクロプロセッサおよびシステムオンチップ(SOC)上でデータ送信を行うための一般的な技法である。
[0004]SOCの複雑さが高まるにつれて、すべてがソース同期エンドポイントであり得るますます多くの下位の構成要素が含まれる。データの送信速度が増加する場合は特に、そのように多くのエンドポイントの同期をとることは非常に困難なものとなる。図1は、複数のエンドポイントにソース同期データを送信するためのメモリコントローラ105を含む従来のSOC100を示しており、それは、外部メモリと通信するための物理的なインターフェースモジュールを含み得る。説明を分かりやすくするために、図1では、第1のエンドポイント115と、最後のn番目のエンドポイント120だけが示されている。n個のエンドポイントの各々は、メモリコントローラ105から、それぞれのデータパスおよびクロックパスを介してデータ信号およびクロック信号の対を受信する。それに関して、メモリコントローラ105は、メモリコントローラ105内のデータレジスタと、エンドポイントにおける対応するデータレジスタとをクロック制御する、PLL110などのクロックソースとインターフェースをとる、またはクロックソースを含む。メモリコントローラ105とエンドポイントの間のクロックパスおよびデータパスはすべて、互いに電気的に整合されている。たとえば、経路長が同じである、経路インピーダンスが整合している、および以下同様のものである。そのような整合は、概して、すべてのエンドポイントにわたって、受信されたクロックとデータの対とを互いに同期状態に維持する。しかし、メモリコントローラ105とエンドポイントの間の距離は、数ミリメートルなど、比較的大きくなる可能性がある。そのような比較的長い伝播経路にわたって信号強度を維持するために、データパスおよびクロックパスの各々は、複数のバッファを含み得る。バッファリング、および比較的長い伝播経路、ならびにダイにわたる避けられない温度、電圧、およびプロセス変動は、クロックおよびデータ信号対を、クロックパスおよびデータパスの電気的な整合にもかかわらず、様々なエンドポイントで受信されたとき、互いに対してスキューが生じ、もはや位相が整合されなくする可能性がある。データおよびクロック対の間のスキューは、次いで、それらが、エンドポイントから外部メモリに送り出されると悪化する。比較的低いデータ転送速度では、スキューは、そのような低いデータ転送速度におけるクロック周波数の比較的長い周期と比較すると小さくなり得るので、許容され得る。しかし、データ転送速度がさらに高くなると、図1で示されたソース同期送信は、スキュー、ジッタ、およびデューティサイクルの歪みにより生ずるエラーに起因して、維持できなくなり得る。
[0005]したがって、複数のソース同期エンドポイントを有するシステムに対して改善されたクロック分散アーキテクチャが当技術分野で求められている。
[0001]集積回路内の複数のエンドポイントに、データと、対応する第1のデータストローブとを送信する、メモリコントローラのようなソース同期データソースを含む集積回路が提供される。エンドポイントおよびデータソースは、距離が1ミリメートルの数分の1またはそれ以上に分離されるように、互いに比較的離れている可能性がある。この分離がある場合、各エンドポイントへのデータは、適切な信号振幅およびレイテンシを維持するための複数のバッファを含む、データソースからの対応するデータパス上を進み得る。同様に、第1のデータストローブは、複数のバッファを含み得る対応するクロックパス上を、データソースからエンドポイントへと進む。
[0002]各エンドポイントは、多重分離の順序に従って、受信されたデータを複数の第1のレジスタへと多重分離するデマルチプレクサ(demultiplexer)で、データソースからのデータを受け取る。たとえば、エンドポイントごとに複数のn個(nは1を超える整数である)の第1のレジスタを有する実施形態では、多重分離の順序は、第1のレジスタのうちの最初ものに対して、次いで、2番目のものに対して、以下同様に、第1のレジスタのうちの最後のものが、多重分離順序に従って選択されるまで続けられる。この多重分離順序は、第1のレジスタのうちの最初のものから最後のものまで、周期的に繰り返される。各第1のレジスタは、多重分離順序に従って多重分離されたデータを記録するように、循環する順序で、受信された第1のデータストローブによりクロック制御される。
[0003]各エンドポイントはまた、選択されたデータ信号を形成するために、多重分離順序の遅延バージョンに従って、エンドポイントの第1のレジスタの各々からの記録された出力から選択するマルチプレクサを含む。各エンドポイントは、第2のデータストローブに応じて、選択されたデータ信号を記録する第2のレジスタをさらに含む。
[0004]クロックソースは、第2のデータストローブを生成する。このクロックソースは、第2のデータストローブが、第2のレジスタからの記録されたデータとともに、比較的スキューのないやり方で、集積回路から外部メモリへと送信され得るように、すべてのエンドポイントに分配される。この分配は、クロックソースを局所化することにより、またはスキューおよび変動を制限する何らかの他の分配方法により達成され得る。それとは対照的に、第1のデータストローブは、データソースからエンドポイントへとクロックパス上を移動するとき、特に、これらのクロックパスが比較的長く、バッファされる場合には、プロセス、電圧、および温度変動に曝される。第2のデータストローブとの第1のデータストローブの同期を維持するため、第2のデータストローブの一連の遅延されたバージョンを備える多相クロックを形成するように、第2のデータストローブは、マルチフェーズ・ジェネレータ(multi-phase generator)で処理される。セレクタ回路は、位相エラーを生成するために、エンドポイントのうちの1つについて受信された第1のデータストローブと第2のデータストローブとを比較する。位相エラーに基づいて、データソースによる送信で、エンドポイントで第2のデータストローブに位相が合わされた第1のデータストローブになるローカルクロックを形成するように、セレクタ回路は、第2のデータストローブの遅延されたバージョンから選択する。
[0005]これらの有利な特徴は、次の詳細な記述を参照すればさらに良く理解されるはずである。
[0006]複数のエンドポイントを有する従来のソース同期SOCに関する概略図。 [0007]本開示の実施形態によるソース同期アーキテクチャを示す図。 [0008]図2のソース同期アーキテクチャで実施されるローカルクロック同期化に関するさらなる細部を示す図。 [0009]本開示の実施形態による例示的な動作方法の流れ図。
[0010]開示されるクロック同期化システムの実施形態、およびその利点は、次の詳細な説明を参照することにより、最も良く理解される。同様の参照数字は、図の1つまたは複数のもので示された同様の要素を識別するために使用されることを理解されたい。
[0011]複数のエンドポイントがそれぞれ、複数の第1のクロック領域のレジスタと、第2のクロック領域のレジスタとを含むソース同期アーキテクチャが提供される。簡略化するために、第1のクロック領域のレジスタはまた、本明細書では、第1のレジスタとして示されることになる。同様に、第2のクロック領域のレジスタはまた、本明細書では、第2のレジスタとして示されることになる。第1および第2のクロックはまた、本明細書で、それぞれ、第1および第2のデータストローブとして示される。メモリコントローラなどのデータソースは、データを、対応するデータパス上で各エンドポイントに送信する。加えて、メモリコントローラは、第1のデータストローブを、対応するクロックパス上で各エンドポイントに送信する。エンドポイントへのデータおよびクロックパスはすべて、互いに電気的に整合されることができ、対応するクロックおよびデータ信号対を伝播させるためのクロックおよびデータパスの対として本明細書で示される。
[0012]各エンドポイントは、受信されたデータを、エンドポイントの第1のレジスタへと多重分離するためのデマルチプレクサを含み得る。エンドポイントの近傍にある位相同期ループまたは水晶発振器などの第2のデータストローブソースは、各エンドポイントにおける第2のレジスタをクロック制御する第2のデータストローブを生成する。第2のレジスタとは対照的に、エンドポイントの第1のレジスタは、メモリコントローラから受信される第1のデータストローブによりクロック制御される。各エンドポイントはまた、エンドポイントの第1のレジスタからのデータ出力から選択するためのマルチプレクサを含むことができる。各エンドポイント内の多重分離および多重化は、第2のレジスタにおける記録が、第1のレジスタにおける記録に関して1クロックサイクルより大きいセットアップ時間およびホールド時間を有することを可能にするが、本明細書でさらに説明されるように、第1のデータストローブは、第1および第2のデータストローブに対する周期(クロックサイクル期間)が実質的に同じになるように、第2のデータストローブと位相を合わせた状態に保持される。したがって、1クロックサイクルより大きいセットアップ時間は、第1のデータストローブサイクルまたは第2のデータストローブサイクルに関して区別される必要はない。このセットアップ時間に関して、多重分離は周期的なものである。たとえば、エンドポイントが、3つの第1のレジスタを有するものと仮定し、これらは、文字A、B、およびCで区別され得る。多重分離は、多重分離シーケンス、またはA、B、C、A、B、C、などのような順序に従って、第1のレジスタを循環する。第1のレジスタからのデータ出力の多重化は、望ましいセットアップ時間を補償する遅延を有する、多重分離シーケンスの遅延させたバージョンに従って行われる。たとえば、文字A、B、およびCで区別される3つの第1のレジスタを有する実施形態に関する遅延された多重分離シーケンスは、B、C、A、B、C、A、など、であり得るが、同じクロックサイクルにおいて、多重分離シーケンスは、A、B、C、A、B、C、など、であった。第3のクロックサイクルは、多重分離がレジスタCに書き込んでいるが、多重化は、そのとき、5番目のクロックサイクルまで、レジスタCを読み取らない、点で典型的なものである。第2のレジスタにおけるデータの記録は、従って、第1のレジスタのうちの1つにおいて記録された同じデータに関してそのような実施形態において、2つのクロックサイクルだけ遅延される。他方で、多重化の順序がそれに代えて、C、A、B、C、A、B、など、であった場合、第2のレジスタにおけるデータの記録は、対応する第1のレジスタで記録された同じデータに関して、1つのクロックサイクルだけ遅延される。遅延された多重分離シーケンスにおける遅延の量、したがってセットアップ時間は、各エンドポイントで個々に決定され得る。そのメモリコントローラにおける「データ」の記録に関する以下の論議は、それぞれのエンドポイントに対応するビットに代えてデータワードを送ることであり得ることに留意されたい。それに関して、第1および第2のレジスタの各々は、ちょうど1ビット幅とすることができるが、メモリコントローラからのワード幅に応じて、複数ビット幅とすることもできる。
[0013]各エンドポイントにおいてセットアップ時間を個々に適応させる能力は、第1のデータストローブを搬送するクロックパス、およびメモリコントローラとエンドポイントの間の対応するデータパスが、図1のSOC100に関して論じた比較的長いクロックパスおよびデータパスと類似して、比較的長く、したがってバッファされ得るという点において非常に有利である。ダイにわたる温度、プロセス、および電圧変動は、したがって、メモリコントローラからのその同期送信にもかかわらず、各エンドポイントで受信される第1のデータストローブ間でスキューを生じ得る。各エンドポイントにおける遅延された多重分離シーケンスに対する遅延の量は、したがって、様々なエンドポイントに対するクロックパスごとに変化する遅延を補償するように適応され得る。
[0014]エンドポイントにおいて受信された第1のデータストローブが、第2のデータストローブと同期しているように保つために、第2のデータストローブソースの近傍にあり得るセレクタ回路が、位相エラーを決定するように、エンドポイントの選択された1つに関する受信された第1のデータストローブを、第2のデータストローブと比較し得る。遅延同期ループなどのマルチフェーズ・ジェネレータはまた、第2のデータストローブソースの近傍に位置し得る。マルチフェーズ・ジェネレータは、第2のデータストローブの一連の遅延されたバージョンを備える多相クロックを発生する。セレクタ回路は、メモリコントローラに送信され、受信されるローカルクロックを形成するために、位相エラーに応じて、遅延されたバージョンから選択する。メモリコントローラは、エンドポイントにクロックパス上で伝播される第1のデータストローブとして、受信されたローカルクロックを返す。
[0015]このように、セレクタ回路は、エンドポイントのうちの選択された1つにおいて受信された第1のデータストローブに対して、閉ループ制御を適用する。第1のデータストローブは、ちょうど、選択されたエンドポイントに対するように、他のエンドポイントに対してもメモリコントローラから分配されるので、残りのエンドポイントに関する受信される第1のデータストローブは、次に、開ループ方式で制御される。しかしながら、そのような開ループ制御は、エンドポイントへのクロックパスが、すべて互いに電気的に整合され得るので正確である。さらにクロックパス上の伝播の間のどのスキューも、エンドポイントの各々に対する遅延された多重化シーケンスで遅延の量を調整することにより補償され得る。様々なエンドポイントで受信された第1のデータストローブは、第2のデータストローブとの位相合せが維持されるので、結果は、「分配されたクロックの同期」である。同期クロック(第1のデータストローブ)は、このようにダイにわたって複数のエンドポイントに送られ得、したがって、避けられないスキューおよび歪みを受け得るが、なおエンドポイントから外部の行き先へのデータの送信のために使用される第2のデータストローブと合せられた状態が維持され得る。この合せは、各エンドポイントが、その第1のレジスタからその第2のレジスタへのそれ自体の多重化の順序を有し得る点で、各エンドポイントに関して適応性がある。第1のデータストローブに従う第1のレジスタのうちの1つにおけるデータ記録と、および第2のデータストローブに従う第2のレジスタにおけるその後のデータ記録とに関する各エンドポイントでのセットアップ時間およびホールド時間は、したがって、各エンドポイントに関してカスタマイズされ得る。さらに、この解決策は、様々なエンドポイントにわたって、第1のデータストローブを第2のデータストローブと合せられた状態に保つだけではなく、それは、PLLのような正確な第2のデータストローブソースを1つだけ必要とするので、費用がかからず低電力である。これらの利点は、例示の実施形態の以下の論議からさらに良く理解されるはずである。
[0016]図2のSOC201のような集積回路に関して示されるように、メモリコントローラ200は、最初のゼロ番目のエンドポイント205から最後の(n−1)番目のエンドポイント210までの範囲の複数のn個のエンドポイントへデータを駆動する、ここで、nは、1より大きい整数である。各エンドポイントは、データを、メモリコントローラ200から対応するデータパスを介して受け取る。たとえば、エンドポイント210は、データパス215でデータを受け取るが、エンドポイント205は、データパス225でデータを受け取る。データパスは、実際には、メモリコントローラ200が、各エンドポイントに対して単独のビットではなく、データワードを送信するように、データバスを備えることができる。たとえば、一実施形態では、メモリコントローラ200は、バイト幅のデータワードを並列に、対応するデータパスを介してエンドポイントへと送信することができる。メモリコントローラ200からのデータ送信は、対応するクロックパスで送信される第1のデータストローブと同期している。たとえば、エンドポイント210は、第1のデータストローブをクロックパス220で受信するが、エンドポイント205は、第1のデータストローブをクロックパス230で受信する。データおよび第1のデータストローブは、シングルエンドまたは差動(differential)にすることができる。同様に、データ送信も、シングルエンドまたは差動にすることができる。
[0017]各データパスは、第1のデータストローブによりクロック制御されるメモリコントローラ内の対応するデータレジスタ260で始まる。エンドポイントは、通常、SOC201に対するピンまたはパッド(図示せず)の近くに位置するが、メモリコントローラ200は、ダイの内部で、エンドポイントから比較的離れて配置され得ることに留意されたい。データパス215および225、ならびにクロックパス220および230は、したがって、1ミリメートルの数分の1、またはさらに数ミリメートルなど、比較的長い距離にわたって、SOC201を横断して延び得る。そのように比較的長く伝播する間で信号強度を維持するために、データパス215および225、ならびにクロックパス220および230は、複数のバッファを含み得る。クロックパス220および230はすべて、互いに電気的に整合されているが、そのような比較的長い距離にわたる伝播、および繰り返されるバッファリングは、特に、SOC201がインスタンス化されるダイにわたる避けられない温度、プロセス、および電圧変動により、1つのクロックパスにおける第1のデータストローブが、他のクロックパス上の伝播に関して、スキュー、ジッタを生じ、またはデューティサイクルが歪む十分な機会を与える。
[0018]結果として生じたクロックのずれは、各エンドポイントが、位相同期ループ(PLL)235のようなクロックソースからの第2のデータストローブ242に従い同期して、外部メモリ(図示せず)にその受信されたデータを最終的に転送するという点で問題がある。このクロックソースは、様々なエンドポイントにわたって非常にわずかなスキューを有するだけである。そのような最小のスキューは、単一の共通クロックに対して、DRAMのような外部の行き先へのエンドポイントからのデータ送信に関して、セットアップ時間およびホールド時間を満たすために望ましい。PLL235は、エンドポイントで受信される第2のデータストローブ242となるように、バッファされるクロックパス上を伝播し得る第2のデータストローブ241を生成する。各エンドポイントで受信された第1のデータストローブは、第2のデータストローブ242とエッジ合せ(同期)されるように維持される必要があるだけではなく、各エンドポイントは、第1のデータストローブのクロック領域から、第2のデータストローブのクロック領域へと転送を行うのに、可変量のセットアップ時間が必要になり得る。各エンドポイントで、セットアップ時間を個々に適応可能にするために、SOC201における各エンドポイントは、メモリコントローラ200から受信されたデータを、エンドポイントにおける複数の第1のレジスタ270に多重分離するデマルチプレクサ265を含む。SOC201では、各エンドポイントは、3つの第1のレジスタ270を含み、したがって、デマルチプレクサ265は3対1のデマルチプレクサである。代替の実施形態は、3を超える第1のレジスタ270を有することができ、したがって、4対1またはそれを超える多重分離が実施され得る。多重分離の量(したがって、対応する第1のレジスタ270の数)が大きくなるほど、追加のレイテンシを代償として、各エンドポイントにおいて選択され得るセットアップ時間の量が大きくなる。各エンドポイントにおける多重分離の程度、したがって、第1のレジスタ270の数は、セットアップ時間とレイテンシの間のトレードオフになる。
[0019]デマルチプレクサ265による多重分離は、第1のレジスタ270に対する多重分離シーケンスに従って行われる。たとえば、受信された第1のデータストローブの第1サイクルにおいて、エンドポイントのデマルチプレクサ265は、第1のレジスタ270のうちの最初のものについて選択し得、それは次いで、受信された第1のデータストローブに応じて、多重分離されたデータを記録することになる。受信された第1のデータストローブの第2サイクルでは、同じデマルチプレクサ265が、第1のレジスタ270のうちの2番目のものについて選択し得、それは、次いで、受信された第1のデータストローブに応じて、多重分離されたデータを記録することになる。最後に、受信されたデータストローブの第3サイクルでは、同じデマルチプレクサ265が、第1のレジスタ270のうちの残りの3番目のものについて選択し得る。この第1のレジスタ270のうちの3番目のものは、次いで、受信された第1のデータストローブの第3サイクルに応じて、デマルチプレクサ265からの多重分離されたデータを記録することになる。したがって、多重分離シーケンスは、次いで、第1のデータストローブの第4サイクルから第6サイクルまで繰り返され、以下同様に繰り返されることが理解されよう。多重分離シーケンスは、エンドポイントにわたって共通の多重分離シーケンスを実施するようにデマルチプレクサ265を制御するメモリコントローラ200における書込みポインタ発生器290からの書込みポインタにより制御され得る。書込みポイント発生器290は、クロックパスおよびデータパスと同様にバッファされ得る対応する書込みポインタパスで、書込みポインタをエンドポイントに送信する。
[0020]多重分離は、SOC201におけるエンドポイントに共通であるが、セットアップ時間は、個々に適応され得る。この個々に適応させることを可能にするために、各エンドポイントは、エンドポイントの第1のレジスタ270の各々からの記録された出力から選択するための読取りポインタを用いてマルチプレクサ275を制御する読取りポインタ発生器285を含むことができる。選択され、記録された出力は、第2のデータストローブ242に応じて、第2のレジスタ280で再度記録される。多重化は、各読取りポインタ発生器285により制御される遅延量を有する多重分離シーケンスの遅延バージョンに従って行われる。たとえば、第1のレジスタ270にわたる多重分離シーケンスは、先に論じた、1番目、2番目、3番目、1番目、2番目、3番目、など、のシーケンスであったと仮定する。望ましいセットアップ時間の量に応じて、エンドポイントにおけるマルチプレクサ275は、デマルチプレクサ265が第1のレジスタ270のうちの3番目のものに書き込んでいる間に、受信された第1のデータストローブの所与のサイクルにおいて第1のレジスタ270のうちの最初のものから選択し得る。デマルチプレクサ265がレジスタ270のうちの1番目のものに書込んでいる間に、受信された第1のデータストローブに続くサイクルにおいて、マルチプレクサ275は、次いで、第1のレジスタ270のうちの2番目のものに対して選択を行い、以下同様に行われる。その場合、セットアップ時間に関して1クロックサイクルのレイテンシがあることになる。代替的に、他のエンドポイントに関するクロックパスの位相合せは、2クロックサイクルのレイテンシ(セットアップ時間)が必要であるようになり得る。このように、クロックパス230および220のような様々なクロックパスに対する遅延差は、各エンドポイントで受信する第1のデータストローブが、第2のデータストローブ242に同期したままであるように補償され得る。読取りポインタ発生器285からの読取りポインタを訓練するために、メモリコントローラ200は、クロックパス間の位相差が決定され得るように、訓練シーケンスを様々なエンドポイントに送信し得る。これらの差に基づいて、メモリコントローラ200(または他の適切なコントローラ)は、次いで、それに従って読取りポインタ発生器285を調整し得る。各読取りポインタは、書込みポインタ発生器290により確立された多重分離シーケンスから、遅延オフセットを決定する。しかし、書込みポインタ発生器290は、第1のデータストローブのサイクルに応じて、多重分離シーケンスを循環するが、読取りポインタ発生器285は、第2のデータストローブ242のサイクルに応じて、多重分離シーケンスのその遅延されたバージョンを循環することに留意されたい。
[0021]一実施形態では、デマルチプレクサ265、第1のレジスタ270、マルチプレクサ275、および第2のレジスタ280は、メモリコントローラからの受信された第1のデータストローブに従って、メモリコントローラからのデータを記録することと、第2のデータストローブに従ってデータを記録することとの間のセットアップ時間を変えるための手段を各エンドポイント内に備えるものと考えられる。
[0022]第1のデータストローブ領域から、エンドポイント275における第2のデータストローブ領域への間のデータ転送は、各エンドポイントで受信された第1のデータストローブが、第2のデータストローブ242と十分に同期していることを必要とする。この同期性を維持するために、エンドポイント205で受信された第1のデータストローブ255のような、エンドポイントのうちの所与の1つに対して受信されたデータストローブは、これらの2つのクロック間の位相エラーを決定するために、セレクタ回路250で第2のデータストローブ242と比較される。同時に、遅延同期ループ(DLL)などの多相クロック発生器240は、PLL235により生成された第2のデータストローブ241(第2のデータストローブ242は、第2のデータストローブ241が伝播することによりエンドポイント205で受信されるものである)から、多相クロックを生成する。多相クロックは、第2のデータストローブ241の一連の遅延されたバージョンを備える。
[0023]位相エラーに基づいて、セレクタ回路250は、メモリコントローラ200へのローカルクロックパス245上で駆動されるローカルクロックを生成するために、第2のデータストローブ241の遅延バージョンから選択する、ここにおいて、ローカルクロックは、レジスタ260および書込みカウンタ290をクロック制御するための、ならびにエンドポイントへの再送信を行うための第1のデータストローブとして受信される。クロックパス245および230は、したがって、エンドポイント205における各第1のレジスタ270に関する単一の全体のクロックパスを形成する。そのような各クロックパスは、セレクタ回路250に一端を有し、またエンドポイント205における対応する第1のレジスタ270で他端を有する。したがって、エンドポイント205で受信された第1のデータストローブ255の、第2のデータストローブ242との同期性を維持するための閉ループ制御が存在する。エンドポイント210のような残りのエンドポイントで受信された第1のデータストローブは、次いで、開ループ方式で制御されるが、各エンドポイントにおけるセットアップ時間およびホールド時間の前述のカスタム化により、十分なセットアップおよびホールドタイミング要件を満たす。各エンドポイントは、したがって、第2のレジスタ280におけるその記録されたデータを、第2のデータストローブ242と同期させて外部メモリに送信することができる。PLL235は、エンドポイントの比較的近くに、したがって、データがSOC201を離れて外部メモリへと伝播するためのピンもしくはパッドにも比較的近い位置にあり得るので、第2のデータストローブ242は、外部メモリにより受信される前に、比較的わずかなスキュー、ジッタ、およびデューティサイクル歪みを受けるにすぎない。このように、外部メモリへの高速データ送信が、許容可能な誤り率で行うことができる。それとは対照的に、エンドポイントで受信された第1のデータストローブは、メモリコントローラ200と、対応するエンドポイントとの間の経路220および230のような、比較的長い、バッファされたクロックパスのために、スキュー、ジッタ、およびデューティサイクル歪みに曝される。受信された第1のデータストローブは、したがって、「クリーンな」第2のデータストローブ242と比較して、比較的「汚い」。しかし、これらの差は、各エンドポイントにおける可変のセットアップ時間により、またさらにセレクタ回路250および多相クロック発生器240により適用される閉ループ制御により調節される。セレクタ回路250および多相クロック発生器240は、エンドポイントのうちの1つで受信された第1のデータストローブを、第2のデータストローブ242との十分な同期状態を保つクロック同期回路を形成する。
[0024]クロック同期回路によるこの閉ループ制御は、図3の参照により良く理解され得る。この実施形態では、セレクタ回路250は、多相検出器300とマルチプレクサ305とを備える。PLL235およびDLL240は、多相検出器300により受信され、マルチプレクサ305により選択される多相クロック310を生成するように、図2に関して論じたように動作する。図2のメモリコントローラ200からの1つのレジスタ260だけが図3で示されている。同様に、図2のエンドポイント205から単一の第1のレジスタ275、ならびに第2のレジスタ280だけが図3で示されている。残りのエンドポイントおよびメモリコントローラ200の残りのものは、分かりやすくするために図3で示されていない。受信された第1のデータストローブ255は、第2のレジスタ280で記録されるデータが、受信された第1のデータストローブ255に関して第1のレジスタ275からラウンチ(launch)されるので、ラウンチクロックとしても表し得る。第2のデータストローブ242はまた、データがキャプチャ(capture)され第2のデータストローブクロック領域へと転送される第2のレジスタ280内にある点で、キャプチャクロックとしても表し得る。
[0025]多相クロック310は、位相シフトφだけ第2のデータストローブに関して位相がシフトされた第1の遅延クロックから、位相シフトmφだけ第2のデータストローブに関して位相がシフトされた最後のm番目の遅延クロックφmまでの範囲の第2のデータストローブの複数のm個の遅延バージョン(図示せず)を備える。ここで、mは1より大きい整数である。多相クロック310内の各連続する遅延クロックは、前の遅延クロックに対してφだけ位相がシフトされる。たとえば、第2の遅延クロックφ2は、第1の遅延クロックφ1に対してφだけ位相がシフトされる。同様に、第3の遅延クロックφ2は、第2の遅延クロックφ2に対してφだけ位相がシフトされる。m番目の遅延クロックφmは、したがって、(m−1)番目の遅延クロックφm-1に対してφだけ位相がシフトされる。
[0026]多相クロック310を形成するm個の遅延クロックを生成するために、DLL240は、複数のm個の遅延クロックを整合させる複数のm個の遅延素子を有するディレイライン(delay line)(図示せず)を含み得る。本明細書でさらに説明するように、整数mが2のべき乗であることが便利である。一実施形態では、DLL240におけるディレイラインの遅延素子が、ゼロ番目の遅延素子から15番目の遅延素子にわたるように、mは、したがって、24=16に等しくし得る。ディレイラインの始めのバッファリング遅延素子は、第2のデータストローブを受信し、第2のデータストローブを、ゼロ番目の遅延素子を駆動するバッファされたクロックdinpへと遅延させることができる。第1および第2のデータストローブのような本明細書で論じられるクロックは、差動信号またはシングルエンドクロック信号を備えることができることに留意されたい。
[0027]各遅延素子は、多相クロック310の一部として、対応する遅延クロックを生成する。DLL240に関するディレイラインにおいて、16個の遅延素子を備える実施形態では、多相クロック310は、d<0:15>として表され得る。たとえば、ディレイラインにおけるゼロ番目の遅延素子は、遅延クロックd<0>を生成するが、最終的な15番目の遅延素子は、遅延クロックd<15>を生成する。同様に、ディレイラインにおけるi番目の遅延素子(iは、0から15までの範囲の整数)は、i番目の遅延クロックd<i>を生成する。DLL240は、d<15>を、ディレイラインへのバッファされた入力クロックdinpと同相に保つための制御ループを実装する。このようにして、多相クロック310におけるi番目の遅延クロックd<i>が、(i−1)番目の遅延クロックd<i+1>の立ち上がりエッジに関して、T/16だけ遅延された立ち上がりエッジを有するように、第2のデータストローブに対する周期Tは、16個の等しく分散された点において、DLL240におけるディレイラインに関する16個の遅延素子実施形態でサンプリングされる。たとえば、d<1>の立ち上がりエッジは、d<0>の立ち上がりエッジに関して、T/16だけ遅延される。同様に、d<2>の立ち上がりエッジは、d<0>の立ち上がりエッジに関して、2T/16だけ遅延される、など、である。
[0028]多相検出器300は、マルチプレクサ305で多相クロック310の遅延されたクロックのうちの選択された1つに関して選択する、受信された第1のデータストローブ255と第2のデータストローブ242の間の位相エラーをデジタルコードとして表し得る。マルチプレクサ305は、ローカルクロックとして、選択された遅延クロックをラウンチし、それは、メモリコントローラ(図示せず)へと伝播してそのデータレジスタ260をクロック制御し、さらに第1のデータストローブとしてエンドポイントに送信される。マルチプレクサ305と同様に、多相クロック310の遅延クロックが、第2のデータストローブ242に関する位相を決定するために使用され、また受信された第1のデータストローブ255に関する位相を決定するために使用され得るように、多相検出器300もまた、多相クロック310を受信する。たとえば、多相検出器300は、多相クロック310における各遅延クロックについてフリップフロップ(図示せず)を含み得る。16個の遅延クロックd<0:15>を有する実施形態では、多相検出器300は、したがって、第2のデータストローブ242に対する位相と、受信された第1のデータストローブ255に対する位相とを決定するために、連続的な方式で使用され得る16個のフリップフロップを含み得る。
[0029]代替的に、多相検出器300は、多相クロック310が16個の遅延クロックd<0:15>を備える実施形態において、32個のフリップフロップ(第2のデータストローブ242を解析するための16個の1組、および受信された第1のデータストローブ255を解析するための16個のフリップフロップの他の組)を含み得る。直列の実施形態を再度参照すると、各フリップフロップは、解析される対応するクロック信号におけるクロックエッジ(たとえば、立ち上がりクロックエッジ)によりトリガされ得る。たとえば、第2のデータストローブ242は、16個の遅延クロックd<0:15>に対応する多相検出器300における16個のフリップフロップをトリガすると考える。ゼロ番目のフリップフロップは、d<0>を記録し、第1のフリップフロップは、d<1>を記録し、以下同様に、16番目のフリップフロップはd<15>を記録する。
[0030]多相検出器300での受信での第2のデータストローブ242の位相合せに応じて、様々なフリップフロップは、論理ハイ値または論理ロー値のいずれかを記録することになる。フリップフロップで記録された値は、したがって、第2のデータストローブ242の位相を表すデジタルワードとして、多相検出器300により使用され得る。受信された第1のデータストローブ255の位相が、フリップフロップが、受信された第1のデータストローブ255における対応するクロックエッジによってクロック制御され得ることなどと同様に、決定されるように、フリップフロップは、次いで、(直列の実施形態では)リセットされることができる。その結果、多相検出器300は、デジタル位相エラーを決定するために、2つの得られたデジタルワード(1つは、第2のデータストローブ242の位相を表し、また他のものは、受信された第1のデータストローブ255の位相を表す)を比較することができる。たとえば、多相検出器240は、デジタル位相エラーを決定するために、2つのデジタルワードを減算することもできる。マルチプレクサ305の選択に関する位相エラーの、そのようなバイナリデジタルコーディングが、2のべき乗に等しい多相クロック310における遅延クロックの数からのものであることは、従って、効率的である。しかしながら、代替の実施形態では、遅延クロックの数は、2のべき乗である必要はないことが理解されよう。
[0031]位相計算を行う前に、マルチプレクサ305は、ローカルクロックをラウンチしている必要があり、そうでない場合には、測定すべき受信された第1のデータストローブ255がないことに留意されたい。デジタル位相エラーは、したがって、d<0>のようなデフォルトの遅延クロックを選択するために、すべてバイナリのゼロであるなどの、デフォルト値を有していることができる。動作の検出段階中に、マルチプレクサ305からローカルクロックとしてデフォルトの遅延クロックが送り出されると、多相検出器300は、したがって、測定動作モード中に位相測定を開始し、それに従ってデジタル位相エラーを決定し得る。
[0032]多相検出器300により適用される位相補正は、デフォルトの遅延クロックに対するものであり得る。位相を測定する前に、デフォルトの遅延クロックは、メモリコントローラを介して伝播し、第2のデータストローブ242に関して何らかの遅延オフセットを有する受信された第1のデータストローブ255として戻る。マルチプレクサ305が、したがって、デフォルトの遅延クロックに対して同じ遅延オフセットだけ進ませた立ち上がりエッジを有する遅延クロックd<i>をラウンチすることができた場合、受信された第1のデータストローブ255は、第2のデータストローブ242とエッジが合わせられることになる。より一般的には、m個の遅延クロックが多相クロック310を構成する実施形態において、デフォルトクロックがd<i>であると仮定する。さらに、多相検出器300による位相測定は、受信された第1のデータストローブ255が、第2のデータストローブ242に対してn個の遅延増分(各遅延増分はT/mに等しい)だけ遅延されていることを示していると仮定する。そのような場合、マルチプレクサ305で選択された遅延クロックは、d<[(i−n)modulo m]>となる。
[0033]そのような位相合せは、多相検出器300は、位相測定および調整を行うために、数クロックサイクルを必要とするにすぎない点で、全く有利である。1GHzのクロック速度で、それはちょうど数ナノ秒である。それとは対照的に、受信された第1のデータストローブ255を第2のデータストローブ242と合せるために、従来のPLLの使用は、数十マイクロ秒もしくはそれ以上の長さが必要となるはずであり、それは1桁遅い。さらに、前に論じたフリップフロップなど、多相検出器300内のデジタル回路は、比較的小型であり、低電力である。同様に、マルチプレクサ305はまた、構成するためには比較的少ないトランジスタを必要とするだけである。それとは対照的に、PLLは、かなり大きく、実質的に電力をさらに消費する。
[0034]本明細書で開示される分散クロック同期アーキテクチャを含む集積回路に対する動作方法が、図4で示された流れ図に関して次に論じられる。第1の動作400は、各エンドポイントが、第1のデータストローブとデータとを受信するように、データと、対応する第1のデータストローブとを、データソースから複数のエンドポイントに送信することを備える。図2のSOC201に関して論じられた、クロックパス220および230上の第1のデータストローブと、データパス215および225上のデータとの送信は、そのような動作の例である。方法はまた、各第1のレジスタが、エンドポイントの第1のレジスタに対する多重分離シーケンスに従って多重分離されたデータを受信するように、受信されたデータを、各エンドポイントにおける複数の第1のレジスタへと多重分離する動作405と、受信された第1のデータストローブに応じて、受信され、多重分離されたデータを各第1のレジスタに記録する動作410とを含む。SOC201に関して論じられた、対応する第1のレジスタ270にデマルチプレクサ265で多重分離することは、これらの動作の例である。
[0035]さらに方法は、エンドポイントに対する選択されたデータ信号を形成するために、多重分離シーケンスの遅延されたバージョンに従って、各エンドポイントにおける複数の第1のレジスタから選択する動作415と、各エンドポイントにおいて、第2のデータストローブに応じて、エンドポイントの選択されたデータ信号を、第2のレジスタに記録する動作420とを含む。マルチプレクサ275における多重化、その後の第2のレジスタ280での記録は、これらの動作の例である。
[0036]当業者であれば今では理解されるように、手近な特定の適用例に応じて、多くの修正、置き換え、および変形を、本開示の趣旨および範囲から逸脱することなく、本開示のデバイスの材料、装置、構成、および使用方法において、またはそれらに対して行うことができる。これに照らして、本開示の範囲は、それらが単にそれらのいくつかの例であるので、本明細書に説明され記載される特定の実施形態のものに制限されるべきでなく、むしろ、以下に添付される請求項およびそれらの機能的な等価物のものと完全に対応すべきである。
[0036]当業者であれば今では理解されるように、手近な特定の適用例に応じて、多くの修正、置き換え、および変形を、本開示の趣旨および範囲から逸脱することなく、本開示のデバイスの材料、装置、構成、および使用方法において、またはそれらに対して行うことができる。これに照らして、本開示の範囲は、それらが単にそれらのいくつかの例であるので、本明細書に説明され記載される特定の実施形態のものに制限されるべきでなく、むしろ、以下に添付される請求項およびそれらの機能的な等価物のものと完全に対応すべきである。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1] 集積回路であって、前記集積回路は下記を備える、
データソースと、
複数のエンドポイント、ここにおいて、各エンドポイントは、
複数の第1のレジスタと、
各第1のレジスタが多重分離シーケンスに従って多重分離されたデータを受信するように、前記データソースから受信されたデータを多重分離するように構成されたデマルチプレクサ、ここにおいて、各第1のレジスタは、前記データソースから受信された第1のデータストローブに応じて、前記デマルチプレクサから受信された前記多重分離されたデータを記録するように構成される、と、
前記多重分離シーケンスの遅延されたバージョンに従って、前記エンドポイントの第1のレジスタの各々からのデータ出力を選択するように構成されたマルチプレクサと、
第2のデータストローブに応じて、前記マルチプレクサからの前記選択されたデータ出力を記録するように構成された第2のレジスタと、
を含む。
[C2] 前記データソースは、メモリコントローラを備える、[C1]に記載の集積回路。
[C3] 前記第2のデータストローブを前記第2のレジスタに送信するように構成されたクロックソースをさらに備える、[C1]に記載の集積回路。
[C4] 各エンドポイントにおける前記複数の第1のレジスタは、3つの第1のレジスタを備える、[C1]に記載の集積回路。
[C5] 各エンドポイントにおける前記複数の第1のレジスタは、4つの第1のレジスタを備える、[C1]に記載の集積回路。
[C6] 前記データソースは、前記デマルチプレクサの各々で、前記多重分離シーケンスを制御するように構成された書込みポインタを含む、[C2]に記載の集積回路。
[C7] 各エンドポイントは、前記エンドポイントのマルチプレクサにおいて、前記多重分離シーケンスの前記遅延されたバージョンを制御するように構成された読取りポインタをさらに備える、[C1]に記載の集積回路。
[C8] 前記複数のエンドポイントに対応する複数のデータパス、ここにおいて、各データパスは、前記メモリコントローラから、前記対応するエンドポイントでの前記デマルチプレクサへと延び、前記メモリコントローラが、データを各データパスで、前記対応するエンドポイントのデマルチプレクサへと送信するように構成される、と、
前記複数のエンドポイントに対応する複数のクロックパス、ここにおいて、各クロックパスは、前記メモリコントローラから、前記対応するエンドポイントにおける前記第1のレジスタの各々へと延び、前記メモリコントローラが、前記第1のデータストローブを前記対応するクロックパスで、各エンドポイントへと送信するように構成される、と、
をさらに備える、[C2]に記載の集積回路。
[C9] 前記データパスおよび前記クロックパスはすべて、互いに電気的に整合されている、[C8]に記載の集積回路。
[C10] 前記クロックソースは、位相同期ループ(PLL)を備える、[C3]に記載の集積回路。
[C11] 前記第2のデータストローブを受信し、複数の遅延クロックを生成するように構成された多相クロック発生器、ここで、各遅延クロックが、前記第2のデータストローブに関して一意の遅延を有する、と、
位相エラーに基づいて、前記遅延クロックのうちの1つを選択するように構成されたセレクタ回路、ここで、前記セレクタ回路が、前記選択された前記遅延クロックのうちの1つを前記データソースにラウンチするようにさらに構成され、ここにおいて、前記データソースが、前記受信され選択された遅延クロックを前記第1のデータストローブとして使用するように構成され、前記セレクタ回路が、前記位相エラーを決定するために、前記エンドポイントのうちの1つにおける前記受信された第1のデータストローブを、前記第2のデータストローブと比較するようにさらに構成される、と、
を備える、[C3]に記載の集積回路。
[C12] 前記セレクタ回路は、前記位相エラーに応じて、前記遅延クロックの前記選択された1つを選択するためのマルチプレクサを含む、[C11]に記載の集積回路。
[C13] 前記セレクタ回路は、第1のデジタルワードを決定するために、前記受信されたローカルクロックを前記複数の遅延クロックと比較し、また第2のデジタルワードを決定するために、前記基準クロックを前記複数の遅延クロックと比較するように構成された多相検出器を含み、前記多相検出器は、前記位相エラーを決定するために、前記第1のデジタルワードと前記第2のデジタルワードとを比較するようにさらに構成される、[C11]に記載のクロック同期回路。
[C14] 前記多相クロック発生器は、遅延同期ループ(DLL)を備える、[C11]に記載のクロック同期回路。
[C15] 集積回路内で、各エンドポイントが、第1のデータストローブとデータとを受信するように、前記データと、対応する前記第1のデータストローブとを、データソースから複数のエンドポイントに送信することと、
各第1のレジスタが、前記エンドポイントの第1のレジスタに対する多重分離シーケンスに従って多重分離されたデータを受信するように、前記受信されたデータを、各エンドポイントにおける複数の第1のレジスタへと多重分離することと、
前記受信された第1のデータストローブに応じて、前記受信され多重分離されたデータを、各第1のレジスタに記録することと、
前記エンドポイントに対する選択されたデータ信号を形成するために、前記多重分離シーケンスの遅延されたバージョンに従って、各エンドポイントにおける前記複数の第1のレジスタから選択することと、
各エンドポイントにおいて、第2のデータストローブに応じて、前記エンドポイントの選択されたデータ信号を第2のレジスタに記録することと、
を特許請求する方法。
[C16] 各遅延クロックが、前記第2のデータストローブに関して一意の遅延を有するように、複数の遅延クロックを生成することと、
選択された遅延クロックを形成するために、位相エラーに応じて、前記複数の遅延クロックから選択することと、
前記選択された遅延クロックを、クロックパスの第1の端部に駆動することと、
前記選択された遅延クロックを前記クロックパスの前記第1の端部に駆動することに応じて、前記第1のレジスタのうちの1つで、前記クロックパスの第2の端部からの前記第1のデータストローブを受信することと、
前記位相エラーを決定するために、前記クロックパスの前記第2の端部からの前記受信された第1のデータストローブを、前記第2のデータストローブと比較することと、
をさらに備える、[C15]に記載の方法。
[C17] 前記多重分離は、少なくとも3:1の多重分離である、[C15]に記載の方法。
[C18] 前記多重分離は、少なくとも4:1の多重分離である、[C15]に記載の方法。
[C19] 各エンドポイントで前記選択することは、少なくとも3:1の多重化である、[C15]に記載の方法。
[C20] 各エンドポイントで前記選択することは、少なくとも4:1の多重化である、[C15]に記載の方法。
[C21] 集積回路であって、前記集積回路は下記を備える、
データソースと、
複数のエンドポイント、ここにおいて、各エンドポイント、前記データソースからの受信された第1のデータストローブに従って前記データソースからのデータを記録することと、第2のデータストローブに従って前記データを記録することとの間のセットアップ時間を変えるための手段、と、
前記第2のデータストローブを生成するように構成されたクロックソース。
[C22] 前記複数のエンドポイントに対応する複数のデータパス、ここにおいて、各データパスは、前記データソースから、前記対応するエンドポイントでの前記手段へと延び、前記メモリコントローラが、データを、各データパスで前記対応するエンドポイントのデマルチプレクサへと送信するように構成される、と、
前記複数のエンドポイントに対応する複数のクロックパス、ここにおいて、各クロックパスは、前記データソースから、前記対応するエンドポイントにおける各手段へと延び、前記データソースが、前記第1のデータストローブを、前記対応するクロックパスで各エンドポイントに送信するように構成される、と、
をさらに備える、[C21]に記載の集積回路。
[C23] 前記第2のデータストローブを受信し、複数の遅延クロックを生成するように構成された多相クロック発生器、ここで、各遅延クロックが、前記第2のデータストローブに関して一意の遅延を有する、と、
位相エラーに基づいて、前記遅延クロックのうちの1つを選択するように構成されたセレクタ回路、ここで、前記セレクタ回路が、前記遅延クロックの前記選択された1つを、前記データソースにラウンチするようにさらに構成され、ここにおいて、前記データソースが、前記受信され選択された遅延クロックを前記第1のデータストローブとして使用するように構成され、前記セレクタ回路が、前記位相エラーを決定するために、前記エンドポイントのうちの1つにおける前記受信された第1のデータストローブを、前記第2のデータストローブと比較するようにさらに構成される、と、
をさらに備える、[C21]に記載の集積回路。
[C24] 前記クロックソースは、位相同期ループ(PLL)を備える、[C21]に記載の集積回路。
[C25] 前記データソースは、メモリコントローラを備える、[C21]に記載の集積回路。
[C26] 前記データパスおよび前記クロックパスはすべて、互いに電気的に整合されている、[C22]に記載の集積回路。
[C27] 集積回路であって、前記集積回路は下記を備える、
データソースと、
複数のエンドポイント、ここにおいて、各エンドポイントは、
第1のデータストローブに応じて、前記データソースからのデータを記録するように構成された複数の第1のレジスタと、
第2のデータストローブに応じて、前記第1のレジスタからの前記データを記録するように構成された第2のレジスタと、
を含む、と、
前記第2のデータストローブを受信し、複数の遅延クロックを生成するように構成された多相クロック発生器、ここで、各遅延クロックが、前記第2のデータストローブに関して一意の遅延を有する、と、
位相エラーに基づいて、前記遅延クロックのうちの1つを選択するように構成されたセレクタ回路、ここで、前記セレクタ回路が、前記遅延クロックの前記選択された1つを、前記データソースにラウンチするようにさらに構成され、ここにおいて、前記データソースは、前記選択された遅延クロックを、前記第1のデータストローブとして、前記エンドポイントへの前記送信に使用するように構成され、前記セレクタ回路が、前記位相エラーを決定するために、前記エンドポイントのうちの1つにおける前記受信された第1のデータストローブを、前記第2のデータストローブと比較するようにさらに構成される。
[C28] 前記データソースが、メモリコントローラを備える、[C27]に記載の集積回路。
[C29] 前記多相クロック発生器が、遅延同期ループを備える、[C27]に記載の集積回路。
[C30] 各エンドポイントにおける前記複数の第1のレジスタは、少なくとも3つの第1のレジスタを備える、[C27]に記載の集積回路。

Claims (30)

  1. 集積回路であって、前記集積回路は下記を備える、
    データソースと、
    複数のエンドポイント、ここにおいて、各エンドポイントは、
    複数の第1のレジスタと、
    各第1のレジスタが多重分離シーケンスに従って多重分離されたデータを受信するように、前記データソースから受信されたデータを多重分離するように構成されたデマルチプレクサ、ここにおいて、各第1のレジスタは、前記データソースから受信された第1のデータストローブに応じて、前記デマルチプレクサから受信された前記多重分離されたデータを記録するように構成される、と、
    前記多重分離シーケンスの遅延されたバージョンに従って、前記エンドポイントの第1のレジスタの各々からのデータ出力を選択するように構成されたマルチプレクサと、
    第2のデータストローブに応じて、前記マルチプレクサからの前記選択されたデータ出力を記録するように構成された第2のレジスタと、
    を含む。
  2. 前記データソースは、メモリコントローラを備える、請求項1に記載の集積回路。
  3. 前記第2のデータストローブを前記第2のレジスタに送信するように構成されたクロックソースをさらに備える、請求項1に記載の集積回路。
  4. 各エンドポイントにおける前記複数の第1のレジスタは、3つの第1のレジスタを備える、請求項1に記載の集積回路。
  5. 各エンドポイントにおける前記複数の第1のレジスタは、4つの第1のレジスタを備える、請求項1に記載の集積回路。
  6. 前記データソースは、前記デマルチプレクサの各々で、前記多重分離シーケンスを制御するように構成された書込みポインタを含む、請求項2に記載の集積回路。
  7. 各エンドポイントは、前記エンドポイントのマルチプレクサにおいて、前記多重分離シーケンスの前記遅延されたバージョンを制御するように構成された読取りポインタをさらに備える、請求項1に記載の集積回路。
  8. 前記複数のエンドポイントに対応する複数のデータパス、ここにおいて、各データパスは、前記メモリコントローラから、前記対応するエンドポイントでの前記デマルチプレクサへと延び、前記メモリコントローラが、データを各データパスで、前記対応するエンドポイントのデマルチプレクサへと送信するように構成される、と、
    前記複数のエンドポイントに対応する複数のクロックパス、ここにおいて、各クロックパスは、前記メモリコントローラから、前記対応するエンドポイントにおける前記第1のレジスタの各々へと延び、前記メモリコントローラが、前記第1のデータストローブを前記対応するクロックパスで、各エンドポイントへと送信するように構成される、と、
    をさらに備える、請求項2に記載の集積回路。
  9. 前記データパスおよび前記クロックパスはすべて、互いに電気的に整合されている、請求項8に記載の集積回路。
  10. 前記クロックソースは、位相同期ループ(PLL)を備える、請求項3に記載の集積回路。
  11. 前記第2のデータストローブを受信し、複数の遅延クロックを生成するように構成された多相クロック発生器、ここで、各遅延クロックが、前記第2のデータストローブに関して一意の遅延を有する、と、
    位相エラーに基づいて、前記遅延クロックのうちの1つを選択するように構成されたセレクタ回路、ここで、前記セレクタ回路が、前記選択された前記遅延クロックのうちの1つを前記データソースにラウンチするようにさらに構成され、ここにおいて、前記データソースが、前記受信され選択された遅延クロックを前記第1のデータストローブとして使用するように構成され、前記セレクタ回路が、前記位相エラーを決定するために、前記エンドポイントのうちの1つにおける前記受信された第1のデータストローブを、前記第2のデータストローブと比較するようにさらに構成される、と、
    を備える、請求項3に記載の集積回路。
  12. 前記セレクタ回路は、前記位相エラーに応じて、前記遅延クロックの前記選択された1つを選択するためのマルチプレクサを含む、請求項11に記載の集積回路。
  13. 前記セレクタ回路は、第1のデジタルワードを決定するために、前記受信されたローカルクロックを前記複数の遅延クロックと比較し、また第2のデジタルワードを決定するために、前記基準クロックを前記複数の遅延クロックと比較するように構成された多相検出器を含み、前記多相検出器は、前記位相エラーを決定するために、前記第1のデジタルワードと前記第2のデジタルワードとを比較するようにさらに構成される、請求項11に記載のクロック同期回路。
  14. 前記多相クロック発生器は、遅延同期ループ(DLL)を備える、請求項11に記載のクロック同期回路。
  15. 集積回路内で、各エンドポイントが、第1のデータストローブとデータとを受信するように、前記データと、対応する前記第1のデータストローブとを、データソースから複数のエンドポイントに送信することと、
    各第1のレジスタが、前記エンドポイントの第1のレジスタに対する多重分離シーケンスに従って多重分離されたデータを受信するように、前記受信されたデータを、各エンドポイントにおける複数の第1のレジスタへと多重分離することと、
    前記受信された第1のデータストローブに応じて、前記受信され多重分離されたデータを、各第1のレジスタに記録することと、
    前記エンドポイントに対する選択されたデータ信号を形成するために、前記多重分離シーケンスの遅延されたバージョンに従って、各エンドポイントにおける前記複数の第1のレジスタから選択することと、
    各エンドポイントにおいて、第2のデータストローブに応じて、前記エンドポイントの選択されたデータ信号を第2のレジスタに記録することと、
    を特許請求する方法。
  16. 各遅延クロックが、前記第2のデータストローブに関して一意の遅延を有するように、複数の遅延クロックを生成することと、
    選択された遅延クロックを形成するために、位相エラーに応じて、前記複数の遅延クロックから選択することと、
    前記選択された遅延クロックを、クロックパスの第1の端部に駆動することと、
    前記選択された遅延クロックを前記クロックパスの前記第1の端部に駆動することに応じて、前記第1のレジスタのうちの1つで、前記クロックパスの第2の端部からの前記第1のデータストローブを受信することと、
    前記位相エラーを決定するために、前記クロックパスの前記第2の端部からの前記受信された第1のデータストローブを、前記第2のデータストローブと比較することと、
    をさらに備える、請求項15に記載の方法。
  17. 前記多重分離は、少なくとも3:1の多重分離である、請求項15に記載の方法。
  18. 前記多重分離は、少なくとも4:1の多重分離である、請求項15に記載の方法。
  19. 各エンドポイントで前記選択することは、少なくとも3:1の多重化である、請求項15に記載の方法。
  20. 各エンドポイントで前記選択することは、少なくとも4:1の多重化である、請求項15に記載の方法。
  21. 集積回路であって、前記集積回路は下記を備える、
    データソースと、
    複数のエンドポイント、ここにおいて、各エンドポイント、前記データソースからの受信された第1のデータストローブに従って前記データソースからのデータを記録することと、第2のデータストローブに従って前記データを記録することとの間のセットアップ時間を変えるための手段、と、
    前記第2のデータストローブを生成するように構成されたクロックソース。
  22. 前記複数のエンドポイントに対応する複数のデータパス、ここにおいて、各データパスは、前記データソースから、前記対応するエンドポイントでの前記手段へと延び、前記メモリコントローラが、データを、各データパスで前記対応するエンドポイントのデマルチプレクサへと送信するように構成される、と、
    前記複数のエンドポイントに対応する複数のクロックパス、ここにおいて、各クロックパスは、前記データソースから、前記対応するエンドポイントにおける各手段へと延び、前記データソースが、前記第1のデータストローブを、前記対応するクロックパスで各エンドポイントに送信するように構成される、と、
    をさらに備える、請求項21に記載の集積回路。
  23. 前記第2のデータストローブを受信し、複数の遅延クロックを生成するように構成された多相クロック発生器、ここで、各遅延クロックが、前記第2のデータストローブに関して一意の遅延を有する、と、
    位相エラーに基づいて、前記遅延クロックのうちの1つを選択するように構成されたセレクタ回路、ここで、前記セレクタ回路が、前記遅延クロックの前記選択された1つを、前記データソースにラウンチするようにさらに構成され、ここにおいて、前記データソースが、前記受信され選択された遅延クロックを前記第1のデータストローブとして使用するように構成され、前記セレクタ回路が、前記位相エラーを決定するために、前記エンドポイントのうちの1つにおける前記受信された第1のデータストローブを、前記第2のデータストローブと比較するようにさらに構成される、と、
    をさらに備える、請求項21に記載の集積回路。
  24. 前記クロックソースは、位相同期ループ(PLL)を備える、請求項21に記載の集積回路。
  25. 前記データソースは、メモリコントローラを備える、請求項21に記載の集積回路。
  26. 前記データパスおよび前記クロックパスはすべて、互いに電気的に整合されている、請求項22に記載の集積回路。
  27. 集積回路であって、前記集積回路は下記を備える、
    データソースと、
    複数のエンドポイント、ここにおいて、各エンドポイントは、
    第1のデータストローブに応じて、前記データソースからのデータを記録するように構成された複数の第1のレジスタと、
    第2のデータストローブに応じて、前記第1のレジスタからの前記データを記録するように構成された第2のレジスタと、
    を含む、と、
    前記第2のデータストローブを受信し、複数の遅延クロックを生成するように構成された多相クロック発生器、ここで、各遅延クロックが、前記第2のデータストローブに関して一意の遅延を有する、と、
    位相エラーに基づいて、前記遅延クロックのうちの1つを選択するように構成されたセレクタ回路、ここで、前記セレクタ回路が、前記遅延クロックの前記選択された1つを、前記データソースにラウンチするようにさらに構成され、ここにおいて、前記データソースは、前記選択された遅延クロックを、前記第1のデータストローブとして、前記エンドポイントへの前記送信に使用するように構成され、前記セレクタ回路が、前記位相エラーを決定するために、前記エンドポイントのうちの1つにおける前記受信された第1のデータストローブを、前記第2のデータストローブと比較するようにさらに構成される。
  28. 前記データソースが、メモリコントローラを備える、請求項27に記載の集積回路。
  29. 前記多相クロック発生器が、遅延同期ループを備える、請求項27に記載の集積回路。
  30. 各エンドポイントにおける前記複数の第1のレジスタは、少なくとも3つの第1のレジスタを備える、請求項27に記載の集積回路。
JP2016572579A 2014-06-12 2015-05-15 分散クロック同期を介した出力データの独立した同期 Ceased JP2017517820A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/302,727 2014-06-12
US14/302,727 US9478268B2 (en) 2014-06-12 2014-06-12 Distributed clock synchronization
PCT/US2015/031044 WO2015191235A1 (en) 2014-06-12 2015-05-15 Independent synchronization of output data via distributed clock synchronization

Publications (2)

Publication Number Publication Date
JP2017517820A true JP2017517820A (ja) 2017-06-29
JP2017517820A5 JP2017517820A5 (ja) 2018-06-07

Family

ID=53298600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016572579A Ceased JP2017517820A (ja) 2014-06-12 2015-05-15 分散クロック同期を介した出力データの独立した同期

Country Status (5)

Country Link
US (1) US9478268B2 (ja)
EP (1) EP3155529B1 (ja)
JP (1) JP2017517820A (ja)
CN (1) CN106462523A (ja)
WO (1) WO2015191235A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101263663B1 (ko) * 2011-02-09 2013-05-22 에스케이하이닉스 주식회사 반도체 장치
US9123408B2 (en) * 2013-05-24 2015-09-01 Qualcomm Incorporated Low latency synchronization scheme for mesochronous DDR system
US9715914B1 (en) * 2015-09-26 2017-07-25 Syntropy Systems, Llc Polyphase buffer for rate-conversion
KR102518983B1 (ko) * 2016-05-18 2023-04-07 에스케이하이닉스 주식회사 직/병렬화 회로 및 이를 이용한 데이터 처리 시스템
US10254782B2 (en) * 2016-08-30 2019-04-09 Micron Technology, Inc. Apparatuses for reducing clock path power consumption in low power dynamic random access memory
KR102597343B1 (ko) * 2018-08-20 2023-11-06 에스케이하이닉스 주식회사 데이터 입력 회로를 포함하는 반도체 장치
KR20200077077A (ko) * 2018-12-20 2020-06-30 에스케이하이닉스 주식회사 메모리 시스템, 메모리 시스템의 동작 방법 및 메모리 콘트롤러
US11082036B2 (en) * 2019-06-26 2021-08-03 SanDiskTechnologies LLC Memory interface system for duty-cycle error detection and correction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050138458A1 (en) * 2003-12-23 2005-06-23 Smith Victoria L. System and method for signal timing
JP2012037973A (ja) * 2010-08-04 2012-02-23 Tdk Corp インターフェース回路及びインターフェース回路を備えるメモリコントローラ
JP2013054692A (ja) * 2011-09-06 2013-03-21 Nec Computertechno Ltd メモリコントローラ及びメモリ制御方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251283A (ja) 2000-03-06 2001-09-14 Hitachi Ltd インターフェース回路
JP3757757B2 (ja) 2000-05-18 2006-03-22 株式会社日立製作所 リード優先メモリシステム
JP3558599B2 (ja) 2001-02-02 2004-08-25 日本電気株式会社 データ伝送システム及びデータ伝送方法
JP4159415B2 (ja) 2002-08-23 2008-10-01 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7469328B1 (en) * 2003-02-06 2008-12-23 Cisco Technology, Inc. Synchronization technique for high speed memory subsystem
WO2004092904A2 (en) * 2003-04-10 2004-10-28 Silicon Pipe, Inc. Memory system having a multiplexed high-speed channel
US7127584B1 (en) 2003-11-14 2006-10-24 Intel Corporation System and method for dynamic rank specific timing adjustments for double data rate (DDR) components
US7126874B2 (en) * 2004-08-31 2006-10-24 Micron Technology, Inc. Memory system and method for strobing data, command and address signals
US7363526B1 (en) 2004-09-07 2008-04-22 Altera Corporation Method for transferring data across different clock domains with selectable delay
US7342521B1 (en) 2006-06-28 2008-03-11 Chrontel, Inc. System and method for multi-channel delay cell based clock and data recovery
US8467486B2 (en) * 2007-12-14 2013-06-18 Mosaid Technologies Incorporated Memory controller with flexible data alignment to clock
JP2012515377A (ja) * 2009-01-12 2012-07-05 ラムバス・インコーポレーテッド クロック転送低電力シグナリングシステム
US8234422B2 (en) * 2009-09-11 2012-07-31 Avago Technologies Enterprise IP (Singapore) Pte. Ltd Interfaces, circuits, and methods for communicating with a double data rate memory device
US8495327B2 (en) * 2010-06-04 2013-07-23 Nvidia Corporation Memory device synchronization
US8824222B2 (en) * 2010-08-13 2014-09-02 Rambus Inc. Fast-wake memory
US8836394B2 (en) * 2012-03-26 2014-09-16 Rambus Inc. Method and apparatus for source-synchronous signaling
US8760946B2 (en) * 2012-05-22 2014-06-24 Advanced Micro Devices Method and apparatus for memory access delay training
GB2505002B (en) * 2012-08-17 2014-09-24 Broadcom Corp Method and apparatus for transferring data from a first domain to a second domain
KR101990974B1 (ko) * 2012-12-13 2019-06-19 삼성전자 주식회사 시스템-온 칩의 동작 방법 및 이를 포함하는 장치들
US9123408B2 (en) * 2013-05-24 2015-09-01 Qualcomm Incorporated Low latency synchronization scheme for mesochronous DDR system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050138458A1 (en) * 2003-12-23 2005-06-23 Smith Victoria L. System and method for signal timing
JP2012037973A (ja) * 2010-08-04 2012-02-23 Tdk Corp インターフェース回路及びインターフェース回路を備えるメモリコントローラ
JP2013054692A (ja) * 2011-09-06 2013-03-21 Nec Computertechno Ltd メモリコントローラ及びメモリ制御方法

Also Published As

Publication number Publication date
US9478268B2 (en) 2016-10-25
US20150364170A1 (en) 2015-12-17
CN106462523A (zh) 2017-02-22
EP3155529B1 (en) 2018-08-22
WO2015191235A1 (en) 2015-12-17
EP3155529A1 (en) 2017-04-19

Similar Documents

Publication Publication Date Title
JP2017517820A (ja) 分散クロック同期を介した出力データの独立した同期
JP6215505B2 (ja) クロック同期
US7109756B1 (en) Synchronization of programmable multiplexers and demultiplexers
US7684534B2 (en) Method and apparatus for handling of clock information in serial link ports
US7571340B2 (en) Eliminating receiver clock drift caused by voltage and temperature change in a high-speed I/O system that uses a forwarded clock
US20210405684A1 (en) Memory system using asymmetric source-synchronous clocking
JP3966511B2 (ja) 同期バス・インターフェースのための自動遅延検出およびレシーバ調節の方法およびシステム
TW201635153A (zh) 使用經校準、單一時脈來源同步串列器-解串列器協定之高速資料傳輸
JP2017517820A5 (ja)
JP2007256127A (ja) レシーバ回路及びレシーバ回路試験方法
JP4672194B2 (ja) 受信回路
US9214200B2 (en) Methods and apparatus for transmitting data in a phase modulated signal derived from early and late timing signals
JP2008508834A (ja) データ伝送同期
US9088276B2 (en) Pre-emphasis control circuit for adjusting the magnitude of a signal over a period according to a fraction of a bit-time
US7793021B2 (en) Method for synchronizing a transmission of information and a device having synchronizing capabilities
US8675798B1 (en) Systems, circuits, and methods for phase inversion
JP5610540B2 (ja) シリアル通信用インターフェース回路及びパラレルシリアル変換回路
JP6221857B2 (ja) 位相調整回路、データ伝送装置、データ伝送システム及び位相調整方法
EP2775655B1 (en) Method of distributing a clock signal, a clock distributing system and an electronic system comprising a clock distributing system
JP2006109426A (ja) 同期装置及び半導体装置
JP6520009B2 (ja) クロック信号分配回路、クロック信号分配方法、及びクロック信号分配プログラム
KR101987304B1 (ko) 반도체 메모리 장치
KR20190110733A (ko) 클럭 신호에 동기하여 신호를 전송 및 수신하는 반도체 장치
KR102277464B1 (ko) 유한 임펄스 응답을 이용한 데이터 송신 방법 및 그를 위한 장치
KR100832023B1 (ko) 반도체 메모리 소자의 지연 고정 루프

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170210

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190123

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20190625