JP3558599B2 - データ伝送システム及びデータ伝送方法 - Google Patents
データ伝送システム及びデータ伝送方法 Download PDFInfo
- Publication number
- JP3558599B2 JP3558599B2 JP2001027467A JP2001027467A JP3558599B2 JP 3558599 B2 JP3558599 B2 JP 3558599B2 JP 2001027467 A JP2001027467 A JP 2001027467A JP 2001027467 A JP2001027467 A JP 2001027467A JP 3558599 B2 JP3558599 B2 JP 3558599B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- data
- slave
- signal
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データ伝送システムに関する。本発明は、特に、データバスを介して複数のデバイスの間でデータを伝送するデータ伝送システムに関する。
【０００２】
【従来の技術】
複数のデバイスの間のデータ伝送は、データバスを介して行われることがある。このようなデータ伝送では、データをサンプリングする際のセットアップ時間及びホールド時間のマージンが確保されることと、高速にデータが転送されることとが重要である。セットアップ時間及びホールド時間のマージンが確保され、更に、高速にデータが伝送することを目的とした高速バスシステムが、公開特許公報（特開平１１−８５６６７）に知られている。
【０００３】
公知のその高速バスシステムは、図１０に示されているように、マスタデバイス５０１１と、スレーブデバイス５０１２とを備えている。マスタデバイス５０１１とスレーブデバイス５０１２とは、２本のクロックライン（クロックバス）５２１、５２２と、データライン（データバス）５２３とに接続されている。クロックライン５２１、５２２の端部には、それぞれ、抵抗５２４、５２５が接続されている。データライン５２３の端部は、抵抗５２６を介して、基準電圧源５２７に接続されている。
【０００４】
図１１は、スレーブデバイス５０１２の構成を示す。スレーブデバイス５０１２は、受信エッジ生成回路５０２と、データサンプラ５０３と、送信クロック生成回路５０４と、データ出力回路５０５とを含む。受信エッジ生成回路５０２は、クロック信号ｔｃｌｋＭをデータのサンプリングに適した内部クロック信号ＲｃｌｋＢに変換する。データサンプラ５０３は、内部クロック信号ＲｃｌｋＢのクロックエッジにより、クロック信号ｔｃｌｋＭと同じサイクルでデータのサンプリングを行う。
【０００５】
公知のその高速バスシステムは、以下に述べられる過程により、マスタデバイス５０１１とスレーブデバイス５０１２の間のデータの通信を行う。
【０００６】
マスタデバイス５０１１からスレーブデバイス５０１２にデータＤａｔａを送信する場合、マスタデバイス５０１１は、クロックライン５２１を介して、クロック信号ｔｃｌｋＭをスレーブデバイス５０１２に出力する。更に、マスタデバイス５０１１は、クロック信号ｔｃｋｌＭに同期して、データＤａｔａをデータライン５２２に出力する。スレーブデバイス５０１２は、クロック信号ｔｃｌｋＭに基づいて、データＤａｔａのサンプリングを行う。
【０００７】
同様に、スレーブデバイス５０１２からマスタデバイス５０１１にデータＤａｔａを送信する場合、スレーブデバイス５０１２は、クロックライン５２２を介して、クロック信号ｔｃｌｋＳをマスタデバイス５０１１に出力する。スレーブデバイス５０１２は、クロック信号ｔｃｋｌＳに同期して、データＤａｔａをデータライン５２２に出力する。マスタデバイス５０１１は、クロック信号ｔｃｌｋＳに基づいて、データＤａｔａのサンプリングを行う。
【０００８】
このような動作を行う公知のその高速バスシステムでは、マスタデバイス５０１１とスレーブデバイス５０１２のうちのデータの送信側のデバイスは、送信されるデータＤａｔａとともに、データＤａｔａの送信に使用したクロック信号ｔｃｌｋＭ（ｔｃｌｋＳ）を、マスタデバイス５０１１とスレーブデバイス５０１２のうちのデータの受信側のデバイスに与える。更に、受信側のそのデバイスは、そのクロック信号ｔｃｌｋＭ（ｔｃｌｋＳ）を使用して、データＤａｔａのサンプリングを行う。これにより、セットアップ時間及びホールド時間のマージンが確保され、高速にデータが転送される。
【０００９】
しかし、公知のその高速バスシステムでは、スレーブデバイス５０１２が複数設けられた場合、そのスレーブデバイス５０１２の特性のばらつきが、そのまま、セットアップ時間及びホールド時間のマージンの減少に結びつく。例えば、マスタデバイス５０１１からスレーブデバイス５０１２にデータＤａｔａを転送するときを考える。このとき、前述されているように、スレーブデバイス５０１２に含まれる受信エッジ生成回路５０２は、クロック信号ｔｃｌｋＭを、データＤａｔａのサンプリングに適した内部クロック信号ＲｃｌｋＢに変換する。複数のスレーブデバイス５０１２に含まれる受信エッジ生成回路５０２の特性がばらつくと、そのばらつきに応じて、複数のスレーブデバイス５０１２がデータＤａｔａをサンプリングするタイミングもばらつくことになる。このため、そのバラツキの程度によっては、一部のスレーブデバイス５０１２において、セットアップ時間及びホールド時間のマージンが確保されない事態が発生し得る。
【００１０】
更に、公知のその高速バスシステムでは、動作温度及び電源電圧のような動作条件の変化により、マスタデバイス５０１１とスレーブデバイス５０１２との特性に変動が発生し得る。この変動により、データＤａｔａをサンプリングする際のセットアップ時間及びホールド時間のマージンが減少する。例えば、マスタデバイス５０１１からスレーブデバイス５０１２にデータＤａｔａを転送するときを考える。受信エッジ生成回路５０２の特性は、動作条件の変化により変動する。従って、受信エッジ生成回路５０２が生成する内部クロック信号ＲｃｌｋＢの立ち上がり（立ち下がり）タイミングも、動作条件の変化により変動する。内部クロック信号ＲｃｌｋＢの立ち上がり（立ち下がり）タイミングが変動することにより、データＤａｔａをサンプリングする際のセットアップ時間及びホールド時間のマージンが減少する。
【００１１】
マスターデバイスとスレーブデバイスとの間でデータの転送を行う場合、スレーブデバイスの特性のばらつきによってセットアップ時間及びホールド時間のマージンが減少しないことが望まれる。
【００１２】
また、マスターデバイスとスレーブデバイスとの間でデータの転送を行う場合、動作条件の変化によってセットアップ時間及びホールド時間のマージンが減少しないことが望まれる。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、マスターデバイスとスレーブデバイスとの間でデータの転送を行うデータ伝送システムであって、データを伝送する際のセットアップ時間及びホールド時間のマージンが大きいデータ伝送システムを提供することにある。
【００１４】
本発明の他の目的は、マスターデバイスとスレーブデバイスとの間でデータの転送を行うデータ伝送システムであって、スレーブデバイスの特性のばらつきによってセットアップ時間及びホールド時間のマージンが減少しにくいデータ伝送システムを提供することにある。
【００１５】
本発明の更に他の目的は、マスターデバイスとスレーブデバイスとの間でデータの転送を行うデータ伝送システムであって、動作条件の変化によってセットアップ時間及びホールド時間のマージンが減少しにくいデータ伝送システムを提供することにある。
【００１６】
【課題を解決するための手段】
その課題を解決するための手段は、下記のように表現される。その表現中に現れる技術的事項には、括弧（）つきで、番号、記号等が添記されている。その番号、記号等は、本発明の複数の実施の形態のうちの、少なくとも１つの実施の形態を構成する技術的事項、特に、その実施の形態に対応する図面に表現されている技術的事項に付せられている参照番号、参照記号等に一致している。このような参照番号、参照記号は、請求項記載の技術的事項と実施の形態の技術的事項との対応・橋渡しを明確にしている。このような対応・橋渡しは、請求項記載の技術的事項が実施の形態の技術的事項に限定されて解釈されることを意味しない。
【００１７】
本発明によるデータ伝送システムは、スレーブデバイス（３０）と、マスタデバイス（１０）と、第１バス線（５１）と、第２バス線（５５１）と、第３バス線（５３）とを備えている（図２参照）。スレーブデバイス（３０）は、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）を生成するスレーブ側クロック信号生成部（３１、４０）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を制御する位相調整回路（４１）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）を出力する出力部（３３１〜３３ｍ）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して、タイミング基準信号（ＳＰＨ Ｓ→Ｍ）を出力するタイミング基準信号生成部（３４）とを含む。マスタデバイス（１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（１１）と、マスタ側クロック信号（ＣＬＫＭ）に応答して、第１バス線（５１）を介して伝送される伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）をサンプリングする入力部（１２１〜１２ｍ）と、第２バス線（５５）により伝送されるタイミング基準信号（ＳＰＨ Ｓ→Ｍ）とマスタ側クロック信号（ＣＬＫＭ）とに基づいて位相調整指示信号（ＳＡＤＪ ＯＵＴ）を生成する位相比較回路（１８、１９）とを含む。位相調整回路（４１）は、第３バス線（５３）を介して伝送される位相調整指示信号（ＳＡＤＪ ＯＵＴ）に応答してスレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を調整する。
【００１８】
当該データ伝送システムでは、タイミング基準信号（ＳＰＨ Ｓ→Ｍ）とマスタ側クロック信号（ＣＬＫＭ）とに基づいて位相調整指示信号（ＳＡＤＪ ＯＵＴ）が生成され、その位相調整指示信号（ＳＡＤＪ ＯＵＴ）に基づいてスレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相が調整される。これにより、入力部（１２１〜１２ｍ）が、伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）をサンプリングする際のセットアップ時間及びホールド時間のマージンが大きくなる。
【００１９】
このとき、タイミング基準信号生成部（３４）は、位相調整用データ（ＤＰＨ Ｓ）を入力とし、位相調整用データ（ＤＰＨ Ｓ）をスレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答してサンプリングしてタイミング基準信号（ＳＰＨ Ｓ→Ｍ）を生成することが好ましい。
【００２０】
また、マスタデバイス（１０）は、更に位相シフト回路（１７）を含み、位相シフト回路（１７）は、マスタ側クロック信号（ＣＬＫＭ）を受け、マスタ側クロック信号（ＣＬＫＭ）を所定の時間だけシフトして位相比較回路（１８、１９）に供給することが好ましい。
【００２１】
このとき、当該データ伝送システムは、ｎの値を制御する制御回路（２６）を更に備え、スレーブデバイス（１３０）は、位相調整用データ生成部（４９）を更に含むことが好ましい（図９参照）。ここで位相調整用データ生成部（４９）は、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して、ｎ回（ｎは自然数）連続して出力される毎に異なる２つの値が繰り返されるように位相調整用データ（ＤＰＨ Ｓ）を生成するものであり、制御回路（２６）は、ｎの値を制御するものである。
【００２２】
更にこのとき、制御回路（２６）は、第１期間に、ｎをｎＩＮＩ（ｎＩＮＩは、２以上の自然数）と定め、且つ、前記第１期間の後の第２期間に、ｎを前記ｎＩＮＩよりも小さいｎＳＴＤ（ｎＳＴＤは自然数）と定めることが好ましい。
【００２３】
更にこのとき、第１期間は、当該データ伝送システムの起動時に開始されることが好ましい。
【００２４】
また、タイミング基準信号生成部（３４）は、出力部（３３１〜３３ｍ）と、実質的に同一の回路構成を有することが好ましい。
【００２５】
また、第１バス線（５１）と、第２バス線（５５１）とは、実質的に同一の配線長であることが望ましい。
【００２６】
また、本発明のデータ伝送システムは、スレーブデバイス（３３０）と、マスタデバイス（３１０）と第４バス線（５１ｍ）と、第５バス線（５３）とを備えている（図１１参照）。スレーブデバイス（３３０）は、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）を生成するスレーブ側クロック信号生成部（３１、４０）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を制御する位相調整回路（３９）と、伝送データ（Ｄｍ Ｓ）と位相調整用データ（ＤＰＨ Ｓ）とのうちのいずれかを選択して選択データ（８１の出力）を出力するデータ切替回路（８１）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して、選択データ（８１の出力）をサンプリングし、出力信号（３３ｍの出力）を出力する出力部（３３ｍ）とを含む。マスタデバイス（３１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（１１）と、マスタ側クロック信号（ＣＬＫＭ）を所定の時間だけシフトしてシフトマスタ側クロック信号（１７の出力）を出力する位相シフト回路（１７）と、シフトマスタ側クロック信号（１７の出力）とマスタ側クロック信号（ＣＬＫＭ）とのうちのいずれか一方を選択して選択クロック信号（７１の出力）を出力するクロック信号切替回路（７１）と、選択クロック信号（７１の出力）に応答して、第４バス線（５１ｍ）を介して伝送される出力信号（３３ｍの出力）をサンプリングする入力部（１２ｍ’）とを含む。選択データ（８１の出力）として位相調整用データ（ＤＰＨ Ｓ）が選択されたとき、選択クロック信号（７１の出力）としてシフトマスタ側クロック信号（１７の出力）が選択されるとともに、入力部（１２ｍ’）は、選択クロック信号（７１の出力）と出力信号（３３ｍの出力）とに基づいて位相調整指示信号（ＳＡＤＪ ＯＵＴ）を出力する。位相調整回路（３９）は、第５バス線（５３）を介して伝送される位相調整指示信号（ＳＡＤＪ ＯＵＴ）に基づいて、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を調整する。
【００２７】
また、上述の複数のデータ伝送システムにおいて、更に、クロックバス（５４）を備え、スレーブ側クロック信号生成部（３１、４０）とマスタ側クロック信号生成部（１１）とには、クロックバス（５４）を介してクロック信号（ＣＬＫ）が供給されることが望ましい（図２、図９、図１０、図１１参照）。
【００２８】
本発明のデータ伝送システムは、ｎ（ｎは、２以上の自然数）個のスレーブデバイス（３０１〜３０ｎ）と、マスタデバイス（１０）と、データバス（５１）と、制御バス（５３）と、タイミング基準信号伝送バス（５５１）とを備えている（図１参照）。ｎ個のスレーブデバイス（３０１〜３０ｎ）のそれぞれは、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）を生成するスレーブ側クロック信号生成部（３１、４０）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を調整する位相調整回路（３９）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）を出力する出力部（３３１〜３３ｍ）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答してタイミング基準信号（ＳＰＨ Ｓ→Ｍ）を出力するタイミング基準信号生成部（３４）とを含む（図２参照）。マスタデバイス（１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（ＣＬＫＭ）と、マスタ側クロック信号（ＣＬＫＭ）に応答して、データバス（５１）を介して伝送されるｎ個のスレーブデバイス（３０１〜３０ｎ）の伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）をサンプリングする入力部（１２１〜１２ｍ）と、タイミング基準信号伝送バス（５５）を介して伝送されるｎ個のスレーブデバイス（３０１〜３０ｎ）からのタイミング基準信号（ＳＰＨ Ｓ→Ｍ）のそれぞれとマスタ側クロック信号（ＣＬＫＭ）とに基づいて、ｎ個のスレーブデバイス（３０１〜３０ｎ）へ位相調整指示信号（ＳＡＤＪ ＯＵＴ）を出力する位相比較回路（１８、１９）とを含む。ｎ個のスレーブデバイス（３０１〜３０ｎ）における位相調整回路（３９）のそれぞれは、制御バス（５３）を介して前記ｎ個のスレーブデバイスのそれぞれに時分割で伝送される位相調整指示信号（ＳＡＤＪ ＯＵＴ）に応答して（ＣＬＫＳ ＯＵＴ）の位相を調整する。
【００２９】
また、マスタデバイス（１０）は、更に位相シフト回路（１７）を含み、位相シフト回路（１７）は、マスタ側クロック信号（ＣＬＫＭ）を受け、マスタ側クロック信号（ＣＬＫＭ）を所定の時間だけシフトして位相比較回路（１８、１９）に供給することが好ましい。
【００３０】
このとき、当該データ伝送システムは、ｎの値を制御する制御回路（２６）を更に備え、スレーブデバイス（１３０）は、位相調整用データ生成部（４９）を更に含むことが好ましい（図９参照）。ここで位相調整用データ生成部（４９）は、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して、ｎ回（ｎは自然数）連続して出力される毎に異なる２つの値が繰り返されるように位相調整用データ（ＤＰＨ Ｓ）を生成するものであり、制御回路（２６）は、ｎの値を制御するものである。
【００３１】
本発明によるデータ伝送システムは、ｎ個のスレーブデバイス（３３０）と、マスタデバイス（３１０）と第４バス線（５１ｍ）と、第５バス線（５３）とを備えている（図１、図１１参照）。ｎ個のスレーブデバイス（３３０）のそれぞれは、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）を生成するスレーブ側クロック信号生成部（３１、４０）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を制御する位相調整回路（３９）と、伝送データ（Ｄｍ Ｓ）と位相調整用データ（ＤＰＨ Ｓ）とのうちのいずれかを選択して選択データ（８１の出力）を出力するデータ切替回路（８１）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して、選択データ（８１の出力）をサンプリングし、出力信号（３３ｍ’の出力）を出力する出力部（３３ｍ’）とを含む。マスタデバイス（３１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（１１）と、マスタ側クロック信号（ＣＬＫＭ）を所定の時間だけシフトしてシフトマスタ側クロック信号（１７の出力）を出力する位相シフト回路（１７）と、シフトマスタ側クロック信号（１７の出力）とマスタ側クロック信号（ＣＬＫＭ）とのうちのいずれか一方を選択して選択クロック信号（７１の出力）を出力するクロック信号切替回路（７１）と、選択クロック信号（７１の出力）に応答して、第４バス線（５１ｍ）を介して伝送される出力信号（３３ｍ’の出力）をサンプリングする入力部（１２ｍ’）とを含む。選択データ（８１の出力）として位相調整用データ（ＤＰＨ Ｓ）が選択されたとき、選択クロック信号（７１の出力）としてシフトマスタ側クロック信号（１７の出力）が選択されるとともに、入力部（１２ｍ’）は、選択クロック信号（７１の出力）と出力信号（３３ｍの出力）とに基づいて位相調整指示信号（ＳＡＤＪ ＯＵＴ）を出力する。ｎ個のスレーブデバイス（３３０）における位相調整回路（３９）のそれぞれは、制御バス（５３）を介してｎ個のスレーブデバイス（３３０）のそれぞれに時分割で伝送される位相調整指示信号（ＳＡＤＪ ＯＵＴ）に応答して（ＣＬＫＳ ＯＵＴ）の位相を調整する。
【００３２】
本発明によるデータ伝送システムは、マスタデバイス（１０）とスレーブデバイス（３０）と、第１バス線（５２）と、第２バス線（５５２）とを備えている（図２参照）。マスタデバイス（１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（１１）と、マスタ側クロック信号（ＣＬＫＭ）に応答して伝送データ信号（ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓ）を出力する出力部（１５１〜１５ｍ）と、マスタ側クロック信号（ＣＬＫＭ）に応答してタイミング基準信号（ＳＰＨ Ｍ→Ｓ）を生成するタイミング基準信号生成部（１６）とを含む。スレーブデバイス（３０）は、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）を生成するスレーブ側クロック信号生成部（３１、４２）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）に応答して、第１バス線（５２）を介して伝送される伝送データ信号（ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓ）をサンプリングする入力部（３７１〜３７ｍ）と、第２バス線（５５２）を介して伝送されるタイミング基準信号（ＳＰＨ Ｍ→Ｓ）とスレーブ側クロック信号（ＣＬＫＳ ＩＮ）とに基づいて位相調整指示信号（ＳＡＤＪ ＩＮ）を出力する位相比較回路（３８）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を制御する位相調整回路（４１）とを含む。位相調整回路（４１）は、位相調整指示信号（ＳＡＤＪ ＩＮ）に応答してスレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を調整する。当該データ伝送システムでは、マスタ側クロック信号（ＣＬＫＭ）に基づいて、タイミング基準信号（ＳＰＨ Ｍ→Ｓ）が生成され、そのタイミング基準信号（ＳＰＨ Ｍ→Ｓ）に基づいて位相調整指示信号（ＳＡＤＪ ＩＮ）が生成され、更に位相調整指示信号（ＳＡＤＪ ＩＮ）に基づいて、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相が調整されることにより、データを伝送する際のセットアップ時間及びホールド時間のマージンが大きくなる。
【００３３】
タイミング基準信号生成部（２０）は、前記マスタ側クロック信号を所定の時間だけシフトしてシフトクロック信号（ＣＬＫＭ２）を出力する位相シフト回路（２０）を備えていることが好ましい。
【００３４】
このとき、タイミング基準信号生成部（２０）は、更に、位相調整用データ（ＤＰＨ Ｍ）を入力とし、位相調整データ（ＤＰＨ Ｍ）をシフトクロック信号（ＣＬＫＭ２）に応答してサンプリングしてタイミング基準信号（ＳＰＨ Ｍ→Ｓ）を生成するタイミング基準信号出力部（２１）を備えていることが望ましい。
【００３５】
このとき、マスタデバイス（１１０）は、更に、シフトクロック信号（ＣＬＫＭ２）に応答して、ｎ回（ｎは自然数）連続して出力される毎に異なる２つの値が繰り返されるように位相調整用データ（ＤＰＨ Ｍ）を生成する位相調整用データ生成部（２７）と、ｎを制御する制御回路（２６）とを含むことが望ましい。
【００３６】
更にこのとき、制御回路（２６）は、第１期間に、ｎをｎＩＮＩ（ｎＩＮＩは、２以上の自然数）と定め、且つ、第１期間の後の第２期間に、ｎを前記ｎＩＮＩよりも小さいｎＳＴＤ（ｎＳＴＤは自然数）と定めることが望ましい。
【００３７】
更にこのとき、第１期間は、当該データ伝送システムの起動時から開始されることが望ましい。
【００３８】
また、前記タイミング基準信号出力部（２１）は、出力部（１５１〜１５ｍ）と、実質的に同一の回路構成を有することが好ましい。
【００３９】
また、第１バス線（５２）と第２バス線（５５２）とは、実質的に同一の配線長であることが好ましい。
【００４０】
本発明によるデータ伝送システムは、マスタデバイス（３１０）と、スレーブデバイス（３３０）と、バス線（５２１）とを備えている（図１１参照）。マスタデバイス（３１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（１１）と、マスタ側クロック信号（ＣＬＫＭ）を所定の時間だけシフトしてシフトクロック信号（ＣＬＫＭ２）を出力する位相シフト回路（２０）と、シフトクロック信号（ＣＬＫＭ２）とマスタ側クロック信号（ＣＬＫＭ）とのいずれか一方を選択して選択クロック信号（７３の出力）として出力するクロック切替回路（７３）と、位相調整用データ（ＤＰＨ Ｍ）と伝送データ（Ｄ１ Ｍ）とのいずれか一方を選択データ（７２の出力）として出力するデータ切替回路（７２）と、選択クロック信号（７３の出力）に応答して選択データ（７２の出力）をサンプリングし、出力信号（１５１’の出力）を出力する出力部（１５１’）とを含む。スレーブデバイス（３３０）は、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）を生成するスレーブ側クロック信号生成回路（３１、４２）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）に応答して、バス線（５２１）を介して出力信号（１５１’の出力）が入力される入力部（３７１’）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を制御する位相調整回路（４１）とを含む。位相調整用データ（ＤＰＨ Ｍ）が選択データ（７２の出力）として選択されるとき、選択クロック信号（７３の出力）としてシフトクロック信号（ＣＬＫＭ２）が選択されるとともに、入力部（３７１’）は、出力信号（１５１’の出力）とスレーブ側クロック信号（ＣＬＫＳ ＩＮ）とに基づいて位相調節指示信号（ＳＡＤＪ ＩＮ）を生成する。位相調整回路（４１）は位相調節指示信号（ＳＡＤＪ ＩＮ）に応答してスレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を調整する。
【００４１】
このとき、当該データ伝送システムは、更に、クロックバス（３４）を備え、マスタ側クロック信号生成部（１１）及びスレーブ側クロック信号生成部（３１、４２）には、クロックバス（３４）を介してクロック信号（ＣＬＫ）が供給されることが望ましい。
【００４２】
また、本発明のデータ伝送システムは、マスタデバイス（１０）と、ｎ（ｎは２以上の自然数）個のスレーブデバイス（３０１〜３０ｍ）と、データバス（５２）と、タイミング基準信号伝送バス（５５２）とを備えている（図１参照）。マスタデバイス（１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（１１）と、マスタ側クロック信号（ＣＬＫＭ）に応答して伝送データ信号（ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓ）を出力する出力部（１５１〜１５ｍ）と、マスタ側クロック信号（ＣＬＫＭ）に応答してタイミング基準信号（ＳＰＨ Ｍ→Ｓ）を生成するタイミング基準信号生成部（１６）とを含む（図２参照）。ｎ個のスレーブデバイス（３０１〜３０ｍ）のそれぞれは、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）を生成するスレーブ側クロック信号生成部（３１、４２）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）に応答して、データバス（５２）を介して伝送される伝送データ信号（ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓ）をサンプリングする入力部（３７１〜３７ｍ）と、タイミング基準信号伝送バス（５５２）を介して伝送されるタイミング基準信号（ＳＰＨ Ｍ→Ｓ）とスレーブ側クロック信号（ＣＬＫＳ ＩＮ）とに基づいて位相調整指示信号（ＳＡＤＪ ＩＮ）を出力する位相比較回路（３８）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を制御する位相調整回路（４１）とを含む。ｎ個のスレーブデバイス（３０１〜３０ｍ）における位相比較回路（３８）は、それぞれ、タイミング基準信号伝送バス（５５２）を介して時分割に伝送されるタイミング基準信号（ＳＰＨ Ｍ→Ｓ）に応答して位相調整指示信号（ＳＡＤＪ ＩＮ）を出力する。ｎ個のスレーブデバイス（３０１〜３０ｍ）における位相調整回路（４１）は、それぞれ、位相調整指示信号（ＳＡＤＪ ＩＮ）に基づいて、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を調整する。
【００４３】
本発明によるデータ伝送システムは、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に同期して伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）を出力するスレーブデバイス（３０）と、伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）を、マスタ側クロック信号（ＣＬＫＭ）が示すマスタ側サンプリングタイミングでサンプリングするマスタデバイス（１０）とを含むデータ伝送システムである。当該データ伝送システムにおいて、スレーブデバイス（３０）は、伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）が遷移するデータ遷移タイミングとマスタ側サンプリングタイミングとが、所定のタイミング差になるように、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を調整する。
【００４４】
本発明によるデータ伝送システムは、マスタ側クロック信号（ＣＬＫＭ）が示すマスタ側サンプリングタイミングで伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）を出力するマスタデバイス（１０）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）が示すスレーブ側サンプリングタイミングで伝送データ信号（ＳＤ１ Ｓ →Ｍ〜ＳＤｍ Ｓ→Ｍ）をサンプリングするスレーブデバイス（３０）とを含むデータ伝送システムである。当該データ伝送システムにおいて、マスタデバイス（１０）は、マスタ側サンプリングタイミングから所定のタイミング差だけずれた目標タイミングを示すタイミング基準信号（ＳＰＨ Ｍ→Ｓ）を出力する。スレーブデバイス（３０）は、スレーブ側サンプリングタイミングと目標タイミングとが実質的に一致するようにスレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を調整する。
【００４５】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明による実施の形態のデータ伝送システムを説明する。
【００４６】
実施の第１形態：
図１は、本発明の実施の第１形態のデータ伝送システムの構成を示す。当該データ伝送システムは、マスタデバイス１０と、ｎ個のスレーブデバイス３０１〜３０ｎとを備えている。スレーブデバイス３０１〜３０ｎは、総称して、スレーブデバイス３０と記載される。マスタデバイス１０とスレーブデバイス３０とは、いずれも、入力バス５１と、出力バス５２と、レジスタ入出力バス５３と、クロックライン５４と、タイミング基準信号伝送バス５５とに接続されている。クロックライン５４には、クロック発生回路５６が接続されている。クロック発生回路５６は、クロックライン５４にクロック信号ＣＬＫを供給する。
【００４７】
図２は、マスタデバイス１０と、スレーブデバイス３０の構成を示す。マスタデバイス１０は、内部クロック発生回路１１、ｍ個の入力回路１２１〜１２ｍ、タイミング比較回路１３、レジスタ入出力回路１４、ｍ個の出力回路１５１〜１５ｍ、及びタイミング基準信号発生回路１６を含む。タイミング比較回路１３は、半データシフト回路１７と分周回路１８と位相比較用入力回路１９とを含む。タイミング基準信号発生回路１６は、半データシフト回路２０とタイミング基準信号出力回路２１とを含む。
【００４８】
内部クロック発生回路１１は、クロックライン５４に接続され、クロック信号ＣＬＫが入力されている。内部クロック発生回路１１は、クロック信号ＣＬＫを使用して、クロック信号ＣＬＫと実質的に同一の周波数を有するマスタ側クロック信号ＣＬＫＭを発生する。
【００４９】
入力回路１２１〜１２ｍ、タイミング比較回路１３、及びレジスタ入出力回路１４は、スレーブデバイス３０が出力するデータを受け取る処理を行う回路群である。入力回路１２１〜１２ｍ、タイミング比較回路１３、及びレジスタ入出力回路１４は、マスタ側データ入力系１０Ａと総称される。
【００５０】
出力回路１５１〜１５ｍとタイミング基準信号発生回路１６とは、スレーブデバイス３０にデータを出力する処理を行う回路群である。出力回路１５１〜１５ｍとタイミング基準信号発生回路１６とは、マスタ側データ出力系１０Ｂと総称される。
【００５１】
スレーブデバイス３０は、初段アンプ３１と、スレーブ側出力用クロック生成回路３２と、出力回路３３１〜３３ｍと、タイミング基準信号出力回路３４と、レジスタ入出力回路３５と、スレーブ側入力用クロック生成回路３６と、ｍ個の入力回路３７１〜３７ｍと、タイミング比較回路３８とを含む。スレーブ側入力用クロック生成回路３６は、カウンタ４１と遅延回路４２とを含む。タイミング比較回路３８は、分周回路４３と、位相比較用入力回路４４とを含む。
【００５２】
初段アンプ３１は、クロックライン５４に接続されている。初段アンプ３１は、クロック信号ＣＬＫを使用して、クロック信号ＣＬＫと実質的に同一の周波数を有するスレーブ側クロック信号ＣＬＫＳを発生する。スレーブ側クロック信号ＣＬＫＳとマスタ側クロック信号ＣＬＫＭとは、実質的に同一の周波数を有することになる。
【００５３】
スレーブ側出力用クロック生成回路３２と、出力回路３３１〜３３ｍと、タイミング基準信号出力回路３４と、レジスタ入出力回路３５とは、マスタデバイス１０にデータを伝送する処理を行う回路群である。スレーブ側出力用クロック生成回路３２と、出力回路３３１〜３３ｍと、タイミング基準信号出力回路３４と、レジスタ入出力回路３５とは、スレーブ側データ出力系３０Ａと総称される。
【００５４】
スレーブ側入力用クロック生成回路３６と、入力回路３７１〜３７ｍと、タイミング比較回路３８とは、マスタデバイス１０が出力するデータを受け取る処理を行う回路群である。スレーブ側入力用クロック生成回路３６と、入力回路３７１〜３７ｍと、タイミング比較回路３８とは、スレーブ側データ入力系３０Ｂと総称される。
【００５５】
まず、マスタデバイス１０とスレーブデバイス３０とに含まれる各回路のうち、スレーブデバイス３０からマスタデバイス１０にデータを伝送する動作に関連する回路群であるスレーブ側データ出力系３０Ａとマスタ側データ入力系１０Ａとについて説明する。
【００５６】
スレーブ側データ出力系３０Ａのスレーブ側出力用クロック生成回路３２は、スレーブ側クロック信号ＣＬＫＳを遅延して、スレーブ側クロック信号ＣＬＫＳ ＯＵＴを生成する。スレーブ側出力用クロック生成回路３２は、カウンタ３９と遅延回路４０とを含む。カウンタ３９は、カウンタ値Ｃ１を保持する。遅延回路４０は、カウンタ３９が保持するカウンタ値Ｃ１に対応する遅延時間だけスレーブ側クロック信号ＣＬＫＳを遅延し、スレーブ側クロック信号ＣＬＫＳ ＯＵＴとして出力する。遅延回路４０は、カウンタ値Ｃ１が大きいほど、遅延時間を大きくする。スレーブ側クロック信号ＣＬＫＳ ＯＵＴは、出力回路３３１〜３３ｍに供給される。
【００５７】
出力回路３３１〜３３ｍは、スレーブ側クロック信号ＣＬＫＳ ＯＵＴに同期してそれぞれデータＤ１ Ｓ〜Ｄｍ Ｓをサンプリングし、それぞれデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍを出力する。データＤ１ Ｓ〜Ｄｍ Ｓは、スレーブデバイス３０からマスタデバイス１０に伝送されるべきデータである。データＤ１ Ｓ〜Ｄｍ Ｓは、”０”又は”１”のいずれかの値をとる。出力回路３３１〜３３ｍは、”０”であるデータＤ１ Ｓ〜Ｄｍ Ｓをサンプリングした場合、データ信号ＳＤ１ Ｓ→Ｍを”Ｌ”レベルにし、”１”であるデータＤ１ Ｓ〜Ｄｍ Ｓをサンプリングした場合、データ信号ＳＤ１ Ｓ→Ｍを”Ｈ”レベルにして出力する。データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍが”Ｈ”レベルと”Ｌ”レベルとの間を遷移するタイミングは、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの立ち下がりエッジのタイミングに対して出力回路３３１〜３３ｍの遅延時間Δｔ１だけ遅れたタイミングである。
【００５８】
データＤ１ Ｓ〜Ｄｍ Ｓが”０”と”１”とが交互に繰り返されている場合、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍは、”Ｈ”レベルと”Ｌ”レベルの間を一定の時間間隔で遷移する。その時間間隔を、出力回路３３１〜３３ｍの出力周期と定義する。この定義に従えば、出力回路３３１〜３３ｍの出力周期は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの立ち下がりエッジの時間間隔に等しい。
【００５９】
出力回路３３１〜３３ｍは、それぞれデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍを、それぞれ出力端子４５１〜４５ｍに出力する。出力端子４５１〜４５ｍは、入力バス５１に含まれる入力バス信号線５１１〜５１ｍに、それぞれ接続されている。入力バス信号線５１１〜５１ｍは、それぞれデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍを、マスタデバイス１０に伝送する。マスタデバイス１０は、入力端子２２１〜２２ｍを有する。入力端子２２１〜２２ｍは、それぞれ、入力バス信号線５１１〜５１ｍに接続されている。入力端子２２１〜２２ｍには、それぞれ、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍが入力される。
【００６０】
入力回路１２１〜１２ｍは、スレーブデバイス３０からマスタデバイス１０に送信される伝送データＤ１ Ｓ〜Ｄｍ Ｓを受け取る。入力回路１２１〜１２ｍは、マスタ側クロック信号ＣＬＫＭが指示するサンプリングタイミングで、入力端子２２１〜２２ｍに入力されるデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする。入力回路１２１〜１２ｍは、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジをトリガとしてデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする。
【００６１】
マスタ側クロック信号ＣＬＫＭと、前述のスレーブ側クロック信号ＣＬＫＳ ＯＵＴとは、いずれも、クロック信号ＣＬＫに基づいて生成され、それらの周期は一致する。従って、入力回路１２１〜１２ｍがデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングするサンプリング周期は、出力回路３３１〜３３ｍの出力周期と一致する。入力回路１２１〜１２ｍがデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングするサンプリング周期と、出力回路３３１〜３３ｍの出力周期が一致することは、スレーブデバイス３０からマスタデバイス１０にデータを適切に伝送する上で重要である。ここで、入力回路１２１〜１２ｍがデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングするサンプリング周期、即ち、出力回路３３１〜３３ｍの出力周期を、以下では周期ＴＳ→Ｍと表記する。
【００６２】
また、スレーブデバイス３０からマスタデバイス１０にデータを適切に伝送する場合、入力回路１２１〜１２ｍがデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする際のマスタ側クロック信号ＣＬＫＭに対するセットアップ時間ｔｓ及びホールド時間ｔｈのマージンが確保されることが望ましい。そこで、当該データ伝送システムでは、セットアップ時間ｔｓ及びホールド時間ｔｈのマージンを確保するために、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が、以下に述べられるようにして調整される。
【００６３】
スレーブ側クロック信号ＣＬＫＳ ＯＵＴは、タイミング基準信号出力回路３４に供給される。タイミング基準信号出力回路３４は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの立ち下がりエッジをトリガとして位相調整用データＤＰＨ Ｓをサンプリングし、タイミング基準信号ＳＰＨ Ｓ→Ｍを出力する。位相調整用データＤＰＨ Ｓは、”０”と”１”とが、交互に繰り返されたデータである。位相調整用データＤＰＨ Ｓをサンプリングして生成されたタイミング基準信号ＳＰＨ Ｓ→Ｍは、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの２分の１の周波数を有する信号になる。タイミング基準信号出力回路３４は、タイミング基準信号ＳＰＨ Ｓ→Ｍを、出力端子４６に出力する。出力端子４６は、タイミング基準信号伝送バス５５に含まれるタイミング基準信号伝送バスライン５５１に接続されている。タイミング基準信号伝送バスライン５５１は、タイミング基準信号ＳＰＨ Ｓ→Ｍをマスタデバイス１０に伝送する。マスタデバイス１０は、入力端子２３を有する。入力端子２３は、タイミング基準信号伝送バスライン５５１に接続されている。入力端子２３には、タイミング基準信号ＳＰＨ Ｓ→Ｍが入力される。
【００６４】
タイミング基準信号ＳＰＨ Ｓ→Ｍを生成するタイミング基準信号出力回路３４は、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをそれぞれ出力する出力回路３３１〜３３ｍと、実質的に同一の回路構成を有する。更に、タイミング基準信号伝送バスライン５５１と、入力バス信号線５１１〜５１ｍとは、実質的に同一の配線長を有し、同一の遅延時間を有する。
【００６５】
これにより、入力端子２２１〜２２ｍにおいて、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍが”Ｌ”レベルと”Ｈ”レベルとの間を遷移する遷移タイミングと、入力端子２３において、タイミング基準信号ＳＰＨ Ｓ→Ｍが”Ｌ”レベルと”Ｈ”レベルとの間を遷移する遷移タイミングとが、実質的に一致することになる。図３は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴ、データ信号ＳＤ１ Ｓ→Ｍ及びタイミング基準信号ＳＰＨ Ｓ→Ｍの波形を示す。実質的に同一の構成を有するタイミング基準信号出力回路３４と出力回路３３１〜３３ｍとは、実質的に同一の遅延時間Δｔ１を有する。データ信号ＳＤ１ Ｓ→Ｍ及びタイミング基準信号ＳＰＨ Ｓ→Ｍは、それぞれ出力端子４５１、出力端子４６において、いずれも、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの立ち下がりエッジから遅延時間Δｔ１だけ遅れて”Ｌ”レベルと”Ｈ”レベルの間を遷移する。更に、タイミング基準信号伝送バスライン５５１と、入力バス信号線５１１とは、実質的に、同一の遅延時間Δｔ２を有する。入力バス信号線５１１により入力端子２２１に伝送されるデータ信号ＳＤ１ Ｓ→Ｍと、タイミング基準信号伝送バスライン５５１により入力端子２３に伝送されるタイミング基準信号ＳＰＨ Ｓ→Ｍとは、それぞれ入力端子２２１、入力端子２３において、いずれもスレーブ側クロック信号ＣＬＫＳ ＯＵＴの立ち下がりエッジから遅延時間Δｔ１＋Δｔ２だけ遅れて”Ｌ”レベルと”Ｈ”レベルの間を遷移する。このように、入力端子２３に入力されたタイミング基準信号ＳＰＨ Ｓ→Ｍが”Ｌ”レベルと”Ｈ”レベルとの間を遷移する遷移タイミングは、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍが”Ｌ”レベルと”Ｈ”レベルとの間を遷移する遷移タイミングと実質的に同一になる。
【００６６】
タイミング比較回路１３は、タイミング基準信号ＳＰＨ Ｓ→Ｍとマスタ側クロック信号ＣＬＫＭとに基づいて、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相を調整する指示をするための位相調整指示信号ＳＡＤＪ ＯＵＴを生成する。位相調整指示信号ＳＡＤＪ ＯＵＴは、レジスタ入出力回路１４、レジスタ入出力バス５３、及びレジスタ入出力回路３５を介して、スレーブ側出力用クロック生成回路３２のカウンタ３９に入力される。
【００６７】
カウンタ３９は、位相調整指示信号ＳＡＤＪ ＯＵＴに基づいてそれが保持するカウンタ値Ｃ１を調整する。カウンタ３９は、位相調整指示信号ＳＡＤＪ ＯＵＴが”１”であると、カウンタ値Ｃ１を小さくする。カウンタ値Ｃ１が小さくなると、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相は、早められる。カウンタ３９は、位相調整指示信号ＳＡＤＪ ＯＵＴが”０”であると、カウンタ値Ｃ１を大きくする。カウンタ値Ｃ１が大きくなると、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相は、遅くされる。
【００６８】
スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相は、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間にあるように定められる。なぜなら、入力回路１２１〜１２ｍが、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする場合、図４（ｃ）に示されているように、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間にあるようにスレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が定められれば、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする際のセットアップ時間及びホールド時間のマージンが最大になるからである。
【００６９】
タイミング比較回路１３は、以下のような動作を行って、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間になるように位相調整指示信号ＳＡＤＪ ＯＵＴを生成する。
【００７０】
タイミング比較回路１３に含まれる半データシフト回路１７は、マスタ側クロック信号ＣＬＫＭを、サンプリング周期ＴＳ→Ｍの２分の１だけ遅延する。半データシフト回路１７は、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングと、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングとのタイミング差を設定する役割を果たす。半データシフト回路１７は、そのタイミング差が、サンプリング周期ＴＳ→Ｍの２分の１になるように、マスタ側クロック信号ＣＬＫＭを、サンプリング周期ＴＳ→Ｍの２分の１だけ遅延する。
【００７１】
分周回路１８は、遅延されたマスタ側クロック信号ＣＬＫＭを分周し、マスタ側クロック信号ＣＬＫＭの２分の１の周波数を有する分周クロック信号ＣＬＫＭ１を生成する。このようにして生成された分周クロック信号ＣＬＫＭ１は、図４に示されているように、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジの中間のタイミングで、”Ｈ”レベルと”Ｌ”レベルの間を遷移する。
【００７２】
位相比較用入力回路１９は、分周クロック信号ＣＬＫＭ１が”Ｈ”レベルから”Ｌ”レベルに立ち下がる時にタイミング基準信号ＳＰＨ Ｓ→Ｍをサンプリングし、位相調整指示信号ＳＡＤＪ ＯＵＴを生成する。位相比較用入力回路１９は、図４（ａ）に示されているように、タイミング基準信号ＳＰＨ Ｓ→Ｍが”Ｈ”レベルであるときに分周クロック信号ＣＬＫＭ１が立ち下がると、位相調整指示信号ＳＡＤＪ ＯＵＴとして”１”を出力する。位相比較用入力回路１９は、、図４（ｂ）に示されているように、タイミング基準信号ＳＰＨ Ｓ→Ｍが”Ｌ”レベルであるときに分周クロック信号ＣＬＫＭ１が立ち下がると、位相調整指示信号ＳＡＤＪ ＯＵＴとして”０”を出力する。このようにして生成されたタイミング基準信号ＳＰＨ Ｓ→Ｍは、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングよりも時間的に前か後かに対応して”１”又は”０”の値をとる。
【００７３】
図４（ａ）に示されているように、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングよりも時間的に遅い場合、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相は、早められる必要がある。何故なら、マスタ側クロック信号ＣＬＫＭに対するタイミング基準信号ＳＰＨ Ｓ→Ｍのセットアップ時間、即ち、マスタ側クロック信号ＣＬＫＭに対するデータ信号ＳＤ１ Ｓ→Ｍのセットアップ時間ｔｓが、ホールド時間ｔｈに比べて小さくなっているからである。この場合、位相比較用入力回路１９は、位相調整指示信号ＳＡＤＪ ＯＵＴを”１”にして出力する。位相調整指示信号ＳＡＤＪ ＯＵＴが”１”であるのに対応して、カウンタ３９は、カウンタ値Ｃ１を小さくする。カウンタ値Ｃ１が小さくなると、遅延回路４０の遅延時間が小さくなり、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が早められる。
【００７４】
一方、図４（ｂ）に示されているように、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングよりも時間的に遅い場合、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相は、遅くされる必要がある。何故なら、マスタ側クロック信号ＣＬＫＭに対するタイミング基準信号ＳＰＨ Ｓ→Ｍのセットアップ時間、即ち、マスタ側クロック信号ＣＬＫＭに対するデータ信号ＳＤ１ Ｓ→Ｍのセットアップ時間ｔｓが、ホールド時間ｔｈに比べて大きくなっているからである。この場合、位相比較用入力回路１９は、位相調整指示信号ＳＡＤＪ ＯＵＴを”０”にして出力する。位相調整指示信号ＳＡＤＪ ＯＵＴが”０”であるのに対応して、カウンタ３９は、カウンタ値Ｃ１を大きくする。カウンタ値Ｃ１が大きくなると、遅延回路４０の遅延時間が大きくなり、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が早められる。
【００７５】
更に、図４（ｃ）に示されているように、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングと実質的に一致する場合、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相は、そのままに維持されることが望ましい。この場合、分周クロック信号ＣＬＫＭ１が”Ｈ”レベルから”Ｌ”レベルに立ち下がるタイミングと、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングとが一致するため、位相比較用入力回路１９が生成する位相調整指示信号ＳＡＤＪ ＯＵＴは、ランダムに”０”又は”１”になる。位相調整指示信号ＳＡＤＪ ＯＵＴが”０”になる確率と、位相調整指示信号ＳＡＤＪ ＯＵＴが”１”になる確率とは、概ね同じである。このような場合、カウンタ３９は、カウンタ値Ｃ１を変更しない。
【００７６】
このとき、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングと実質的に一致し、位相調整指示信号ＳＡＤＪ ＯＵＴがランダムに”０”又は”１”になる場合と、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングとずれて位相調整指示信号ＳＡＤＪ ＯＵＴが”０”又は”１”となる場合とは、区別されなくてはならない。そのためカウンタ３９は、所定の回数だけ連続してタイミング基準信号ＳＰＨ Ｓ→Ｍが”０”であるとき、カウンタ値Ｃ１を大きくする。更に、カウンタ３９は、所定の回数だけ連続してタイミング基準信号ＳＰＨ Ｓ→Ｍが”１”であるとき、カウンタ値Ｃ１を小さくする。
【００７７】
スレーブ側出力用クロック生成回路３２は、以上に述べられたようにして生成された位相調整指示信号ＳＡＤＪ ＯＵＴに基づいて、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングと実質的に一致するようにスレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相を調整する。これにより、入力回路１２１〜１２ｍがデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする際のセットアップ時間及びホールド時間のマージンが最大にされ、スレーブデバイス３０からマスタデバイス１０にデータを伝送する際の信頼性が向上する。
【００７８】
続いて、マスタデバイス１０からスレーブデバイス３０にデータを伝送する動作に関連する回路群であるマスタ側データ出力系１０Ｂとスレーブ側データ入力系３０Ｂとについて、図２を参照しながら説明する。
【００７９】
出力回路１５１〜１５ｍは、マスタ側クロック信号ＣＬＫＭに同期してそれぞれデータＤ１ Ｍ〜Ｄｍ Ｍをサンプリングし、それぞれデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓを出力する。データＤ１ Ｍ〜Ｄｍ Ｍが”Ｈ”レベルと”Ｌ”レベルとの間を遷移するタイミングは、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングに対して、出力回路１５１〜１５ｍの遅延時間Δｔ１だけ遅れたタイミングである。
【００８０】
データＤ１ Ｍ〜Ｄｍ Ｍが”０”と”１”とが交互に繰り返されている場合、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓは、”Ｈ”レベルと”Ｌ”レベルの間を一定の時間間隔で遷移する。その時間間隔を、出力回路１５１〜１５ｍの出力周期と定義する。この定義に従えば、出力回路１５１〜１５ｍの出力周期は、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジの時間間隔に等しい。
【００８１】
出力回路１５１〜１５ｍは、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓを、出力端子２４１〜２４ｍに出力する。出力端子２４１〜２４ｍは、出力バス５２に含まれる出力バス信号線５２１〜５２ｍに、それぞれ接続されている。出力バス信号線５２１〜５２ｍは、それぞれデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓを、スレーブデバイス３０に伝送する。スレーブデバイス３０は、入力端子４７１〜４７ｍを有する。入力端子４７１〜４７ｍは、それぞれ、出力バス信号線５２１〜５２ｍに接続されている。出力バス信号線５２１〜５２ｍには、それぞれ、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓが入力される。
【００８２】
入力回路３７１〜３７ｍは、マスタデバイス１０からスレーブデバイス３０に送信される伝送データＤ１ Ｍ〜Ｄｍ Ｍを受け取る。入力回路３７１〜３７ｍは、スレーブ側クロック信号ＣＬＫＳ ＩＮが指示するサンプリングタイミングで、入力端子４７１〜４７ｍに入力されるデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする。入力端子４７１〜４７ｍは、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジをトリガとして、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする。
【００８３】
スレーブ側クロック信号ＣＬＫＳ ＩＮは、スレーブ側入力用クロック生成回路３６によりスレーブ側クロック信号ＣＬＫＳが遅延されることにより生成される。スレーブ側入力用クロック生成回路３６は、カウンタ４１と遅延回路４２とを含む。カウンタ４１は、カウンタ値Ｃ２を保持する。遅延回路４２は、カウンタ４１が保持するカウンタ値Ｃ２に対応する遅延時間だけスレーブ側クロック信号ＣＬＫＳを遅延し、スレーブ側クロック信号ＣＬＫＳ ＩＮとして出力する。遅延回路４２は、カウンタ値Ｃ２が大きいほど、遅延時間を大きくする。遅延回路４２により生成されたスレーブ側クロック信号ＣＬＫＳ ＩＮは、入力回路３７１〜３７ｍに出力される。入力回路３７１〜３７ｍは、スレーブ側クロック信号ＣＬＫＳ ＩＮが立ち下がった時、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする。
【００８４】
マスタ側クロック信号ＣＬＫＭと、前述のスレーブ側クロック信号ＣＬＫＳ ＩＮとは、いずれも、クロック信号ＣＬＫに基づいて生成され、それらの周期は一致する。従って、入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングするサンプリング周期は、出力回路１５１〜１５ｍの出力周期と一致する。入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングするサンプリング周期と、出力回路１５１〜１５ｍの出力周期とが一致することは、マスタデバイス１０からスレーブデバイス３０にデータを適切に伝送する上で重要である。入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングするサンプリング周期、即ち、出力回路１５１〜１５ｍの出力周期は、以下、周期ＴＭ→Ｓと表記される。
【００８５】
更に、マスタデバイス１０からスレーブデバイス３０にデータを適切に伝送するためには、入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする際のセットアップ時間及びホールド時間のマージンが確保されることが望ましい。そこで、当該データ伝送システムでは、セットアップ時間及びホールド時間のマージンを確保するために、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相が、以下に述べられるようにして調整される。
【００８６】
マスタ側クロック信号ＣＬＫＭは、タイミング基準信号発生回路１６に供給される。タイミング基準信号発生回路１６は、マスタ側クロック信号ＣＬＫＭに基づいて、タイミング基準信号ＳＰＨ Ｍ→Ｓを生成する。タイミング基準信号発生回路１６は、半データシフト回路２０とタイミング基準信号出力回路２１とを含む。
【００８７】
半データシフト回路２０は、マスタ側クロック信号ＣＬＫＭをサンプリング周期ＴＭ→Ｓの２分の１だけ遅延して遅延クロック信号ＣＬＫＭ２を生成する。
【００８８】
タイミング基準信号出力回路２１は、遅延クロック信号ＣＬＫＭ２の立ち下がりエッジをトリガとして位相調整用データＤＰＨ Ｍをサンプリングし、タイミング基準信号ＳＰＨ Ｍ→Ｓを出力する。位相調整用データＤＰＨ Ｍは、”０”と”１”とが、交互に繰り返されたデータである。位相調整用データＤＰＨ Ｍをサンプリングして生成されたタイミング基準信号ＳＰＨ Ｍ→Ｓは、マスタ側クロック信号ＣＬＫＭの２分の１の周波数を有する信号になる。後述されるように、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、このようにして生成されたタイミング基準信号ＳＰＨ Ｍ→Ｓに基づいて調整される。
【００８９】
タイミング基準信号出力回路２１は、タイミング基準信号ＳＰＨ Ｍ→Ｓを、出力端子２５に出力する。出力端子２５は、タイミング基準信号伝送バス５５に含まれるタイミング基準信号伝送バスライン５５２に接続されている。タイミング基準信号伝送バスライン５５２は、タイミング基準信号ＳＰＨ Ｍ→Ｓをスレーブデバイス３０に伝送する。スレーブデバイス３０は、入力端子４８を有する。入力端子４８は、タイミング基準信号伝送バスライン５５２に接続されている。入力端子４８には、タイミング基準信号ＳＰＨ Ｍ→Ｓが入力される。
【００９０】
タイミング基準信号ＳＰＨ Ｍ→Ｓを生成するタイミング基準信号出力回路２１は、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをそれぞれ出力する出力回路１５１〜１５ｍと、実質的に同一の回路構成を有する。更に、タイミング基準信号伝送バスライン５５２と、出力バス信号線５２１〜５２ｍとは、実質的に同一の配線長を有し、同一の遅延時間を有する。
【００９１】
これにより、入力端子４８において、タイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルとの間を遷移する遷移タイミングは、入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする際のセットアップ時間及びホールド時間のマージンが最も大きくなるタイミングを示すことになる。
【００９２】
図５は、マスタ側クロック信号ＣＬＫＭ、データ信号ＳＤ１ Ｍ→Ｓ及びタイミング基準信号ＳＰＨ Ｍ→Ｓの波形を示す。実質的に同一の構成を有するタイミング基準信号出力回路２１と出力回路１５１〜１５ｍとは、実質的に同一の遅延時間Δｔ１を有する。データ信号ＳＤ１ Ｍ→Ｓは、出力端子２４１において、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジから遅延時間Δｔ１だけ遅れて”Ｌ”レベルと”Ｈ”レベルの間を遷移する。タイミング基準信号ＳＰＨ Ｍ→Ｓは、出力端子２５において、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジから、時間（ＴＭ→Ｓ／２）＋Δｔ１だけ遅れて”Ｌ”レベルと”Ｈ”レベルの間を遷移する。ＴＭ→Ｓは、前述されているように、出力回路１５１〜１５ｍ及び入力回路３７１〜３７ｍのサンプリング周期である。出力端子２４１においてデータ信号ＳＤ１ Ｍ→Ｓが、”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングと、出力端子２５においてタイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングとは、サンプリング周期ＴＭ→Ｓ／２だけずれている。
【００９３】
更に、タイミング基準信号伝送バスライン５５２と、入力バス信号線５２１とは、実質的に、同一の遅延時間Δｔ２を有する。入力バス信号線５１１により入力端子４７１に伝送されるデータ信号ＳＤ１ Ｍ→Ｓは、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジから遅延時間Δｔ１＋Δｔ２だけ遅れて”Ｌ”レベルと”Ｈ”レベルとの間を遷移する。一方、タイミング基準信号ＳＰＨ Ｍ→Ｓは、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジから、時間（ＴＭ→Ｓ／２）＋Δｔ１＋Δｔ２だけ遅れて”Ｌ”レベルと”Ｈ”レベルとの間を遷移する。従って、入力端子４７１においてデータ信号ＳＤ１ Ｍ→Ｓが、”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングと、入力端子４８においてタイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングとは、サンプリング周期ＴＭ→Ｓ／２だけずれている。データ信号ＳＤ１ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングからサンプリング周期ＴＭ→Ｓの半分だけずれているタイミングで、入力回路３７１がデータ信号ＳＤ１ Ｍ→Ｓをサンプリングすると、セットアップ時間ｔｓ及びホールド時間ｔｈのマージンは、最大になる。このように、入力端子４８においてタイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングで、入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングすることにより、サンプリングの際のセットアップ時間及びホールド時間のマージンが最も大きくなる。
【００９４】
データ信号ＳＤ１ Ｍ→Ｓが、”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングと、タイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングとのタイミング差は、半データシフト回路２０の遅延時間により定まる。半データシフト回路２０の遅延時間がサンプリング周期ＴＭ→Ｓの半分であることにより、そのタイミング差は、サンプリング周期ＴＭ→Ｓの半分になる。
【００９５】
図２に示されているように、タイミング比較回路３８は、スレーブ側クロック信号ＣＬＫＳ ＩＮとタイミング基準信号ＳＰＨ Ｍ→Ｓとに基づいて、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相を調整する指示をするための位相調整指示信号ＳＡＤＪ ＩＮを生成し、スレーブ側入力用クロック生成回路３６に出力する。スレーブ側入力用クロック生成回路３６のカウンタ４１は、位相調整指示信号ＳＡＤＪ ＩＮに基づいて、それが保持するカウンタ値Ｃ２を調整する。カウンタ４１は、位相調整指示信号ＳＡＤＪ ＩＮが”０”であると、カウンタ値Ｃ２を小さくする。カウンタ値Ｃ２が小さくなると、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、早められる。カウンタ４１は、位相調整指示信号ＳＡＤＪ ＯＵＴが”１”であると、カウンタ値Ｃ２を大きくする。カウンタ値Ｃ２が大きくなると、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、遅くされる。
【００９６】
スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルとの間を遷移するタイミングに一致するように定められる。これにより、入力回路３７１〜３７ｍが、スレーブ側クロック信号ＣＬＫＳ ＩＮによりデータデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする際、セットアップ時間及びホールド時間は、ともに最大になる。
【００９７】
タイミング比較回路３８は、以下のような動作を行って、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルとの間を遷移するタイミングに一致するように、位相調整指示信号ＳＡＤＪ ＩＮを生成する。
【００９８】
タイミング比較回路３８に含まれる分周回路４３は、スレーブ側クロック信号ＣＬＫＳ ＩＮを分周し、スレーブ側クロック信号ＣＬＫＳ ＩＮの２分の１の周波数を有する分周クロック信号ＣＬＫＳ ＩＮ１を生成する。位相比較用入力回路４４は、分周クロック信号ＣＬＫＳ ＩＮ１が”Ｈ”レベルから”Ｌ”レベルに立ち下がる時にタイミング基準信号ＳＰＨ Ｍ→Ｓをサンプリングし、位相調整指示信号ＳＡＤＪ ＩＮを生成する。位相比較用入力回路４４は、図６に示されているように、タイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｈ”レベルであるときに分周クロック信号ＣＬＫＭ１が立ち下がると、位相調整指示信号ＳＡＤＪ ＩＮとして”１”を出力する。また、位相比較用入力回路４４は、タイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルであるときに分周クロック信号ＣＬＫＳ ＩＮ１が立ち下がると、位相調整指示信号ＳＡＤＪ ＩＮとして”０”を出力する。このようにして生成されたタイミング基準信号ＳＰＨ Ｍ→Ｓは、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングよりも時間的に前か後かに対応して”１”又は”０”の値をとる。
【００９９】
図６に示されているように、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングが、分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングよりも時間的に遅い場合、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、遅くされる必要がある。この場合、位相比較用入力回路４４は、位相調整指示信号ＳＡＤＪ ＩＮを”１”にして出力する。位相調整指示信号ＳＡＤＪ ＩＮが”１”であるのに対応して、カウンタ４１は、カウンタ値Ｃ２を増加する。カウンタ値Ｃ２が大きくなると、遅延回路４２の遅延時間が大きくなり、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相が遅くされる。スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、位相調整信号ＳＰＨ Ｍ→Ｓが遷移するタイミングが、分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングと一致するように調節される。
【０１００】
タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングの中間のタイミングが、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジのタイミングよりも時間的に早い場合、位相比較用入力回路４４は、位相調整指示信号ＳＡＤＪ ＩＮを”０”にして出力する。ＳＡＤＪ ＩＮが”０”であるのに対応して、カウンタ４１は、カウンタ値Ｃ２を減少する。カウンタ値Ｃ２が小さくなると、遅延回路４２の遅延時間が小さくなり、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相が早められる。これにより、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、ＳＰＨ Ｍ→Ｓが遷移するタイミングが、分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングと一致するように調節される。
【０１０１】
また、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングが、分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングと実質的に一致する場合、位相比較用入力回路４４が生成する位相調整指示信号ＳＡＤＪ ＩＮは、ランダムに”０”又は”１”になる。スレーブ側クロック信号ＣＬＫＳ ＩＮの位相はそのままに維持される。
【０１０２】
このとき、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングが、分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングと実質的に一致することにより位相調整指示信号ＳＡＤＪ ＩＮがランダムに”０”又は”１”になる場合と、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングが、分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングとずれることにより位相調整指示信号ＳＡＤＪ ＩＮが”０”又は”１”となる場合とを区別するために、カウンタ４１は、所定の回数だけ連続してタイミング基準信号ＳＰＨ Ｍ→Ｓが”０”であるとき、カウンタ値Ｃ２を小さくする。更に、カウンタ４１は、所定の回数だけ連続してタイミング基準信号ＳＰＨ Ｍ→Ｓが”１”であるとき、カウンタ値Ｃ２を大きくする。
【０１０３】
スレーブ側入力用クロック生成回路３６は、以上に述べられたようにして生成された位相調整指示信号ＳＡＤＪ ＩＮに基づいて、タイミング基準信号ＳＰＨ Ｍ →Ｓが遷移するタイミングと分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングとが実質的に一致するようにスレーブ側クロック信号ＣＬＫＳ ＩＮの位相を調整する。これにより、入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする際のセットアップ時間及びホールド時間のマージンが最大にされ、マスタデバイス１０からスレーブデバイス３０にデータを伝送する際の信頼性が向上する。
【０１０４】
以上に説明されたように、本実施の形態のデータ転送システムでは、スレーブデバイス３０からマスターデバイス１０にデータが伝送される場合、タイミング基準信号ＳＰＨ Ｓ→Ｍが”Ｌ”レベルと”Ｈ”レベルとの間を遷移するタイミングと、マスタ側クロック信号ＣＬＫＭとが立ち下がるタイミングとの差に基づいて生成される位相調整指示信号ＳＡＤＪ ＯＵＴに基づいて、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が調整される。これにより、入力回路１２１〜１２ｍが、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍを、マスタ側クロック信号ＣＬＫＭでサンプリングする際のセットアップ時間及びホールド時間のマージンを最大にすることができる。
【０１０５】
更に、本実施の形態のデータ転送システムでは、マスタデバイス１０からスレーブデバイス３０にデータが伝送される場合、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングと分周クロック信号ＣＬＫＳ ＩＮ１とが立ち下がるタイミングとの差から生成される位相調整指示信号ＳＡＤＪ ＩＮに基づいて、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相が調整される。これにより、入力回路３７１〜３７ｍが、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをスレーブ側クロック信号ＣＬＫＳ ＩＮでサンプリングする際のセットアップ時間及びホールド時間のマージンを最大にすることができる。
【０１０６】
このとき、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相の調整と、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相の調整とは、スレーブデバイス３０毎に独立して行われる。これにより、スレーブデバイス３０に含まれる初段アンプ３１の特性にバラツキがあっても、そのバラツキが、上述のセットアップ時間及びホールド時間のマージンに影響することはない。更に、初段アンプ３１の特性が、動作温度や、供給される電源電圧の動作条件によって変動しても、その変動が上述のセットアップ時間及びホールド時間のマージンに影響することはない。
【０１０７】
このとき、半データシフト回路１７がマスタデバイス１０に設けられていることにより、スレーブデバイス３０の特性バラツキが、入力回路１２１〜１２ｍが、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする際のセットアップ時間及びホールド時間のマージンの劣化に結びつきにくくなる。仮に、半データシフト回路１７に相当する回路が、スレーブデバイス３０のそれぞれに設けられているとする。この場合、スレーブデバイス３０の特性のバラツキが、そのまま、セットアップ時間及びホールド時間のマージンの劣化に結びつく。このように、半データシフト回路１７がマスタデバイス１０に設けられていることは、セットアップ時間及びホールド時間のマージンの確保に寄与する。
【０１０８】
同様の理由から、半データシフト回路２０がマスタデバイス１０に設けられていることが、スレーブデバイス３０の特性バラツキが、入力回路３７１〜３７ｍが、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする際のセットアップ時間及びホールド時間のマージンの劣化を招きにくくする。
【０１０９】
スレーブ側クロック信号ＣＬＫＳ ＯＵＴ及びスレーブ側クロック信号ＣＬＫＳ ＩＮとの位相の調整に使用されるタイミング基準信号ＳＰＨ Ｓ→Ｍ及びタイミング基準信号ＳＰＨ Ｍ→Ｓは、いずれのスレーブデバイス３０に伝送されるものであっても、また、いずれのスレーブデバイス３０からマスタデバイス１０に伝送られるものであっても、共通のタイミング基準信号伝送バス５５を介して伝送される。各スレーブデバイス３０からのタイミング基準信号ＳＰＨ Ｓ→Ｍの伝送と、各スレーブデバイス３０へのタイミング基準信号ＳＰＨ Ｍ→Ｓの伝送とは、時分割で行われる。
【０１１０】
図７に示されているように、まず、マスタデバイス１０とスレーブデバイス３０１との間で、タイミング基準信号ＳＰＨ Ｓ→Ｍ及びタイミング基準信号ＳＰＨ Ｍ→Ｓの伝送が行われ、スレーブデバイス３０１のスレーブ側クロック信号ＣＬＫＳ ＯＵＴ及びスレーブ側クロック信号ＣＬＫＳ ＩＮの位相の調整が行われる。続いて、マスタデバイス１０とスレーブデバイス３０２との間で、タイミング基準信号ＳＰＨ Ｓ→Ｍ及びタイミング基準信号ＳＰＨ Ｍ→Ｓの伝送が行われ、スレーブデバイス３０２のスレーブ側クロック信号ＣＬＫＳ ＯＵＴ及びスレーブ側クロック信号ＣＬＫＳ ＩＮの位相の調整が行われる。以下同様に、マスタデバイス１０と他のスレーブデバイス３０との間で、順次に、ＳＰＨ Ｓ→Ｍ及びタイミング基準信号ＳＰＨ Ｍ→Ｓの伝送が行われ、他のスレーブデバイス３０のスレーブ側クロック信号ＣＬＫＳ ＯＵＴ及びスレーブ側クロック信号ＣＬＫＳ ＩＮの位相の調整が行われる。
【０１１１】
このように、各スレーブデバイス３０からのタイミング基準信号ＳＰＨ Ｓ→Ｍの伝送と、各スレーブデバイス３０へのタイミング基準信号ＳＰＨ Ｍ→Ｓの伝送とが、時分割で行われることは、マスターデバイス１０と、スレーブデバイス３０との間の配線の数を減少する点で有効である。
【０１１２】
なお、本実施の形態では、上述されているとおり、タイミング基準信号ＳＰＨ Ｓ→Ｍを生成するのに使用される位相調整用データＤＰＨ Ｓは、”０”と”１”とが交互に繰り返されている。ここで位相調整用データＤＰＨ Ｓは、連続したｎ１個の”０”と、連続したｎ１個の”１”とが交互に繰り返されるものであれば、上述の位相調整用データＤＰＨ Ｓに限られない。ここで、ｎ１は１以上の自然数である。このとき、タイミング基準信号ＳＰＨ Ｓ→Ｍは、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの２×ｎ１分の１の周波数を有することになる。更に、分周回路１８は、マスタ側クロック信号ＣＬＫＭを２×ｎ１分の１の周波数に分周したものを分周クロック信号ＣＬＫＭ１として出力する分周回路に置換される。
【０１１３】
同様に、タイミング基準信号ＳＰＨ Ｍ→Ｓを生成するのに使用される位相調整用データＤＰＨ Ｍは、”連続したｎ２個の”０”と、連続したｎ２個の”１”とが交互に繰り返されるものであれば、上述の位相調整用データＤＰＨ Ｍに限られない。ここでｎ２は、１以上の自然数である。このとき、分周回路４３は、スレーブ側クロック信号ＣＬＫＳ ＩＮを２×ｎ２分の１の周波数に分周したものを分周クロック信号ＣＬＫＳ ＩＮ１として出力する分周回路に置換される。
【０１１４】
また、本実施の形態のデータ伝送システムにおいては、上述されているように、マスタデバイス１０とスレーブデバイス３０とにそれぞれ含まれる出力回路１５１〜１５ｍ及び出力回路３０１〜３０ｍは、クロック信号の立ち下がりエッジをトリガとしてデータをサンプリングするとともに、それらに接続されている出力端子へ出力する。一方、マスタデバイス１０及びスレーブデバイス３０に含まれる入力回路１２１〜１２ｍ及び入力回路３７１〜３７ｍは、クロック信号の立ち下がりエッジをトリガとして入力端子に入力された信号をサンプリングするとともに、それらに接続されている内部回路に、その入力信号を出力する。出力回路１５１〜１５ｍ、出力回路３０１〜３０ｍ、入力回路１２１〜１２ｍ及び入力回路３７１〜３７ｍは、いずれも、それらの遅延時間を考慮に入れなければ、データのサンプリングとそのデータの出力を同時に行う入出力回路である。出力回路１５１〜１５ｍ、出力回路３０１〜３０ｍ、入力回路１２１〜１２ｍ及び入力回路３７１〜３７ｍは、このような入出力回路に限定されない。
【０１１５】
他の形態として、出力回路１５１〜１５ｍ、出力回路３０１〜３０ｍ、入力回路１２１〜１２ｍ及び入力回路３７１〜３７ｍには、フリップフロップからなるラッチ回路が使用されることが可能である。この場合、出力回路１５１〜１５ｍ、出力回路３０１〜３０ｍ、入力回路１２１〜１２ｍ及び入力回路３７１〜３７ｍは、クロック信号の立ち下がりエッジに同期して出力すべき新しいデータを取り込むと同時に、既に取り込んである前のデータを出力することになる。これは、前述された本実施の形態において、出力回路１５１〜１５ｍ、出力回路３０１〜３０ｍ、入力回路１２１〜１２ｍ及び入力回路３７１〜３７ｍの遅延時間Δｔ１が、マスタ側クロック信号ＣＬＫＭ及びスレーブ側クロック信号ＣＬＫＳの立ち下がりエッジの時間間隔に一致する場合に相当する。
【０１１６】
更に他の形態として、マスタデバイス１０に含まれる入力回路１２１〜１２ｍ及び出力回路１５１〜１５ｍ、並びに、スレーブデバイス３０に含まれる入力回路３７１〜３７ｍ及び出力回路３３１〜３３ｍがサンプリングを行うタイミングは、立ち上がりエッジと、立ち下がりエッジの両方をトリガとすることが可能である。この場合、サンプリング周期ＴＳ→Ｍ、ＴＭ→Ｓは、時間的に最近接する立ち上がりエッジと立ち下がりエッジとの時間間隔になる。更に、マスタデバイス１０に含まれる入力回路１２１〜１２ｍ及び出力回路１５１〜１５ｍ、並びに、スレーブデバイス３０に含まれる入力回路３７１〜３７ｍ及び出力回路３３１〜３３ｍがサンプリングを行うタイミングは、立ち上がりエッジをトリガとすることも可能である。
【０１１７】
実施の第２形態：
図９に示されている実施の第２形態のデータ伝送システムは、実施の第１形態のデータ伝送システムと、同様の構成を有する。実施の第２形態のデータ伝送システムでは、上述の実施の形態の位相調整用データＤＰＨ Ｓ、ＤＰＨ Ｍが、当該データ伝送システムの状況に応じて可変とされる点で、実施の第１形態のデータ伝送システムと異なる。これに伴い、マスタデバイス１０がマスタデバイス１１０に置換され、更にスレーブデバイス３０がスレーブデバイス１３０に置換される。
【０１１８】
マスタデバイス１１０は、マスタデバイス１０に、制御回路２６と位相調整用データ生成回路２７とが追加される構成を有する。マスタデバイス１１０の他の部分の構成は、マスタデバイス１０と同一であり、その構成要素には同一の符号が付されている。スレーブデバイス１３０は、スレーブデバイス３０に、位相調整用データ生成回路４９が追加される構成を有する。スレーブデバイス１３０の他の部分の構成は、スレーブデバイス３０と同一であり、その構成要素には同一の符号が付されている。
【０１１９】
本実施の形態では、タイミング基準信号ＳＰＨ Ｓ→Ｍを生成するためにタイミング基準信号出力回路３４に入力される位相調整用データＤＰＨ Ｓは、連続したｎ１個の”０”と、連続したｎ１個の”１”とが交互に繰り返されたデータである。ここでｎ１は、自然数である。
【０１２０】
制御回路２６は、上述のｎ１を定める。制御回路２６は、上述のｎ１を指定する信号である位相調整用データ指示信号ＳＩＮＩ Ｓ→Ｍを生成する。位相調整用データ指示信号ＳＩＮＩ Ｓ→Ｍは、レジスタ入出力回路１４、レジスタ入出力バス５３、レジスタ入出力回路３５を介して、位相調整用データ生成回路４９に伝送される。位相調整用データ生成回路４９は、位相調整用データ指示信号ＳＩＮＩ Ｓ→Ｍに応答して、連続したｎ１個の”０”と、連続したｎ１個の”１”とが交互に繰り返された位相調整用データＤＰＨ Ｓを生成し、タイミング基準信号出力回路３４に出力する。
【０１２１】
制御回路２６は、更に、上述のｎ１を分周回路１８に伝達する分周指示信号ＳＤＩＶ Ｓ→Ｍを生成する。分周回路１８は、分周指示信号ＳＤＩＶ Ｓ→Ｍに応答してマスタ側クロック信号ＣＬＫＭを分周し、マスタ側クロック信号ＣＬＫＭの周波数の２×ｎ１分の１の周波数を有する分周クロック信号ＣＬＫＭ１を生成する。分周回路１８は、分周クロック信号ＣＬＫＭ１を位相比較用入力回路１９に出力する。
【０１２２】
同様に、タイミング基準信号ＳＰＨ Ｍ→Ｓを生成するために出力端子２１に入力される位相調整用データＤＰＨ Ｍは、連続したｎ２個の”０”と、連続したｎ２個の”１”とが交互に繰り返されたデータである。ここでｎ２は自然数である。
【０１２３】
制御回路２６は、上述のｎ２を定める。制御回路２６は、上述のｎ１を指定する信号である位相調整用データ指示信号ＳＩＮＩ Ｍ→Ｓを生成して位相調整用データ生成回路２７に出力する。位相調整用データ生成回路２７は、位相調整用データ指示信号ＳＩＮＩ Ｍ→Ｓに応答して、連続したｎ２個の”０”と、連続したｎ２個の”１”とが交互に繰り返された位相調整用データＤＰＨ Ｍを生成し、タイミング基準信号出力回路２１に出力する。
【０１２４】
制御回路２６は、更に、上述のｎ２を分周回路４３に伝達する分周指示信号ＳＤＩＶ Ｍ→Ｓを生成する。分周指示信号ＳＤＩＶ Ｍ→Ｓは、レジスタ入出力回路１４、レジスタ入出力バス５３、及びレジスタ入出力回路３５を介して、分周回路４３に伝達される。分周回路４３は、分周指示信号ＳＤＩＶ Ｍ→Ｓに応答してスレーブ側クロック信号ＣＬＫＳ ＩＮを分周し、スレーブ側クロック信号ＣＬＫＳ ＩＮの周波数の２×ｎ２分の１の周波数を有する分周クロック信号ＣＬＫＳ ＩＮ１を生成する。
【０１２５】
制御回路２６が定めるｎ１とｎ２とは、いずれも可変である。制御回路２６は、本実施の形態のデータ伝送システムが起動された直後には、ｎ１をｎ１ ＩＮＩと定める。その後、所定の時間が経過すると、制御回路２６は、ｎ１をｎ１ ＳＴＤに定める。このとき、制御回路２６は、
ｎ１ ＳＴＤ＜ｎ１ ＩＮＩ，
となるように、ｎ１を定める。
【０１２６】
このようにｎ１が定められることは、以下に述べられている技術的意義を有する。上述のｎ１は、それが小さいほど、タイミング基準信号ＳＰＨ Ｓ→Ｍとマスタ側クロック信号ＣＬＫＭとの位相の比較の頻度が大きくなり、スレーブ側クロック信号ＣＬＫＳ ＯＵＴが調整されるレスポンスが良くなる。その一方で、ｎ１が小さいと、以下に述べられるような問題も発生し得る。
【０１２７】
遅延回路４０が、スレーブ側クロック信号ＣＬＫＳを遅延する遅延時間は、なるべく小さいことが望ましい。なぜなら、スレーブ側クロック信号ＣＬＫＳ ＯＵＴを生成する遅延回路４０が発生し得る遅延時間は、回路上の制約からある程度上限があるからである。
【０１２８】
しかしながら、図８（ａ）に示されているように、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングが、分周クロック信号ＣＬＫＭ１が立ち下がるタイミングから、時間ｎ１×ＴＳ→Ｍよりも大きく遅れている場合には、遅延回路４０によって不必要な遅延時間が発生される事態が起こり得る。ここでＴＳ→Ｍは、上述されているように、入力回路１２１〜１２ｍがデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングするときのサンプリング周期である。
【０１２９】
図８（ａ）は、ｎ１＝１であるときにおいて、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングが、分周クロック信号ＣＬＫＭ１が立ち下がるタイミングから、時間ＴＳ→Ｍよりも大きく遅れている場合に、位相調整指示信号ＳＡＤＪ ＯＵＴが生成される過程を示している。この場合、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングが、分周クロック信号ＣＬＫＭ１が立ち下がるタイミングから遅れているのにもかかわらず、位相調整指示信号ＳＡＤＪ ＯＵＴは、スレーブ側出力用クロック生成回路３２にスレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相を遅らせる指示をする”０”となって出力される。これにより、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相遅れは大きくされ、本来スレーブ側クロック信号ＣＬＫＳ ＯＵＴが有すべき位相から、ちょうど、一サンプリング周期ＴＳ→Ｍだけ遅れた位相でスレーブ側クロック信号ＣＬＫＳ ＯＵＴは安定する。このように、本来有するべき位相から、ちょうど、一サンプリング周期ＴＳ→Ｍだけ遅れた位相でスレーブ側クロック信号ＣＬＫＳ ＯＵＴが安定することは、安定するまでの時間が必要以上にかかるため好ましくない。
【０１３０】
タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと、分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとの差が、時間ｎ１×ＴＳ→Ｍよりも小さい場合には、このような事態は発生しない。例えば、図８（ｂ）は、ｎ１＝２であるときにおいて、分周クロック信号ＣＬＫＭ１が立ち下がるタイミングからのタイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングの遅れが、時間ＴＳ→ Ｍよりも大きく、且つ、時間２×ＴＳ→Ｍよりも小さい場合に、位相調整指示信号ＳＡＤＪ ＯＵＴが生成される過程を示している。この場合、図８（ｂ）に位相調整指示信号ＳＡＤＪ ＯＵＴは、スレーブ側出力用クロック生成回路３２にスレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相を進ませる指示をする”１”となって出力される。スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相遅れは小さくされ、本来スレーブ側クロック信号ＣＬＫＳ ＯＵＴが有すべき位相で安定する。このように、前述のｎ１が大きくなることにより、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとの差の許容範囲が大きくなる。タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとの差の許容範囲を重視する場合には、ｎ１は大きく定められることが望ましい。
【０１３１】
本実施の形態のデータ伝送システムでは、それが起動された直後には、ｎ１がｎ１ ＩＮＩと定められ、その後、所定の時間が経過すると、ｎ１はｎ１ ＩＮＩより小さいｎ１ ＳＴＤに定められる。これにより、スレーブ側クロック信号ＣＬＫＳ ＩＮが調整されるレスポンスを早くすることと、タイミング基準信号ＳＰＨ Ｍ→Ｓが立ち下がるタイミングと分周クロック信号ＣＬＫＳ ＩＮ１が立ち下がるタイミングとの差の許容範囲を大きくすることとの両立が図られている。
【０１３２】
本実施の形態のデータ伝送システムが起動された直後では、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとが大きくずれている可能性がある。そこで、ｎ１は、ｎ１ ＳＴＤよりも大きいｎ１ ＩＮＩに定められる。これにより、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとが大きくずれていることによって遅延回路４０に不必要な遅延時間が発生することが防がれる。ｎ１がｎ１ ＩＮＩに定められた状態で、所定の時間だけスレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が調整され、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとは、概ね一致する状態になる。
【０１３３】
その後、制御回路２６は、ｎ１をｎ１ ＩＮＩよりも小さいｎ１ ＳＴＤに定める。ｎ１がｎ１ ＳＴＤに定められると、スレーブ側クロック信号ＣＬＫＳ ＯＵＴが調整されるレスポンスがより早くなる。このように、以上に説明されているように、実施の第２形態では、スレーブ側クロック信号ＣＬＫＳ ＯＵＴが調整されるレスポンスを早くすることと、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとの差の許容範囲を大きくすることとの両立が図られている。
【０１３４】
このとき、スレーブ側クロック信号ＣＬＫＳ ＯＵＴが調整されるレスポンスをより早くする観点から、ｎ１ ＳＴＤは、１であることが望ましい。
【０１３５】
ｎ２についても同様の議論は成立する。即ち、スレーブ側クロック信号ＣＬＫＳ ＩＮが調整されるレスポンスを重視する場合には、ｎ２が小さく定められ、タイミング基準信号ＳＰＨ Ｍ→Ｓが立ち下がるタイミングと分周クロック信号ＣＬＫＳ ＩＮ１が立ち下がるタイミングとの差の許容範囲を重視する場合には、ｎ２が大きく定められることが望ましい。
【０１３６】
そこで、制御回路２６は、本実施の形態のデータ伝送システムが起動された直後には、ｎ２をｎ２ ＩＮＩと定める。その後、所定の時間が経過すると、制御回路２６は、ｎ２をｎ２ ＳＴＤに定める。このとき、制御回路２６は、
ｎ２ ＳＴＤ＜ｎ２ ＩＮＩ，
となるように、ｎ２を定める。このようにｎ２が定められることにより、実施の第２形態では、スレーブ側クロック信号ＣＬＫＳ ＩＮが調整されるレスポンスを早くすることと、タイミング基準信号ＳＰＨ Ｍ→Ｓが立ち下がるタイミングと分周クロック信号ＣＬＫＳ ＩＮ１が立ち下がるタイミングとの差の許容範囲を大きくすることとの両立が図られている。
【０１３７】
このとき、スレーブ側クロック信号ＣＬＫＳ ＩＮが調整されるレスポンスをより早くする観点から、ｎ２ ＳＴＤは、１であることが望ましい。
【０１３８】
実施の第３形態：
実施の第３形態のデータ伝送システムは、実施の第１形態のデータ伝送システムと、ほぼ同様の構成を有する。実施の第３形態のデータ伝送システムは、実施の第１形態のマスタデバイス１０に、シフト量調整回路２８とシフト量調整回路２９とが追加された構成を有する。シフト量調整回路２８とシフト量調整回路２９とが追加されたマスタデバイス１０は、以後、マスタデバイス２１０と記載される。
【０１３９】
実施の第３形態のデータ伝送システムの他の部分の構成は、実施の第１形態のデータ伝送システムと同一であり、その構成要素には、同一の符号が付されている。
【０１４０】
シフト量調整回路２８は、シフト量Δｔｄ Ｓ→Ｍだけマスタ側クロック信号ＣＬＫＭをシフトする。シフトされたマスタ側クロック信号ＣＬＫＭは、半データシフト回路１７に入力される。マスタ側クロック信号ＣＬＫＭは、半データシフト回路１７とシフト量調整回路２８とにより、（ＴＳ→Ｍ／２）＋Δｔｄ Ｓ→Ｍだけシフトされる。ここで、シフト量Δｔｄ Ｓ→Ｍは、正負いずれの値も取り得る。これにより、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングに対し、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、シフト量Δｔｄ Ｓ→Ｍだけ時間的にずれているように、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が調整される。
【０１４１】
このように、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が調整されることにより、マスタデバイス１０がスレーブデバイス３０からデータを受け取るときの信頼性が向上することがある。スレーブデバイス３０から送信されるデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする入力回路１２１〜１２ｍは、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングよりもわずかにずれる方が、より確実にデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングできる場合がある。このシフト量Δｔｄ Ｓ→Ｍは、マスタ側クロック信号ＣＬＫＭに対するデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍのセットアップ・ホールド時間を微調整することを可能とし、もって、マスタデバイス１０がスレーブデバイス３０からデータを受け取るときの信頼性が向上されている。
【０１４２】
シフト量調整回路２９は、シフト量Δｔｄ Ｍ→Ｓだけマスタ側クロック信号ＣＬＫＭをシフトする。シフトされたマスタ側クロック信号ＣＬＫＭは、半データシフト回路２０に入力される。マスタ側クロック信号ＣＬＫＭは、半データシフト回路２０とシフト量調整回路２９とにより、（ＴＭ→Ｓ／２）＋Δｔｄ Ｍ→Ｓだけシフトされる。これにより、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングから、シフト量Δｔｄ Ｍ→Ｓだけ時間的に早くなるように、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相が調整される。入力回路１２１〜１２ｍと同様に、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする入力回路３７１〜３７ｍも、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングの中間のタイミングよりもわずかにずれる方が、より確実にデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングできる場合がある。このシフト量Δｔｄ Ｓ→Ｍは、スレーブ側クロック信号ＣＬＫＳ ＩＮに対するデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓのセットアップ・ホールド時間を微調整することを可能とし、もって、スレーブデバイス３０がマスタデバイス１０からデータを受け取るときの信頼性が向上されている。
【０１４３】
実施の第４形態：
図１１に示されている実施の第４形態のデータ伝送システムは、実施の第１形態のデータ伝送システムとほぼ同様の構成を有する。実施の第４形態のデータ伝送システムでは、タイミング基準信号ＳＰＨ Ｓ→Ｍ、及びタイミング基準信号ＳＰＨ Ｍ→Ｓを伝送する専用のタイミング基準信号伝送バス５５が設けられず、入力バス５１と出力バス５２との一部が、タイミング基準信号ＳＰＨ Ｓ→Ｍとタイミング基準信号ＳＰＨ Ｍ→Ｓとを伝送するのに使用される。
【０１４４】
これに伴い、スレーブデバイス３０には、タイミング基準信号ＳＰＨ Ｓ→Ｍを生成するタイミング基準信号出力回路３４は設けられず、代わりにデータ切替回路８１が設けられる。データ切替回路８１は、伝送データＤｍ Ｓと位相調整用データＤＰＨ Ｓとのうちのいずれかを選択的に出力回路３３ｍに出力する。出力回路３３ｍは、データ信号ＳＤｍ Ｓ→Ｍを生成するのに加え、実施の第１形態ではタイミング基準信号出力回路３４が行っていたタイミング基準信号ＳＰＨ Ｓ→Ｍを発生する役割を果たす。タイミング基準信号ＳＰＨ Ｓ→Ｍを発生する役割を果たす出力回路３３ｍは、以下、出力回路３３ｍ’と記載される。
【０１４５】
更に、マスタデバイス１０には、位相調整指示信号ＳＡＤＪ ＯＵＴを生成する位相比較用入力回路１９は設けられず、代わりにクロック切替回路７１が設けられる。クロック切替回路７１は、マスタ側クロック信号ＣＬＫＭと分周クロック信号ＣＬＫＭ１とのうちのいずれかを選択的に入力回路１２ｍに出力する。入力回路１２ｍは、データ信号ＳＤｍ Ｓ→Ｍをサンプリングするのに加え、分周クロック信号ＣＬＫＭ１でタイミング基準信号ＳＰＨ Ｓ→Ｍをサンプリングし、位相調整指示信号ＳＡＤＪ ＯＵＴを生成する役割を果たす。位相調整指示信号ＳＡＤＪ ＯＵＴを生成する役割を果たす入力回路１２ｍは、以下、入力回路１２ｍ’と記載される。
【０１４６】
更に、マスタデバイス１０には、タイミング基準信号ＳＰＨ Ｍ→Ｓを生成するタイミング基準信号出力回路２１は設けられず、代わりにデータ切替回路７２とクロック切替回路７３とが設けられる。データ切替回路７２は、位相調整用データＤＰＨ Ｍと伝送データＤ１ Ｍのうちのいずれかを選択的に出力回路１５１に出力する。クロック切替回路７３は、マスタ側クロック信号ＣＬＫＭと遅延クロック信号ＣＬＫＭ２のうちのいずれかを選択的に出力回路１５１に出力する。出力回路１５１は、データ信号ＳＤ１ Ｍ→Ｓを生成するのに加え、実施の第１形態ではタイミング基準信号出力回路２１が行っていたタイミング基準信号ＳＰＨ Ｍ→Ｓを発生する役割を果たす。タイミング基準信号ＳＰＨ Ｍ→Ｓを発生する役割を果たす出力回路１５１は、以下、出力回路１５１’と記載される。
【０１４７】
更に、スレーブデバイス３０には、位相調整指示信号ＳＡＤＪ ＩＮを生成する位相比較用入力回路４４は設けられず、代わりにクロック切替回路８２が設けられる。クロック切替回路８２は、スレーブ側クロック信号ＣＬＫＳ ＩＮと分周クロック信号ＣＬＫＳ ＩＮ１とのうちのいずれかを入力回路３７１に選択的に出力する。入力回路３７１は、データ信号ＳＤｍ Ｓ→Ｍをサンプリングするのに加え、分周クロック信号ＣＬＫＳ ＩＮ１に同期してタイミング基準信号ＳＰＨ Ｍ→Ｓをサンプリングし、位相調整指示信号ＳＡＤＪ ＩＮを生成する役割を果たす。位相調整指示信号ＳＡＤＪ ＩＮを生成する役割を果たす入力回路３７１は、以下、入力回路３７１’と記載される。
【０１４８】
以上に述べられたように、構成が変更されたマスターデバイス１０と、スレーブデバイス３０とは、以後、それぞれ、マスターデバイス３１０とスレーブデバイス３３０と記載される。
【０１４９】
実施の第４形態では、スレーブデバイス３３０からマスタデバイス３１０に伝送データＤ１ Ｓ〜Ｄｍ Ｓを伝送することと、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相を調整することとは、排他的に行われる。
【０１５０】
スレーブデバイス３３０からマスタデバイス３１０に伝送データＤ１ Ｓ〜Ｄｍ Ｓを伝送する場合、出力回路３３１〜３３ｍ−１は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴに同期してそれぞれ伝送データＤ１ Ｓ〜Ｄｍ−１ Ｓをサンプリングし、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤ（ｍ−１） Ｓ→Ｍを生成する。このときデータ切替回路８１は、伝送データＤｍ Ｓを出力回路３３ｍ’に出力する。出力回路３３ｍ’は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴに同期して伝送データＤｍ Ｓをサンプリングし、データ信号ＳＤｍ Ｓ→Ｍを生成する。データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍは、マスタデバイス３１０に伝送される。マスタデバイス３１０に含まれるクロック切替回路７１は、マスタ側クロック信号ＣＬＫＭと分周クロック信号ＣＬＫＭ１とのうちのマスタ側クロック信号ＣＬＫＭを入力回路１２ｍ’に供給する。入力回路１２１〜１２ｍ−１と入力回路１２ｍ’は、マスタ側クロック信号ＣＬＫＭに同期してデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ−１ Ｓ→Ｍをサンプリングし、伝送データＤ１ Ｓ〜Ｄｍ Ｓを受け取る。
【０１５１】
一方、ＣＬＫＳ ＯＵＴの位相を調整する場合、データ切替回路８１は、位相調整用データＤＰＨ Ｓを出力回路３３ｍ’に出力する。出力回路３３ｍ’は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴに同期して位相調整用データＤＰＨ Ｓをサンプリングし、タイミング基準信号ＳＰＨ Ｓ→Ｍを生成する。タイミング基準信号ＳＰＨ Ｓ→Ｍは、入力回路１２ｍ’に伝送される。クロック切替回路７１は、マスタ側クロック信号ＣＬＫＭと分周クロック信号ＣＬＫＭ１とのうちの分周クロック信号ＣＬＫＭ１を入力回路１２ｍ’に供給する。入力回路１２ｍ’は、分周クロック信号ＣＬＫＭ１に同期してタイミング基準信号ＳＰＨ Ｓ→Ｍをサンプリングし、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相を調整する指示を行う位相調整指示信号ＳＡＤＪ ＯＵＴを生成する。位相調整指示信号ＳＡＤＪ ＯＵＴは、レジスタ入出力回路１４、レジスタ入出力バス５３、及びレジスタ入出力回路３５を介して、スレーブ側出力用クロック生成回路３２に伝送される。位相調整指示信号ＳＡＤＪ ＯＵＴに基づいて、スレーブ側出力用クロック生成回路３２は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相の調整を行う。
【０１５２】
また、実施の第４形態では、マスタデバイス３１０からスレーブデバイス３３０に伝送データＤ１ Ｍ〜Ｄｍ Ｍを伝送することと、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相を調整することとは、排他的に行われる。
【０１５３】
マスタデバイス３１０からスレーブデバイス３３０に伝送データＤ１ Ｍ〜Ｄｍ Ｍを伝送する場合、出力回路１５２〜１５ｍは、マスタ側クロック信号ＣＬＫＭに同期して、それぞれ伝送データＤ２ Ｍ〜Ｄｍ Ｍをサンプリングし、データ信号ＳＤ２ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓを生成する。このときデータ切替回路７２は、伝送データＤ１ Ｓを出力回路１５１’に出力する。更にクロック切替回路７３は、マスタ側クロック信号ＣＬＫＭと遅延クロック信号ＣＬＫＭ２とのうちのマスタ側クロック信号ＣＬＫＭを出力回路１５１’に供給する。出力回路１５１’は、マスタ側クロック信号ＣＬＫＭに同期して伝送データＤ１ Ｍをサンプリングし、データ信号ＳＤ１ Ｍ→Ｓを生成する。生成されたデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓは、スレーブデバイス３３０に伝送される。スレーブデバイス３３０に含まれるクロック切替回路８２は、スレーブ側クロック信号ＣＬＫＳ ＩＮと分周クロック信号ＣＬＫＳ ＩＮ１とのうちのスレーブ側クロック信号ＣＬＫＳ ＩＮを入力回路３７１に供給する。入力回路３７１〜３７ｍは、スレーブ側クロック信号ＣＬＫＳ ＩＮに同期してデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングし、伝送データＤ１ Ｍ〜Ｄｍ Ｍを受け取る。
【０１５４】
一方、クロック信号ＣＬＫＳ ＩＮの位相を調整する場合、データ切替回路７２は、位相調整用データＤＰＨ Ｍを出力回路１５１’に出力する。更に、クロック切替回路７３は、マスタ側クロック信号ＣＬＫＭと遅延クロック信号ＣＬＫＭ２とのうちの遅延クロック信号ＣＬＫＭ２を出力回路１５１’に供給する。出力回路１５１’は、遅延クロック信号ＣＬＫＭ２に同期して位相調整用データＤＰＨ Ｍをサンプリングし、タイミング基準信号ＳＰＨ Ｍ→Ｓを生成する。タイミング基準信号ＳＰＨ Ｍ→Ｓは、入力回路３７１’に伝送される。このときクロック切替回路８２は、スレーブ側クロック信号ＣＬＫＳ ＩＮと分周クロック信号ＣＬＫＳ ＩＮ１とのうちの分周クロック信号ＣＬＫＳ ＩＮ１を入力回路３７１’に供給する。入力回路３７１’は、分周クロック信号ＣＬＫＳ ＩＮ１に同期してタイミング基準信号ＳＰＨ Ｍ→Ｓをサンプリングし、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相を調整する指示を行う位相調整指示信号ＳＡＤＪ ＩＮを生成する。位相調整指示信号ＳＡＤＪ ＩＮは、スレーブ側入力用クロック生成回路３６に入力される。位相調整指示信号ＳＡＤＪ ＩＮに基づいて、スレーブ側入力用クロック生成回路３６は、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相の調整を行う。
【０１５５】
実施の第４形態のデータ伝送システムは、タイミング基準信号ＳＰＨ Ｓ→Ｍとタイミング基準信号ＳＰＨ Ｍ→Ｓとを伝送するタイミング基準信号伝送バス５５を設ける必要がない点で、実施の第１形態のデータ伝送システムよりも好ましい。
【０１５６】
【発明の効果】
本発明により、マスターデバイスとスレーブデバイスとの間でデータの転送を行うデータ伝送システムであって、データを伝送する際のセットアップ時間及びホールド時間のマージンが大きいデータ伝送システムが提供される。
【０１５７】
また、本発明により、マスターデバイスとスレーブデバイスとの間でデータの転送を行うデータ伝送システムであって、スレーブデバイスの特性のばらつきによってセットアップ時間及びホールド時間のマージンが減少しにくいデータ伝送システムが提供される。
【０１５８】
また、本発明により、マスターデバイスとスレーブデバイスとの間でデータの転送を行うデータ伝送システムであって、動作条件の変化によってセットアップ時間及びホールド時間のマージンが減少しにくいデータ伝送システムが提供される。
【図面の簡単な説明】
【図１】図１は、本発明の一実施の形態のデータ伝送システムを示す。
【図２】図２は、本発明の実施の第１形態のマスタデバイス１０とスレーブデバイス３０を示す。
【図３】図３は、データ信号ＳＤ１ Ｓ→Ｍと、タイミング基準信号ＳＰＨ Ｓ→Ｍの波形を示す。
【図４】図４は、位相調整指示信号ＳＡＤＪ ＯＵＴが生成される過程を示す。
【図５】図５は、データ信号ＳＤ１ Ｍ→Ｓと、タイミング基準信号ＳＰＨ Ｍ→Ｓの波形を示す。
【図６】図６は、位相調整指示信号ＳＡＤＪ ＩＮが生成される過程を示す。
【図７】図７は、各スレーブデバイス３０の位相が調整される過程を示す。
【図８】図８は、ｎ１＝１の場合と、ｎ１＝２の場合とのそれぞれについて、位相調整指示信号ＳＡＤＪ ＯＵＴが生成される過程を示す。
【図９】図９は、実施の第２形態のマスタデバイス１１０とスレーブデバイス１３０を示す。
【図１０】図１０は、実施の第３形態のマスタデバイス２１０とスレーブデバイス２３０を示す。
【図１１】図１１は、実施の第４形態のマスタデバイス３１０とスレーブデバイス３３０を示す。
【図１２】図１２は、従来の高速バスシステムを示す。
【図１３】図１３は、従来の高速バスシステムに含まれるスレーブデバイス５０１２を示す。
【符号の説明】
１０、１１０、２１０、３１０：マスタデバイス
１１：内部クロック発生回路
１２１〜１２ｍ、１２ｍ’：入力回路
１３：タイミング比較回路
１４：レジスタ入出力回路
１５１〜１５ｍ、１５１’：出力回路
１６：タイミング基準信号発生回路
１７：半データシフト回路
１８：分周回路
１９：位相比較用入力回路
２０：半データシフト回路
２１：位相基準信号出力回路
２２１〜２２ｍ、２３：入力端子
２４１〜２４ｍ、２５：出力端子
２６：制御回路
２７：位相調整用データ生成回路
２８、２９：遅延調整回路
３０（３０１〜３０ｎ）、１３０、２３０、３３０：スレーブデバイス
３１：初段アンプ
３２：スレーブ側出力用クロック生成回路
３３１〜３３ｍ、３３ｍ’：出力回路
３４：タイミング基準信号出力回路
３５：レジスタ入出力回路
３６：スレーブ側入力用クロック生成回路
３７１〜３７ｍ、３７１’：入力回路
３８：タイミング比較回路
３９、４１：カウンタ
４０、４２：遅延回路
４３：分周回路
４４：位相比較用入力回路
４５１〜４５ｍ、４６：出力端子
４７１〜４７ｍ、４８：入力端子
４９：位相調整用データ生成回路
５１：入力バス
５２：出力バス
５３：レジスタ入出力バス
５４：クロックライン
５５：位相調整用バス
５６：クロック発生回路
７１、７３、８２：クロック切替回路
７２、８１：データ切替回路
【発明の属する技術分野】
本発明は、データ伝送システムに関する。本発明は、特に、データバスを介して複数のデバイスの間でデータを伝送するデータ伝送システムに関する。
【０００２】
【従来の技術】
複数のデバイスの間のデータ伝送は、データバスを介して行われることがある。このようなデータ伝送では、データをサンプリングする際のセットアップ時間及びホールド時間のマージンが確保されることと、高速にデータが転送されることとが重要である。セットアップ時間及びホールド時間のマージンが確保され、更に、高速にデータが伝送することを目的とした高速バスシステムが、公開特許公報（特開平１１−８５６６７）に知られている。
【０００３】
公知のその高速バスシステムは、図１０に示されているように、マスタデバイス５０１１と、スレーブデバイス５０１２とを備えている。マスタデバイス５０１１とスレーブデバイス５０１２とは、２本のクロックライン（クロックバス）５２１、５２２と、データライン（データバス）５２３とに接続されている。クロックライン５２１、５２２の端部には、それぞれ、抵抗５２４、５２５が接続されている。データライン５２３の端部は、抵抗５２６を介して、基準電圧源５２７に接続されている。
【０００４】
図１１は、スレーブデバイス５０１２の構成を示す。スレーブデバイス５０１２は、受信エッジ生成回路５０２と、データサンプラ５０３と、送信クロック生成回路５０４と、データ出力回路５０５とを含む。受信エッジ生成回路５０２は、クロック信号ｔｃｌｋＭをデータのサンプリングに適した内部クロック信号ＲｃｌｋＢに変換する。データサンプラ５０３は、内部クロック信号ＲｃｌｋＢのクロックエッジにより、クロック信号ｔｃｌｋＭと同じサイクルでデータのサンプリングを行う。
【０００５】
公知のその高速バスシステムは、以下に述べられる過程により、マスタデバイス５０１１とスレーブデバイス５０１２の間のデータの通信を行う。
【０００６】
マスタデバイス５０１１からスレーブデバイス５０１２にデータＤａｔａを送信する場合、マスタデバイス５０１１は、クロックライン５２１を介して、クロック信号ｔｃｌｋＭをスレーブデバイス５０１２に出力する。更に、マスタデバイス５０１１は、クロック信号ｔｃｋｌＭに同期して、データＤａｔａをデータライン５２２に出力する。スレーブデバイス５０１２は、クロック信号ｔｃｌｋＭに基づいて、データＤａｔａのサンプリングを行う。
【０００７】
同様に、スレーブデバイス５０１２からマスタデバイス５０１１にデータＤａｔａを送信する場合、スレーブデバイス５０１２は、クロックライン５２２を介して、クロック信号ｔｃｌｋＳをマスタデバイス５０１１に出力する。スレーブデバイス５０１２は、クロック信号ｔｃｋｌＳに同期して、データＤａｔａをデータライン５２２に出力する。マスタデバイス５０１１は、クロック信号ｔｃｌｋＳに基づいて、データＤａｔａのサンプリングを行う。
【０００８】
このような動作を行う公知のその高速バスシステムでは、マスタデバイス５０１１とスレーブデバイス５０１２のうちのデータの送信側のデバイスは、送信されるデータＤａｔａとともに、データＤａｔａの送信に使用したクロック信号ｔｃｌｋＭ（ｔｃｌｋＳ）を、マスタデバイス５０１１とスレーブデバイス５０１２のうちのデータの受信側のデバイスに与える。更に、受信側のそのデバイスは、そのクロック信号ｔｃｌｋＭ（ｔｃｌｋＳ）を使用して、データＤａｔａのサンプリングを行う。これにより、セットアップ時間及びホールド時間のマージンが確保され、高速にデータが転送される。
【０００９】
しかし、公知のその高速バスシステムでは、スレーブデバイス５０１２が複数設けられた場合、そのスレーブデバイス５０１２の特性のばらつきが、そのまま、セットアップ時間及びホールド時間のマージンの減少に結びつく。例えば、マスタデバイス５０１１からスレーブデバイス５０１２にデータＤａｔａを転送するときを考える。このとき、前述されているように、スレーブデバイス５０１２に含まれる受信エッジ生成回路５０２は、クロック信号ｔｃｌｋＭを、データＤａｔａのサンプリングに適した内部クロック信号ＲｃｌｋＢに変換する。複数のスレーブデバイス５０１２に含まれる受信エッジ生成回路５０２の特性がばらつくと、そのばらつきに応じて、複数のスレーブデバイス５０１２がデータＤａｔａをサンプリングするタイミングもばらつくことになる。このため、そのバラツキの程度によっては、一部のスレーブデバイス５０１２において、セットアップ時間及びホールド時間のマージンが確保されない事態が発生し得る。
【００１０】
更に、公知のその高速バスシステムでは、動作温度及び電源電圧のような動作条件の変化により、マスタデバイス５０１１とスレーブデバイス５０１２との特性に変動が発生し得る。この変動により、データＤａｔａをサンプリングする際のセットアップ時間及びホールド時間のマージンが減少する。例えば、マスタデバイス５０１１からスレーブデバイス５０１２にデータＤａｔａを転送するときを考える。受信エッジ生成回路５０２の特性は、動作条件の変化により変動する。従って、受信エッジ生成回路５０２が生成する内部クロック信号ＲｃｌｋＢの立ち上がり（立ち下がり）タイミングも、動作条件の変化により変動する。内部クロック信号ＲｃｌｋＢの立ち上がり（立ち下がり）タイミングが変動することにより、データＤａｔａをサンプリングする際のセットアップ時間及びホールド時間のマージンが減少する。
【００１１】
マスターデバイスとスレーブデバイスとの間でデータの転送を行う場合、スレーブデバイスの特性のばらつきによってセットアップ時間及びホールド時間のマージンが減少しないことが望まれる。
【００１２】
また、マスターデバイスとスレーブデバイスとの間でデータの転送を行う場合、動作条件の変化によってセットアップ時間及びホールド時間のマージンが減少しないことが望まれる。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、マスターデバイスとスレーブデバイスとの間でデータの転送を行うデータ伝送システムであって、データを伝送する際のセットアップ時間及びホールド時間のマージンが大きいデータ伝送システムを提供することにある。
【００１４】
本発明の他の目的は、マスターデバイスとスレーブデバイスとの間でデータの転送を行うデータ伝送システムであって、スレーブデバイスの特性のばらつきによってセットアップ時間及びホールド時間のマージンが減少しにくいデータ伝送システムを提供することにある。
【００１５】
本発明の更に他の目的は、マスターデバイスとスレーブデバイスとの間でデータの転送を行うデータ伝送システムであって、動作条件の変化によってセットアップ時間及びホールド時間のマージンが減少しにくいデータ伝送システムを提供することにある。
【００１６】
【課題を解決するための手段】
その課題を解決するための手段は、下記のように表現される。その表現中に現れる技術的事項には、括弧（）つきで、番号、記号等が添記されている。その番号、記号等は、本発明の複数の実施の形態のうちの、少なくとも１つの実施の形態を構成する技術的事項、特に、その実施の形態に対応する図面に表現されている技術的事項に付せられている参照番号、参照記号等に一致している。このような参照番号、参照記号は、請求項記載の技術的事項と実施の形態の技術的事項との対応・橋渡しを明確にしている。このような対応・橋渡しは、請求項記載の技術的事項が実施の形態の技術的事項に限定されて解釈されることを意味しない。
【００１７】
本発明によるデータ伝送システムは、スレーブデバイス（３０）と、マスタデバイス（１０）と、第１バス線（５１）と、第２バス線（５５１）と、第３バス線（５３）とを備えている（図２参照）。スレーブデバイス（３０）は、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）を生成するスレーブ側クロック信号生成部（３１、４０）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を制御する位相調整回路（４１）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）を出力する出力部（３３１〜３３ｍ）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して、タイミング基準信号（ＳＰＨ Ｓ→Ｍ）を出力するタイミング基準信号生成部（３４）とを含む。マスタデバイス（１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（１１）と、マスタ側クロック信号（ＣＬＫＭ）に応答して、第１バス線（５１）を介して伝送される伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）をサンプリングする入力部（１２１〜１２ｍ）と、第２バス線（５５）により伝送されるタイミング基準信号（ＳＰＨ Ｓ→Ｍ）とマスタ側クロック信号（ＣＬＫＭ）とに基づいて位相調整指示信号（ＳＡＤＪ ＯＵＴ）を生成する位相比較回路（１８、１９）とを含む。位相調整回路（４１）は、第３バス線（５３）を介して伝送される位相調整指示信号（ＳＡＤＪ ＯＵＴ）に応答してスレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を調整する。
【００１８】
当該データ伝送システムでは、タイミング基準信号（ＳＰＨ Ｓ→Ｍ）とマスタ側クロック信号（ＣＬＫＭ）とに基づいて位相調整指示信号（ＳＡＤＪ ＯＵＴ）が生成され、その位相調整指示信号（ＳＡＤＪ ＯＵＴ）に基づいてスレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相が調整される。これにより、入力部（１２１〜１２ｍ）が、伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）をサンプリングする際のセットアップ時間及びホールド時間のマージンが大きくなる。
【００１９】
このとき、タイミング基準信号生成部（３４）は、位相調整用データ（ＤＰＨ Ｓ）を入力とし、位相調整用データ（ＤＰＨ Ｓ）をスレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答してサンプリングしてタイミング基準信号（ＳＰＨ Ｓ→Ｍ）を生成することが好ましい。
【００２０】
また、マスタデバイス（１０）は、更に位相シフト回路（１７）を含み、位相シフト回路（１７）は、マスタ側クロック信号（ＣＬＫＭ）を受け、マスタ側クロック信号（ＣＬＫＭ）を所定の時間だけシフトして位相比較回路（１８、１９）に供給することが好ましい。
【００２１】
このとき、当該データ伝送システムは、ｎの値を制御する制御回路（２６）を更に備え、スレーブデバイス（１３０）は、位相調整用データ生成部（４９）を更に含むことが好ましい（図９参照）。ここで位相調整用データ生成部（４９）は、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して、ｎ回（ｎは自然数）連続して出力される毎に異なる２つの値が繰り返されるように位相調整用データ（ＤＰＨ Ｓ）を生成するものであり、制御回路（２６）は、ｎの値を制御するものである。
【００２２】
更にこのとき、制御回路（２６）は、第１期間に、ｎをｎＩＮＩ（ｎＩＮＩは、２以上の自然数）と定め、且つ、前記第１期間の後の第２期間に、ｎを前記ｎＩＮＩよりも小さいｎＳＴＤ（ｎＳＴＤは自然数）と定めることが好ましい。
【００２３】
更にこのとき、第１期間は、当該データ伝送システムの起動時に開始されることが好ましい。
【００２４】
また、タイミング基準信号生成部（３４）は、出力部（３３１〜３３ｍ）と、実質的に同一の回路構成を有することが好ましい。
【００２５】
また、第１バス線（５１）と、第２バス線（５５１）とは、実質的に同一の配線長であることが望ましい。
【００２６】
また、本発明のデータ伝送システムは、スレーブデバイス（３３０）と、マスタデバイス（３１０）と第４バス線（５１ｍ）と、第５バス線（５３）とを備えている（図１１参照）。スレーブデバイス（３３０）は、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）を生成するスレーブ側クロック信号生成部（３１、４０）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を制御する位相調整回路（３９）と、伝送データ（Ｄｍ Ｓ）と位相調整用データ（ＤＰＨ Ｓ）とのうちのいずれかを選択して選択データ（８１の出力）を出力するデータ切替回路（８１）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して、選択データ（８１の出力）をサンプリングし、出力信号（３３ｍの出力）を出力する出力部（３３ｍ）とを含む。マスタデバイス（３１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（１１）と、マスタ側クロック信号（ＣＬＫＭ）を所定の時間だけシフトしてシフトマスタ側クロック信号（１７の出力）を出力する位相シフト回路（１７）と、シフトマスタ側クロック信号（１７の出力）とマスタ側クロック信号（ＣＬＫＭ）とのうちのいずれか一方を選択して選択クロック信号（７１の出力）を出力するクロック信号切替回路（７１）と、選択クロック信号（７１の出力）に応答して、第４バス線（５１ｍ）を介して伝送される出力信号（３３ｍの出力）をサンプリングする入力部（１２ｍ’）とを含む。選択データ（８１の出力）として位相調整用データ（ＤＰＨ Ｓ）が選択されたとき、選択クロック信号（７１の出力）としてシフトマスタ側クロック信号（１７の出力）が選択されるとともに、入力部（１２ｍ’）は、選択クロック信号（７１の出力）と出力信号（３３ｍの出力）とに基づいて位相調整指示信号（ＳＡＤＪ ＯＵＴ）を出力する。位相調整回路（３９）は、第５バス線（５３）を介して伝送される位相調整指示信号（ＳＡＤＪ ＯＵＴ）に基づいて、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を調整する。
【００２７】
また、上述の複数のデータ伝送システムにおいて、更に、クロックバス（５４）を備え、スレーブ側クロック信号生成部（３１、４０）とマスタ側クロック信号生成部（１１）とには、クロックバス（５４）を介してクロック信号（ＣＬＫ）が供給されることが望ましい（図２、図９、図１０、図１１参照）。
【００２８】
本発明のデータ伝送システムは、ｎ（ｎは、２以上の自然数）個のスレーブデバイス（３０１〜３０ｎ）と、マスタデバイス（１０）と、データバス（５１）と、制御バス（５３）と、タイミング基準信号伝送バス（５５１）とを備えている（図１参照）。ｎ個のスレーブデバイス（３０１〜３０ｎ）のそれぞれは、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）を生成するスレーブ側クロック信号生成部（３１、４０）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を調整する位相調整回路（３９）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）を出力する出力部（３３１〜３３ｍ）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答してタイミング基準信号（ＳＰＨ Ｓ→Ｍ）を出力するタイミング基準信号生成部（３４）とを含む（図２参照）。マスタデバイス（１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（ＣＬＫＭ）と、マスタ側クロック信号（ＣＬＫＭ）に応答して、データバス（５１）を介して伝送されるｎ個のスレーブデバイス（３０１〜３０ｎ）の伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）をサンプリングする入力部（１２１〜１２ｍ）と、タイミング基準信号伝送バス（５５）を介して伝送されるｎ個のスレーブデバイス（３０１〜３０ｎ）からのタイミング基準信号（ＳＰＨ Ｓ→Ｍ）のそれぞれとマスタ側クロック信号（ＣＬＫＭ）とに基づいて、ｎ個のスレーブデバイス（３０１〜３０ｎ）へ位相調整指示信号（ＳＡＤＪ ＯＵＴ）を出力する位相比較回路（１８、１９）とを含む。ｎ個のスレーブデバイス（３０１〜３０ｎ）における位相調整回路（３９）のそれぞれは、制御バス（５３）を介して前記ｎ個のスレーブデバイスのそれぞれに時分割で伝送される位相調整指示信号（ＳＡＤＪ ＯＵＴ）に応答して（ＣＬＫＳ ＯＵＴ）の位相を調整する。
【００２９】
また、マスタデバイス（１０）は、更に位相シフト回路（１７）を含み、位相シフト回路（１７）は、マスタ側クロック信号（ＣＬＫＭ）を受け、マスタ側クロック信号（ＣＬＫＭ）を所定の時間だけシフトして位相比較回路（１８、１９）に供給することが好ましい。
【００３０】
このとき、当該データ伝送システムは、ｎの値を制御する制御回路（２６）を更に備え、スレーブデバイス（１３０）は、位相調整用データ生成部（４９）を更に含むことが好ましい（図９参照）。ここで位相調整用データ生成部（４９）は、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して、ｎ回（ｎは自然数）連続して出力される毎に異なる２つの値が繰り返されるように位相調整用データ（ＤＰＨ Ｓ）を生成するものであり、制御回路（２６）は、ｎの値を制御するものである。
【００３１】
本発明によるデータ伝送システムは、ｎ個のスレーブデバイス（３３０）と、マスタデバイス（３１０）と第４バス線（５１ｍ）と、第５バス線（５３）とを備えている（図１、図１１参照）。ｎ個のスレーブデバイス（３３０）のそれぞれは、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）を生成するスレーブ側クロック信号生成部（３１、４０）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を制御する位相調整回路（３９）と、伝送データ（Ｄｍ Ｓ）と位相調整用データ（ＤＰＨ Ｓ）とのうちのいずれかを選択して選択データ（８１の出力）を出力するデータ切替回路（８１）と、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に応答して、選択データ（８１の出力）をサンプリングし、出力信号（３３ｍ’の出力）を出力する出力部（３３ｍ’）とを含む。マスタデバイス（３１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（１１）と、マスタ側クロック信号（ＣＬＫＭ）を所定の時間だけシフトしてシフトマスタ側クロック信号（１７の出力）を出力する位相シフト回路（１７）と、シフトマスタ側クロック信号（１７の出力）とマスタ側クロック信号（ＣＬＫＭ）とのうちのいずれか一方を選択して選択クロック信号（７１の出力）を出力するクロック信号切替回路（７１）と、選択クロック信号（７１の出力）に応答して、第４バス線（５１ｍ）を介して伝送される出力信号（３３ｍ’の出力）をサンプリングする入力部（１２ｍ’）とを含む。選択データ（８１の出力）として位相調整用データ（ＤＰＨ Ｓ）が選択されたとき、選択クロック信号（７１の出力）としてシフトマスタ側クロック信号（１７の出力）が選択されるとともに、入力部（１２ｍ’）は、選択クロック信号（７１の出力）と出力信号（３３ｍの出力）とに基づいて位相調整指示信号（ＳＡＤＪ ＯＵＴ）を出力する。ｎ個のスレーブデバイス（３３０）における位相調整回路（３９）のそれぞれは、制御バス（５３）を介してｎ個のスレーブデバイス（３３０）のそれぞれに時分割で伝送される位相調整指示信号（ＳＡＤＪ ＯＵＴ）に応答して（ＣＬＫＳ ＯＵＴ）の位相を調整する。
【００３２】
本発明によるデータ伝送システムは、マスタデバイス（１０）とスレーブデバイス（３０）と、第１バス線（５２）と、第２バス線（５５２）とを備えている（図２参照）。マスタデバイス（１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（１１）と、マスタ側クロック信号（ＣＬＫＭ）に応答して伝送データ信号（ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓ）を出力する出力部（１５１〜１５ｍ）と、マスタ側クロック信号（ＣＬＫＭ）に応答してタイミング基準信号（ＳＰＨ Ｍ→Ｓ）を生成するタイミング基準信号生成部（１６）とを含む。スレーブデバイス（３０）は、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）を生成するスレーブ側クロック信号生成部（３１、４２）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）に応答して、第１バス線（５２）を介して伝送される伝送データ信号（ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓ）をサンプリングする入力部（３７１〜３７ｍ）と、第２バス線（５５２）を介して伝送されるタイミング基準信号（ＳＰＨ Ｍ→Ｓ）とスレーブ側クロック信号（ＣＬＫＳ ＩＮ）とに基づいて位相調整指示信号（ＳＡＤＪ ＩＮ）を出力する位相比較回路（３８）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を制御する位相調整回路（４１）とを含む。位相調整回路（４１）は、位相調整指示信号（ＳＡＤＪ ＩＮ）に応答してスレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を調整する。当該データ伝送システムでは、マスタ側クロック信号（ＣＬＫＭ）に基づいて、タイミング基準信号（ＳＰＨ Ｍ→Ｓ）が生成され、そのタイミング基準信号（ＳＰＨ Ｍ→Ｓ）に基づいて位相調整指示信号（ＳＡＤＪ ＩＮ）が生成され、更に位相調整指示信号（ＳＡＤＪ ＩＮ）に基づいて、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相が調整されることにより、データを伝送する際のセットアップ時間及びホールド時間のマージンが大きくなる。
【００３３】
タイミング基準信号生成部（２０）は、前記マスタ側クロック信号を所定の時間だけシフトしてシフトクロック信号（ＣＬＫＭ２）を出力する位相シフト回路（２０）を備えていることが好ましい。
【００３４】
このとき、タイミング基準信号生成部（２０）は、更に、位相調整用データ（ＤＰＨ Ｍ）を入力とし、位相調整データ（ＤＰＨ Ｍ）をシフトクロック信号（ＣＬＫＭ２）に応答してサンプリングしてタイミング基準信号（ＳＰＨ Ｍ→Ｓ）を生成するタイミング基準信号出力部（２１）を備えていることが望ましい。
【００３５】
このとき、マスタデバイス（１１０）は、更に、シフトクロック信号（ＣＬＫＭ２）に応答して、ｎ回（ｎは自然数）連続して出力される毎に異なる２つの値が繰り返されるように位相調整用データ（ＤＰＨ Ｍ）を生成する位相調整用データ生成部（２７）と、ｎを制御する制御回路（２６）とを含むことが望ましい。
【００３６】
更にこのとき、制御回路（２６）は、第１期間に、ｎをｎＩＮＩ（ｎＩＮＩは、２以上の自然数）と定め、且つ、第１期間の後の第２期間に、ｎを前記ｎＩＮＩよりも小さいｎＳＴＤ（ｎＳＴＤは自然数）と定めることが望ましい。
【００３７】
更にこのとき、第１期間は、当該データ伝送システムの起動時から開始されることが望ましい。
【００３８】
また、前記タイミング基準信号出力部（２１）は、出力部（１５１〜１５ｍ）と、実質的に同一の回路構成を有することが好ましい。
【００３９】
また、第１バス線（５２）と第２バス線（５５２）とは、実質的に同一の配線長であることが好ましい。
【００４０】
本発明によるデータ伝送システムは、マスタデバイス（３１０）と、スレーブデバイス（３３０）と、バス線（５２１）とを備えている（図１１参照）。マスタデバイス（３１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（１１）と、マスタ側クロック信号（ＣＬＫＭ）を所定の時間だけシフトしてシフトクロック信号（ＣＬＫＭ２）を出力する位相シフト回路（２０）と、シフトクロック信号（ＣＬＫＭ２）とマスタ側クロック信号（ＣＬＫＭ）とのいずれか一方を選択して選択クロック信号（７３の出力）として出力するクロック切替回路（７３）と、位相調整用データ（ＤＰＨ Ｍ）と伝送データ（Ｄ１ Ｍ）とのいずれか一方を選択データ（７２の出力）として出力するデータ切替回路（７２）と、選択クロック信号（７３の出力）に応答して選択データ（７２の出力）をサンプリングし、出力信号（１５１’の出力）を出力する出力部（１５１’）とを含む。スレーブデバイス（３３０）は、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）を生成するスレーブ側クロック信号生成回路（３１、４２）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）に応答して、バス線（５２１）を介して出力信号（１５１’の出力）が入力される入力部（３７１’）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を制御する位相調整回路（４１）とを含む。位相調整用データ（ＤＰＨ Ｍ）が選択データ（７２の出力）として選択されるとき、選択クロック信号（７３の出力）としてシフトクロック信号（ＣＬＫＭ２）が選択されるとともに、入力部（３７１’）は、出力信号（１５１’の出力）とスレーブ側クロック信号（ＣＬＫＳ ＩＮ）とに基づいて位相調節指示信号（ＳＡＤＪ ＩＮ）を生成する。位相調整回路（４１）は位相調節指示信号（ＳＡＤＪ ＩＮ）に応答してスレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を調整する。
【００４１】
このとき、当該データ伝送システムは、更に、クロックバス（３４）を備え、マスタ側クロック信号生成部（１１）及びスレーブ側クロック信号生成部（３１、４２）には、クロックバス（３４）を介してクロック信号（ＣＬＫ）が供給されることが望ましい。
【００４２】
また、本発明のデータ伝送システムは、マスタデバイス（１０）と、ｎ（ｎは２以上の自然数）個のスレーブデバイス（３０１〜３０ｍ）と、データバス（５２）と、タイミング基準信号伝送バス（５５２）とを備えている（図１参照）。マスタデバイス（１０）は、マスタ側クロック信号（ＣＬＫＭ）を生成するマスタ側クロック信号生成部（１１）と、マスタ側クロック信号（ＣＬＫＭ）に応答して伝送データ信号（ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓ）を出力する出力部（１５１〜１５ｍ）と、マスタ側クロック信号（ＣＬＫＭ）に応答してタイミング基準信号（ＳＰＨ Ｍ→Ｓ）を生成するタイミング基準信号生成部（１６）とを含む（図２参照）。ｎ個のスレーブデバイス（３０１〜３０ｍ）のそれぞれは、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）を生成するスレーブ側クロック信号生成部（３１、４２）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）に応答して、データバス（５２）を介して伝送される伝送データ信号（ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓ）をサンプリングする入力部（３７１〜３７ｍ）と、タイミング基準信号伝送バス（５５２）を介して伝送されるタイミング基準信号（ＳＰＨ Ｍ→Ｓ）とスレーブ側クロック信号（ＣＬＫＳ ＩＮ）とに基づいて位相調整指示信号（ＳＡＤＪ ＩＮ）を出力する位相比較回路（３８）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を制御する位相調整回路（４１）とを含む。ｎ個のスレーブデバイス（３０１〜３０ｍ）における位相比較回路（３８）は、それぞれ、タイミング基準信号伝送バス（５５２）を介して時分割に伝送されるタイミング基準信号（ＳＰＨ Ｍ→Ｓ）に応答して位相調整指示信号（ＳＡＤＪ ＩＮ）を出力する。ｎ個のスレーブデバイス（３０１〜３０ｍ）における位相調整回路（４１）は、それぞれ、位相調整指示信号（ＳＡＤＪ ＩＮ）に基づいて、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を調整する。
【００４３】
本発明によるデータ伝送システムは、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）に同期して伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）を出力するスレーブデバイス（３０）と、伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）を、マスタ側クロック信号（ＣＬＫＭ）が示すマスタ側サンプリングタイミングでサンプリングするマスタデバイス（１０）とを含むデータ伝送システムである。当該データ伝送システムにおいて、スレーブデバイス（３０）は、伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）が遷移するデータ遷移タイミングとマスタ側サンプリングタイミングとが、所定のタイミング差になるように、スレーブ側クロック信号（ＣＬＫＳ ＯＵＴ）の位相を調整する。
【００４４】
本発明によるデータ伝送システムは、マスタ側クロック信号（ＣＬＫＭ）が示すマスタ側サンプリングタイミングで伝送データ信号（ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍ）を出力するマスタデバイス（１０）と、スレーブ側クロック信号（ＣＬＫＳ ＩＮ）が示すスレーブ側サンプリングタイミングで伝送データ信号（ＳＤ１ Ｓ →Ｍ〜ＳＤｍ Ｓ→Ｍ）をサンプリングするスレーブデバイス（３０）とを含むデータ伝送システムである。当該データ伝送システムにおいて、マスタデバイス（１０）は、マスタ側サンプリングタイミングから所定のタイミング差だけずれた目標タイミングを示すタイミング基準信号（ＳＰＨ Ｍ→Ｓ）を出力する。スレーブデバイス（３０）は、スレーブ側サンプリングタイミングと目標タイミングとが実質的に一致するようにスレーブ側クロック信号（ＣＬＫＳ ＩＮ）の位相を調整する。
【００４５】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明による実施の形態のデータ伝送システムを説明する。
【００４６】
実施の第１形態：
図１は、本発明の実施の第１形態のデータ伝送システムの構成を示す。当該データ伝送システムは、マスタデバイス１０と、ｎ個のスレーブデバイス３０１〜３０ｎとを備えている。スレーブデバイス３０１〜３０ｎは、総称して、スレーブデバイス３０と記載される。マスタデバイス１０とスレーブデバイス３０とは、いずれも、入力バス５１と、出力バス５２と、レジスタ入出力バス５３と、クロックライン５４と、タイミング基準信号伝送バス５５とに接続されている。クロックライン５４には、クロック発生回路５６が接続されている。クロック発生回路５６は、クロックライン５４にクロック信号ＣＬＫを供給する。
【００４７】
図２は、マスタデバイス１０と、スレーブデバイス３０の構成を示す。マスタデバイス１０は、内部クロック発生回路１１、ｍ個の入力回路１２１〜１２ｍ、タイミング比較回路１３、レジスタ入出力回路１４、ｍ個の出力回路１５１〜１５ｍ、及びタイミング基準信号発生回路１６を含む。タイミング比較回路１３は、半データシフト回路１７と分周回路１８と位相比較用入力回路１９とを含む。タイミング基準信号発生回路１６は、半データシフト回路２０とタイミング基準信号出力回路２１とを含む。
【００４８】
内部クロック発生回路１１は、クロックライン５４に接続され、クロック信号ＣＬＫが入力されている。内部クロック発生回路１１は、クロック信号ＣＬＫを使用して、クロック信号ＣＬＫと実質的に同一の周波数を有するマスタ側クロック信号ＣＬＫＭを発生する。
【００４９】
入力回路１２１〜１２ｍ、タイミング比較回路１３、及びレジスタ入出力回路１４は、スレーブデバイス３０が出力するデータを受け取る処理を行う回路群である。入力回路１２１〜１２ｍ、タイミング比較回路１３、及びレジスタ入出力回路１４は、マスタ側データ入力系１０Ａと総称される。
【００５０】
出力回路１５１〜１５ｍとタイミング基準信号発生回路１６とは、スレーブデバイス３０にデータを出力する処理を行う回路群である。出力回路１５１〜１５ｍとタイミング基準信号発生回路１６とは、マスタ側データ出力系１０Ｂと総称される。
【００５１】
スレーブデバイス３０は、初段アンプ３１と、スレーブ側出力用クロック生成回路３２と、出力回路３３１〜３３ｍと、タイミング基準信号出力回路３４と、レジスタ入出力回路３５と、スレーブ側入力用クロック生成回路３６と、ｍ個の入力回路３７１〜３７ｍと、タイミング比較回路３８とを含む。スレーブ側入力用クロック生成回路３６は、カウンタ４１と遅延回路４２とを含む。タイミング比較回路３８は、分周回路４３と、位相比較用入力回路４４とを含む。
【００５２】
初段アンプ３１は、クロックライン５４に接続されている。初段アンプ３１は、クロック信号ＣＬＫを使用して、クロック信号ＣＬＫと実質的に同一の周波数を有するスレーブ側クロック信号ＣＬＫＳを発生する。スレーブ側クロック信号ＣＬＫＳとマスタ側クロック信号ＣＬＫＭとは、実質的に同一の周波数を有することになる。
【００５３】
スレーブ側出力用クロック生成回路３２と、出力回路３３１〜３３ｍと、タイミング基準信号出力回路３４と、レジスタ入出力回路３５とは、マスタデバイス１０にデータを伝送する処理を行う回路群である。スレーブ側出力用クロック生成回路３２と、出力回路３３１〜３３ｍと、タイミング基準信号出力回路３４と、レジスタ入出力回路３５とは、スレーブ側データ出力系３０Ａと総称される。
【００５４】
スレーブ側入力用クロック生成回路３６と、入力回路３７１〜３７ｍと、タイミング比較回路３８とは、マスタデバイス１０が出力するデータを受け取る処理を行う回路群である。スレーブ側入力用クロック生成回路３６と、入力回路３７１〜３７ｍと、タイミング比較回路３８とは、スレーブ側データ入力系３０Ｂと総称される。
【００５５】
まず、マスタデバイス１０とスレーブデバイス３０とに含まれる各回路のうち、スレーブデバイス３０からマスタデバイス１０にデータを伝送する動作に関連する回路群であるスレーブ側データ出力系３０Ａとマスタ側データ入力系１０Ａとについて説明する。
【００５６】
スレーブ側データ出力系３０Ａのスレーブ側出力用クロック生成回路３２は、スレーブ側クロック信号ＣＬＫＳを遅延して、スレーブ側クロック信号ＣＬＫＳ ＯＵＴを生成する。スレーブ側出力用クロック生成回路３２は、カウンタ３９と遅延回路４０とを含む。カウンタ３９は、カウンタ値Ｃ１を保持する。遅延回路４０は、カウンタ３９が保持するカウンタ値Ｃ１に対応する遅延時間だけスレーブ側クロック信号ＣＬＫＳを遅延し、スレーブ側クロック信号ＣＬＫＳ ＯＵＴとして出力する。遅延回路４０は、カウンタ値Ｃ１が大きいほど、遅延時間を大きくする。スレーブ側クロック信号ＣＬＫＳ ＯＵＴは、出力回路３３１〜３３ｍに供給される。
【００５７】
出力回路３３１〜３３ｍは、スレーブ側クロック信号ＣＬＫＳ ＯＵＴに同期してそれぞれデータＤ１ Ｓ〜Ｄｍ Ｓをサンプリングし、それぞれデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍを出力する。データＤ１ Ｓ〜Ｄｍ Ｓは、スレーブデバイス３０からマスタデバイス１０に伝送されるべきデータである。データＤ１ Ｓ〜Ｄｍ Ｓは、”０”又は”１”のいずれかの値をとる。出力回路３３１〜３３ｍは、”０”であるデータＤ１ Ｓ〜Ｄｍ Ｓをサンプリングした場合、データ信号ＳＤ１ Ｓ→Ｍを”Ｌ”レベルにし、”１”であるデータＤ１ Ｓ〜Ｄｍ Ｓをサンプリングした場合、データ信号ＳＤ１ Ｓ→Ｍを”Ｈ”レベルにして出力する。データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍが”Ｈ”レベルと”Ｌ”レベルとの間を遷移するタイミングは、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの立ち下がりエッジのタイミングに対して出力回路３３１〜３３ｍの遅延時間Δｔ１だけ遅れたタイミングである。
【００５８】
データＤ１ Ｓ〜Ｄｍ Ｓが”０”と”１”とが交互に繰り返されている場合、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍは、”Ｈ”レベルと”Ｌ”レベルの間を一定の時間間隔で遷移する。その時間間隔を、出力回路３３１〜３３ｍの出力周期と定義する。この定義に従えば、出力回路３３１〜３３ｍの出力周期は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの立ち下がりエッジの時間間隔に等しい。
【００５９】
出力回路３３１〜３３ｍは、それぞれデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍを、それぞれ出力端子４５１〜４５ｍに出力する。出力端子４５１〜４５ｍは、入力バス５１に含まれる入力バス信号線５１１〜５１ｍに、それぞれ接続されている。入力バス信号線５１１〜５１ｍは、それぞれデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍを、マスタデバイス１０に伝送する。マスタデバイス１０は、入力端子２２１〜２２ｍを有する。入力端子２２１〜２２ｍは、それぞれ、入力バス信号線５１１〜５１ｍに接続されている。入力端子２２１〜２２ｍには、それぞれ、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍが入力される。
【００６０】
入力回路１２１〜１２ｍは、スレーブデバイス３０からマスタデバイス１０に送信される伝送データＤ１ Ｓ〜Ｄｍ Ｓを受け取る。入力回路１２１〜１２ｍは、マスタ側クロック信号ＣＬＫＭが指示するサンプリングタイミングで、入力端子２２１〜２２ｍに入力されるデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする。入力回路１２１〜１２ｍは、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジをトリガとしてデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする。
【００６１】
マスタ側クロック信号ＣＬＫＭと、前述のスレーブ側クロック信号ＣＬＫＳ ＯＵＴとは、いずれも、クロック信号ＣＬＫに基づいて生成され、それらの周期は一致する。従って、入力回路１２１〜１２ｍがデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングするサンプリング周期は、出力回路３３１〜３３ｍの出力周期と一致する。入力回路１２１〜１２ｍがデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングするサンプリング周期と、出力回路３３１〜３３ｍの出力周期が一致することは、スレーブデバイス３０からマスタデバイス１０にデータを適切に伝送する上で重要である。ここで、入力回路１２１〜１２ｍがデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングするサンプリング周期、即ち、出力回路３３１〜３３ｍの出力周期を、以下では周期ＴＳ→Ｍと表記する。
【００６２】
また、スレーブデバイス３０からマスタデバイス１０にデータを適切に伝送する場合、入力回路１２１〜１２ｍがデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする際のマスタ側クロック信号ＣＬＫＭに対するセットアップ時間ｔｓ及びホールド時間ｔｈのマージンが確保されることが望ましい。そこで、当該データ伝送システムでは、セットアップ時間ｔｓ及びホールド時間ｔｈのマージンを確保するために、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が、以下に述べられるようにして調整される。
【００６３】
スレーブ側クロック信号ＣＬＫＳ ＯＵＴは、タイミング基準信号出力回路３４に供給される。タイミング基準信号出力回路３４は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの立ち下がりエッジをトリガとして位相調整用データＤＰＨ Ｓをサンプリングし、タイミング基準信号ＳＰＨ Ｓ→Ｍを出力する。位相調整用データＤＰＨ Ｓは、”０”と”１”とが、交互に繰り返されたデータである。位相調整用データＤＰＨ Ｓをサンプリングして生成されたタイミング基準信号ＳＰＨ Ｓ→Ｍは、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの２分の１の周波数を有する信号になる。タイミング基準信号出力回路３４は、タイミング基準信号ＳＰＨ Ｓ→Ｍを、出力端子４６に出力する。出力端子４６は、タイミング基準信号伝送バス５５に含まれるタイミング基準信号伝送バスライン５５１に接続されている。タイミング基準信号伝送バスライン５５１は、タイミング基準信号ＳＰＨ Ｓ→Ｍをマスタデバイス１０に伝送する。マスタデバイス１０は、入力端子２３を有する。入力端子２３は、タイミング基準信号伝送バスライン５５１に接続されている。入力端子２３には、タイミング基準信号ＳＰＨ Ｓ→Ｍが入力される。
【００６４】
タイミング基準信号ＳＰＨ Ｓ→Ｍを生成するタイミング基準信号出力回路３４は、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをそれぞれ出力する出力回路３３１〜３３ｍと、実質的に同一の回路構成を有する。更に、タイミング基準信号伝送バスライン５５１と、入力バス信号線５１１〜５１ｍとは、実質的に同一の配線長を有し、同一の遅延時間を有する。
【００６５】
これにより、入力端子２２１〜２２ｍにおいて、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍが”Ｌ”レベルと”Ｈ”レベルとの間を遷移する遷移タイミングと、入力端子２３において、タイミング基準信号ＳＰＨ Ｓ→Ｍが”Ｌ”レベルと”Ｈ”レベルとの間を遷移する遷移タイミングとが、実質的に一致することになる。図３は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴ、データ信号ＳＤ１ Ｓ→Ｍ及びタイミング基準信号ＳＰＨ Ｓ→Ｍの波形を示す。実質的に同一の構成を有するタイミング基準信号出力回路３４と出力回路３３１〜３３ｍとは、実質的に同一の遅延時間Δｔ１を有する。データ信号ＳＤ１ Ｓ→Ｍ及びタイミング基準信号ＳＰＨ Ｓ→Ｍは、それぞれ出力端子４５１、出力端子４６において、いずれも、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの立ち下がりエッジから遅延時間Δｔ１だけ遅れて”Ｌ”レベルと”Ｈ”レベルの間を遷移する。更に、タイミング基準信号伝送バスライン５５１と、入力バス信号線５１１とは、実質的に、同一の遅延時間Δｔ２を有する。入力バス信号線５１１により入力端子２２１に伝送されるデータ信号ＳＤ１ Ｓ→Ｍと、タイミング基準信号伝送バスライン５５１により入力端子２３に伝送されるタイミング基準信号ＳＰＨ Ｓ→Ｍとは、それぞれ入力端子２２１、入力端子２３において、いずれもスレーブ側クロック信号ＣＬＫＳ ＯＵＴの立ち下がりエッジから遅延時間Δｔ１＋Δｔ２だけ遅れて”Ｌ”レベルと”Ｈ”レベルの間を遷移する。このように、入力端子２３に入力されたタイミング基準信号ＳＰＨ Ｓ→Ｍが”Ｌ”レベルと”Ｈ”レベルとの間を遷移する遷移タイミングは、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍが”Ｌ”レベルと”Ｈ”レベルとの間を遷移する遷移タイミングと実質的に同一になる。
【００６６】
タイミング比較回路１３は、タイミング基準信号ＳＰＨ Ｓ→Ｍとマスタ側クロック信号ＣＬＫＭとに基づいて、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相を調整する指示をするための位相調整指示信号ＳＡＤＪ ＯＵＴを生成する。位相調整指示信号ＳＡＤＪ ＯＵＴは、レジスタ入出力回路１４、レジスタ入出力バス５３、及びレジスタ入出力回路３５を介して、スレーブ側出力用クロック生成回路３２のカウンタ３９に入力される。
【００６７】
カウンタ３９は、位相調整指示信号ＳＡＤＪ ＯＵＴに基づいてそれが保持するカウンタ値Ｃ１を調整する。カウンタ３９は、位相調整指示信号ＳＡＤＪ ＯＵＴが”１”であると、カウンタ値Ｃ１を小さくする。カウンタ値Ｃ１が小さくなると、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相は、早められる。カウンタ３９は、位相調整指示信号ＳＡＤＪ ＯＵＴが”０”であると、カウンタ値Ｃ１を大きくする。カウンタ値Ｃ１が大きくなると、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相は、遅くされる。
【００６８】
スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相は、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間にあるように定められる。なぜなら、入力回路１２１〜１２ｍが、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする場合、図４（ｃ）に示されているように、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間にあるようにスレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が定められれば、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする際のセットアップ時間及びホールド時間のマージンが最大になるからである。
【００６９】
タイミング比較回路１３は、以下のような動作を行って、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間になるように位相調整指示信号ＳＡＤＪ ＯＵＴを生成する。
【００７０】
タイミング比較回路１３に含まれる半データシフト回路１７は、マスタ側クロック信号ＣＬＫＭを、サンプリング周期ＴＳ→Ｍの２分の１だけ遅延する。半データシフト回路１７は、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングと、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングとのタイミング差を設定する役割を果たす。半データシフト回路１７は、そのタイミング差が、サンプリング周期ＴＳ→Ｍの２分の１になるように、マスタ側クロック信号ＣＬＫＭを、サンプリング周期ＴＳ→Ｍの２分の１だけ遅延する。
【００７１】
分周回路１８は、遅延されたマスタ側クロック信号ＣＬＫＭを分周し、マスタ側クロック信号ＣＬＫＭの２分の１の周波数を有する分周クロック信号ＣＬＫＭ１を生成する。このようにして生成された分周クロック信号ＣＬＫＭ１は、図４に示されているように、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジの中間のタイミングで、”Ｈ”レベルと”Ｌ”レベルの間を遷移する。
【００７２】
位相比較用入力回路１９は、分周クロック信号ＣＬＫＭ１が”Ｈ”レベルから”Ｌ”レベルに立ち下がる時にタイミング基準信号ＳＰＨ Ｓ→Ｍをサンプリングし、位相調整指示信号ＳＡＤＪ ＯＵＴを生成する。位相比較用入力回路１９は、図４（ａ）に示されているように、タイミング基準信号ＳＰＨ Ｓ→Ｍが”Ｈ”レベルであるときに分周クロック信号ＣＬＫＭ１が立ち下がると、位相調整指示信号ＳＡＤＪ ＯＵＴとして”１”を出力する。位相比較用入力回路１９は、、図４（ｂ）に示されているように、タイミング基準信号ＳＰＨ Ｓ→Ｍが”Ｌ”レベルであるときに分周クロック信号ＣＬＫＭ１が立ち下がると、位相調整指示信号ＳＡＤＪ ＯＵＴとして”０”を出力する。このようにして生成されたタイミング基準信号ＳＰＨ Ｓ→Ｍは、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングよりも時間的に前か後かに対応して”１”又は”０”の値をとる。
【００７３】
図４（ａ）に示されているように、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングよりも時間的に遅い場合、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相は、早められる必要がある。何故なら、マスタ側クロック信号ＣＬＫＭに対するタイミング基準信号ＳＰＨ Ｓ→Ｍのセットアップ時間、即ち、マスタ側クロック信号ＣＬＫＭに対するデータ信号ＳＤ１ Ｓ→Ｍのセットアップ時間ｔｓが、ホールド時間ｔｈに比べて小さくなっているからである。この場合、位相比較用入力回路１９は、位相調整指示信号ＳＡＤＪ ＯＵＴを”１”にして出力する。位相調整指示信号ＳＡＤＪ ＯＵＴが”１”であるのに対応して、カウンタ３９は、カウンタ値Ｃ１を小さくする。カウンタ値Ｃ１が小さくなると、遅延回路４０の遅延時間が小さくなり、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が早められる。
【００７４】
一方、図４（ｂ）に示されているように、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングよりも時間的に遅い場合、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相は、遅くされる必要がある。何故なら、マスタ側クロック信号ＣＬＫＭに対するタイミング基準信号ＳＰＨ Ｓ→Ｍのセットアップ時間、即ち、マスタ側クロック信号ＣＬＫＭに対するデータ信号ＳＤ１ Ｓ→Ｍのセットアップ時間ｔｓが、ホールド時間ｔｈに比べて大きくなっているからである。この場合、位相比較用入力回路１９は、位相調整指示信号ＳＡＤＪ ＯＵＴを”０”にして出力する。位相調整指示信号ＳＡＤＪ ＯＵＴが”０”であるのに対応して、カウンタ３９は、カウンタ値Ｃ１を大きくする。カウンタ値Ｃ１が大きくなると、遅延回路４０の遅延時間が大きくなり、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が早められる。
【００７５】
更に、図４（ｃ）に示されているように、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングと実質的に一致する場合、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相は、そのままに維持されることが望ましい。この場合、分周クロック信号ＣＬＫＭ１が”Ｈ”レベルから”Ｌ”レベルに立ち下がるタイミングと、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングとが一致するため、位相比較用入力回路１９が生成する位相調整指示信号ＳＡＤＪ ＯＵＴは、ランダムに”０”又は”１”になる。位相調整指示信号ＳＡＤＪ ＯＵＴが”０”になる確率と、位相調整指示信号ＳＡＤＪ ＯＵＴが”１”になる確率とは、概ね同じである。このような場合、カウンタ３９は、カウンタ値Ｃ１を変更しない。
【００７６】
このとき、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングと実質的に一致し、位相調整指示信号ＳＡＤＪ ＯＵＴがランダムに”０”又は”１”になる場合と、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングとずれて位相調整指示信号ＳＡＤＪ ＯＵＴが”０”又は”１”となる場合とは、区別されなくてはならない。そのためカウンタ３９は、所定の回数だけ連続してタイミング基準信号ＳＰＨ Ｓ→Ｍが”０”であるとき、カウンタ値Ｃ１を大きくする。更に、カウンタ３９は、所定の回数だけ連続してタイミング基準信号ＳＰＨ Ｓ→Ｍが”１”であるとき、カウンタ値Ｃ１を小さくする。
【００７７】
スレーブ側出力用クロック生成回路３２は、以上に述べられたようにして生成された位相調整指示信号ＳＡＤＪ ＯＵＴに基づいて、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングと実質的に一致するようにスレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相を調整する。これにより、入力回路１２１〜１２ｍがデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする際のセットアップ時間及びホールド時間のマージンが最大にされ、スレーブデバイス３０からマスタデバイス１０にデータを伝送する際の信頼性が向上する。
【００７８】
続いて、マスタデバイス１０からスレーブデバイス３０にデータを伝送する動作に関連する回路群であるマスタ側データ出力系１０Ｂとスレーブ側データ入力系３０Ｂとについて、図２を参照しながら説明する。
【００７９】
出力回路１５１〜１５ｍは、マスタ側クロック信号ＣＬＫＭに同期してそれぞれデータＤ１ Ｍ〜Ｄｍ Ｍをサンプリングし、それぞれデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓを出力する。データＤ１ Ｍ〜Ｄｍ Ｍが”Ｈ”レベルと”Ｌ”レベルとの間を遷移するタイミングは、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングに対して、出力回路１５１〜１５ｍの遅延時間Δｔ１だけ遅れたタイミングである。
【００８０】
データＤ１ Ｍ〜Ｄｍ Ｍが”０”と”１”とが交互に繰り返されている場合、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓは、”Ｈ”レベルと”Ｌ”レベルの間を一定の時間間隔で遷移する。その時間間隔を、出力回路１５１〜１５ｍの出力周期と定義する。この定義に従えば、出力回路１５１〜１５ｍの出力周期は、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジの時間間隔に等しい。
【００８１】
出力回路１５１〜１５ｍは、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓを、出力端子２４１〜２４ｍに出力する。出力端子２４１〜２４ｍは、出力バス５２に含まれる出力バス信号線５２１〜５２ｍに、それぞれ接続されている。出力バス信号線５２１〜５２ｍは、それぞれデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓを、スレーブデバイス３０に伝送する。スレーブデバイス３０は、入力端子４７１〜４７ｍを有する。入力端子４７１〜４７ｍは、それぞれ、出力バス信号線５２１〜５２ｍに接続されている。出力バス信号線５２１〜５２ｍには、それぞれ、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓが入力される。
【００８２】
入力回路３７１〜３７ｍは、マスタデバイス１０からスレーブデバイス３０に送信される伝送データＤ１ Ｍ〜Ｄｍ Ｍを受け取る。入力回路３７１〜３７ｍは、スレーブ側クロック信号ＣＬＫＳ ＩＮが指示するサンプリングタイミングで、入力端子４７１〜４７ｍに入力されるデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする。入力端子４７１〜４７ｍは、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジをトリガとして、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする。
【００８３】
スレーブ側クロック信号ＣＬＫＳ ＩＮは、スレーブ側入力用クロック生成回路３６によりスレーブ側クロック信号ＣＬＫＳが遅延されることにより生成される。スレーブ側入力用クロック生成回路３６は、カウンタ４１と遅延回路４２とを含む。カウンタ４１は、カウンタ値Ｃ２を保持する。遅延回路４２は、カウンタ４１が保持するカウンタ値Ｃ２に対応する遅延時間だけスレーブ側クロック信号ＣＬＫＳを遅延し、スレーブ側クロック信号ＣＬＫＳ ＩＮとして出力する。遅延回路４２は、カウンタ値Ｃ２が大きいほど、遅延時間を大きくする。遅延回路４２により生成されたスレーブ側クロック信号ＣＬＫＳ ＩＮは、入力回路３７１〜３７ｍに出力される。入力回路３７１〜３７ｍは、スレーブ側クロック信号ＣＬＫＳ ＩＮが立ち下がった時、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする。
【００８４】
マスタ側クロック信号ＣＬＫＭと、前述のスレーブ側クロック信号ＣＬＫＳ ＩＮとは、いずれも、クロック信号ＣＬＫに基づいて生成され、それらの周期は一致する。従って、入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングするサンプリング周期は、出力回路１５１〜１５ｍの出力周期と一致する。入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングするサンプリング周期と、出力回路１５１〜１５ｍの出力周期とが一致することは、マスタデバイス１０からスレーブデバイス３０にデータを適切に伝送する上で重要である。入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングするサンプリング周期、即ち、出力回路１５１〜１５ｍの出力周期は、以下、周期ＴＭ→Ｓと表記される。
【００８５】
更に、マスタデバイス１０からスレーブデバイス３０にデータを適切に伝送するためには、入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする際のセットアップ時間及びホールド時間のマージンが確保されることが望ましい。そこで、当該データ伝送システムでは、セットアップ時間及びホールド時間のマージンを確保するために、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相が、以下に述べられるようにして調整される。
【００８６】
マスタ側クロック信号ＣＬＫＭは、タイミング基準信号発生回路１６に供給される。タイミング基準信号発生回路１６は、マスタ側クロック信号ＣＬＫＭに基づいて、タイミング基準信号ＳＰＨ Ｍ→Ｓを生成する。タイミング基準信号発生回路１６は、半データシフト回路２０とタイミング基準信号出力回路２１とを含む。
【００８７】
半データシフト回路２０は、マスタ側クロック信号ＣＬＫＭをサンプリング周期ＴＭ→Ｓの２分の１だけ遅延して遅延クロック信号ＣＬＫＭ２を生成する。
【００８８】
タイミング基準信号出力回路２１は、遅延クロック信号ＣＬＫＭ２の立ち下がりエッジをトリガとして位相調整用データＤＰＨ Ｍをサンプリングし、タイミング基準信号ＳＰＨ Ｍ→Ｓを出力する。位相調整用データＤＰＨ Ｍは、”０”と”１”とが、交互に繰り返されたデータである。位相調整用データＤＰＨ Ｍをサンプリングして生成されたタイミング基準信号ＳＰＨ Ｍ→Ｓは、マスタ側クロック信号ＣＬＫＭの２分の１の周波数を有する信号になる。後述されるように、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、このようにして生成されたタイミング基準信号ＳＰＨ Ｍ→Ｓに基づいて調整される。
【００８９】
タイミング基準信号出力回路２１は、タイミング基準信号ＳＰＨ Ｍ→Ｓを、出力端子２５に出力する。出力端子２５は、タイミング基準信号伝送バス５５に含まれるタイミング基準信号伝送バスライン５５２に接続されている。タイミング基準信号伝送バスライン５５２は、タイミング基準信号ＳＰＨ Ｍ→Ｓをスレーブデバイス３０に伝送する。スレーブデバイス３０は、入力端子４８を有する。入力端子４８は、タイミング基準信号伝送バスライン５５２に接続されている。入力端子４８には、タイミング基準信号ＳＰＨ Ｍ→Ｓが入力される。
【００９０】
タイミング基準信号ＳＰＨ Ｍ→Ｓを生成するタイミング基準信号出力回路２１は、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをそれぞれ出力する出力回路１５１〜１５ｍと、実質的に同一の回路構成を有する。更に、タイミング基準信号伝送バスライン５５２と、出力バス信号線５２１〜５２ｍとは、実質的に同一の配線長を有し、同一の遅延時間を有する。
【００９１】
これにより、入力端子４８において、タイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルとの間を遷移する遷移タイミングは、入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする際のセットアップ時間及びホールド時間のマージンが最も大きくなるタイミングを示すことになる。
【００９２】
図５は、マスタ側クロック信号ＣＬＫＭ、データ信号ＳＤ１ Ｍ→Ｓ及びタイミング基準信号ＳＰＨ Ｍ→Ｓの波形を示す。実質的に同一の構成を有するタイミング基準信号出力回路２１と出力回路１５１〜１５ｍとは、実質的に同一の遅延時間Δｔ１を有する。データ信号ＳＤ１ Ｍ→Ｓは、出力端子２４１において、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジから遅延時間Δｔ１だけ遅れて”Ｌ”レベルと”Ｈ”レベルの間を遷移する。タイミング基準信号ＳＰＨ Ｍ→Ｓは、出力端子２５において、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジから、時間（ＴＭ→Ｓ／２）＋Δｔ１だけ遅れて”Ｌ”レベルと”Ｈ”レベルの間を遷移する。ＴＭ→Ｓは、前述されているように、出力回路１５１〜１５ｍ及び入力回路３７１〜３７ｍのサンプリング周期である。出力端子２４１においてデータ信号ＳＤ１ Ｍ→Ｓが、”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングと、出力端子２５においてタイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングとは、サンプリング周期ＴＭ→Ｓ／２だけずれている。
【００９３】
更に、タイミング基準信号伝送バスライン５５２と、入力バス信号線５２１とは、実質的に、同一の遅延時間Δｔ２を有する。入力バス信号線５１１により入力端子４７１に伝送されるデータ信号ＳＤ１ Ｍ→Ｓは、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジから遅延時間Δｔ１＋Δｔ２だけ遅れて”Ｌ”レベルと”Ｈ”レベルとの間を遷移する。一方、タイミング基準信号ＳＰＨ Ｍ→Ｓは、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジから、時間（ＴＭ→Ｓ／２）＋Δｔ１＋Δｔ２だけ遅れて”Ｌ”レベルと”Ｈ”レベルとの間を遷移する。従って、入力端子４７１においてデータ信号ＳＤ１ Ｍ→Ｓが、”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングと、入力端子４８においてタイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングとは、サンプリング周期ＴＭ→Ｓ／２だけずれている。データ信号ＳＤ１ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングからサンプリング周期ＴＭ→Ｓの半分だけずれているタイミングで、入力回路３７１がデータ信号ＳＤ１ Ｍ→Ｓをサンプリングすると、セットアップ時間ｔｓ及びホールド時間ｔｈのマージンは、最大になる。このように、入力端子４８においてタイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングで、入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングすることにより、サンプリングの際のセットアップ時間及びホールド時間のマージンが最も大きくなる。
【００９４】
データ信号ＳＤ１ Ｍ→Ｓが、”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングと、タイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルの間を遷移するタイミングとのタイミング差は、半データシフト回路２０の遅延時間により定まる。半データシフト回路２０の遅延時間がサンプリング周期ＴＭ→Ｓの半分であることにより、そのタイミング差は、サンプリング周期ＴＭ→Ｓの半分になる。
【００９５】
図２に示されているように、タイミング比較回路３８は、スレーブ側クロック信号ＣＬＫＳ ＩＮとタイミング基準信号ＳＰＨ Ｍ→Ｓとに基づいて、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相を調整する指示をするための位相調整指示信号ＳＡＤＪ ＩＮを生成し、スレーブ側入力用クロック生成回路３６に出力する。スレーブ側入力用クロック生成回路３６のカウンタ４１は、位相調整指示信号ＳＡＤＪ ＩＮに基づいて、それが保持するカウンタ値Ｃ２を調整する。カウンタ４１は、位相調整指示信号ＳＡＤＪ ＩＮが”０”であると、カウンタ値Ｃ２を小さくする。カウンタ値Ｃ２が小さくなると、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、早められる。カウンタ４１は、位相調整指示信号ＳＡＤＪ ＯＵＴが”１”であると、カウンタ値Ｃ２を大きくする。カウンタ値Ｃ２が大きくなると、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、遅くされる。
【００９６】
スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルとの間を遷移するタイミングに一致するように定められる。これにより、入力回路３７１〜３７ｍが、スレーブ側クロック信号ＣＬＫＳ ＩＮによりデータデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする際、セットアップ時間及びホールド時間は、ともに最大になる。
【００９７】
タイミング比較回路３８は、以下のような動作を行って、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルと”Ｈ”レベルとの間を遷移するタイミングに一致するように、位相調整指示信号ＳＡＤＪ ＩＮを生成する。
【００９８】
タイミング比較回路３８に含まれる分周回路４３は、スレーブ側クロック信号ＣＬＫＳ ＩＮを分周し、スレーブ側クロック信号ＣＬＫＳ ＩＮの２分の１の周波数を有する分周クロック信号ＣＬＫＳ ＩＮ１を生成する。位相比較用入力回路４４は、分周クロック信号ＣＬＫＳ ＩＮ１が”Ｈ”レベルから”Ｌ”レベルに立ち下がる時にタイミング基準信号ＳＰＨ Ｍ→Ｓをサンプリングし、位相調整指示信号ＳＡＤＪ ＩＮを生成する。位相比較用入力回路４４は、図６に示されているように、タイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｈ”レベルであるときに分周クロック信号ＣＬＫＭ１が立ち下がると、位相調整指示信号ＳＡＤＪ ＩＮとして”１”を出力する。また、位相比較用入力回路４４は、タイミング基準信号ＳＰＨ Ｍ→Ｓが”Ｌ”レベルであるときに分周クロック信号ＣＬＫＳ ＩＮ１が立ち下がると、位相調整指示信号ＳＡＤＪ ＩＮとして”０”を出力する。このようにして生成されたタイミング基準信号ＳＰＨ Ｍ→Ｓは、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングよりも時間的に前か後かに対応して”１”又は”０”の値をとる。
【００９９】
図６に示されているように、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングが、分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングよりも時間的に遅い場合、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、遅くされる必要がある。この場合、位相比較用入力回路４４は、位相調整指示信号ＳＡＤＪ ＩＮを”１”にして出力する。位相調整指示信号ＳＡＤＪ ＩＮが”１”であるのに対応して、カウンタ４１は、カウンタ値Ｃ２を増加する。カウンタ値Ｃ２が大きくなると、遅延回路４２の遅延時間が大きくなり、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相が遅くされる。スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、位相調整信号ＳＰＨ Ｍ→Ｓが遷移するタイミングが、分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングと一致するように調節される。
【０１００】
タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングの中間のタイミングが、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジのタイミングよりも時間的に早い場合、位相比較用入力回路４４は、位相調整指示信号ＳＡＤＪ ＩＮを”０”にして出力する。ＳＡＤＪ ＩＮが”０”であるのに対応して、カウンタ４１は、カウンタ値Ｃ２を減少する。カウンタ値Ｃ２が小さくなると、遅延回路４２の遅延時間が小さくなり、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相が早められる。これにより、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相は、ＳＰＨ Ｍ→Ｓが遷移するタイミングが、分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングと一致するように調節される。
【０１０１】
また、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングが、分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングと実質的に一致する場合、位相比較用入力回路４４が生成する位相調整指示信号ＳＡＤＪ ＩＮは、ランダムに”０”又は”１”になる。スレーブ側クロック信号ＣＬＫＳ ＩＮの位相はそのままに維持される。
【０１０２】
このとき、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングが、分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングと実質的に一致することにより位相調整指示信号ＳＡＤＪ ＩＮがランダムに”０”又は”１”になる場合と、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングが、分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングとずれることにより位相調整指示信号ＳＡＤＪ ＩＮが”０”又は”１”となる場合とを区別するために、カウンタ４１は、所定の回数だけ連続してタイミング基準信号ＳＰＨ Ｍ→Ｓが”０”であるとき、カウンタ値Ｃ２を小さくする。更に、カウンタ４１は、所定の回数だけ連続してタイミング基準信号ＳＰＨ Ｍ→Ｓが”１”であるとき、カウンタ値Ｃ２を大きくする。
【０１０３】
スレーブ側入力用クロック生成回路３６は、以上に述べられたようにして生成された位相調整指示信号ＳＡＤＪ ＩＮに基づいて、タイミング基準信号ＳＰＨ Ｍ →Ｓが遷移するタイミングと分周クロック信号ＣＬＫＳ ＩＮ１の立ち下がりエッジのタイミングとが実質的に一致するようにスレーブ側クロック信号ＣＬＫＳ ＩＮの位相を調整する。これにより、入力回路３７１〜３７ｍがデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする際のセットアップ時間及びホールド時間のマージンが最大にされ、マスタデバイス１０からスレーブデバイス３０にデータを伝送する際の信頼性が向上する。
【０１０４】
以上に説明されたように、本実施の形態のデータ転送システムでは、スレーブデバイス３０からマスターデバイス１０にデータが伝送される場合、タイミング基準信号ＳＰＨ Ｓ→Ｍが”Ｌ”レベルと”Ｈ”レベルとの間を遷移するタイミングと、マスタ側クロック信号ＣＬＫＭとが立ち下がるタイミングとの差に基づいて生成される位相調整指示信号ＳＡＤＪ ＯＵＴに基づいて、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が調整される。これにより、入力回路１２１〜１２ｍが、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍを、マスタ側クロック信号ＣＬＫＭでサンプリングする際のセットアップ時間及びホールド時間のマージンを最大にすることができる。
【０１０５】
更に、本実施の形態のデータ転送システムでは、マスタデバイス１０からスレーブデバイス３０にデータが伝送される場合、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングと分周クロック信号ＣＬＫＳ ＩＮ１とが立ち下がるタイミングとの差から生成される位相調整指示信号ＳＡＤＪ ＩＮに基づいて、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相が調整される。これにより、入力回路３７１〜３７ｍが、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをスレーブ側クロック信号ＣＬＫＳ ＩＮでサンプリングする際のセットアップ時間及びホールド時間のマージンを最大にすることができる。
【０１０６】
このとき、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相の調整と、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相の調整とは、スレーブデバイス３０毎に独立して行われる。これにより、スレーブデバイス３０に含まれる初段アンプ３１の特性にバラツキがあっても、そのバラツキが、上述のセットアップ時間及びホールド時間のマージンに影響することはない。更に、初段アンプ３１の特性が、動作温度や、供給される電源電圧の動作条件によって変動しても、その変動が上述のセットアップ時間及びホールド時間のマージンに影響することはない。
【０１０７】
このとき、半データシフト回路１７がマスタデバイス１０に設けられていることにより、スレーブデバイス３０の特性バラツキが、入力回路１２１〜１２ｍが、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする際のセットアップ時間及びホールド時間のマージンの劣化に結びつきにくくなる。仮に、半データシフト回路１７に相当する回路が、スレーブデバイス３０のそれぞれに設けられているとする。この場合、スレーブデバイス３０の特性のバラツキが、そのまま、セットアップ時間及びホールド時間のマージンの劣化に結びつく。このように、半データシフト回路１７がマスタデバイス１０に設けられていることは、セットアップ時間及びホールド時間のマージンの確保に寄与する。
【０１０８】
同様の理由から、半データシフト回路２０がマスタデバイス１０に設けられていることが、スレーブデバイス３０の特性バラツキが、入力回路３７１〜３７ｍが、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする際のセットアップ時間及びホールド時間のマージンの劣化を招きにくくする。
【０１０９】
スレーブ側クロック信号ＣＬＫＳ ＯＵＴ及びスレーブ側クロック信号ＣＬＫＳ ＩＮとの位相の調整に使用されるタイミング基準信号ＳＰＨ Ｓ→Ｍ及びタイミング基準信号ＳＰＨ Ｍ→Ｓは、いずれのスレーブデバイス３０に伝送されるものであっても、また、いずれのスレーブデバイス３０からマスタデバイス１０に伝送られるものであっても、共通のタイミング基準信号伝送バス５５を介して伝送される。各スレーブデバイス３０からのタイミング基準信号ＳＰＨ Ｓ→Ｍの伝送と、各スレーブデバイス３０へのタイミング基準信号ＳＰＨ Ｍ→Ｓの伝送とは、時分割で行われる。
【０１１０】
図７に示されているように、まず、マスタデバイス１０とスレーブデバイス３０１との間で、タイミング基準信号ＳＰＨ Ｓ→Ｍ及びタイミング基準信号ＳＰＨ Ｍ→Ｓの伝送が行われ、スレーブデバイス３０１のスレーブ側クロック信号ＣＬＫＳ ＯＵＴ及びスレーブ側クロック信号ＣＬＫＳ ＩＮの位相の調整が行われる。続いて、マスタデバイス１０とスレーブデバイス３０２との間で、タイミング基準信号ＳＰＨ Ｓ→Ｍ及びタイミング基準信号ＳＰＨ Ｍ→Ｓの伝送が行われ、スレーブデバイス３０２のスレーブ側クロック信号ＣＬＫＳ ＯＵＴ及びスレーブ側クロック信号ＣＬＫＳ ＩＮの位相の調整が行われる。以下同様に、マスタデバイス１０と他のスレーブデバイス３０との間で、順次に、ＳＰＨ Ｓ→Ｍ及びタイミング基準信号ＳＰＨ Ｍ→Ｓの伝送が行われ、他のスレーブデバイス３０のスレーブ側クロック信号ＣＬＫＳ ＯＵＴ及びスレーブ側クロック信号ＣＬＫＳ ＩＮの位相の調整が行われる。
【０１１１】
このように、各スレーブデバイス３０からのタイミング基準信号ＳＰＨ Ｓ→Ｍの伝送と、各スレーブデバイス３０へのタイミング基準信号ＳＰＨ Ｍ→Ｓの伝送とが、時分割で行われることは、マスターデバイス１０と、スレーブデバイス３０との間の配線の数を減少する点で有効である。
【０１１２】
なお、本実施の形態では、上述されているとおり、タイミング基準信号ＳＰＨ Ｓ→Ｍを生成するのに使用される位相調整用データＤＰＨ Ｓは、”０”と”１”とが交互に繰り返されている。ここで位相調整用データＤＰＨ Ｓは、連続したｎ１個の”０”と、連続したｎ１個の”１”とが交互に繰り返されるものであれば、上述の位相調整用データＤＰＨ Ｓに限られない。ここで、ｎ１は１以上の自然数である。このとき、タイミング基準信号ＳＰＨ Ｓ→Ｍは、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの２×ｎ１分の１の周波数を有することになる。更に、分周回路１８は、マスタ側クロック信号ＣＬＫＭを２×ｎ１分の１の周波数に分周したものを分周クロック信号ＣＬＫＭ１として出力する分周回路に置換される。
【０１１３】
同様に、タイミング基準信号ＳＰＨ Ｍ→Ｓを生成するのに使用される位相調整用データＤＰＨ Ｍは、”連続したｎ２個の”０”と、連続したｎ２個の”１”とが交互に繰り返されるものであれば、上述の位相調整用データＤＰＨ Ｍに限られない。ここでｎ２は、１以上の自然数である。このとき、分周回路４３は、スレーブ側クロック信号ＣＬＫＳ ＩＮを２×ｎ２分の１の周波数に分周したものを分周クロック信号ＣＬＫＳ ＩＮ１として出力する分周回路に置換される。
【０１１４】
また、本実施の形態のデータ伝送システムにおいては、上述されているように、マスタデバイス１０とスレーブデバイス３０とにそれぞれ含まれる出力回路１５１〜１５ｍ及び出力回路３０１〜３０ｍは、クロック信号の立ち下がりエッジをトリガとしてデータをサンプリングするとともに、それらに接続されている出力端子へ出力する。一方、マスタデバイス１０及びスレーブデバイス３０に含まれる入力回路１２１〜１２ｍ及び入力回路３７１〜３７ｍは、クロック信号の立ち下がりエッジをトリガとして入力端子に入力された信号をサンプリングするとともに、それらに接続されている内部回路に、その入力信号を出力する。出力回路１５１〜１５ｍ、出力回路３０１〜３０ｍ、入力回路１２１〜１２ｍ及び入力回路３７１〜３７ｍは、いずれも、それらの遅延時間を考慮に入れなければ、データのサンプリングとそのデータの出力を同時に行う入出力回路である。出力回路１５１〜１５ｍ、出力回路３０１〜３０ｍ、入力回路１２１〜１２ｍ及び入力回路３７１〜３７ｍは、このような入出力回路に限定されない。
【０１１５】
他の形態として、出力回路１５１〜１５ｍ、出力回路３０１〜３０ｍ、入力回路１２１〜１２ｍ及び入力回路３７１〜３７ｍには、フリップフロップからなるラッチ回路が使用されることが可能である。この場合、出力回路１５１〜１５ｍ、出力回路３０１〜３０ｍ、入力回路１２１〜１２ｍ及び入力回路３７１〜３７ｍは、クロック信号の立ち下がりエッジに同期して出力すべき新しいデータを取り込むと同時に、既に取り込んである前のデータを出力することになる。これは、前述された本実施の形態において、出力回路１５１〜１５ｍ、出力回路３０１〜３０ｍ、入力回路１２１〜１２ｍ及び入力回路３７１〜３７ｍの遅延時間Δｔ１が、マスタ側クロック信号ＣＬＫＭ及びスレーブ側クロック信号ＣＬＫＳの立ち下がりエッジの時間間隔に一致する場合に相当する。
【０１１６】
更に他の形態として、マスタデバイス１０に含まれる入力回路１２１〜１２ｍ及び出力回路１５１〜１５ｍ、並びに、スレーブデバイス３０に含まれる入力回路３７１〜３７ｍ及び出力回路３３１〜３３ｍがサンプリングを行うタイミングは、立ち上がりエッジと、立ち下がりエッジの両方をトリガとすることが可能である。この場合、サンプリング周期ＴＳ→Ｍ、ＴＭ→Ｓは、時間的に最近接する立ち上がりエッジと立ち下がりエッジとの時間間隔になる。更に、マスタデバイス１０に含まれる入力回路１２１〜１２ｍ及び出力回路１５１〜１５ｍ、並びに、スレーブデバイス３０に含まれる入力回路３７１〜３７ｍ及び出力回路３３１〜３３ｍがサンプリングを行うタイミングは、立ち上がりエッジをトリガとすることも可能である。
【０１１７】
実施の第２形態：
図９に示されている実施の第２形態のデータ伝送システムは、実施の第１形態のデータ伝送システムと、同様の構成を有する。実施の第２形態のデータ伝送システムでは、上述の実施の形態の位相調整用データＤＰＨ Ｓ、ＤＰＨ Ｍが、当該データ伝送システムの状況に応じて可変とされる点で、実施の第１形態のデータ伝送システムと異なる。これに伴い、マスタデバイス１０がマスタデバイス１１０に置換され、更にスレーブデバイス３０がスレーブデバイス１３０に置換される。
【０１１８】
マスタデバイス１１０は、マスタデバイス１０に、制御回路２６と位相調整用データ生成回路２７とが追加される構成を有する。マスタデバイス１１０の他の部分の構成は、マスタデバイス１０と同一であり、その構成要素には同一の符号が付されている。スレーブデバイス１３０は、スレーブデバイス３０に、位相調整用データ生成回路４９が追加される構成を有する。スレーブデバイス１３０の他の部分の構成は、スレーブデバイス３０と同一であり、その構成要素には同一の符号が付されている。
【０１１９】
本実施の形態では、タイミング基準信号ＳＰＨ Ｓ→Ｍを生成するためにタイミング基準信号出力回路３４に入力される位相調整用データＤＰＨ Ｓは、連続したｎ１個の”０”と、連続したｎ１個の”１”とが交互に繰り返されたデータである。ここでｎ１は、自然数である。
【０１２０】
制御回路２６は、上述のｎ１を定める。制御回路２６は、上述のｎ１を指定する信号である位相調整用データ指示信号ＳＩＮＩ Ｓ→Ｍを生成する。位相調整用データ指示信号ＳＩＮＩ Ｓ→Ｍは、レジスタ入出力回路１４、レジスタ入出力バス５３、レジスタ入出力回路３５を介して、位相調整用データ生成回路４９に伝送される。位相調整用データ生成回路４９は、位相調整用データ指示信号ＳＩＮＩ Ｓ→Ｍに応答して、連続したｎ１個の”０”と、連続したｎ１個の”１”とが交互に繰り返された位相調整用データＤＰＨ Ｓを生成し、タイミング基準信号出力回路３４に出力する。
【０１２１】
制御回路２６は、更に、上述のｎ１を分周回路１８に伝達する分周指示信号ＳＤＩＶ Ｓ→Ｍを生成する。分周回路１８は、分周指示信号ＳＤＩＶ Ｓ→Ｍに応答してマスタ側クロック信号ＣＬＫＭを分周し、マスタ側クロック信号ＣＬＫＭの周波数の２×ｎ１分の１の周波数を有する分周クロック信号ＣＬＫＭ１を生成する。分周回路１８は、分周クロック信号ＣＬＫＭ１を位相比較用入力回路１９に出力する。
【０１２２】
同様に、タイミング基準信号ＳＰＨ Ｍ→Ｓを生成するために出力端子２１に入力される位相調整用データＤＰＨ Ｍは、連続したｎ２個の”０”と、連続したｎ２個の”１”とが交互に繰り返されたデータである。ここでｎ２は自然数である。
【０１２３】
制御回路２６は、上述のｎ２を定める。制御回路２６は、上述のｎ１を指定する信号である位相調整用データ指示信号ＳＩＮＩ Ｍ→Ｓを生成して位相調整用データ生成回路２７に出力する。位相調整用データ生成回路２７は、位相調整用データ指示信号ＳＩＮＩ Ｍ→Ｓに応答して、連続したｎ２個の”０”と、連続したｎ２個の”１”とが交互に繰り返された位相調整用データＤＰＨ Ｍを生成し、タイミング基準信号出力回路２１に出力する。
【０１２４】
制御回路２６は、更に、上述のｎ２を分周回路４３に伝達する分周指示信号ＳＤＩＶ Ｍ→Ｓを生成する。分周指示信号ＳＤＩＶ Ｍ→Ｓは、レジスタ入出力回路１４、レジスタ入出力バス５３、及びレジスタ入出力回路３５を介して、分周回路４３に伝達される。分周回路４３は、分周指示信号ＳＤＩＶ Ｍ→Ｓに応答してスレーブ側クロック信号ＣＬＫＳ ＩＮを分周し、スレーブ側クロック信号ＣＬＫＳ ＩＮの周波数の２×ｎ２分の１の周波数を有する分周クロック信号ＣＬＫＳ ＩＮ１を生成する。
【０１２５】
制御回路２６が定めるｎ１とｎ２とは、いずれも可変である。制御回路２６は、本実施の形態のデータ伝送システムが起動された直後には、ｎ１をｎ１ ＩＮＩと定める。その後、所定の時間が経過すると、制御回路２６は、ｎ１をｎ１ ＳＴＤに定める。このとき、制御回路２６は、
ｎ１ ＳＴＤ＜ｎ１ ＩＮＩ，
となるように、ｎ１を定める。
【０１２６】
このようにｎ１が定められることは、以下に述べられている技術的意義を有する。上述のｎ１は、それが小さいほど、タイミング基準信号ＳＰＨ Ｓ→Ｍとマスタ側クロック信号ＣＬＫＭとの位相の比較の頻度が大きくなり、スレーブ側クロック信号ＣＬＫＳ ＯＵＴが調整されるレスポンスが良くなる。その一方で、ｎ１が小さいと、以下に述べられるような問題も発生し得る。
【０１２７】
遅延回路４０が、スレーブ側クロック信号ＣＬＫＳを遅延する遅延時間は、なるべく小さいことが望ましい。なぜなら、スレーブ側クロック信号ＣＬＫＳ ＯＵＴを生成する遅延回路４０が発生し得る遅延時間は、回路上の制約からある程度上限があるからである。
【０１２８】
しかしながら、図８（ａ）に示されているように、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングが、分周クロック信号ＣＬＫＭ１が立ち下がるタイミングから、時間ｎ１×ＴＳ→Ｍよりも大きく遅れている場合には、遅延回路４０によって不必要な遅延時間が発生される事態が起こり得る。ここでＴＳ→Ｍは、上述されているように、入力回路１２１〜１２ｍがデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングするときのサンプリング周期である。
【０１２９】
図８（ａ）は、ｎ１＝１であるときにおいて、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングが、分周クロック信号ＣＬＫＭ１が立ち下がるタイミングから、時間ＴＳ→Ｍよりも大きく遅れている場合に、位相調整指示信号ＳＡＤＪ ＯＵＴが生成される過程を示している。この場合、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングが、分周クロック信号ＣＬＫＭ１が立ち下がるタイミングから遅れているのにもかかわらず、位相調整指示信号ＳＡＤＪ ＯＵＴは、スレーブ側出力用クロック生成回路３２にスレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相を遅らせる指示をする”０”となって出力される。これにより、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相遅れは大きくされ、本来スレーブ側クロック信号ＣＬＫＳ ＯＵＴが有すべき位相から、ちょうど、一サンプリング周期ＴＳ→Ｍだけ遅れた位相でスレーブ側クロック信号ＣＬＫＳ ＯＵＴは安定する。このように、本来有するべき位相から、ちょうど、一サンプリング周期ＴＳ→Ｍだけ遅れた位相でスレーブ側クロック信号ＣＬＫＳ ＯＵＴが安定することは、安定するまでの時間が必要以上にかかるため好ましくない。
【０１３０】
タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと、分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとの差が、時間ｎ１×ＴＳ→Ｍよりも小さい場合には、このような事態は発生しない。例えば、図８（ｂ）は、ｎ１＝２であるときにおいて、分周クロック信号ＣＬＫＭ１が立ち下がるタイミングからのタイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングの遅れが、時間ＴＳ→ Ｍよりも大きく、且つ、時間２×ＴＳ→Ｍよりも小さい場合に、位相調整指示信号ＳＡＤＪ ＯＵＴが生成される過程を示している。この場合、図８（ｂ）に位相調整指示信号ＳＡＤＪ ＯＵＴは、スレーブ側出力用クロック生成回路３２にスレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相を進ませる指示をする”１”となって出力される。スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相遅れは小さくされ、本来スレーブ側クロック信号ＣＬＫＳ ＯＵＴが有すべき位相で安定する。このように、前述のｎ１が大きくなることにより、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとの差の許容範囲が大きくなる。タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとの差の許容範囲を重視する場合には、ｎ１は大きく定められることが望ましい。
【０１３１】
本実施の形態のデータ伝送システムでは、それが起動された直後には、ｎ１がｎ１ ＩＮＩと定められ、その後、所定の時間が経過すると、ｎ１はｎ１ ＩＮＩより小さいｎ１ ＳＴＤに定められる。これにより、スレーブ側クロック信号ＣＬＫＳ ＩＮが調整されるレスポンスを早くすることと、タイミング基準信号ＳＰＨ Ｍ→Ｓが立ち下がるタイミングと分周クロック信号ＣＬＫＳ ＩＮ１が立ち下がるタイミングとの差の許容範囲を大きくすることとの両立が図られている。
【０１３２】
本実施の形態のデータ伝送システムが起動された直後では、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとが大きくずれている可能性がある。そこで、ｎ１は、ｎ１ ＳＴＤよりも大きいｎ１ ＩＮＩに定められる。これにより、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとが大きくずれていることによって遅延回路４０に不必要な遅延時間が発生することが防がれる。ｎ１がｎ１ ＩＮＩに定められた状態で、所定の時間だけスレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が調整され、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとは、概ね一致する状態になる。
【０１３３】
その後、制御回路２６は、ｎ１をｎ１ ＩＮＩよりも小さいｎ１ ＳＴＤに定める。ｎ１がｎ１ ＳＴＤに定められると、スレーブ側クロック信号ＣＬＫＳ ＯＵＴが調整されるレスポンスがより早くなる。このように、以上に説明されているように、実施の第２形態では、スレーブ側クロック信号ＣＬＫＳ ＯＵＴが調整されるレスポンスを早くすることと、タイミング基準信号ＳＰＨ Ｓ→Ｍが立ち下がるタイミングと分周クロック信号ＣＬＫＭ１が立ち下がるタイミングとの差の許容範囲を大きくすることとの両立が図られている。
【０１３４】
このとき、スレーブ側クロック信号ＣＬＫＳ ＯＵＴが調整されるレスポンスをより早くする観点から、ｎ１ ＳＴＤは、１であることが望ましい。
【０１３５】
ｎ２についても同様の議論は成立する。即ち、スレーブ側クロック信号ＣＬＫＳ ＩＮが調整されるレスポンスを重視する場合には、ｎ２が小さく定められ、タイミング基準信号ＳＰＨ Ｍ→Ｓが立ち下がるタイミングと分周クロック信号ＣＬＫＳ ＩＮ１が立ち下がるタイミングとの差の許容範囲を重視する場合には、ｎ２が大きく定められることが望ましい。
【０１３６】
そこで、制御回路２６は、本実施の形態のデータ伝送システムが起動された直後には、ｎ２をｎ２ ＩＮＩと定める。その後、所定の時間が経過すると、制御回路２６は、ｎ２をｎ２ ＳＴＤに定める。このとき、制御回路２６は、
ｎ２ ＳＴＤ＜ｎ２ ＩＮＩ，
となるように、ｎ２を定める。このようにｎ２が定められることにより、実施の第２形態では、スレーブ側クロック信号ＣＬＫＳ ＩＮが調整されるレスポンスを早くすることと、タイミング基準信号ＳＰＨ Ｍ→Ｓが立ち下がるタイミングと分周クロック信号ＣＬＫＳ ＩＮ１が立ち下がるタイミングとの差の許容範囲を大きくすることとの両立が図られている。
【０１３７】
このとき、スレーブ側クロック信号ＣＬＫＳ ＩＮが調整されるレスポンスをより早くする観点から、ｎ２ ＳＴＤは、１であることが望ましい。
【０１３８】
実施の第３形態：
実施の第３形態のデータ伝送システムは、実施の第１形態のデータ伝送システムと、ほぼ同様の構成を有する。実施の第３形態のデータ伝送システムは、実施の第１形態のマスタデバイス１０に、シフト量調整回路２８とシフト量調整回路２９とが追加された構成を有する。シフト量調整回路２８とシフト量調整回路２９とが追加されたマスタデバイス１０は、以後、マスタデバイス２１０と記載される。
【０１３９】
実施の第３形態のデータ伝送システムの他の部分の構成は、実施の第１形態のデータ伝送システムと同一であり、その構成要素には、同一の符号が付されている。
【０１４０】
シフト量調整回路２８は、シフト量Δｔｄ Ｓ→Ｍだけマスタ側クロック信号ＣＬＫＭをシフトする。シフトされたマスタ側クロック信号ＣＬＫＭは、半データシフト回路１７に入力される。マスタ側クロック信号ＣＬＫＭは、半データシフト回路１７とシフト量調整回路２８とにより、（ＴＳ→Ｍ／２）＋Δｔｄ Ｓ→Ｍだけシフトされる。ここで、シフト量Δｔｄ Ｓ→Ｍは、正負いずれの値も取り得る。これにより、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングに対し、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングが、シフト量Δｔｄ Ｓ→Ｍだけ時間的にずれているように、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が調整される。
【０１４１】
このように、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相が調整されることにより、マスタデバイス１０がスレーブデバイス３０からデータを受け取るときの信頼性が向上することがある。スレーブデバイス３０から送信されるデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングする入力回路１２１〜１２ｍは、マスタ側クロック信号ＣＬＫＭの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｓ→Ｍが遷移するタイミングの中間のタイミングよりもわずかにずれる方が、より確実にデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍをサンプリングできる場合がある。このシフト量Δｔｄ Ｓ→Ｍは、マスタ側クロック信号ＣＬＫＭに対するデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍのセットアップ・ホールド時間を微調整することを可能とし、もって、マスタデバイス１０がスレーブデバイス３０からデータを受け取るときの信頼性が向上されている。
【０１４２】
シフト量調整回路２９は、シフト量Δｔｄ Ｍ→Ｓだけマスタ側クロック信号ＣＬＫＭをシフトする。シフトされたマスタ側クロック信号ＣＬＫＭは、半データシフト回路２０に入力される。マスタ側クロック信号ＣＬＫＭは、半データシフト回路２０とシフト量調整回路２９とにより、（ＴＭ→Ｓ／２）＋Δｔｄ Ｍ→Ｓだけシフトされる。これにより、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングから、シフト量Δｔｄ Ｍ→Ｓだけ時間的に早くなるように、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相が調整される。入力回路１２１〜１２ｍと同様に、データ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングする入力回路３７１〜３７ｍも、スレーブ側クロック信号ＣＬＫＳ ＩＮの立ち下がりエッジのタイミングが、タイミング基準信号ＳＰＨ Ｍ→Ｓが遷移するタイミングの中間のタイミングよりもわずかにずれる方が、より確実にデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングできる場合がある。このシフト量Δｔｄ Ｓ→Ｍは、スレーブ側クロック信号ＣＬＫＳ ＩＮに対するデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓのセットアップ・ホールド時間を微調整することを可能とし、もって、スレーブデバイス３０がマスタデバイス１０からデータを受け取るときの信頼性が向上されている。
【０１４３】
実施の第４形態：
図１１に示されている実施の第４形態のデータ伝送システムは、実施の第１形態のデータ伝送システムとほぼ同様の構成を有する。実施の第４形態のデータ伝送システムでは、タイミング基準信号ＳＰＨ Ｓ→Ｍ、及びタイミング基準信号ＳＰＨ Ｍ→Ｓを伝送する専用のタイミング基準信号伝送バス５５が設けられず、入力バス５１と出力バス５２との一部が、タイミング基準信号ＳＰＨ Ｓ→Ｍとタイミング基準信号ＳＰＨ Ｍ→Ｓとを伝送するのに使用される。
【０１４４】
これに伴い、スレーブデバイス３０には、タイミング基準信号ＳＰＨ Ｓ→Ｍを生成するタイミング基準信号出力回路３４は設けられず、代わりにデータ切替回路８１が設けられる。データ切替回路８１は、伝送データＤｍ Ｓと位相調整用データＤＰＨ Ｓとのうちのいずれかを選択的に出力回路３３ｍに出力する。出力回路３３ｍは、データ信号ＳＤｍ Ｓ→Ｍを生成するのに加え、実施の第１形態ではタイミング基準信号出力回路３４が行っていたタイミング基準信号ＳＰＨ Ｓ→Ｍを発生する役割を果たす。タイミング基準信号ＳＰＨ Ｓ→Ｍを発生する役割を果たす出力回路３３ｍは、以下、出力回路３３ｍ’と記載される。
【０１４５】
更に、マスタデバイス１０には、位相調整指示信号ＳＡＤＪ ＯＵＴを生成する位相比較用入力回路１９は設けられず、代わりにクロック切替回路７１が設けられる。クロック切替回路７１は、マスタ側クロック信号ＣＬＫＭと分周クロック信号ＣＬＫＭ１とのうちのいずれかを選択的に入力回路１２ｍに出力する。入力回路１２ｍは、データ信号ＳＤｍ Ｓ→Ｍをサンプリングするのに加え、分周クロック信号ＣＬＫＭ１でタイミング基準信号ＳＰＨ Ｓ→Ｍをサンプリングし、位相調整指示信号ＳＡＤＪ ＯＵＴを生成する役割を果たす。位相調整指示信号ＳＡＤＪ ＯＵＴを生成する役割を果たす入力回路１２ｍは、以下、入力回路１２ｍ’と記載される。
【０１４６】
更に、マスタデバイス１０には、タイミング基準信号ＳＰＨ Ｍ→Ｓを生成するタイミング基準信号出力回路２１は設けられず、代わりにデータ切替回路７２とクロック切替回路７３とが設けられる。データ切替回路７２は、位相調整用データＤＰＨ Ｍと伝送データＤ１ Ｍのうちのいずれかを選択的に出力回路１５１に出力する。クロック切替回路７３は、マスタ側クロック信号ＣＬＫＭと遅延クロック信号ＣＬＫＭ２のうちのいずれかを選択的に出力回路１５１に出力する。出力回路１５１は、データ信号ＳＤ１ Ｍ→Ｓを生成するのに加え、実施の第１形態ではタイミング基準信号出力回路２１が行っていたタイミング基準信号ＳＰＨ Ｍ→Ｓを発生する役割を果たす。タイミング基準信号ＳＰＨ Ｍ→Ｓを発生する役割を果たす出力回路１５１は、以下、出力回路１５１’と記載される。
【０１４７】
更に、スレーブデバイス３０には、位相調整指示信号ＳＡＤＪ ＩＮを生成する位相比較用入力回路４４は設けられず、代わりにクロック切替回路８２が設けられる。クロック切替回路８２は、スレーブ側クロック信号ＣＬＫＳ ＩＮと分周クロック信号ＣＬＫＳ ＩＮ１とのうちのいずれかを入力回路３７１に選択的に出力する。入力回路３７１は、データ信号ＳＤｍ Ｓ→Ｍをサンプリングするのに加え、分周クロック信号ＣＬＫＳ ＩＮ１に同期してタイミング基準信号ＳＰＨ Ｍ→Ｓをサンプリングし、位相調整指示信号ＳＡＤＪ ＩＮを生成する役割を果たす。位相調整指示信号ＳＡＤＪ ＩＮを生成する役割を果たす入力回路３７１は、以下、入力回路３７１’と記載される。
【０１４８】
以上に述べられたように、構成が変更されたマスターデバイス１０と、スレーブデバイス３０とは、以後、それぞれ、マスターデバイス３１０とスレーブデバイス３３０と記載される。
【０１４９】
実施の第４形態では、スレーブデバイス３３０からマスタデバイス３１０に伝送データＤ１ Ｓ〜Ｄｍ Ｓを伝送することと、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相を調整することとは、排他的に行われる。
【０１５０】
スレーブデバイス３３０からマスタデバイス３１０に伝送データＤ１ Ｓ〜Ｄｍ Ｓを伝送する場合、出力回路３３１〜３３ｍ−１は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴに同期してそれぞれ伝送データＤ１ Ｓ〜Ｄｍ−１ Ｓをサンプリングし、データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤ（ｍ−１） Ｓ→Ｍを生成する。このときデータ切替回路８１は、伝送データＤｍ Ｓを出力回路３３ｍ’に出力する。出力回路３３ｍ’は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴに同期して伝送データＤｍ Ｓをサンプリングし、データ信号ＳＤｍ Ｓ→Ｍを生成する。データ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ Ｓ→Ｍは、マスタデバイス３１０に伝送される。マスタデバイス３１０に含まれるクロック切替回路７１は、マスタ側クロック信号ＣＬＫＭと分周クロック信号ＣＬＫＭ１とのうちのマスタ側クロック信号ＣＬＫＭを入力回路１２ｍ’に供給する。入力回路１２１〜１２ｍ−１と入力回路１２ｍ’は、マスタ側クロック信号ＣＬＫＭに同期してデータ信号ＳＤ１ Ｓ→Ｍ〜ＳＤｍ−１ Ｓ→Ｍをサンプリングし、伝送データＤ１ Ｓ〜Ｄｍ Ｓを受け取る。
【０１５１】
一方、ＣＬＫＳ ＯＵＴの位相を調整する場合、データ切替回路８１は、位相調整用データＤＰＨ Ｓを出力回路３３ｍ’に出力する。出力回路３３ｍ’は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴに同期して位相調整用データＤＰＨ Ｓをサンプリングし、タイミング基準信号ＳＰＨ Ｓ→Ｍを生成する。タイミング基準信号ＳＰＨ Ｓ→Ｍは、入力回路１２ｍ’に伝送される。クロック切替回路７１は、マスタ側クロック信号ＣＬＫＭと分周クロック信号ＣＬＫＭ１とのうちの分周クロック信号ＣＬＫＭ１を入力回路１２ｍ’に供給する。入力回路１２ｍ’は、分周クロック信号ＣＬＫＭ１に同期してタイミング基準信号ＳＰＨ Ｓ→Ｍをサンプリングし、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相を調整する指示を行う位相調整指示信号ＳＡＤＪ ＯＵＴを生成する。位相調整指示信号ＳＡＤＪ ＯＵＴは、レジスタ入出力回路１４、レジスタ入出力バス５３、及びレジスタ入出力回路３５を介して、スレーブ側出力用クロック生成回路３２に伝送される。位相調整指示信号ＳＡＤＪ ＯＵＴに基づいて、スレーブ側出力用クロック生成回路３２は、スレーブ側クロック信号ＣＬＫＳ ＯＵＴの位相の調整を行う。
【０１５２】
また、実施の第４形態では、マスタデバイス３１０からスレーブデバイス３３０に伝送データＤ１ Ｍ〜Ｄｍ Ｍを伝送することと、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相を調整することとは、排他的に行われる。
【０１５３】
マスタデバイス３１０からスレーブデバイス３３０に伝送データＤ１ Ｍ〜Ｄｍ Ｍを伝送する場合、出力回路１５２〜１５ｍは、マスタ側クロック信号ＣＬＫＭに同期して、それぞれ伝送データＤ２ Ｍ〜Ｄｍ Ｍをサンプリングし、データ信号ＳＤ２ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓを生成する。このときデータ切替回路７２は、伝送データＤ１ Ｓを出力回路１５１’に出力する。更にクロック切替回路７３は、マスタ側クロック信号ＣＬＫＭと遅延クロック信号ＣＬＫＭ２とのうちのマスタ側クロック信号ＣＬＫＭを出力回路１５１’に供給する。出力回路１５１’は、マスタ側クロック信号ＣＬＫＭに同期して伝送データＤ１ Ｍをサンプリングし、データ信号ＳＤ１ Ｍ→Ｓを生成する。生成されたデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓは、スレーブデバイス３３０に伝送される。スレーブデバイス３３０に含まれるクロック切替回路８２は、スレーブ側クロック信号ＣＬＫＳ ＩＮと分周クロック信号ＣＬＫＳ ＩＮ１とのうちのスレーブ側クロック信号ＣＬＫＳ ＩＮを入力回路３７１に供給する。入力回路３７１〜３７ｍは、スレーブ側クロック信号ＣＬＫＳ ＩＮに同期してデータ信号ＳＤ１ Ｍ→Ｓ〜ＳＤｍ Ｍ→Ｓをサンプリングし、伝送データＤ１ Ｍ〜Ｄｍ Ｍを受け取る。
【０１５４】
一方、クロック信号ＣＬＫＳ ＩＮの位相を調整する場合、データ切替回路７２は、位相調整用データＤＰＨ Ｍを出力回路１５１’に出力する。更に、クロック切替回路７３は、マスタ側クロック信号ＣＬＫＭと遅延クロック信号ＣＬＫＭ２とのうちの遅延クロック信号ＣＬＫＭ２を出力回路１５１’に供給する。出力回路１５１’は、遅延クロック信号ＣＬＫＭ２に同期して位相調整用データＤＰＨ Ｍをサンプリングし、タイミング基準信号ＳＰＨ Ｍ→Ｓを生成する。タイミング基準信号ＳＰＨ Ｍ→Ｓは、入力回路３７１’に伝送される。このときクロック切替回路８２は、スレーブ側クロック信号ＣＬＫＳ ＩＮと分周クロック信号ＣＬＫＳ ＩＮ１とのうちの分周クロック信号ＣＬＫＳ ＩＮ１を入力回路３７１’に供給する。入力回路３７１’は、分周クロック信号ＣＬＫＳ ＩＮ１に同期してタイミング基準信号ＳＰＨ Ｍ→Ｓをサンプリングし、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相を調整する指示を行う位相調整指示信号ＳＡＤＪ ＩＮを生成する。位相調整指示信号ＳＡＤＪ ＩＮは、スレーブ側入力用クロック生成回路３６に入力される。位相調整指示信号ＳＡＤＪ ＩＮに基づいて、スレーブ側入力用クロック生成回路３６は、スレーブ側クロック信号ＣＬＫＳ ＩＮの位相の調整を行う。
【０１５５】
実施の第４形態のデータ伝送システムは、タイミング基準信号ＳＰＨ Ｓ→Ｍとタイミング基準信号ＳＰＨ Ｍ→Ｓとを伝送するタイミング基準信号伝送バス５５を設ける必要がない点で、実施の第１形態のデータ伝送システムよりも好ましい。
【０１５６】
【発明の効果】
本発明により、マスターデバイスとスレーブデバイスとの間でデータの転送を行うデータ伝送システムであって、データを伝送する際のセットアップ時間及びホールド時間のマージンが大きいデータ伝送システムが提供される。
【０１５７】
また、本発明により、マスターデバイスとスレーブデバイスとの間でデータの転送を行うデータ伝送システムであって、スレーブデバイスの特性のばらつきによってセットアップ時間及びホールド時間のマージンが減少しにくいデータ伝送システムが提供される。
【０１５８】
また、本発明により、マスターデバイスとスレーブデバイスとの間でデータの転送を行うデータ伝送システムであって、動作条件の変化によってセットアップ時間及びホールド時間のマージンが減少しにくいデータ伝送システムが提供される。
【図面の簡単な説明】
【図１】図１は、本発明の一実施の形態のデータ伝送システムを示す。
【図２】図２は、本発明の実施の第１形態のマスタデバイス１０とスレーブデバイス３０を示す。
【図３】図３は、データ信号ＳＤ１ Ｓ→Ｍと、タイミング基準信号ＳＰＨ Ｓ→Ｍの波形を示す。
【図４】図４は、位相調整指示信号ＳＡＤＪ ＯＵＴが生成される過程を示す。
【図５】図５は、データ信号ＳＤ１ Ｍ→Ｓと、タイミング基準信号ＳＰＨ Ｍ→Ｓの波形を示す。
【図６】図６は、位相調整指示信号ＳＡＤＪ ＩＮが生成される過程を示す。
【図７】図７は、各スレーブデバイス３０の位相が調整される過程を示す。
【図８】図８は、ｎ１＝１の場合と、ｎ１＝２の場合とのそれぞれについて、位相調整指示信号ＳＡＤＪ ＯＵＴが生成される過程を示す。
【図９】図９は、実施の第２形態のマスタデバイス１１０とスレーブデバイス１３０を示す。
【図１０】図１０は、実施の第３形態のマスタデバイス２１０とスレーブデバイス２３０を示す。
【図１１】図１１は、実施の第４形態のマスタデバイス３１０とスレーブデバイス３３０を示す。
【図１２】図１２は、従来の高速バスシステムを示す。
【図１３】図１３は、従来の高速バスシステムに含まれるスレーブデバイス５０１２を示す。
【符号の説明】
１０、１１０、２１０、３１０：マスタデバイス
１１：内部クロック発生回路
１２１〜１２ｍ、１２ｍ’：入力回路
１３：タイミング比較回路
１４：レジスタ入出力回路
１５１〜１５ｍ、１５１’：出力回路
１６：タイミング基準信号発生回路
１７：半データシフト回路
１８：分周回路
１９：位相比較用入力回路
２０：半データシフト回路
２１：位相基準信号出力回路
２２１〜２２ｍ、２３：入力端子
２４１〜２４ｍ、２５：出力端子
２６：制御回路
２７：位相調整用データ生成回路
２８、２９：遅延調整回路
３０（３０１〜３０ｎ）、１３０、２３０、３３０：スレーブデバイス
３１：初段アンプ
３２：スレーブ側出力用クロック生成回路
３３１〜３３ｍ、３３ｍ’：出力回路
３４：タイミング基準信号出力回路
３５：レジスタ入出力回路
３６：スレーブ側入力用クロック生成回路
３７１〜３７ｍ、３７１’：入力回路
３８：タイミング比較回路
３９、４１：カウンタ
４０、４２：遅延回路
４３：分周回路
４４：位相比較用入力回路
４５１〜４５ｍ、４６：出力端子
４７１〜４７ｍ、４８：入力端子
４９：位相調整用データ生成回路
５１：入力バス
５２：出力バス
５３：レジスタ入出力バス
５４：クロックライン
５５：位相調整用バス
５６：クロック発生回路
７１、７３、８２：クロック切替回路
７２、８１：データ切替回路
Claims (34)
- スレーブデバイスと、
マスタデバイスと
第１バス線と、
第２バス線と、
第３バス線
とを備え、
前記スレーブデバイスは、
スレーブ側クロック信号を生成するスレーブ側クロック信号生成部と、
前記スレーブ側クロック信号の位相を制御する位相調整回路と、
前記スレーブ側クロック信号に応答して伝送データ信号を出力する出力部と、
前記スレーブ側クロック信号に応答して、タイミング基準信号を出力するタイミング基準信号生成部
とを含み、
前記マスタデバイスは、
マスタ側クロック信号を生成するマスタ側クロック信号生成部と、
前記マスタ側クロック信号に応答して、前記第１バス線を介して伝送される前記伝送データ信号をサンプリングする入力部と、
前記第２バス線により伝送される前記タイミング基準信号と前記マスタ側クロック信号とに基づいて位相調整指示信号を生成する位相比較回路
とを含み、
前記位相調整回路は、前記第３バス線を介して伝送される前記位相調整指示信号に応答して前記スレーブ側クロック信号の位相を調整する
データ伝送システム。 - 請求項１に記載のデータ伝送システムにおいて、
前記タイミング基準信号生成部は、位相調整用データを入力とし、前記位相調整用データを前記スレーブ側クロック信号に応答してサンプリングして前記タイミング基準信号を生成する
データ伝送システム。 - 請求項１又は請求項２に記載のデータ伝送システムにおいて、
前記マスタデバイスは、更に位相シフト回路を含み、
前記位相シフト回路は、前記マスタ側クロック信号を受け、前記マスタ側クロック信号を所定の時間だけシフトして前記位相比較回路に供給する
データ伝送システム。 - 請求項１から請求項３のいずれか一に記載のデータ伝送システムにおいて、
前記スレーブデバイスは、更に、
前記スレーブ側クロック信号に応答して、ｎ回（ｎは自然数）連続して出力される毎に異なる２つの値が繰り返されるように前記位相調整用データを生成する位相調整用データ生成部と、
前記ｎの値を制御する制御回路
とを含む
データ伝送システム。 - 請求項４に記載のデータ伝送システムにおいて、
前記制御回路は、第１期間に、前記ｎをｎＩＮＩ（ｎＩＮＩは、２以上の自然数）と定め、且つ、前記第１期間の後の第２期間に、前記ｎを前記ｎＩＮＩよりも小さいｎＳＴＤ（ｎＳＴＤは自然数）と定める
データ伝送システム。 - 請求項５に記載のデータ伝送システムにおいて、
前記第１期間は、当該データ伝送システムの起動時から開始される
データ伝送システム。 - 請求項２に記載のデータ伝送システムにおいて、
前記タイミング基準信号生成部は、前記出力部と、実質的に同一の回路構成を有する
データ伝送システム。 - 請求項１に記載のデータ伝送システムにおいて、
前記第１バス線と前記第２バス線とは、実質的に同一の配線長である
データ伝送システム。 - スレーブデバイスと、
マスタデバイスと
第１バス線と、
第２バス線
とを備え、
前記スレーブデバイスは、
スレーブ側クロック信号を生成するスレーブ側クロック信号生成部と、
前記スレーブ側クロック信号の位相を制御する位相調整回路と、
伝送データと位相調整用データとのうちのいずれかを選択し、選択データとして出力するデータ切替回路と、
前記スレーブ側クロック信号に応答して前記選択データをサンプリングし、出力信号を出力する出力部
とを含み、
前記マスタデバイスは、
マスタ側クロック信号を生成するマスタ側クロック信号生成部と、
前記マスタ側クロック信号を所定の時間だけシフトしてシフトマスタ側クロック信号を出力する位相シフト回路と、
前記シフトマスタ側クロック信号と前記マスタ側クロック信号とのうちのいずれか一方を選択し、選択クロック信号として出力するクロック信号切替回路と、
前記選択クロック信号に応答して、前記第１バス線を介して伝送される前記出力信号をサンプリングする入力部
とを含み、
前記選択データとして前記位相調整用データが選択されたとき、前記選択クロック信号として前記シフトマスタ側クロック信号が選択されるとともに、前記入力部は、前記選択クロック信号と前記出力信号とに基づいて位相調整指示信号を出力し、
前記位相調整回路は、前記第２バス線を介して伝送される前記位相調整指示信号に基づいて、前記位相を調整する
データ伝送システム。 - 請求項１から請求項９のいずれか一の請求項に記載のデータ伝送システムにおいて、
更に、クロックバスを備え、
前記スレーブ側クロック信号生成部と前記マスタ側クロック信号生成部とには、前記クロックバスを介してクロック信号が供給される
データ伝送システム。 - ｎ（ｎは、２以上の自然数）個のスレーブデバイスと、
マスタデバイスと、
データバスと、
制御バスと、
タイミング基準信号伝送バス
とを備え、
前記ｎ個のスレーブデバイスのそれぞれは、
スレーブ側クロック信号を生成するスレーブ側クロック信号生成部と、
前記スレーブ側クロック信号の位相を調整する位相調整回路と、
前記スレーブ側クロック信号に応答して伝送データ信号を出力する出力部と、
前記スレーブ側クロック信号に応答してタイミング基準信号を出力するタイミング基準信号生成部
とを含み、
前記マスタデバイスは、
マスタ側クロック信号を生成するマスタ側クロック信号生成部と、
前記マスタ側クロック信号に応答して、前記データバスを介して伝送される前記ｎ個のスレーブデバイスの前記伝送データ信号をサンプリングする入力部と、
前記タイミング基準信号伝送バスを介して伝送される前記ｎ個のスレーブデバイスからの前記タイミング基準信号のそれぞれと前記マスタ側クロック信号とに基づいて、前記ｎ個のスレーブデバイスへ位相調整指示信号を出力する位相比較回路
とを含み、
前記ｎ個のスレーブデバイスにおける位相調整回路のそれぞれは、前記制御バスを介して前記ｎ個のスレーブデバイスのそれぞれに時分割で伝送される前記位相調整指示信号に応答して前記位相を調整する
データ伝送システム。 - 請求項１１に記載のデータ伝送システムにおいて、
前記ｎ個のスレーブデバイスのそれぞれは、更に、
前記スレーブ側クロック信号に応答して、ｍ回（ｍは自然数）連続して出力される毎に異なる２つの値が繰り返されるように前記位相調整用データを生成する位相調整用データ生成部と、
前記ｍを制御する制御回路
とを含む
データ伝送システム。 - 請求項１１又は請求項１２のいずれかに記載のデータ伝送システムにおいて、
前記マスタデバイスは、更に位相シフト回路を含み、
前記位相シフト回路は、前記マスタ側クロック信号を受け、前記マスタ側クロック信号を所定の時間だけシフトして前記位相比較回路に供給する
データ伝送システム。 - ｎ（ｎは、２以上の自然数）個のスレーブデバイスと、
マスタデバイスと
データバスと、
制御バス
とを備え、
前記ｎ個のスレーブデバイスのそれぞれは、
スレーブ側クロック信号を生成するスレーブ側クロック信号生成部と、
前記スレーブ側クロック信号の位相を制御する位相調整回路と、
伝送データと位相調整用データとのうちのいずれかを選択して選択データを出力するデータ切替回路と、
前記スレーブ側クロック信号に応答して前記選択データをサンプリングし、出力信号を出力する出力部
とを含み、
前記マスタデバイスは、
マスタ側クロック信号を生成するマスタ側クロック信号生成部と、
前記マスタ側クロック信号を所定の時間だけシフトしてシフトマスタ側クロック信号を出力する位相シフト回路と、
前記シフトマスタ側クロック信号と前記マスタ側クロック信号とのうちのいずれか一方を選択して選択クロック信号を出力するクロック信号切替回路と、
前記選択クロック信号に応答して、前記データバスを介して伝送される前記出力信号をサンプリングする入力部
とを含み、
前記選択データとして前記位相調整用データが選択されたとき、前記選択クロック信号として前記シフトマスタ側クロック信号が選択されるとともに、前記入力部は、前記選択クロック信号と前記出力信号とに基づいて前記ｎ個のスレーブデバイスのそれぞれに位相調整指示信号を時分割で出力し、
前記ｎ個のスレーブデバイスにおける前記位相調整回路のそれぞれは、前記制御バスを介して伝送される前記位相調整指示信号に基づいて、前記位相を調整する
データ伝送システム。 - マスタ側クロック信号を生成するマスタ側クロック信号生成部と、
前記マスタ側クロック信号を所定の時間だけシフトしてシフトクロック信号を出力する位相シフト回路と、
伝送データ信号が入力される第１端子と、
前記伝送データ信号と同期したタイミング基準信号が入力される第２端子と、
前記マスタ側クロック信号に応答して、前記伝送データ信号をサンプリングする入力部と、
前記シフトクロック信号と前記タイミング基準信号とに基づいて、前記伝送データ信号の送出元へ送付すべき位相調整指示信号を生成し、第３端子に出力する位相比較回路
とを備える
データ伝送システム用マスタデバイス。 - スレーブ側クロック信号を生成するスレーブ側クロック信号生成部と、
前記スレーブ側クロック信号の位相を調整する位相調整回路と、
前記スレーブ側クロック信号に応答して、伝送データ信号を第１端子に出力する出力部と、
前記スレーブ側クロック信号に応答してタイミング基準信号を第２端子に出力するタイミング基準信号生成部
とを備え、
前記位相調整回路は、第３端子に入力された制御信号に基づいて、前記位相を調整し、
前記タイミング基準信号生成部は、位相調整用データを入力とし、且つ、前記位相調整用データを前記スレーブ側クロック信号に応答してサンプリングして前記タイミング基準信号を生成する
データ伝送システム用スレーブデバイス。 - 請求項１６のデータ伝送システム用スレーブデバイスにおいて、
更に、
前記スレーブ側クロック信号に応答して、ｎ回（ｎは自然数）連続して出力される毎に異なる２つの値が繰り返されるように前記位相調整用データを生成する位相調整用データ生成部と、
前記ｎを制御する制御回路
とを含む
データ伝送システム用スレーブデバイス。 - マスタデバイスと
スレーブデバイスと、
第１バス線と、
第２バス線
とを備え、
前記マスタデバイスは、
マスタ側クロック信号を生成するマスタ側クロック信号生成部と、
前記マスタ側クロック信号に応答して伝送データ信号を出力する出力部と、
前記マスタ側クロック信号に応答してタイミング基準信号を生成するタイミング基準信号生成部
とを含み、
前記スレーブデバイスは、
スレーブ側クロック信号を生成するスレーブ側クロック信号生成部と、
前記スレーブ側クロック信号に応答して、前記第１バス線を介して伝送される前記伝送データ信号をサンプリングする入力部と、
前記第２バス線を介して伝送される前記タイミング基準信号と前記スレーブ側クロック信号とに基づいて位相調整指示信号を出力する位相比較回路と、
前記スレーブ側クロック信号の位相を制御する位相調整回路
とを含み、
前記位相調整回路は、前記位相調整指示信号に応答して前記位相を調整する
データ伝送システム。 - 請求項１８に記載のデータ伝送システムにおいて、
前記タイミング基準信号生成部は、前記マスタ側クロック信号を所定の時間だけシフトしてシフトクロック信号を出力する位相シフト回路を備えている
データ伝送システム。 - 請求項１９に記載のデータ伝送システムにおいて、
前記タイミング基準信号生成部は、更に、
位相調整用データを入力とし、前記位相調整データを前記シフトクロック信号に応答してサンプリングして前記タイミング基準信号を生成するタイミング基準信号出力部を備えている
データ伝送システム。 - 請求項２０に記載のデータ伝送システムにおいて、
前記マスタデバイスは、
更に、
前記シフトクロック信号に応答して、ｎ回（ｎは自然数）連続して出力される毎に異なる２つの値が繰り返されるように前記位相調整用データを生成する位相調整用データ生成部と、
前記ｎを制御する制御回路
とを含む
データ伝送システム。 - 請求項２１に記載のデータ伝送システムにおいて、
前記制御回路は、第１期間に、前記ｎをｎＩＮＩ（ｎＩＮＩは、２以上の自然数）と定め、且つ、前記第１期間の後の第２期間に、前記ｎを前記ｎＩＮＩよりも小さいｎＳＴＤ（ｎＳＴＤは自然数）と定める
データ伝送システム。 - 請求項２２に記載のデータ伝送システムにおいて、
前記第１期間は、当該データ伝送システムの起動時から開始される
データ伝送システム。 - 請求項２０のデータ伝送システムにおいて、
前記タイミング基準信号出力部は、前記出力部と、実質的に同一の回路構成を有する
データ伝送システム。 - 請求項１８のデータ伝送システムにおいて、
前記第１バス線と前記第２バス線とは、実質的に同一の配線長である
データ伝送システム。 - マスタデバイスと、
スレーブデバイスと、
バス線と、
とを備え、
前記マスタデバイスは、
マスタ側クロック信号を生成するマスタ側クロック信号生成部と、
前記マスタ側クロック信号を所定の時間だけシフトしてシフトクロック信号を出力する位相シフト回路と、
前記シフトクロック信号と前記マスタ側クロック信号とのいずれか一方を選択して選択クロック信号として出力するクロック切替回路と、
位相調整用データと伝送データとのいずれか一方を選択データとして出力するデータ切替回路と、
前記選択クロック信号に応答して前記選択データをサンプリングし、出力信号を出力する出力部とを含み、
前記スレーブデバイスは、
スレーブ側クロック信号を生成するスレーブ側クロック信号生成回路と、
前記スレーブ側クロック信号に応答して、前記バス線を介して前記出力信号が入力される入力部と
前記スレーブ側クロック信号の位相を制御する位相調整回路
とを含み、
前記位相調整用データが前記選択データとして選択されるとき、前記選択クロック信号として前記シフトクロック信号が選択され、且つ、前記入力部は、前記出力信号と前記スレーブ側クロック信号とに基づいて位相調節指示信号を生成し、
前記位相調整回路は前記位相調節指示信号に応答して前記位相を調整する
データ伝送システム。 - 請求項２６のデータ伝送システムにおいて、
更に、クロックバスを備え、
前記マスタ側クロック信号生成部及び前記スレーブ側クロック信号生成部には、前記クロックバスを介してクロック信号が供給される
データ伝送システム。 - マスタデバイスと、
ｎ（ｎは２以上の自然数）個のスレーブデバイスと、
データバスと、
タイミング基準信号伝送バス
とを備え、
前記マスタデバイスは、
マスタ側クロック信号を生成するマスタ側クロック信号生成部と、
前記マスタ側クロック信号に応答して伝送データ信号を出力する出力部と、
前記マスタ側クロック信号に応答してタイミング基準信号を生成するタイミング基準信号生成部
とを含み、
前記ｎ個のスレーブデバイスのそれぞれは、
スレーブ側クロック信号を生成するスレーブ側クロック信号生成部と、
前記スレーブ側クロック信号に応答して、前記データバスを介して伝送される前記伝送データ信号をサンプリングする入力部と、
前記タイミング基準信号伝送バスを介して伝送される前記タイミング基準信号と前記スレーブ側クロック信号とに基づいて位相調整指示信号を出力する位相比較回路と、
前記スレーブ側クロック信号の位相を制御する位相調整回路
とを含み、
前記ｎ個のスレーブデバイスにおける前記位相比較回路は、それぞれ、前記タイミング基準信号伝送バスを介して時分割に伝送される前記タイミング基準信号に応答してそれぞれ前記位相調整指示信号を出力し、
前記ｎ個のスレーブデバイスにおける前記位相調整回路は、それぞれ、前記位相調整指示信号に基づいて前記位相を調整する
データ伝送システム。 - マスタ側クロック信号を生成するマスタ側クロック信号生成部と、
前記マスタ側クロック信号を所定の時間だけシフトしてシフトクロック信号を出力する位相シフト回路と、
前記マスタ側クロック信号に応答して伝送データ信号を第１端子に出力する出力回路と、
前記シフトクロック信号に応答して、前記伝送データ信号に対して前記時間だけシフトされたタイミング基準信号を第２端子に出力するタイミング基準信号生成部
とを備える
データ伝送システム用マスタデバイス。 - 請求項２９に記載のデータ伝送システム用マスタデバイスにおいて、
前記タイミング基準信号生成部は、位相調整用データを入力とし、且つ、前記位相調整用データを前記シフトクロック信号に応答してサンプリングして前記タイミング基準信号を生成する
データ伝送システム用マスタデバイス。 - 請求項３０に記載のデータ伝送システム用マスタデバイスにおいて、
更に、前記シフトクロック信号に応答して、ｎ回（ｎは自然数）連続して出力される毎に、異なる２つの値が繰り返されるように前記位相調整用データを生成する位相調整用データ生成部と
前記ｎを制御する制御回路
とを備えている
データ伝送システム用マスタデバイス。 - スレーブ側クロック信号を生成するスレーブ側クロック信号生成部と、
前記スレーブ側クロック信号の位相を制御する位相調整部と、
伝送データ信号が入力される第１端子と、
前記伝送データ信号と同期したタイミング基準信号が入力される第２端子と、
前記スレーブ側クロック信号に応答して、前記伝送データ信号をサンプリングする入力部と、
前記スレーブ側クロック信号と前記タイミング基準信号とに基づいて位相調整指示信号を生成する位相比較回路
とを備え、
前記位相調整部は、前記位相調整指示信号に応答して、前記スレーブ側クロック信号の位相を調整する
データ伝送システム用スレーブデバイス。 - （ａ）スレーブ側クロック信号を生成するステップと、
（ｂ）前記スレーブ側クロック信号が指示するスレーブ側サンプリングタイミングで伝送データをサンプリングして伝送データ信号を生成するステップと、
（ｃ）前記伝送データ信号が遷移するデータ遷移タイミングを示すタイミング基準信号を生成するステップと、
（ｄ）マスタ側クロック信号を生成するステップと、
（ｅ）前記マスタ側クロック信号が指示するマスタ側サンプリングタイミングで前記伝送データ信号をサンプリングするステップと、
（ｆ）前記タイミング基準信号と前記マスタ側クロック信号とに基づいて位相調整指示信号を生成するステップと、
（ｇ）前記位相調整指示信号に基づいて、前記スレーブ側クロック信号の位相を調整するステップ
とを備える
データ伝送方法。 - （ａ）マスタ側クロック信号を生成するステップと、
（ｂ）前記マスタ側クロック信号が指示するマスタ側サンプリングタイミングで伝送データをサンプリングして伝送データ信号を生成するステップと、
（ｃ）前記マスタ側クロック信号に基づいて、目標タイミングを指示するタイミング基準信号を生成するステップと、
（ｅ）スレーブ側クロック信号を生成するステップと、
（ｆ）前記スレーブ側クロック信号が指示するスレーブ側サンプリングタイミングで前記伝送データ信号をサンプリングするステップと、
（ｇ）前記タイミング基準信号に基づいて、前記スレーブ側サンプリングタイミングと前記目標タイミングとが実質的に一致するように、前記スレーブ側クロック信号の位相を調整するステップ
とを備える
データ伝送方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001027467A JP3558599B2 (ja) | 2001-02-02 | 2001-02-02 | データ伝送システム及びデータ伝送方法 |
| US10/062,907 US7272738B2 (en) | 2001-02-02 | 2002-01-31 | Data transmission system and data transmission apparatus |
| US11/890,438 US7620837B2 (en) | 2001-02-02 | 2007-08-06 | Data transmission system and data transmission apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001027467A JP3558599B2 (ja) | 2001-02-02 | 2001-02-02 | データ伝送システム及びデータ伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002232404A JP2002232404A (ja) | 2002-08-16 |
| JP3558599B2 true JP3558599B2 (ja) | 2004-08-25 |
Family
ID=18892116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001027467A Expired - Fee Related JP3558599B2 (ja) | 2001-02-02 | 2001-02-02 | データ伝送システム及びデータ伝送方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7272738B2 (ja) |
| JP (1) | JP3558599B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3558599B2 (ja) * | 2001-02-02 | 2004-08-25 | 日本電気株式会社 | データ伝送システム及びデータ伝送方法 |
| DE10148878B4 (de) * | 2001-10-04 | 2006-03-02 | Siemens Ag | System und Verfahren zum Übertragen digitaler Daten |
| WO2005077063A2 (en) * | 2004-02-09 | 2005-08-25 | Semtech Corporation | Method and apparatus for aligning time references when separated by an unreliable data packet network |
| US8577886B2 (en) * | 2004-09-15 | 2013-11-05 | Within3, Inc. | Collections of linked databases |
| US7573914B2 (en) * | 2005-05-12 | 2009-08-11 | Agilent Technologies, Inc. | Systems and methods for synchronizing time across networks |
| JP4826405B2 (ja) * | 2006-09-19 | 2011-11-30 | 株式会社デンソー | ネットワークシステム，ネットワークデバイスおよびプログラム |
| JP2010081577A (ja) * | 2008-08-26 | 2010-04-08 | Elpida Memory Inc | 半導体装置およびデータ伝送システム |
| JP2011049964A (ja) * | 2009-08-28 | 2011-03-10 | Denso Corp | 通信システムに用いられるノード |
| US9420385B2 (en) * | 2009-12-21 | 2016-08-16 | Starkey Laboratories, Inc. | Low power intermittent messaging for hearing assistance devices |
| JP2012008881A (ja) | 2010-06-25 | 2012-01-12 | Elpida Memory Inc | メモリシステム及びその制御方法 |
| US8583957B2 (en) * | 2010-07-27 | 2013-11-12 | National Instruments Corporation | Clock distribution in a distributed system with multiple clock domains over a switched fabric |
| JP5541234B2 (ja) | 2011-06-08 | 2014-07-09 | 株式会社デンソー | トランシーバ |
| US11039408B2 (en) * | 2012-06-07 | 2021-06-15 | Apple Inc. | Methods and apparatus for synchronization among integrated circuits within a wireless network |
| TWI490698B (zh) * | 2013-05-10 | 2015-07-01 | Integrated Circuit Solution Inc | 高速資料傳輸架構 |
| JP2015216439A (ja) | 2014-05-08 | 2015-12-03 | 富士通株式会社 | 受信回路 |
| US9478268B2 (en) | 2014-06-12 | 2016-10-25 | Qualcomm Incorporated | Distributed clock synchronization |
| US10085224B2 (en) | 2014-11-19 | 2018-09-25 | Apple Inc. | Methods and apparatus for synchronization of media playback within a wireless network |
| JP6395647B2 (ja) * | 2015-03-18 | 2018-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN107391401B (zh) * | 2017-07-03 | 2019-06-21 | 北京亚华意诺斯新能源科技有限公司 | 一种数据读取方法及系统 |
| US11114112B2 (en) | 2017-09-07 | 2021-09-07 | Google Llc | Low power, high bandwidth, low latency data bus |
| US11657010B2 (en) | 2018-08-22 | 2023-05-23 | Google Llc | Dynamic timing calibration systems and methods |
| US11294837B2 (en) * | 2018-08-22 | 2022-04-05 | Google Llc | Dynamic delay calibration of devices attached to bus systems utilizing time-multiplexed clock and data lines |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US62907A (en) * | 1867-03-12 | Improvement in iboning machines | ||
| US4694472A (en) * | 1982-04-26 | 1987-09-15 | American Telephone And Telegraph Company | Clock adjustment method and apparatus for synchronous data communications |
| US4574243A (en) * | 1984-01-03 | 1986-03-04 | Motorola, Inc. | Multiple frequency digital phase locked loop |
| JPH02206933A (ja) | 1989-02-07 | 1990-08-16 | Fujitsu Ltd | 位相差吸収方式 |
| US5864592A (en) * | 1992-11-03 | 1999-01-26 | Pairgain Technologies, Inc. | Timing recovery system for digital subscriber line transceivers |
| JPH07248847A (ja) * | 1994-03-11 | 1995-09-26 | Fujitsu Ltd | クロック信号調整方法および装置 |
| EP0718995A1 (en) * | 1994-12-20 | 1996-06-26 | International Business Machines Corporation | Apparatus and method for synchronizing clock signals for digital links in a packet switching mode |
| WO1996029655A1 (en) * | 1995-03-20 | 1996-09-26 | Hitachi, Ltd. | Device and method for transferring data |
| JP3279168B2 (ja) * | 1996-02-29 | 2002-04-30 | 日本電気株式会社 | 多方向多重通信装置 |
| GB9704719D0 (en) * | 1997-03-07 | 1997-04-23 | Plessey Semiconductors Ltd | Frequency tracking arrangements |
| JP2935694B2 (ja) | 1997-04-25 | 1999-08-16 | 松下電器産業株式会社 | 半導体集積回路およびシステム、並びにクロック信号とデータ信号との間のスキューを低減する方法 |
| US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
| JPH1131964A (ja) * | 1997-07-11 | 1999-02-02 | Hitachi Ltd | 論理回路 |
| JPH1139868A (ja) * | 1997-07-18 | 1999-02-12 | Matsushita Electric Ind Co Ltd | 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法 |
| JPH1185667A (ja) | 1997-09-12 | 1999-03-30 | Toshiba Corp | 高速バスシステム |
| US6563888B1 (en) * | 1998-10-06 | 2003-05-13 | Minolta Co., Ltd. | Data transmission/reception system and data reception device |
| JP3344466B2 (ja) * | 1998-11-04 | 2002-11-11 | 日本電気株式会社 | 信号転送制御方法およびその回路 |
| US6839393B1 (en) * | 1999-07-14 | 2005-01-04 | Rambus Inc. | Apparatus and method for controlling a master/slave system via master device synchronization |
| US6233294B1 (en) * | 1999-08-17 | 2001-05-15 | Richard Bowers | Method and apparatus for accomplishing high bandwidth serial communication between semiconductor devices |
| US6573539B2 (en) * | 2000-01-10 | 2003-06-03 | International Business Machines Corporation | Heterojunction bipolar transistor with silicon-germanium base |
| JP2001251283A (ja) * | 2000-03-06 | 2001-09-14 | Hitachi Ltd | インターフェース回路 |
| JP3558599B2 (ja) | 2001-02-02 | 2004-08-25 | 日本電気株式会社 | データ伝送システム及びデータ伝送方法 |
-
2001
- 2001-02-02 JP JP2001027467A patent/JP3558599B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-31 US US10/062,907 patent/US7272738B2/en active Active
-
2007
- 2007-08-06 US US11/890,438 patent/US7620837B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070300097A1 (en) | 2007-12-27 |
| US7620837B2 (en) | 2009-11-17 |
| US20020116468A1 (en) | 2002-08-22 |
| JP2002232404A (ja) | 2002-08-16 |
| US7272738B2 (en) | 2007-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3558599B2 (ja) | データ伝送システム及びデータ伝送方法 | |
| JP3964528B2 (ja) | シリアルバス高速化回路 | |
| JP2001251283A (ja) | インターフェース回路 | |
| JP2007503630A (ja) | 高速通信用の周期的インターフェース較正 | |
| JPH07154381A (ja) | データ転送装置 | |
| JP3557975B2 (ja) | 信号切り替え回路及び信号切り替え方法 | |
| JP2000322378A (ja) | プログラム可能クロックシフトを用いた調節可能データ遅延 | |
| TWI690161B (zh) | 藉由從轉換器發送至轉換器的訊號來同步化資料轉換器的方法 | |
| JPH1131964A (ja) | 論理回路 | |
| US6404770B1 (en) | Data communication interface with adjustable-size buffer | |
| KR100243625B1 (ko) | 위상 조정 회로, 그 회로를 포함하는 시스템 및 위상 조정 방법 | |
| JP3846871B2 (ja) | パラレル・シリアル変換回路、シリアルデータ生成回路、同期信号生成回路、クロック信号生成回路、シリアルデータ送信装置、シリアルデータ受信装置およびシリアルデータ伝送システム | |
| JPH08265349A (ja) | ディジタル情報処理装置 | |
| JP2901657B2 (ja) | クロック信号供給装置 | |
| JP2002100980A (ja) | Ｄｌｌ回路 | |
| JP3539494B2 (ja) | クロック分配回路及び分配方法並びにクロック供給回路 | |
| US7017070B1 (en) | Apparatus for synchronization of double data rate signaling | |
| JP4632696B2 (ja) | 電子装置試験用の試験パルス生成方法とシステム | |
| JP3156781B2 (ja) | 遅延時間調整回路 | |
| JP2000249747A (ja) | 半導体試験装置のタイミング信号発生回路 | |
| US6760798B1 (en) | Interface mechanism and method for interfacing a real-time clock with a data processing circuit | |
| JPH08329000A (ja) | 情報処理装置 | |
| JPH05268206A (ja) | ディジタルシステムにおける同期制御信号供給方法 | |
| JPH06149408A (ja) | 集積回路装置 | |
| JP2001124835A (ja) | タイミング発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |