TWI490698B - 高速資料傳輸架構 - Google Patents

高速資料傳輸架構 Download PDF

Info

Publication number
TWI490698B
TWI490698B TW102116703A TW102116703A TWI490698B TW I490698 B TWI490698 B TW I490698B TW 102116703 A TW102116703 A TW 102116703A TW 102116703 A TW102116703 A TW 102116703A TW I490698 B TWI490698 B TW I490698B
Authority
TW
Taiwan
Prior art keywords
data
signal line
line group
controller
signal
Prior art date
Application number
TW102116703A
Other languages
English (en)
Other versions
TW201443654A (zh
Inventor
Chung Cheng Wu
Chun Lung Kuo
Ching Tang Wu
Ching Hung Chang
Yu Shen Hsieh
Chia Wei Ho
Original Assignee
Integrated Circuit Solution Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Circuit Solution Inc filed Critical Integrated Circuit Solution Inc
Priority to TW102116703A priority Critical patent/TWI490698B/zh
Priority to CN201310240368.0A priority patent/CN104142898A/zh
Priority to US13/943,851 priority patent/US20140337547A1/en
Publication of TW201443654A publication Critical patent/TW201443654A/zh
Application granted granted Critical
Publication of TWI490698B publication Critical patent/TWI490698B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus

Description

高速資料傳輸架構
本發明係有關於一種高速資料傳輸架構，尤其是能提升2倍的訊號反應時間以及2倍輸入輸出匯流排的使用率。
隨著電子工業的進步，一般的電子產品提供更多樣、更優質的功能，其中主要是藉由大量的高性能電子元件或裝置而實現，尤其是各種積體電路(IC)，比如處理器、控制器、記憶體、電源管理器、驅動器、感測器、微機電系統(Micro Electro Mechanical Systems，MEMS)。這些高性能的電子元件之間需要適當的傳輸介面以進行資料傳輸，比如RS232匯流排、週邊組件互連(Peripheral Component Interconnect，PCI)匯流排通用序列匯流排(Universal Serial Bus，USB)、積體電路間(Inter-Integrated Circuit，I2C)匯流排，藉以協調並整合每個功能而發揮或表現複雜的整體系統功能。
例如，在個人電腦中，處理器可利用高速介面存取記憶體的資料，或藉USB匯流排控制外掛的USB裝置，比如USB隨身碟或USB印表機。此外，個人電腦可由乙太網路介面而連結至遠端的網路伺服器，以進行瀏覽網站或網路交易。尤其是，可利用時鐘信號及多個資料信號建立具簡單結構的輸入輸出匯流排，同時配合適當的傳輸協定以實現指令、資料的雙向傳送，進而達到對電子單元的控制、溝通之目的。
如第一圖所示，第一電子單元10及第二電子單元20是利用輸入輸出匯流排IOB而相互連結，並利用如第二圖所示 之資料傳輸的訊號波形，是叢發長度(Burst Length)為4的實例，進行資料傳遞送達，其中輸入輸出匯流排IOB包括時鐘信號TCK以及四個資料信號IO0~IO3，且是在雙倍資料速率(Double Data Rate)的架構下運作，因此可連續傳送二筆四位元長度的資料，亦即對應於第一指令CMD1的第一指令資料(包含CMD1-D[0]~CMD1-D[3])以及對應於第二指令CMD2的第二指令資料(包含CMD1-D[0]~CMD1-D[3])。具體而言，每筆資料需要二個時鐘信號TCK，因此，第二指令資料是在第一指令資料之後二個時鐘信號TCK才發送，亦即相連二指令資料之間的時間間隔為二個時鐘信號TCK，且輸入輸出匯流排IOB的使用率為100%，亦即沒有閒置而充分利用。
如果是在Burst Length為2的情形下操作，如第三圖所示，只使用輸入輸出匯流排IOB中的二資料信號(IO0及IO1)，而另二資料信號(IO2及IO3)為閒置，不過每筆資料只需一個時鐘信號TCK，因此，能維持相同的資料傳輸速度。然而，隨著實際應用面需要更高速的資料傳輸，使得時鐘信號TCK愈來愈快，很容易發生資料信號的反應時間愈來愈不足，比如資料信號的設立時間(Setup Time)相對於時鐘信號TCK不夠快，或資料信號的保持時間(Hold Time)不夠長，尤其，整個輸入輸出匯流排IOB的使用率只有50%，亦即有50%是完全閒置而沒有利用到。
因此，很需要一種高速資料傳輸架構，在傳統的輸入輸出匯流排之架構下，利用改良的資料傳輸方式，加快資料傳輸速率，藉以解決上述習用技術的問題。
本發明之主要目的在提供一種高速資料傳輸架構，包括第一電子單元、第二電子單元以及輸入輸出匯流排，且輸入輸出匯流排係電氣連接第一電子單元及第二電子單元，其 中輸入輸出匯流排包括一時鐘信號線以及N個資料信號線，且N為一偶數，該等資料信號線是被分成第一信號線群組及第二信號線群組，其中第一信號線群組及第二信號線群組的數目相同，亦即N/2。第一電子單元至少包括第一控制器，而第二電子單元至少包括第二控制器，第一控制器及第二控制器分別控制輸入輸出匯流排以進行不同的傳輸操作，包括傳送模式及接收模式，藉以實現第一電子單元及第二電子單元之間的資料傳輸。
例如，當第一控制器及第二控制器分別進行傳送模式及接收模式時，第一控制器會持續產生並傳送時鐘信號至時鐘信號線，且每隔一時鐘信號，產生一輸出資料，而每個輸出資料包含N/2個資料信號，並依據時鐘信號，交替傳送至第一信號線群組及第二信號線群組，其中每個資料信號皆維持二個時鐘信號的時間，同時，第二控制器接收來自第一控制器的時鐘信號以及該等資料信號，並依據時鐘信號以擷取、鎖存該等資料信號。
因此，本發明將輸入輸出匯流排的使用率提高至100%，並增加2倍的資料信號反應時間，解決在高速的狀態下，資料信號反應時間不足的問題。
10‧‧‧第一電子單元
11‧‧‧第一控制器
20‧‧‧第二電子單元
21‧‧‧第一控制器
CMD1‧‧‧第一指令
CMD1-D[0]~CMD1-D[3]‧‧‧第一指令資料
CMD2‧‧‧第二指令
CMD2-D[0]~CMD2-D[3]‧‧‧第二指令資料
CMD3‧‧‧第三指令
CMD3-D[0]~CMD3-D[3]‧‧‧第二指令資料
IOB‧‧‧輸入輸出匯流排
IO0~IO3‧‧‧資料信號
TCK‧‧‧時鐘信號
第一圖為習用技術中資料傳輸的系統示意圖。
第二圖為習用技術中資料傳輸的訊號波形圖。
第三圖為習用技術中資料傳輸的另一訊號波形圖。
第四圖顯示本發明高速資料傳輸架構的系統示意圖。
第五圖顯示本發明高速資料傳輸架構的訊號波形圖。
第六圖顯示本發明高速資料傳輸架構的操作示意圖。
以下配合圖式及元件符號對本發明之實施方式做更詳細的說明，俾使熟習該項技藝者在研讀本說明書後能據以實施。
首先，請參閱第一圖，本發明高速資料傳輸架構的操作流程圖。如第一圖所示，本發明的高速資料傳輸架構包括第一電子單元10、第二電子單元20以及輸入輸出匯流排IOB，且輸入輸出匯流排IOB係電氣連接第一電子單元10及第二電子單元20，用以提供資料傳輸介面。
具體而言，如第五圖所示，本發明高速資料傳輸架構的訊號波形圖，其中輸入輸出匯流排IOB係較佳的至少包括用以傳輸時鐘信號TCK的時鐘信號線以及用以傳輸N個資料信號(比如第一、第二、第三及第四信號IO0~IO3)的N個資料信號線，而本實施例是選取N=4，包括第一、第二、第三及第四信號線。但是，要注意的是，本實施例只是藉以清楚說明本發明技術特徵的示範性實例而已，並非用以限定本發明的範圍，亦即N可為任一偶數。上述的N個資料信號線是被分成第一信號線群組及第二信號線群組，其中第一信號線群組及第二信號線群組的數目相同，亦即N/2=2。例如，第一信號線群組可包含第一及第二信號線，而第二信號線群組包含第三及第四信號線。
此外，第一電子單元10至少包括第一控制器11，而第二電子單元20至少包括第二控制器21，其中第一控制器11及第二控制器21可分別控制輸入輸出匯流排IOB以進行不同的傳輸操作，包括傳送資料的傳送模式及接收資料的接收模式，藉以實現第一電子單元10及第二電子單元20之間的資料傳輸。第一控制器11及第二控制器21可由微處理器(MCU)藉執行特定的韌體程式而實現。
為方便說明本發明的具體操作內容，以下說明中是指定第一控制器11及第二控制器21分別進行傳輸操作中的傳送模式及接收模式，亦即由第一電子單元10傳送資料至第二電子單元20。
當第一控制器11進行傳送模式時，第一控制器11持續產 生時鐘信號TCK，並傳送至輸入輸出匯流排IOB的時鐘信號線，且每隔一時鐘信號TCK，產生一輸出資料，其中每個輸出資料包含N/2個資料信號。第一控制器11依據時鐘信號TCK，將連續的輸出資料交替傳送至第一信號線群組及第二信號線群組。
同時，第二控制器21在進行接收模式時，係利用輸入輸出匯流排IOB接收來自第一控制器11的時鐘信號TCK以及第一信號線群組及第二信號線群組上的輸出資料(每個包含N/2個資料信號)，並依據時鐘信號TCK以擷取、鎖存輸出資料。
由於第一控制器11所傳送的每個資料信號皆維持二個時鐘信號TCK的時間，因此，連續傳送的輸出資料可每隔一個時鐘信號TCK而交替的經由第一信號線群組及第二信號線群組傳送至第二控制器21。
例如，在第五圖中，相對於每隔一個時鐘信號TCK的連續第一指令CMD1、第二指令CMD2及第三指令CMD3，第一控制器11是將第一指令資料CMD1-D[0]~CMD1-D[1]先傳送至第一信號線群組，亦即當作資料信號IO0及IO1，接著在下一時鐘信號TCK，將第二指令資料CMD2-D[0]~CMD2-D[1]傳送至第二信號線群組，亦即當作資料信號IO2及IO3，然後在下一時鐘信號TCK，再將第三指令資料CMD3-D[0]~CMD3-D[1]傳送至第一信號線群組，亦即當作資料信號IO0及IO1，依此類推，可連續傳送多個輸出資料，如第六圖所示，本發明高速資料傳輸架構的操作示意圖。
對於進行接收模式的第二電子單元20，第二控制器21是先擷取第一信號線群組的資料信號，再擷取第二信號線群組的資料信號，接著再次擷取第一信號線群組的資料信號，依此類推，藉以由第一信號線群組及第二信號線群組，交 替接收相對應的資料信號。尤其是，第一信號線群組及第二信號線群組上的資料信號具有二個時鐘信號TCK的有效時間，因此，可改善第二電子單元20對資料擷取操作的可靠度，並降低操作難度，亦即第二電子單元20可在二個時鐘信號TCK的時間內擷取所需的資料信號。
因此，本發明的主要特點是在於利用進行資料傳送操作之電子單元所包含的控制器，將連續的輸出資料依序交替切換至輸入輸出匯流排的第一信號線群組及第二信號線群組，使得進行資料接收操作之另一電子單元的控制器，可接收第一信號線群組及第二信號線群組上的資料，所以可將完全利用輸入輸出匯流排，使得輸入輸出匯流排的使用率提高至100%，同時可增加資料信號的反應時間至2倍，解決在高速傳輸操作下，亦即高速的TCK時鐘信號，一般習用技術對資料信號反應時間不足的問題。
以上所述者僅為用以解釋本發明之較佳實施例，並非企圖據以對本發明做任何形式上之限制，是以，凡有在相同之發明精神下所作有關本發明之任何修飾或變更，皆仍應包括在本發明意圖保護之範疇。
10‧‧‧第一電子單元
11‧‧‧第一控制器
20‧‧‧第二電子單元
21‧‧‧第一控制器
IOB‧‧‧輸入輸出匯流排

Claims (2)

  1. 一種高速資料傳輸架構，包括：一第一電子單元，係至少包含一第一控制器，用以進行一傳輸操作，且該傳輸操作為傳送資料的一傳送模式以及接收資料的一接收模式的其中之一；一第二電子單元，係至少包含一第二控制器，用以進行一另一傳輸操作，且該另一傳輸操作為該傳送模式以及該接收模式的其中之一，且不同於該第一控制器所進行的該傳輸操作；以及一輸入輸出匯流排，係電氣連接該第一電子單元及該第二電子單元，用以提供資料傳輸介面，且該輸入輸出匯流排至少包括用以傳輸一時鐘信號的一時鐘信號線以及用以傳輸N個資料信號的N個資料信號線，而N為一偶數，其中該N個資料信號線是被分成一第一信號線群組及一第二信號線群組，且該第一信號線群組及該第二信號線群組所包含的資料信號線之數目係相同，其中該傳送模式包括持續產生該時鐘信號，並傳送至該輸入輸出匯流排的時鐘信號線，且每隔一時鐘信號，產生一輸出資料，而每個輸出資料包含N/2個資料信號，並連續交替傳送至該第一信號線群組及該第二信號線群組，該接收模式包括利用該輸入輸出匯流排以接收該時鐘信號，並依序交替接收該第一信號線群組及該第二信號線群組上的輸出資料，且依據該時鐘信號以擷取、鎖存該輸出資料，而每個資料信號係維持二個時鐘信號的時間。
  2. 依據申請專利範圍第1項所述之高速資料傳輸架構，其中該第一控制器及該第二控制器係由微處理器(MCU)藉執行特定的韌體程式而實現。
TW102116703A 2013-05-10 2013-05-10 高速資料傳輸架構 TWI490698B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102116703A TWI490698B (zh) 2013-05-10 2013-05-10 高速資料傳輸架構
CN201310240368.0A CN104142898A (zh) 2013-05-10 2013-06-18 高速数据传输架构
US13/943,851 US20140337547A1 (en) 2013-05-10 2013-07-17 High speed data transmission structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102116703A TWI490698B (zh) 2013-05-10 2013-05-10 高速資料傳輸架構

Publications (2)

Publication Number Publication Date
TW201443654A TW201443654A (zh) 2014-11-16
TWI490698B true TWI490698B (zh) 2015-07-01

Family

ID=51852077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116703A TWI490698B (zh) 2013-05-10 2013-05-10 高速資料傳輸架構

Country Status (3)

Country Link
US (1) US20140337547A1 (zh)
CN (1) CN104142898A (zh)
TW (1) TWI490698B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3637798A1 (en) * 2018-10-09 2020-04-15 Infineon Technologies AG Mems microphone

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW341676B (en) * 1997-10-20 1998-10-01 Via Technologies Co Ltd Dynamic phase lock circuit for high speed data transmission
US20020116468A1 (en) * 2001-02-02 2002-08-22 Toru Ishikawa Data transmission system and data transmission apparatus
TW200301901A (en) * 2002-01-11 2003-07-16 Samsung Electronics Co Ltd Integrated circuit memory device supporting n bit prefetch scheme and 2n burst length
US20070206428A1 (en) * 2005-12-19 2007-09-06 Seung-Jun Bae High-speed phase-adjusted quadrature data rate (qdr) transceiver and method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1088299C (zh) * 1993-09-20 2002-07-24 美商传威股份有限公司 异步数据传送和源业务量控制系统和方法
KR0141665B1 (ko) * 1994-03-31 1998-07-15 김광호 비디오램 및 시리얼데이타 출력방법
US6047350A (en) * 1995-11-20 2000-04-04 Advanced Micro Devices, Inc. Computer system which performs intelligent byte slicing on a multi-byte wide bus
JP3461483B2 (ja) * 2000-02-22 2003-10-27 埼玉日本電気株式会社 データ転送方法及び装置
US6556494B2 (en) * 2001-03-14 2003-04-29 Micron Technology, Inc. High frequency range four bit prefetch output data path
JP2004173168A (ja) * 2002-11-22 2004-06-17 Fujitsu Ltd マルチプレクサ回路
TWI582600B (zh) * 2013-01-04 2017-05-11 宏碁股份有限公司 電子裝置及其資料處理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW341676B (en) * 1997-10-20 1998-10-01 Via Technologies Co Ltd Dynamic phase lock circuit for high speed data transmission
US20020116468A1 (en) * 2001-02-02 2002-08-22 Toru Ishikawa Data transmission system and data transmission apparatus
TW200301901A (en) * 2002-01-11 2003-07-16 Samsung Electronics Co Ltd Integrated circuit memory device supporting n bit prefetch scheme and 2n burst length
US20070206428A1 (en) * 2005-12-19 2007-09-06 Seung-Jun Bae High-speed phase-adjusted quadrature data rate (qdr) transceiver and method thereof

Also Published As

Publication number Publication date
US20140337547A1 (en) 2014-11-13
CN104142898A (zh) 2014-11-12
TW201443654A (zh) 2014-11-16

Similar Documents

Publication Publication Date Title
US8990465B2 (en) Device presence detection using a single channel of a bus
CN102323905B (zh) 一种龙芯主板的远程监控系统
TWI671638B (zh) 匯流排系統
PL2437180T3 (pl) Urządzenie tworzące obraz, jednostka system na chipie i sposób ich sterowania
WO2012023152A3 (en) Multi-processor electronic systems
KR102043534B1 (ko) 평판 디스플레이에 응용되는 goa 구동 회로 및 평판 디스플레이
CN106793928A (zh) 通信系统
TWI490698B (zh) 高速資料傳輸架構
US9665526B2 (en) Implementing IO expansion cards
US20130124772A1 (en) Graphics processing
CN108710483A (zh) 显示端的双向操作系统
US10186010B2 (en) Electronic device and graphics processing unit card
CN103019640A (zh) 一种基于网络的嵌入式kvm远程管理设备
CN205123850U (zh) 连接器及所适用的图像采集系统
KR20150103905A (ko) 듀얼 mcu에서 마스터 mcu 및 슬레이브 mcu 전환 방법 및 장치
TWI543135B (zh) 顯示器的驅動裝置
CN105068962A (zh) I2c控制器访问方法及系统
EP3618053B1 (en) Display device, method of reducing power consumption of display device, and non-transitory computer readable medium therefor
KR101490823B1 (ko) Ｆｐｇａ를 활용한 장치 제어용 범용 ｉ２ｃ 인터페이스 장치 및 이를 이용한 통신 방법
CN106847202B (zh) 信号处理电路、显示装置及其控制方法
JP5847101B2 (ja) 電子機器及び表示装置
TWI751529B (zh) 遠端控制方法
TWI497309B (zh) 資料傳輸裝置及方法
TW201606516A (zh) 主機板組件及其資料處理系統
JP2015184935A (ja) Ｉ２ｃバスの調停システムおよび調停方法