KR0141665B1 - 비디오램 및 시리얼데이타 출력방법 - Google Patents

Abstract

본 발명은 듀얼포트메모리로서의 비디오램에 관한 것으로, 특히 고속의 시스템클럭에 적응가능하도록 하는 시리얼데이타 출력방법 및 이를 가지는 비디오램에 관한 것으로, 본 발명은 시리얼클럭에 동기되는 시리얼어드레스의 입력에 응답하여 시리얼데이타를 출력하는 데이타레지스터를 가지는 비디오램에 있어서, 상기 시리얼어드레스의 입력 중 짝수번째 입력되는 시리얼어드레스에 동기하여 데이타레지스터로부터 출력되는 데이타만을 제1데이타입출력선과, 상기 시리얼어드레스의 입력 중 홀수번째 입력되는 어드레스에 동기하여 상기 데이타레지스터로부터 출력되는 데이타만을 제2데이타입출력선을 가지는 비디오램을 개시하고 있다. 이와 같은 본 발명에 의한 비디오램은, 짝수번째 입력되는 어드레스와 홀수번째 입력되는 어드레스 각각에 대하여 서로 독립적인 시리얼 데이타출력경로를 형성함에 의해, 시리얼클럭의 각 주기마다 시리얼데이타를 출력할 수 있게 된다. 이는 비디오램의 동작사이클을 단축할 수 있게 되고, 또한 CRT로의 고속 데이타전송이 가능한 잇점을 발생시킨다. 한편 시스템클럭의 각 주기간의 간격을 좁힐 수 있는 효과가 있다.

Description

비디오램 및 시리얼데이타 출력방법

제1도는 종래기술에 의한 비디오램의 시리얼데이타 출력경로를 개략적으로 보여주는 도면.

제2도는 제1도의 타이밍도.

제3도는 본 발명에 의한 비디오램의 시리얼데이타 출력경로를 보여주는 도면.

제4도는 제3도의 타이밍도

본 발명은 듀얼포트메모리(dual port memory)로서의 비디오램(video RAM)에 관한 것으로, 특히 고속의 시스템클럭(system clock)에 적응가능하도록 하는 비디오램 및 이를 구현하기 위한 시리얼(serial)데이타 출력방법에 관한 것이다.

노트북과 같은 휴대용 컴퓨터기기등의 급속한 보급의 증가에 의해 비디오램의 중요성이 점점 크게 부가되고 있는 추세이다. 비디오램이라 함은 노멀 다이나믹램(dynamic RAM)의 기능에 데이타의 고속전송이 가능한 데이타레지스터(data register:또는 직렬액세스메모리(serial access memory)라고도 통칭되나, 본 명세서상에서는 데이타레지스터로 약칭될 것임)의 기능을 덧붙여서 비동기적으로 사용이 가능하도록 한 듀얼포트 메모리이다. 이와 관련하여 1985년 2월 5일 자로 미합중국에서 특허등록된 4,498,155호(발명의 명칭:SEMICONDUCTOR INTEGRATED CIRCUIT MEMORY DEVICE WITH BOTH SERIAL AND RANDOM ACCESS ARRAYS)는 비디오램 및 그 동작방법에 관하여 개시하고 있다. 이와 같은 비디오램에서는, 다이나믹램 포드(port)가 CPU와 연결되고, 속도가 빠른 샘포트가 CRT나 비디오 카메라 등 외부 시스템(system)과 연결가능하게 되어, 시스템 응용력이 매우 뛰어나며 또한 그 응용범위가 급속히 확대되고 있다. 한편 기능의 다양화 및 보다 많은 정보의 양을 저장하기 위하여 고집적 비디오램의 개발을 요하게 되며, 또한 현재 그 과정에 있다.

한편 사용자와 컴퓨터간의 그래픽 인터페이스(graphic interface)를 효율적으로 수행하기 위하여 하이퍼포먼스(high performance) 그래픽시스템에서는 각 장치로 하여금 고주파수(high frequency)에 대한 대응동작을 요구하게 된다. 따라서 비디오램도 시스템으로 부터 공급되는 고속의 시스템클럭에 대응하여 내부회로들이 동작하여야 한다. 이는 구체적으로 비디오램 내의 데이타입출력선을 통해 전송되는 데이타가 시스템클록에 대응하여 그 응답여부가 가능한 가에 달려있다.

이와 관련하여 제1도는 통상의 비디오램에 있어서 데이타입출력선과 관련된 부분을 간략하게 보여주고 있다. 그리고 제2도는 제1도의 구성에 따른 동작타이밍도를 나타낸다. 제1도의 그 구성상 특징을 살펴보면 다음과 같다. 데이타레지스터2와 시리얼 데이타입출력선 S10와의 사이에는 그 데이타의 전송동작을 담당하는 시리얼컬럼게이트 4가 구비된다. 이 시리얼컬럼게이트는 시리얼컬럼선택선 SCSLi의 공통제어를 받는 4개의 시리얼컬럼게이트와, SCSLj의 공통제어를 받는 4개의 시리얼컬럼게이트로 이루어진다. 도시된 바와 같이 시리얼 데이타입출력선 S10는, 한번의 시리얼컬럼선택선신호의 인에이블에 따른 4개의 시리얼컬럼게이트로 부터 전송되는 데이타를 입력하도록 4개로 이루어진다. 이 시리얼 데이타입출력선 S10에 실리는 데이타는 멀티플렉서 6에서 멀티플렉싱되고, 센스앰프 8을 통해 전위증폭된다. 이 센스앰프의 출력단에는 ΦPSOT의 제어를 받는 래치부 10이 연결되고, 이 래치부 10의 출력단에는 SOT의 제어를 받아 데이타를 외부로 출력하는 래치출력부 12가 구성된다. 제2도의 타이밍과정을 참조하여 제1도의 동작특성을 살펴본다. 시스템으로부터 공급되는 시리얼클럭 SC가 입력시, 이 SC의 하강모서리부(falling edge)에서 시리얼어드레스가 증가된다. 이 시리얼어드레스를 기준으로 하여 대응되는 시리얼컬럼선택선을 인에블시킨다. 이 시리얼컬럼선택선의 인에이블로 부터 데이타레지스터 2에 저장되어 있는 데이타가 시리얼 데이타입출력선 S10로 출력되고, 이로부터 입출력선센스앰프 8이 전위증폭된 SD0를 출력한다. 이와 같은 과정을 통하여 제2도를 참조하면, n번째 시리얼클럭 SC의 하강모서리부에서 발생한 SD0는 (n+1)번째 시리얼클럭 SC의 하강모서리부에서 ΦPSOT신호에 의해 래치되고, (n+2)번째 시리얼클럭 SC의 상승(rising)모서리부에서 유효한 데이타출력으로서 칩 외부로 출력된다. 한편 제1도와 같은 데이타입출력선을 가지는 구조에서는 메모리쎌로 부터 독출된 데이타가 하나의 데이타입출력선을 통해 데이타를 읽어내는 방식으로 된다. 이로부터 다음과 같은 시간소모가 수반된다. 첫째 데이타입출력선을 통해 데이타를 충분히 센싱할 수 있는 시간이 필요로 된다. 이는 시리얼컬럼선택선 SCSL의 활성화로부터 시리얼 데이타입출력선을 전위증폭(develope)하기 위한 최소시간에 의해 좌우된다. 둘째 이 데이타입출력선을 다음번 독출 사이클(read cycle)을 대비하기 위하여 예비충전(precharge) 및 등화(equalization)시켜주는 시간이 필요로 되는데, 여기서 예비충전시간은 이미 전위증폭된 데이타입출력선을 등화시키는 시간에 의해 좌우된다. 세째 유효데이타를 래치하는 시간이 필요로 되는데, 이는 ΦPSOT신호에 의해 래치되는 SD0신호의 발생시간에 의해 좌우된다. 그래서 이와 같은 시간소모로 인해 제2도의 타이밍도에서 각 시리얼클럭간의 주기를 조절함에 있어서, 전술한 시간소모에 관련된 사항을 고려하여 설계가 이루어짐에 의해 각 시리얼클럭간의 간격이 길게 되고 이로부터 한번의 동작사이클이 길게 되는 문제가 있어왔다. 이와 같은 시간 소모에 의해 칩 전체의 동작사이클에 여러 제약을 받게 되어, 시리얼클럭에 대비되는 사이클타임의 상대적 증가를 초래하게 된다. 이는 또한 데이타레지스터로 부터 외부 디스플레이용 장치로의 전송시 고속전송이 어렵게 되는 문제를 야기시키게 된다.

따라서 본 발명의 목적은 데이타레지스터로 부터 외부 디스플레이용 장치의 전송이 고속으로 이루어지는 비디오램을 제공함에 있다.

본 발명의 다른 목적은 시리얼클럭에 동기되어 발생되는 동작사이클 타임을 최소로 단축시키는 비디오램을 제공함에 있다.

본 발명의 또다른 목적은 각 시리얼클럭의 주기를 단축시킬 수 있는 비디오램을 제공함에 있다.

본 발명의 또다른 목적은 각 시리얼 데이타입출력선이 예비충전을 하는 동안에 같은 데이타레지스터에 있는 데이타가 출력되어 동작사이클타임을 최소로 단축시키는 비디오램을 제공함에 있다.

본 발명의 또다른 목적은 시리얼 데이타입출력선이 예비충전을 하는 동안에 같은 데이타레지스터에 있는 데이타가 출력되도록 하는 비디오램의 시리얼데이타 출력방법을 제공함에 있다.

이러한 본 발명의 목적들을 달성하기 위하여 본 발명은, 시리얼클럭이 고속으로 입력되어도 이에 적응가능하도록 동작사이클타임이 단축되는 비디오램을 향한 것이다.

상기 본 발명에 의한 비디오램은, 서로 다른 어드레스의 지정에 의해 선택되도록 하는 두개의 독립적인 시리얼 데이타입출력선을 구비한다.

본 발명에 의한 비디오램은, 시리얼클록에 동기되는 시리얼어드레스의 입력에 응답하여 시리얼데이타를 출력하는 데이타레지스터를 가지는 비디오램에 있어서, 상기 시리얼어드레스의 입력중 짝수번째 입력되는 시리얼어드레스에 동기하여 상기 데이타레지스터로 부터 출력되는 데이타만을 전송하는 제1데이타입출력선과, 상기 시리얼어드레스의 입력 중 홀수번째 입력되는 어드레스에 동기하여 상기 데이타레지스터로 출력되는 데이타만을 전송하는 제2데이타입출력선을 가지는 비디오램을 특징으로 한다.

또한 본 발명은 시리얼클록에 동기되는 시리얼어드레스의 입력에 응답하여 시리얼데이타를 출력하는 데이타레지스터를 가지는 비디오램의 시리얼데이타 출력방법에 있어서, 시리얼어드레스의 입력 중 짝수번째 입력되는 시리얼어드레스에 동기하여 데이타레지스터로부터 출력되는 데이타만을 제1데이타입출력선으로 전송하는 제1과정과, 시리얼어드레스의 입력 중 홀수번째 입력되는 어드레스에 동기하여 상기 데이타레지스터로부터 출력되는 데이타만을 제2데이타입출력선으로 전송하는 제2과정과, 제1과정으로부터 전송된 데이타를 시리얼어드레스의 입력 중 짝수번째 입력되는 시리얼어드레스에 동기하여 래치하는 제3과정과, 제2과정으로부터 전송된 데이타를 시리얼어드레스의 입력중 홀수번째 입력되는 시리얼어드레스에 동기하여 래치하는 제4과정과, 제3과정과 제4과정을 통해 래치된 시리얼데이타를 시리얼클럭에 동기하여 외부로 출력하는 제5과정을 구비하는 비디오램의 시리얼데이타 출력방법임을 특징으로 한다.

여기에서 본 발명에 의한 비디오램은, 연속되는 두개의 시리얼 어드레스데이타가 두개의 독립적인 데이타입출력선 경로를 통하여 데이타레지스터용 출력 전단까지 서로 다른 경로를 통해 출력됨을 특징으로 한다.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다.

제3도는 본 발명에 의한 비디오램의 출력경로를 보여주는 도면이다. 제3도의 구성을 설명한다. 즉, 데이타레지스터 2와, 데이타레지스터 2로부터 독출되는 데이타를 전송하기 위한 8라인으로 이루어진 시리얼 데이타입출력선 S10와, 8개의 시리얼 데이타입출력선 S10 중 홀수번째 입력되는 어드레스에 의해 선택되는 4개의 시리얼 데이타입출력선과의 사이에 형성되고 홀수번째 어드레스에 의해 선택되는 시리얼컬럼선택선 SCSLodd에 의해 스위칭제어되어 상기 데이타레지스터 2로부터 출력되는 데이타를 상기 4개의 시리얼 데이타입출력선으로 전송하는 4개의 컬럼게이트 4A와, 8개의 시리얼 데이타입출력선 S10 중 짝수번째 입력되는 어드레스에 의해 선택되는 4개의 시리얼 데이타입출력선과의 사이에 형성되고 짝수번째 어드레스에 의해 선택되는 시리얼컬럼선택선 SCSLeven에 의해 스위칭제어되어 상기 데이타레지스터 2로부터 출력되는 데이타를 상기 4개의 시리얼 데이타입출력선으로 전송하는 4개의 컬럼게이트 4B와, 8개의 시리얼 입출력선을 CAB의 로우/하이에 따라서 멀티플렉싱(multiplexing)하는 멀티플렉서 14, 16과, 짝수번째 어드레스에 의해 선택된 4개의 시리얼 데이타입출력선 중 멀티플렉서 14, 16의 출력신호를 전위증폭하는 입출력선센스엠프S/A 18과, 홀수번째 어드레스에 의해 선택된 4개의 시리얼 데이타입출력선 중 멀티플렉서 14,16의 출력신호를 전위증폭하는 입출력선센스엠프S/A 20과, 상기 입출력선센스엠프S/A 18의 출력신호 SD0even을 ΦPSOTeven의 제어하에 래치하는 래치부even 22와, 상기 입출력선센스엠프S/A 20의 출력신호 SD0odd를 ΦPSOTodd의 제어하에 래치하는 래치부odd 24와, 상기 래치부even 22와 래치부odd 24의 각 출력신호를 ΦSOT의 출력신호를 외부로 래치출력하는 래치출력부 26으로 이루어진다. 제3도의 구성에 나타난 바와 같이, 시리얼 데이타입출력선 S10는 어드레스 8과에 의해 각각 4개씩 선택되는 8개의 라인으로 이루어지며, 도시된 바와 같이 어드레스 8에 의해 선택되는 4개의 시리얼 데이타입출력선 중 2개와 어드레스에 의해 선택되는 4개시리얼클럭의 시리얼 데이타입출력선 중 2개가 멀티플렉서odd 14로 입력되고, 나머지 4개의 데이타입출력선 S10가 멀티플렉서even 16으로 입력된다. 한편 제3도의 구성에서 하나의 데이타레지스터 2가 서로 다른 어드레스에 의해 선택되는 두개의 독립적인 시리얼 데이타입출력선을 가짐에 의해 이들의 선택적 동작에 의해 동작사이클 시간을 감소할 수 있으며, 이에 대하여는 후술될 것이다.

제4도는 제3도의 구성에 있어서 각 제어신호들의 타이밍관계를 보여주는 도면이다. 제4도를 참조하여 제3도의 동작특성을 설명하면 다음과 같다. 먼저 본 발명에 의한 비디오램은 데이타레지스터 2에 의하여 전위증폭된 각각의 홀수번째 어드레스용 데이타와 짝수번째 어드레스용 데이타에 대하여 각각 독립적인 센싱동작을 수행함에 의해 고속의 시리얼클럭에 동기하여 시리얼 데이타를 출력할 수 있는 것이다. 여기서 제3도 및 제4도에 도시된 바와 같이, 래치부even 22와 래치부odd 24는, 시리얼클럭 SC의 2주기 마다 한번씩 교대로 인에이블되는 ΦPSOTeven과 ΦPSOTodd에 의하여 제어되며, 이에 대응하여 래치부even 22와 래치부odd 24의 각 출력신호가 래치출력부 26으로 입력된다. 한편 시리얼클럭 SC의 각 주기의 상승모서리부(rising edge)에 동기되는 ΦSOT의 인에이블에 의해 래치출력부 26에 래치되는 데이타가 외부로 출력된다. 이와 같은 동작을 토대로 하면, 8개의 시리얼 데이타입출력선 S10 중 4개가 센싱동작을 통해 외부로 출력이 진행되는 동안 나머지 4개는 예비충전 및 등화동작을 수행하게 되고, 상기 나머지 4개의 시리얼데이타입출력이 센싱동작을 통해 외부로의 출력동작을 진행하게 되면 이때에는 상기 4개의 시리얼 데이타입출력선이 예비충전 및 등화동작을 수행하는 방법으로 됨에 의해, 시리얼클럭 SC의 각 주기마다 이에 동기하여 시리얼데이타를 출력할 수 있게 된다.

본 발명에 의한 시리얼데이타 출력방법을 종래와 비교하면 다음과 같다. 종래의 타이밍도인 제2도를 참조하면 시리얼컬럼선택선 SCSL은 대응되는 S10가 매 사이클마다 액세스됨으로서 하나의 시리얼어드레스에 대하여 매 사이클마다 예비충전 및 등화가 필요하게 된다. 그러나 본 발명의 타이밍도인 제4도를 참조하면, 시리얼컬럼선택선 SCSL은 대응되는 S10가 짝수 또는 홀수어드레스에 따라 선택적으로 액세스됨으로써, 이에 대응하는 사이클에서만 그 대응 S10가 예비충전 및 등화를 수행하면 된다. 이는 제2도에서 SCSL은 예비충전 및 등화를 위하여 셀프펄스(self pulse)로 제어되어야 하나, 제4도의 경우에는 어드레스에 의해서만 SCSL이 천이(transition)하게 하면 된다. 멀티플렉서 14, 16은 CA8이 로우 또는 하이에 따라서 해당하는 S10를 입출력선센스앰프에 연결시키는 역할을 수행한다. even에 해당하는 모든 제어신호는 CA0=로우일 때 동작하며, odd에 해당하는 모든 제어신호는 CA=하이일 때 동작하면 된다.

한편, 전술한 본 발명에 의한 제3도는 시리얼 데이타입출력선이 모두8개로 되는 것을 예로 들어 개시하였지만, 이는 예컨대 16개와 같이 다른 갯수의 데이타입출력선으로 실시할 수도 있음은 용이하게 예측될 것이다.

상술한 바와 같이 본 발명에 의한 비디오램은, 짝수번째 입력되는 어드레스와 홀수번째 입력되는 어드레슨 각각에 대하여 서로 독립적인 시리얼 데이타출력경로를 형성함에 의해, 시리얼클럭의 각 주기마다 시리얼데이타를 출력할 수 있게 된다. 이는 비디오램의 동작사이클을 단축할 수 있게 되고, 또한 CRT로의 고속 데이타전송이 가능한 잇점을 발생시킨다. 한편 시스템클럭의 각 주기간의 간격을 좁힐 수 있는 효과도 있다.

Claims (2)

1. 시리얼클럭에 동기되는 시리얼어드레스의 입력에 응답하여 시리얼 데이타를 출력하는 데이터레지스터 2를 가지는 비디오램에 있어서, 제1시리얼 데이타입출력선과 제2시리얼 데이타입출력선으로 이루어지는 시리얼 데이타입출력선 S10과, 상기 데이터레지스터 2와 상기 시리얼데이타입출력선 S10간에 접속되며 상기 시리얼어드레스의 입력 중 홀수번째 어드레스의 입력에 대응되어 인에이블되는 시리얼 컬럼선택선신호에 응답하여 상기 데이터레지스터 2로부터 독출된 데이타를 상기 제1,2시리얼 데이타입출력선으로 분할전송하는 제1컬럼게이트 4A와, 상기 데이터레지스터 2와 상기 시리얼데이타입출력선 S10간에 접속되며 상기 시리얼어드레스의 입력 중 짝수번째 어드레스의 입력에 대응되어 인에이블되는 시리얼 컬럼선택선신호에 응답하여 상기 데이터레지스터 2로부터 독출된 데이타를 상기 제1,2시리얼 데이타입출력선으로 분할전송하는 제2컬럼게이트4B와, 상기 제1,2시리얼 데이타입출력선의 분할전송된 출력을 멀티플렉싱하는 제1멀티플렉서 16와, 상기 제1,2시리얼 데이타입출력선의 나머지 출력을 멀티플렉싱하는 제2멀티플렉서 14와, 상기 제1,2멀티플렉서의 출력신호를 전위증폭하는 제1입출력선센스앰프 18와, 상기 제1,2멀티플렉서의 출력신호를 전위증폭하는 제2입출력선센스앰프 20와, 상기 시리얼어드레스의 입력 중 짝수번째 어드레스의 입력에 응답하여 인에이블되는 제1제어신호에 의해 스위칭제어되어 상기 제1입출력선센스앰프의 출력신호를 래치하는 제1래치부 22와, 상기 시리얼어드레스의 입력 중 홀수번째 어드레스의 입력에 응답하여 인에이블되는 제2제어신호에 의해 스위칭제어되어 상기 제2입출력선센스앰프의 출력신호를 래치하는 제2래치부 24와, 상기 제1래치부와 제2래치부의 각 출력신호를 상기 시리얼클럭의 입력에 동기하여 출력하는 래치출력부 26를 구비함을 특징으로 하는 비디오램.
2. 시리얼클럭에 동기되는 시리얼어드레스의 입력에 응답하여 시리얼데이타를 출력하는 데이타레지스터를 가지는 비디오램의 시리얼데이타 출력방법에 있어서, 상기 시리얼어드레스의 입력 중 짝수번째 입력되는 시리얼어드레스에 동기하여 상기 데이타레지스터로부터 출력되는 데이타만을 제1데이타입출력선으로 전송하는 제1과정과, 상기 시리얼어드레스의 입력 중 홀수번째 입력되는 어드레스에 동기하여 상기 데이타레지스터로부터 출력되는 데이타만을 제2데이타입출력선으로 전송하는 제2과정과, 상기 제1과정으로 부터 전송된 데이타를 상기 시리얼어드레스의 입력 중 짝수번째 입력되는 시리얼어드레스에 동기하여 래치하는 제3과정과, 상기 제2과정으로 부터 전송된 데이타를 상기 시리얼어드레스의 입력 중 홀수번째 입력되는 시리얼어드레스에 동기하여 래치하는 제4과정과, 상기 제3과정과 제4과정을 통해 래치된 시리얼데이타를 상기 시리얼클럭에 동기하여 외부로 출력하는 제5과정을 구비함을 특징으로 하는 비디오램의 시리얼데이타 출력방법.