JP4018159B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4018159B2 JP4018159B2 JP18206193A JP18206193A JP4018159B2 JP 4018159 B2 JP4018159 B2 JP 4018159B2 JP 18206193 A JP18206193 A JP 18206193A JP 18206193 A JP18206193 A JP 18206193A JP 4018159 B2 JP4018159 B2 JP 4018159B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- read
- data
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Description
【０００１】
【産業上の利用分野】
本発明は、半導体集積回路に関するものであり、例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）などと称されるカスタム若しくはセミカスタム化された半導体集積回路に適用してその性能向上に有効な技術に関する。
【０００２】
【従来の技術】
最近の半導体集積回路における最近の微細集積技術の進歩により、回路動作の高速化も実現されている。斯く事情の下では、種々の半導体集積回路の性能をその応用システムレベルで、いかにバランス良く引き出して有効に使い切るかが重要な技術課題である。これを解決する一つの手法が特開平４−８７３６２号公報に記載されている。この技術は、複数個の半導体集積回路を回路基板に実装する、いわゆるマルチチップシステムに係わるものである。半導体集積回路間の信号伝送速度は当該集積回路が実装される回路基板の物理的条件、例えば信号配線の配線抵抗や寄生容量などによって決まるためそれ程向上しないが、半導体集積回路それ自体の動作速度は回路素子の微細化などによる半導体集積回路技術の進歩につれて著しく向上する。個々の半導体集積回路自体についてはそのような技術の進歩があっても、システム全体の性能は、半導体集積回路間の信号伝送速度に律則されて、充分に向上できなくなる。上記従来技術は、マルチチップ構成のシステム全体の性能を向上させるように、半導体集積回路間の信号伝送速度と半導体集積回路内部の速度との整合を図るための手法を提供するものである。すなわち、半導体集積回路間の信号伝送速度は相対的に遅いことを前提に、半導体集積回路内部では高速動作できるように、第１の半導体集積回路の出力とそれを受ける別の第２の半導体集積回路の対応入力との間に当該出力信号毎に複数本の信号線を設け、第１の半導体集積回路の出力動作サイクル毎に当該出力を順次異なる信号線に切換え出力するデマルチプレクサと、そのデマルチプレクサの出力を上記第１の半導体集積回路の出力動作サイクルに同期する第２の半導体集積回路の入力動作サイクル毎に順次切換え選択して第２の半導体集積回路の入力端子に導くマルチプレクサとを設けたものである。マルチプレクサ及びデマルチプレクサによる時分割数、すなわち単一の入出力端子に対応して設けられる信号線の本数は、外部信号線を介して伝達できる信号周波数と半導体集積回路における入出力動作周波数との関係に従って決定される。
【０００３】
【発明が解決しようとする課題】
しかしながら上記従来技術は実装基板上の信号線を介して伝達できる信号周波数と半導体集積回路における入出力動作周波数との相違を吸収する技術であり、高集積化の一途をたどる半導体集積回路内部で将来起こるであろう回路ブロック間の動作速度のギャップを解決しようとするものではない。本発明者はそれについて以下のような検討を行った。
【０００４】
ＡＳＩＣと称されるような半導体集積回路などはユーザが要求する機能を実現するための回路領域として敷き詰めゲート領域を有する。敷き詰めゲート領域は例えば繰り返し的に多数配置された基本回路の接続態様によって所要の機能が実現される領域である。したがってその領域は、トランジスタサイズがほぼ一定にされ、所要の配線領域が予め随所に設けられ、比較的集積度が低く、動作速度の高速化にもある程度の限界がある。一方、そのような半導体集積回路においては高集積化のために所要のマクロセルを用いることができる。マクロセルはＲＡＭやＣＰＵなどといった一定の機能が予め決定されて回路配置若しくは動作速度などの点において最適化が施された回路ブロックである。マクロセルはＲＡＭ等の機能ブロック単位で作られ、例えば人手を主体とする設計によって敷き詰めゲート領域などの他の回路部分より高密度に作られる。回路技術とプロセス技術の進歩により、マクロセルのような部分は敷き詰めゲート領域に形成されるような他の回路部分よりも動作の高速化が得られる。
【０００５】
上記のようなマクロセルと敷き詰めゲート領域が併存する半導体集積回路全体の動作性能を最大限に引き出すには、それぞれの領域で可能な限り高速動作させればよいが、そのためには、マクロセルの動作速度に見合った複数動作サイクル分の情報を敷詰めゲート領域の動作サイクルに従って並列的に与えなければならず、また、このようにして並列的に与えられた複数動作サイクル分の情報をマクロセルの動作に最適なタイミングで与えることが必要になる。これに対処するには敷詰めゲート領域とマクロセルとのインタフェース部分に上記マルチプレクサやデマルチプレクサを単に挿入するだけでは済まない。
【０００６】
さらに、半導体集積回路内部における回路ブロック間の動作速度のギャップは、選択すべきマクロセルの機能によっても実質的に吸収することができる。例えば、敷詰めゲート領域における一つのメモリアクセスサイクル期間にマクロセルとしてのＲＡＭを並列的にリード及びライトするという仕様を満足させようとする場合、当該ＲＡＭにデュアルポートＲＡＭを採用すればその仕様を満足させることはできる。このときデュアルポートＲＡＭは敷詰めゲート領域と同一速度で動作させれば充分である。しかしながら、上述のようにマクロセルは高速動作可能であるから、このような利用形態は当該マクロセルの機能を充分に発揮させてはいない。しかも、複数ポート有するＲＡＭはその周辺回路がシングルポートＲＡＭの大凡２倍になってチップ占有面積が大きくなる。このようなときに、高速動作可能なマクロセルの動作速度を充分に発揮させようとする観点に立てば、敷詰めゲート領域から並列的に発生されたリード及びライトアクセスサイクルによってシングルポートのＲＡＭマクロセルが時系列的にリード及びライト動作できるようにする付加回路が必要になる。
【０００７】
本発明の目的は、相互に異なる周波数のクロック信号に同期動作される複数の回路領域相互間において一方の回路領域からの並列的なアクセス指示とこれを受ける他方の回路領域における直列的なアクセス動作とを同期的に行うことができる半導体集積回路を提供することにある。
本発明の別の目的は、同一半導体基板に敷き詰めゲート領域と共に実装されたマクロセルの動作性能を充分に引き出すことができる半導体集積回路を提供することにある。
本発明の更に別の目的は、相対的に高速動作可能なＲＡＭの一つのポートを相対的に動作速度の遅い回路領域からはマルチポートとしてアクセスできる半導体集積回路を提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、第１のクロック信号に同期動作される敷詰めゲート領域のような第１の回路領域と、上記第１のクロック信号よりも周波数の高いクロック信号に同期動作可能とされるマクロセルのような第２の回路領域とを備えた半導体集積回路において、これと同一の半導体基板に、上記第１の回路領域と第２の回路領域との間で情報の受け渡しを行うための速度変換回路領域を設け、当該速度変換回路領域を、上記第１のクロック信号に基づいて当該第１のクロック信号の周波数に対して逓倍された周波数の第２のクロック信号を形成して上記第２の回路領域に供給する逓倍クロック発生回路と、第１の回路領域における所定単位動作のサイクル期間にその複数動作サイクル分の情報を第１の回路領域から並列的に受け、斯る並列的な情報を第２のクロック信号に同期する複数動作サイクル期間に直列的に第２の回路領域に供給する並列・直列変換回路とによって構成するものである。
第２の回路領域から第１の回路領域への情報伝達を考慮したときの上記速度変換回路領域は、第２の回路領域が上記第２のクロック信号に同期動作してその複数動作サイクル期間によって得られる情報を第２の回路領域から直列的に受け、斯る直列的な情報を、第１のクロック信号で規定される所定単位動作のサイクル期間に並列的に上記第１の回路領域に供給する直列・並列変換回路を備える。或は、第２の回路領域が上記第２のクロック信号に同期する動作サイクル期間で得た情報を受け、斯る情報を、当該第２のクロック信号に同期する動作サイクル期間を越えて上記第１の回路領域に供給する引延ばし回路を備える。
【００１１】
上記マクロセルが、メモリアレイと、メモリアレイに対するデータの書込み及び読み出しを行うために上記速度変換回路領域に結合されたアクセスポートとを有するＲＡＭコアであるとき、このＲＡＭコアは、上記速度変換回路を通すことによって上記第１の回路領域からは見掛け上アクセスポートの数が上記第１のクロック信号に対する第２のクロック信号の逓倍数倍にされる。
例えば、第１のクロック信号に同期動作されるゲート敷き詰め領域のような第１の回路領域と、上記第１のクロック信号よりも周波数の高いクロック信号に同期動作可能にされると共に、メモリアレイ及び当該メモリアレイに対するデータの書込み及び読み出しを行うためのアクセスポートを有するＲＡＭコアのような第２の回路領域とを備えた半導体集積回路において、これと同一の半導体基板に、上記第１の回路領域と第２の回路領域との間で情報の受け渡しを行うための速度変換回路領域を設け、当該速度変換回路領域を、上記第１のクロック信号に基づいて当該第１のクロック信号の周波数に対して逓倍された周波数の第２のクロック信号を形成し上記第２の回路領域に供給する逓倍クロック発生回路と、第１の回路領域におけるメモリアクセスの単位動作サイクル期間に複数動作サイクル分の複数のメモリアクセス情報を第１の回路領域から並列的に受け、斯る並列的な複数のメモリアクセス情報を第２のクロック信号に同期する複数のメモリ動作サイクル期間に直列的に第２の回路領域の一つのアクセスポートに供給する並列・直列変換回路とによって構成するものである。
このとき上記ＲＡＭコアが、データの書込み及び読み出しに兼用されるアクセスポートを有し、第１の回路領域にとってＲＡＭコアに対するアクセス動作の大半がデータ読み出しと書き込みとを交互に行う動作であるとき、そのようなアクセス態様の効率化に向けて上記速度変換回路を構成する場合、当該速度変換回路は、上記第１の回路領域から第２の回路領域へのアクセス制御信号と第１のクロック信号とを第１の回路領域から受け、上記アクセス制御信号によって読出し及び書込みが並列的に指示されたときに、上記第１のクロック信号に基づいて当該第１のクロック信号の周波数に対して逓倍された周波数の第２のクロック信号と、当該第２のクロック信号に同期する読出し動作とこれに続く書込み動作を順次指示するリード・ライト信号とを形成して、上記第２の回路領域に供給する逓倍クロック発生回路と、第１の回路領域におけるメモリアクセスの単位動作サイクル期間に書込み及び読出しのためのメモリアクセス情報を第１の回路領域から並列的に受け、斯る並列的な複数のメモリアクセス情報を第２のクロック信号に同期する複数のメモリ動作サイクル期間に直列的に第２の回路領域の一つのアクセスポートに供給する並列・直列変換回路と、第２の回路領域が上記第２のクロック信号に同期する読出し動作サイクル期間に上記メモリアレイから読出した情報を受け、斯る情報を、当該第２のクロック信号に同期する読出し動作サイクル期間を越えて上記第１の回路領域に供給する引延ばし回路とによって構成する。
【００１２】
上記マクロセル若しくはＲＡＭコアのような第２の回路領域は、速度変換回路領域と共に複合マクロセルと称する領域を構成する。これは、ＲＡＭコアのようなコアとなるマクロセルと上記速度変換に必要な回路を搭載するマクロセルを合体させたものである。双方のマクロセルはデータライブラリのような形態を以って予め数種類のものが用意されていて、半導体集積回路に実現すべき機能に応じて選択されることになる。
【００１３】
【作用】
上記した手段によれば、速度変換回路領域は、半導体集積回路の一部の回路領域として高速動作可能なマクロセルなどを採用する場合に、敷き詰めゲート領域のような周辺論理部分が高速に動作できなくても、チップ内部で信号速度の変換を行うので、マクロセルを限界近くの高速動作で使い切ることを可能にする。マクロセルがＲＡＭの場合には例えば敷き詰めゲート領域の動作速度に対して２倍の高速化を図ることができれば、原理的には２倍の面積分を以って当該ＲＡＭを一対採用し並列動作させるのと同じ機能を果たしていることになるので、チップの高密度化に寄与する。
【００１４】
【実施例】
図１には本発明に係る半導体集積回路の一実施例がチップイメージで示される。この半導体集積回路は、ＡＳＩＣ例えばゲートアレイの手法を部分的に採用して構成されるものであり、チップ１の周辺部には多数のボンディングパッド２と入出力バッファ３が配置され、その中央部分には敷き詰めゲート領域４と複合マクロセル５が配置される。
【００１５】
上記敷き詰めゲート領域４は、繰り返し的に多数配置された基本回路の接続態様によって所要の機能が実現される。例えばゲートアレイの相補型ＭＯＳ基本セルが多数配置されて構成される。６はクロックパルスジェネレータ（ＣＰＧ）であり、例えば外部から供給されるシステムクロック信号φを分周または単に整形して第１のクロック信号ＣＬＫを生成する。敷き詰めゲート領域４の回路は当該第１のクロック信号ＣＬＫに同期動作される。本実施例において第１のクロック信号ＣＬＫの周波数はｆとされる。
【００１６】
上記複合マクロセル５は、ＲＡＭコア７と速度変換回路領域８を含み、夫々はマクロセルとされ、所要の機能を実現するために夫々選択されて合体された複合的なマクロセルである。マクロセルは、上記敷詰めゲート領域４よりも回路素子の集積密度が高くされ、その機能が予め決定されている機能ブロックである。また複合マクロセルの構造にしておけば、コアと周辺部分との組合わせにより、多様な機能を持った複合マクロセルを提供できることになり、マクロセル機能の充実化を図ることができる。
【００１７】
マクロセルとしてのＲＡＭコア７は、所定の機能が予め決定されて回路配置若しくは動作速度などの点において最適化が施されており、例えば人手を主体とする設計によって敷き詰めゲート領域などの他の回路部分より高密度に作られ、その結果として、敷き詰めゲート領域４に形成される他の回路部分よりも動作の高速化が得られる。このＲＡＭコア７は上記第１のクロック信号ＣＬＫよりも周波数の高いクロック信号に同期動作可能とされる。
【００１８】
上記速度変換回路領域８は、ＲＡＭコア７の同期クロック信号として第２のクロック信号ｃｋを第１のクロック信号ＣＬＫに基づいて形成する。第２のクロック信号ｃｋは、第１のクロック信号ＣＬＫの周波数に対して逓倍（例えばｎ倍）された周波数とされる。さらに速度変換回路領域８は、相互に異なる周波数のクロック信号に同期動作される敷き詰めゲート領域４とＲＡＭコア７相互間において敷き詰めゲート領域４からの並列的なアクセス指示とこれを受けるＲＡＭコア７における直列的なアクセス動作とを同期的に行うためのアクセス情報の伝達速度変換を行う。速度変換回路領域８と敷き詰めゲート領域４との回路的な接続は配線領域９を介して行われる。
【００１９】
上記半導体集積回路は、特に制限されないが、通信制御用の半導体集積回路であり、ＲＡＭコア７は通信用時間スイッチの主要構成要素として利用される。
【００２０】
図２には上記ＲＡＭコア７の一例ブロック図が示される。メモリアレイ１０は、リード・ライト可能なメモリセルＭＣがマトリクス配置され、メモリセルＭＣの選択端子が対応する行のワード線ＷＬに結合され、そのデータ入出力端子が対応する列のデータ線ＤＬに結合される。メモリセルＭＣを選択するためのアドレス信号はアドレス入力端子ａｉからアドレスバッファ１１に供給され、これがデコーダ１２にて解読されることにより、ワード線選択信号とデータ線選択信号が形成される。ワード線選択信号はワードドライバ１３に供給され、選択されるべきワード線がそれによって選択レベルに駆動される。データ線選択信号はカラムスイッチ回路１４に供給され、それによって選択されるべきデータ線をコモンデータ線１５に結合する。コモンデータ線１５はリード・ライト制御回路１６に結合される。リード・ライト制御回路１６は上記コモンデータ線１５に結合されたメモリセルＭＣに対して読み出しを行うか書き込みを行うかを選択する。その動作はリード・ライト信号ｒ／ｗによって指示される。外部からの書き込みデータはデータ入力端子ｄｉｎｊからデータ入力バッファ１７に供給され、所定のタイミングを以ってリード・ライト制御回路１６に供給される。メモリセルＭＣからコモンデータ線１５に読み出されたデータは所定のタイミングでリード・ライト制御回路１６を介してセンスアンプ１８に供給され、これによって増幅された読出しデータはその後段のデータ出力バッファ１９から所定のタイミングでデータ出力端子ｄｏｊに出力される。２０はＲＡＭコア７のタイミング発生回路であり、クロック信号ｃｋに同期して内部の各種動作タイミング信号を発生する。以上より明らかなように上記ＲＡＭコア７は書き込み及び読み出しが可能なシングルポートのＲＡＭとされ、クロック信号ｃｋに同期してダイナミックに動作される。
【００２１】
図３には上記速度変換回路領域８の一実施例ブロック図が示される。同図に示される速度変換回路領域８は、敷き詰めゲート領域４の回路がＲＡＭコア７を見掛け上デュアルポートＲＡＭとしてアクセスできるようにするものである。特に、同図に示される構成は、敷き詰めゲート領域４の回路がメモリアクセスの単位動作サイクル期間に並列的な書き込みアクセス又は並列的な読み出しアクセスをＲＡＭコア７に対して行えるようにする。そのアクセスを受けるＲＡＭコア７は実際には直列的に動作し、高速処理される。
【００２２】
すなわち、速度変換回路８は、敷き詰めゲート領域４から並列的に供給される２種類のアドレス信号Ａ(A)i、Ａ(B)iを直列に変換してＲＡＭコア７のアドレス入力端子ａｉに供給するアドレス並列・直列変換回路３０と、敷き詰めゲート領域４から並列的に供給される２種類の書き込みデータＤin(A)j、Ｄin(B)jを直列に変換してＲＡＭコア７のデータ入力端子ｄinjに供給するライトデータ並列・直列変換回路３１と、ＲＡＭコア７のデータ出力端子ｄｏｊから直列的に出力された読み出しデータを並列に変換してデータＤo(A)j、Ｄo(B)jを出力するリードデータ直列・並列変換回路３２と、上記第１のクロック信号ＣＬＫに基づいて当該第１のクロック信号ＣＬＫの周波数（ｆ）に対して逓倍例えば２倍された周波数（２ｆ）の第２のクロック信号ｃｋを形成してＲＡＭコア７に供給する逓倍クロック発生回路３３とを備える。上記ライトデータ並列・直列変換回路３１はリード・ライト信号Ｒ／Ｗ（Ａ），Ｒ／Ｗ（Ｂ）によってリード動作が指示されるときその出力は高インピーダンス状態に制御される。上記リードデータ直列・並列変換回路３２はリード・ライト信号Ｒ／Ｗ（Ａ），Ｒ／Ｗ（Ｂ）によってライト動作が指示されるときその出力は高インピーダンス状態に制御される。尚、同図において３４はＲＡＭコア７のテスト回路であり、ＴＥＳＴＤinはテストデータ入力、ＴＥＳＴＤoはテストデータ出力である。
【００２３】
アドレス並列・直列変換回路３０はクロック信号ＣＬＫに同期してアドレス信号Ａ(A)i、Ａ(B)iを並列的に取り込む。クロック信号ＣＬＫのサイクルで規定される敷き詰めゲート領域側４のメモリアクセスサイクルにおいてリード・ライト信号Ｒ／Ｗ（Ａ），Ｒ／Ｗ（Ｂ）で示される動作モードがライト動作の時、ライトデータ並列・直列変換回路３１はクロック信号ＣＬＫに同期して書き込みデータＤin(A)j、Ｄin(B)jを並列的に取り込む。このようにして並列的に取り込まれたアドレス信号及び書き込みデータは、クロック信号ｃｋに同期して直列的にＲＡＭコア７に供給される。リード・ライト信号Ｒ／Ｗ（Ａ），Ｒ／Ｗ（Ｂ）によって書き込み動作が指示されたＲＡＭコア７において、クロック信号ＣＬＫの１サイクルに２サイクル変化されるクロック信号ｃｋの最初のサイクルではＡ系のアドレス信号Ａ(A)iによって選択されたメモリセルにＡ系の書き込みデータＤin(A)jが書き込まれ、クロック信号ｃｋの次のサイクルではＢ系のアドレス信号Ａ(B)iによって選択されたメモリセルにＢ系の書き込みデータＤin(B)jが書き込まれる。一方、クロック信号ＣＬＫのサイクルで示されるメモリアクセスサイクルにおいてリード・ライト信号Ｒ／Ｗ（Ａ），Ｒ／Ｗ（Ｂ）で示される動作モードがリード動作の時は、クロック信号ｃｋの最初のサイクルではＡ系のアドレス信号Ａ(A)iによって選択されたメモリセルからの読み出しデータがＲＡＭコア７のデータ出力端子ｄｏｊからリードデータ直列・並列変換回路３２に供給されてラッチされ、これに続くクロック信号ｃｋの次のサイクルではＢ系のアドレス信号Ａ(B)iによって選択されたメモリセルからの読み出しデータがリードデータ直列・並列変換回路３２にラッチされ、所定のタイミングを以ってデータ直列・並列変換回路３２から双方の読み出しデータＤo(A)j、Ｄo(Bj)が並列的に読み出される。
【００２４】
したがって、図３に示される速度変換回路領域８を採用することにより、敷き詰めゲート領域４の回路はシングルポートのＲＡＭコア７を見掛け上デュアルポートＲＡＭとしてアクセスできるようになる。特に、本実施例においては敷き詰めゲート領域４の回路による並列アクセスは読み出し又は書き込みの一方に限られているが、半導体集積回路全体としての利用形態がそれで充分であれば、デュアルポートを有するＲＡＭコアを採用する場合に比べて当該ＲＡＭのチップ占有面積を著しく低減でき、敷き詰めゲート領域４にとってはそれと同様のアクセス速度を得ることができる。
【００２５】
図４には上記速度変換回路領域８の別の実施例ブロック図が示される。同図に示される速度変換回路領域８も上記実施例同様に、敷き詰めゲート領域４の回路がＲＡＭコア７を見掛け上デュアルポートＲＡＭとしてアクセスできるようにするものであるが、敷き詰めゲート領域４からの並列アクセスは読み出しと書き込み動作が並列される態様とされる点で上記実施例と相違する。すなわち、見掛け上のデュアルポートの一方のポートはリード専用ポートとみなされ、他方のポートはライト専用ポートとみなされる。
【００２６】
図４の速度変換回路８は、敷き詰めゲート領域４から並列的に供給される読み出しアドレス信号Ａ(Ｒ)i及び書き込みアドレス信号Ａ(Ｗ)iを直列に変換してＲＡＭコア７のアドレス入力端子ａｉに供給するアドレス並列・直列変換回路４０と、敷き詰めゲート領域４から供給される書き込みデータＤinjを所定のタイミングを以ってＲＡＭコア７のデータ入力端子ｄinjに供給する書き込みデータ供給回路４１と、ＲＡＭコア７のデータ出力端子ｄｏｊから出力されたデータをラッチして読み出しデータＤojの出力期間を敷き詰めゲート領域の４にとって望ましい期間引き延ばしする引き延ばし回路４２と、逓倍クロック発生回路４３とを備える。
【００２７】
上記逓倍クロック発生回路４３は、上記第１のクロック信号ＣＬＫ、書き込み動作を指示するライトイネーブル信号ＷＥ、及び読み出し動作を指示するリードイネーブル信号ＲＥが供給され、ライトイネーブル信号ＷＥ及びリードイネーブル信号ＲＥによって書込み及び読出しが並列的に指示されたとき、上記第１のクロック信号ＣＬＫに基づいて当該第１のクロック信号ＣＬＫの周波数（ｆ）に対して逓倍（例えば２倍）された周波数（２ｆ）の第２のクロック信号ｃｋを形成し、さらに、当該第２のクロック信号ｃｋに同期する読出し動作とこれに続く書込み動作とを順次指示するリード・ライト信号ｒ／ｗとを形成してＲＡＭコア７に供給する。上記リード・ライト信号ｒ／ｗは、ＲＡＭコア７のリードサイクルとライトサイクルを切り換える切換えパルスとして機能され、アドレス並列・直列変換回路４０、書き込みデータ供給回路４１、及び引き延ばし回路４２にも供給される。
【００２８】
上記リード・ライト信号ｒ／ｗにてＲＡＭコア７にリードサイクルが指示されると、これに応じてアドレス並列・直列変換回路４０はリードアドレスＡ（Ｒ）ｉを読み込み、ライトサイクルが指示されるとライトアドレスＡ（Ｗ）ｉを読み込む。特に制限されないが、書き込みデータ供給回路４１はＲＡＭコア７のリードサイクルの指示に呼応して予め書き込みデータＤinjをデータ入力端子ｄinjに与える。この間にＲＡＭコア７からデータ出力端子ｄojに読み出されたデータは引き延ばし回路４２を介して次のライトサイクルに亘って出力が維持される。このライトサイクルにおいては、予めＲＡＭコア７に供給されて保持されている書き込みデータＤinjが書き込みアドレスＡ(W)iに従ったメモリセルに書き込まれる。
【００２９】
特に制限されないが、逓倍クロック発生回路４３に与えられるライトイネーブル信号ＷＥとリードイネーブル信号ＲＥの何れかが非活性状態にされているときは、ＲＡＭコア７における一連のリードサイクルとライトサイクルの一方が無効にされる。換言すれば、敷き詰めゲート領域４から読み出し及び書き込みの並列アクセスが指示されないとき、ＲＡＭコア７は第１のクロック信号ＣＬＫのサイクル動作期間にシングルポートのＲＡＭとして機能される。
【００３０】
図５には上記図４の詳細な一例論理回路図が示され、図６にはその動作タイミングチャートの一例が示される。
【００３１】
図５の逓倍クロック発生回路４３において第１のクロック信号ＣＬＫの入力段には２段のノンインバータ（論理反転を伴わない遅延成分若しくは波形整形又は増幅機能を持った回路要素と理解されたい）ＮＩ１、ＮＩ２とインバータＩＶ１との直列回路によって遅延回路が形成される。一方の入力にクロック信号ＣＬＫを受けるアンドゲートＡＮ１はその遅延回路で得られる遅延時間をパルス幅とするクロック信号を出力する。アンドゲートＡＮ１の出力はアンドゲートＡＮ２を通してリードクロックｒｃｋとされる。アンドゲートＡＮ２の他方の入力には上記リードイネーブル信号ＲＥが供給され、リード動作を指示する時に“Ｈ”レベルにされる当該信号ＲＥが“Ｌ”レベルにされると、リードクロックｒｃｋは消滅し、リードサイクルが禁止される。
【００３２】
ライトクロックｗｃｋは、アンドゲートＡＮ１の出力をノンインバータＮＩ３、遅延要素ＤＬ、及びノンインバータＮＩ４を介してリードクロックｒｃｋから遅延させ、アンドゲートＡＮ３を通して生成される。アンドゲートＡＮ３の他方の入力には上記ライトイネーブル信号ＷＥが供給され、ライト動作を指示するときに”Ｈ”レベルにされる当該信号ＷＥが“Ｌ”レベルにされると、ライトクロックｗｃｋは消滅し、ライトサイクルが禁止される。
【００３３】
リードクロックｒｃｋとライトクロックｗｃｋはオアゲートＯＲ１へ与えられ、このオアゲートＯＲ１から上記第２のクロック信号ｃｋが出力される。したがってこの第２のクロック信号ｃｋは、リードクロックｒｃｋとライトクロックｗｃｋの双方が有効なとき、換言すれば、ライトイネーブル信号ＷＥとリードイネーブル信号ＲＥにて並列的にリード及びライト動作が指示されたとき、第１のクロック信号ＣＬＫの周波数の２倍に逓倍された周波数を持つことになる。一方、リード又ライトの何れか一方だけが指示されるときは、第２のクロック信号ｃｋは実質的にリードクロックｒｃｋ又はｗｃｋに等しいクロック信号とされ、その周波数は第１のクロック信号ＣＬＫに等しくされる。
【００３４】
上記リードクロックｒｃｋとライトクロックｗｃｋはインバータＩＶ２とＩＶ３を通して、ナンドゲートＮＡ１及びＮＡ２で構成されるスタティックラッチ回路へ入力され、切換えパルスが作られる。ノンインバータＮＩ５から出力される切換えパルスは、ＲＡＭコア７のリードサイクルとライトサイクルを切り換えるためのパルスであり、リード・ライト信号ｒ／ｗとされる。このリード・ライト信号ｒ／ｗは“Ｈ”レベルの時リード動作を指示し、“Ｌ”レベルの時ライト動作を指示する。
【００３５】
ノンインバータＮＩ５及びＮＩ６から出力される切換えパルスは、アドレス並列・直列変換回路４０のアンドゲートＡＮ４とＡＮ５に供給される。夫々のアンドゲートＡＮ４，ＡＮ５の他方の入力には、リードアドレスＡ(R)iとライトアドレスＡ(W)iが供給され、相補的に変化される上記切換えパルスによりリードアドレスＡ(R)iとライトアドレスＡ(W)iを選択する。アンドゲートＡＮ４とＡＮ５の出力はオアゲートＯＲ２で論理和が採られて多重化され、ＲＡＭコア７のアドレス入力端子ａｉに供給される。
【００３６】
上記書き込みデータ供給回路４１は、ノンインバータＮＩ５から出力される切換えパルスをアンドゲートＡＮ６に受ける。アンドゲートＡＮ６の他方の入力端子には書き込みデータＤinｊが供給され、リード・ライト信号ｒ／ｗの”Ｈ”レベルに同期して書き込みデータＤｉｎｊをＲＡＭコア７のデータ入力端子ｄinｊに供給する。
【００３７】
上記データ引き延ばし回路４２はインバータＩＶ４及びＩＶ５からなるスタティックラッチ回路を有し、インバータＩＶ５は、インバータＩＶ４より小さなトランジスタで構成されており、その出力インピーダンスが高いため、ＮＭＯＳトランジスタＱ１で構成されるトランスファゲートを介してのＲＡＭコアの読み出しデータｄｏｊのラッチが容易に行える。Ｑ１のゲートはリード・ライト信号ｒ／ｗでコントロールされる。すなわちｒ／ｗが“Ｈ”のときＱ１はオンし、ｒ／ｗが“Ｌ”になる直前の読み出しデータｄｏｊの状態をラッチする。これにより、ＲＡＭコア７のデータ出力端子ｄoｊから出力されるデータがリードサイクルに続くライトサイクルに亘って出力期間が引き延ばされて複合マクロセルの出力信号Ｄｏｊが得られる。なお、図５においてアドレス並列・直列変換回路４０、書込みデータ供給回路４１、及びデータ引き伸ばし回路４２は夫々１ビット分の構成が代表的に示されている。
【００３８】
次に図５に示される実施例の動作を図６のタイミングチャートを参照しながら説明する。図６にはシングルポートのＲＡＭコア７を見掛け上リード専用ポートとライト専用ポートを有するデュアルポートＲＡＭとして動作させるときの動作タイミングが示される。
【００３９】
図６において時刻Ｔ０〜Ｔ２までの期間（第１のクロック信号ＣＬＫの１周期）は敷き詰めゲート領域４の回路におけるメモリアクセス動作の単位サイクル期間とされる。敷き詰めゲート領域４は第１のクロック信号ＣＬＫに同期して時刻Ｔ０〜Ｔ２の期間にメモリリードアクセスサイクルとメモリライトアクセスサイクルを並列的に起動する。すなわち、ライトイネーブル信号ＷＥ及びリードイネーブル信号ＲＥを”Ｈ”レベルに活性化すると共に、リードアドレスＡ(R)iとライトアドレスＡ(W)iを出力し、且つ書き込みデータＤinｊを出力する。これにより逓倍クロック発生回路４３は、ノンインバータＮＩ、ＮＩ２、及びインバータＩＶ１によって構成される遅延回路の遅延時間に相当する期間”Ｈ”レベルとされるリードクロックｒｃｋを生成し、更にノンインバータＮＩ３、遅延要素ＤＬ、及びノンインバータＮＩ４にて構成される遅延時間だけ遅れて”Ｈ”レベルにされるライトクロックｗｃｋを生成する。このリードクロックｒｃｋとライトクロックｗｃｋの論理和が第２のクロック信号ｃｋとしてＲＡＭコア７に供給される。ＲＡＭコア７において当該クロック信号ｃｋの１周期が基本的な単位動作サイクル期間とされ、最初のサイクル期間（時刻Ｔ０〜Ｔ１）にはリード・ライト信号ｒ／ｗにてＲＡＭコア７にリード動作が指示され、次のサイクル期間（時刻Ｔ１〜Ｔ２）にはリード・ライト信号ｒ／ｗにてＲＡＭコア７にライト動作が指示される。
【００４０】
上記リードサイクルにおいてはリードアドレスＡ(R)iがアドレス入力端子ａｉに供給されると共に、書き込みデータＤinｊが予めデータ入力端子ｄｉｎjに供給される。これによってＲＡＭコア７は予め書き込みデータをデータ入力バッファ１７に保持する。これに並行してＲＡＭコア７はリードアドレスに従ったメモリセルのデータ入出力端子をコモンデータ線１５に結合し、リードライト信号ｒ／ｗにて制御されるリード・ライト制御回路１６を通して当該読み出しデータをセンスアンプ１８に供給し、出力端子ｄｏｊから読み出しデータを出力する。ＲＡＭコア７から読み出されたデータは、リードライト信号ｒ／ｗが”Ｌ”レベルにされるライトサイクルに亘って引き延ばし回路４２から敷き詰めゲート領域４に供給される。これによって敷き詰めゲート領域４の回路は時刻Ｔ１を越えたタイミングを以ってリードデータを取り込むことができる。換言すれば、クロック信号ＣＬＫに同期したアクセスサイクル期間でリードデータを取り込むことができる。
【００４１】
時刻Ｔ１にＲＡＭコア７にライトサイクルが指示されると、これに同期して書き込みアドレスＡ(W)iがアドレス入力端子ａｉに供給され、これによってＲＡＭコア７は当該アドレスに従ったメモリセルのデータ入出力端子をコモンデータ線１５に結合する。そして、リードライト信号ｒ／ｗにてライトサイクルが指示されるデータ入力バッファ１７は、予め取り込んだ書き込みデータをリード・ライト制御回路１６を介してコモンデータ線１５に供給することによって、上記選択されたメモリセルにデータを書き込む。
【００４２】
尚、図５の回路構成において、速度変換回路領域８とＲＡＭコア７は、敷き詰めゲート領域４におけるメモリアクセス動作の単位サイクル期間にリードアクセス又はライトアクセスだけを受け付けることができる。すなわち、リードイネーブル信号ＲＥが”Ｈ”レベル、ライトイネーブル信号ＷＥが”Ｌ”レベルにされ、更にリードアドレスＡ(R)iが供給されると、図６の時刻Ｔ０〜Ｔ２の単位アクセスサイクル期間にリードクロックｒｃｋだけが生成され、これに応じてクロック信号ｃｋは１回だけクロック変化される。リード・ライト信号ｒ／ｗはその間”Ｈ”レベルに維持され、これによってＲＡＭコア７に対してリードアクセスだけが行われる。リードイネーブル信号ＲＥが”Ｌ”レベル、ライトイネーブル信号ＷＥが”Ｈ”レベルにされ、更にライトアドレスＡ(W)iが供給されると、リードクロックｒｃｋは変化されず（換言すれば時刻Ｔ０においてクロック信号ｃｋは変化されず）、図６の時刻Ｔ１のライトクロックｗｃｋの変化に同期してクロック信号ｃｋが形成される。これにより、時刻Ｔ１〜Ｔ２の期間にＲＡＭコア７はライト動作を行う。尚、図５に従えば、書き込みデータ供給回路４１はリード・ライト信号ｒ／ｗの”Ｈ”レベル期間に書込みデータＤinｊをデータ入力端子ｄinｊに供給するようになっているから、当該単独ライト動作は単独リードアクセスの次に指示されなければならない。
【００４３】
図５に示される実施例によれば以下の作用効果がある。
（１）敷き詰めゲート領域４の回路は速度変換回路領域８を介することにより、シングルポートのＲＡＭコア７を見掛け上リード専用ポートとライト専用ポートの有るデュアルポートＲＡＭとしてアクセスできる。
（２）換言すれば、速度変換回路領域８は、高速動作可能なマクロセルとしてのＲＡＭコア７を採用する場合に、敷き詰めゲート領域４で構成されるその周辺論理部分が高速に動作できなくても、半導体集積回路チップ内部で信号速度の変換を行うので、ＲＡＭコア７を限界近くの高速動作で使い切ることができる。
（３）本実施例においてはシングルポートのＲＡＭコア７を見掛け上リード専用ポートとライト専用ポートの有るデュアルポートＲＡＭとしてアクセスできるに止み、読み出しの並列化や書き込みの並列化を行うことはできないが、半導体集積回路全体としての利用形態がそれで充分であれば、完全独立な２個のポートを有するデュアルポートのＲＡＭコアを採用する場合に比べて当該ＲＡＭのチップ占有面積を著しく低減でき、敷き詰めゲート領域４にとってはそれと同様のアクセス速度を得ることができる。
（４）ＲＡＭコア７におけるリードとライトの直列的なアクセスにおいてリード動作を先行させるので、この点においても全体としての動作の高速化を実現することができる。すなわち、データ読み出し動作時にはその動作の高速化を図るためにデータ線のレベルは電源電圧に対してフルスイングされることはない。例えば、メモリセルがスタティック型メモリセルである場合、データが読み出されるべき相補データ線はＶｃｃのような電源電圧寄りで変化され、その電位差がセンスアンプで増幅されてデータ出力バッファに伝達される。これに対して書き込み動作では相補データ線はＶｃｃのような電源電圧とＶｓｓのような電源電圧（接地電位）とに駆動される。したがって、書き込み後に読み出しを行うと、書き込みによってＶｓｓレベルにされたデータ線をＶｃｃのような電源電圧にプリチャージするのに少なからず時間を要し、即座に読み出し動作を開始できなくなるからである。
【００４４】
以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００４５】
例えば、第２の回路領域としてのマクロセルはＲＡＭコアに限定されず、レジスタのような記憶手段を入出力ポートとして有する回路やその他の回路に変更することができる。また、第１の回路領域はゲートアレイの基本セルを適用した敷き詰めゲート領域に限定されず、第２の回路領域に比べて動作の遅い回路領域であればよい。
【００４６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である通信用時間スイッチとして利用されるＲＡＭをマクロセルとする半導体集積回路の適用した場合について説明したが本発明はそれに限定されるものではなく、その他の通信制御用半導体集積回路やシングルチップマイクロコンピュータなどにも適用できる。
【００４７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００４８】
（１）すなわち、プロセスの進歩と回路技術の進歩によって第２の回路領域としてのマクロセルの動作速度は今後更に向上でき、ＡＳＩＣにおける敷き詰めゲート領域のような第１の回路領域の動作速度を充分に上廻るようになる。このために、半導体集積回路内部において第１の回路領域の動作クロック信号に対して逓倍周波数のクロック信号を発生させ、速度変換回路領域を介して第２の回路領域としてのマクロセルと第１の回路領域に形成された回路との間で情報のやり取りを行うようにすることにより、マクロセルのような第２の回路領域を限界近くの高速動作で使い切ることができる。
（２）例えば第２の回路領域のマクロセルがＲＡＭコアであるとき、敷き詰めゲート領域の回路は速度変換回路領域を介することにより、見掛け上マルチポートＲＡＭとしてアクセスできる。
（３）上記により、実際にマルチポートを有するデュアルポートのＲＡＭコアを採用する場合に比べて当該ＲＡＭのチップ占有面積を著しく低減でき、敷き詰めゲート領域にとってはそれと同様のアクセス速度を得ることができる。
（４）ＲＡＭコアにおけるリードとライトの直列的なアクセスにおいてリード動作を先行させることにより、直列的なリード及びライト動作の全体的な動作速度の高速化を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体集積回路のチップイメージを示す平面図である。
【図２】ＲＡＭコアの一例ブロック図である。
【図３】速度変換回路領域の一実施例ブロック図である。
【図４】速度変換回路領域の別の実施例ブロック図である。
【図５】図４の速度変換回路領域の詳細を示す一例論理回路図である。
【図６】図５の論理回路にリードとライト動作が並列的に指示されたときの一例動作タイミングチャートである。
【符号の説明】
１ チップ
４ 敷き詰めゲート領域
５ 複合マクロセル
６ クロックパルスジェネレータ
７ ＲＡＭコア
８ 速度変換回路領域
９ 配線領域
ＣＬＫ 第１のクロック信号
ｃｋ 第２のクロック信号
１０ メモリアレイ
１１ アドレスバッファ
１２ デコーダ
１３ ワードドライバ
１４ カラムスイッチ回路
１５ コモンデータ線
１６ リード・ライト制御回路
１７ データ入力バッファ
１８ センスアンプ
１９ データ出力バッファ
２０ タイミング発生回路
ａｉ アドレス入力端子
ｒ／ｗ リード・ライト信号
ｄinｊ データ入力端子
ｄoｊ データ出力端子
３０ アドレス並列・直列変換回路
Ａ(A)i，Ａ(B)i アドレス信号
３１ ライトデータ並列・直列変換回路
Ｄin(A)ｊ，Ｄin(B)ｊ 書き込みデータ
Ｒ／Ｗ（Ａ），Ｒ／Ｗ（Ｂ） リード・ライト信号
３２ リードデータ直列・並列変換回路
Ｄo(A)ｊ，Ｄo(B)ｊ 出力データ
３３ 逓倍クロック発生回路
４０ アドレス並列・直列変換回路
Ａ(R)ｉ 読み出しアドレス
Ａ(W)ｉ 書き込みアドレス
４１ 書き込みデータ供給回路
Ｄinｊ 書き込みデータ
４２ 引き延ばし回路
Ｄoｊ 読み出しデータ
４３ 逓倍クロック発生回路
ＷＥ ライトイネーブル信号
ＲＥ リードイネーブル信号
【産業上の利用分野】
本発明は、半導体集積回路に関するものであり、例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）などと称されるカスタム若しくはセミカスタム化された半導体集積回路に適用してその性能向上に有効な技術に関する。
【０００２】
【従来の技術】
最近の半導体集積回路における最近の微細集積技術の進歩により、回路動作の高速化も実現されている。斯く事情の下では、種々の半導体集積回路の性能をその応用システムレベルで、いかにバランス良く引き出して有効に使い切るかが重要な技術課題である。これを解決する一つの手法が特開平４−８７３６２号公報に記載されている。この技術は、複数個の半導体集積回路を回路基板に実装する、いわゆるマルチチップシステムに係わるものである。半導体集積回路間の信号伝送速度は当該集積回路が実装される回路基板の物理的条件、例えば信号配線の配線抵抗や寄生容量などによって決まるためそれ程向上しないが、半導体集積回路それ自体の動作速度は回路素子の微細化などによる半導体集積回路技術の進歩につれて著しく向上する。個々の半導体集積回路自体についてはそのような技術の進歩があっても、システム全体の性能は、半導体集積回路間の信号伝送速度に律則されて、充分に向上できなくなる。上記従来技術は、マルチチップ構成のシステム全体の性能を向上させるように、半導体集積回路間の信号伝送速度と半導体集積回路内部の速度との整合を図るための手法を提供するものである。すなわち、半導体集積回路間の信号伝送速度は相対的に遅いことを前提に、半導体集積回路内部では高速動作できるように、第１の半導体集積回路の出力とそれを受ける別の第２の半導体集積回路の対応入力との間に当該出力信号毎に複数本の信号線を設け、第１の半導体集積回路の出力動作サイクル毎に当該出力を順次異なる信号線に切換え出力するデマルチプレクサと、そのデマルチプレクサの出力を上記第１の半導体集積回路の出力動作サイクルに同期する第２の半導体集積回路の入力動作サイクル毎に順次切換え選択して第２の半導体集積回路の入力端子に導くマルチプレクサとを設けたものである。マルチプレクサ及びデマルチプレクサによる時分割数、すなわち単一の入出力端子に対応して設けられる信号線の本数は、外部信号線を介して伝達できる信号周波数と半導体集積回路における入出力動作周波数との関係に従って決定される。
【０００３】
【発明が解決しようとする課題】
しかしながら上記従来技術は実装基板上の信号線を介して伝達できる信号周波数と半導体集積回路における入出力動作周波数との相違を吸収する技術であり、高集積化の一途をたどる半導体集積回路内部で将来起こるであろう回路ブロック間の動作速度のギャップを解決しようとするものではない。本発明者はそれについて以下のような検討を行った。
【０００４】
ＡＳＩＣと称されるような半導体集積回路などはユーザが要求する機能を実現するための回路領域として敷き詰めゲート領域を有する。敷き詰めゲート領域は例えば繰り返し的に多数配置された基本回路の接続態様によって所要の機能が実現される領域である。したがってその領域は、トランジスタサイズがほぼ一定にされ、所要の配線領域が予め随所に設けられ、比較的集積度が低く、動作速度の高速化にもある程度の限界がある。一方、そのような半導体集積回路においては高集積化のために所要のマクロセルを用いることができる。マクロセルはＲＡＭやＣＰＵなどといった一定の機能が予め決定されて回路配置若しくは動作速度などの点において最適化が施された回路ブロックである。マクロセルはＲＡＭ等の機能ブロック単位で作られ、例えば人手を主体とする設計によって敷き詰めゲート領域などの他の回路部分より高密度に作られる。回路技術とプロセス技術の進歩により、マクロセルのような部分は敷き詰めゲート領域に形成されるような他の回路部分よりも動作の高速化が得られる。
【０００５】
上記のようなマクロセルと敷き詰めゲート領域が併存する半導体集積回路全体の動作性能を最大限に引き出すには、それぞれの領域で可能な限り高速動作させればよいが、そのためには、マクロセルの動作速度に見合った複数動作サイクル分の情報を敷詰めゲート領域の動作サイクルに従って並列的に与えなければならず、また、このようにして並列的に与えられた複数動作サイクル分の情報をマクロセルの動作に最適なタイミングで与えることが必要になる。これに対処するには敷詰めゲート領域とマクロセルとのインタフェース部分に上記マルチプレクサやデマルチプレクサを単に挿入するだけでは済まない。
【０００６】
さらに、半導体集積回路内部における回路ブロック間の動作速度のギャップは、選択すべきマクロセルの機能によっても実質的に吸収することができる。例えば、敷詰めゲート領域における一つのメモリアクセスサイクル期間にマクロセルとしてのＲＡＭを並列的にリード及びライトするという仕様を満足させようとする場合、当該ＲＡＭにデュアルポートＲＡＭを採用すればその仕様を満足させることはできる。このときデュアルポートＲＡＭは敷詰めゲート領域と同一速度で動作させれば充分である。しかしながら、上述のようにマクロセルは高速動作可能であるから、このような利用形態は当該マクロセルの機能を充分に発揮させてはいない。しかも、複数ポート有するＲＡＭはその周辺回路がシングルポートＲＡＭの大凡２倍になってチップ占有面積が大きくなる。このようなときに、高速動作可能なマクロセルの動作速度を充分に発揮させようとする観点に立てば、敷詰めゲート領域から並列的に発生されたリード及びライトアクセスサイクルによってシングルポートのＲＡＭマクロセルが時系列的にリード及びライト動作できるようにする付加回路が必要になる。
【０００７】
本発明の目的は、相互に異なる周波数のクロック信号に同期動作される複数の回路領域相互間において一方の回路領域からの並列的なアクセス指示とこれを受ける他方の回路領域における直列的なアクセス動作とを同期的に行うことができる半導体集積回路を提供することにある。
本発明の別の目的は、同一半導体基板に敷き詰めゲート領域と共に実装されたマクロセルの動作性能を充分に引き出すことができる半導体集積回路を提供することにある。
本発明の更に別の目的は、相対的に高速動作可能なＲＡＭの一つのポートを相対的に動作速度の遅い回路領域からはマルチポートとしてアクセスできる半導体集積回路を提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、第１のクロック信号に同期動作される敷詰めゲート領域のような第１の回路領域と、上記第１のクロック信号よりも周波数の高いクロック信号に同期動作可能とされるマクロセルのような第２の回路領域とを備えた半導体集積回路において、これと同一の半導体基板に、上記第１の回路領域と第２の回路領域との間で情報の受け渡しを行うための速度変換回路領域を設け、当該速度変換回路領域を、上記第１のクロック信号に基づいて当該第１のクロック信号の周波数に対して逓倍された周波数の第２のクロック信号を形成して上記第２の回路領域に供給する逓倍クロック発生回路と、第１の回路領域における所定単位動作のサイクル期間にその複数動作サイクル分の情報を第１の回路領域から並列的に受け、斯る並列的な情報を第２のクロック信号に同期する複数動作サイクル期間に直列的に第２の回路領域に供給する並列・直列変換回路とによって構成するものである。
第２の回路領域から第１の回路領域への情報伝達を考慮したときの上記速度変換回路領域は、第２の回路領域が上記第２のクロック信号に同期動作してその複数動作サイクル期間によって得られる情報を第２の回路領域から直列的に受け、斯る直列的な情報を、第１のクロック信号で規定される所定単位動作のサイクル期間に並列的に上記第１の回路領域に供給する直列・並列変換回路を備える。或は、第２の回路領域が上記第２のクロック信号に同期する動作サイクル期間で得た情報を受け、斯る情報を、当該第２のクロック信号に同期する動作サイクル期間を越えて上記第１の回路領域に供給する引延ばし回路を備える。
【００１１】
上記マクロセルが、メモリアレイと、メモリアレイに対するデータの書込み及び読み出しを行うために上記速度変換回路領域に結合されたアクセスポートとを有するＲＡＭコアであるとき、このＲＡＭコアは、上記速度変換回路を通すことによって上記第１の回路領域からは見掛け上アクセスポートの数が上記第１のクロック信号に対する第２のクロック信号の逓倍数倍にされる。
例えば、第１のクロック信号に同期動作されるゲート敷き詰め領域のような第１の回路領域と、上記第１のクロック信号よりも周波数の高いクロック信号に同期動作可能にされると共に、メモリアレイ及び当該メモリアレイに対するデータの書込み及び読み出しを行うためのアクセスポートを有するＲＡＭコアのような第２の回路領域とを備えた半導体集積回路において、これと同一の半導体基板に、上記第１の回路領域と第２の回路領域との間で情報の受け渡しを行うための速度変換回路領域を設け、当該速度変換回路領域を、上記第１のクロック信号に基づいて当該第１のクロック信号の周波数に対して逓倍された周波数の第２のクロック信号を形成し上記第２の回路領域に供給する逓倍クロック発生回路と、第１の回路領域におけるメモリアクセスの単位動作サイクル期間に複数動作サイクル分の複数のメモリアクセス情報を第１の回路領域から並列的に受け、斯る並列的な複数のメモリアクセス情報を第２のクロック信号に同期する複数のメモリ動作サイクル期間に直列的に第２の回路領域の一つのアクセスポートに供給する並列・直列変換回路とによって構成するものである。
このとき上記ＲＡＭコアが、データの書込み及び読み出しに兼用されるアクセスポートを有し、第１の回路領域にとってＲＡＭコアに対するアクセス動作の大半がデータ読み出しと書き込みとを交互に行う動作であるとき、そのようなアクセス態様の効率化に向けて上記速度変換回路を構成する場合、当該速度変換回路は、上記第１の回路領域から第２の回路領域へのアクセス制御信号と第１のクロック信号とを第１の回路領域から受け、上記アクセス制御信号によって読出し及び書込みが並列的に指示されたときに、上記第１のクロック信号に基づいて当該第１のクロック信号の周波数に対して逓倍された周波数の第２のクロック信号と、当該第２のクロック信号に同期する読出し動作とこれに続く書込み動作を順次指示するリード・ライト信号とを形成して、上記第２の回路領域に供給する逓倍クロック発生回路と、第１の回路領域におけるメモリアクセスの単位動作サイクル期間に書込み及び読出しのためのメモリアクセス情報を第１の回路領域から並列的に受け、斯る並列的な複数のメモリアクセス情報を第２のクロック信号に同期する複数のメモリ動作サイクル期間に直列的に第２の回路領域の一つのアクセスポートに供給する並列・直列変換回路と、第２の回路領域が上記第２のクロック信号に同期する読出し動作サイクル期間に上記メモリアレイから読出した情報を受け、斯る情報を、当該第２のクロック信号に同期する読出し動作サイクル期間を越えて上記第１の回路領域に供給する引延ばし回路とによって構成する。
【００１２】
上記マクロセル若しくはＲＡＭコアのような第２の回路領域は、速度変換回路領域と共に複合マクロセルと称する領域を構成する。これは、ＲＡＭコアのようなコアとなるマクロセルと上記速度変換に必要な回路を搭載するマクロセルを合体させたものである。双方のマクロセルはデータライブラリのような形態を以って予め数種類のものが用意されていて、半導体集積回路に実現すべき機能に応じて選択されることになる。
【００１３】
【作用】
上記した手段によれば、速度変換回路領域は、半導体集積回路の一部の回路領域として高速動作可能なマクロセルなどを採用する場合に、敷き詰めゲート領域のような周辺論理部分が高速に動作できなくても、チップ内部で信号速度の変換を行うので、マクロセルを限界近くの高速動作で使い切ることを可能にする。マクロセルがＲＡＭの場合には例えば敷き詰めゲート領域の動作速度に対して２倍の高速化を図ることができれば、原理的には２倍の面積分を以って当該ＲＡＭを一対採用し並列動作させるのと同じ機能を果たしていることになるので、チップの高密度化に寄与する。
【００１４】
【実施例】
図１には本発明に係る半導体集積回路の一実施例がチップイメージで示される。この半導体集積回路は、ＡＳＩＣ例えばゲートアレイの手法を部分的に採用して構成されるものであり、チップ１の周辺部には多数のボンディングパッド２と入出力バッファ３が配置され、その中央部分には敷き詰めゲート領域４と複合マクロセル５が配置される。
【００１５】
上記敷き詰めゲート領域４は、繰り返し的に多数配置された基本回路の接続態様によって所要の機能が実現される。例えばゲートアレイの相補型ＭＯＳ基本セルが多数配置されて構成される。６はクロックパルスジェネレータ（ＣＰＧ）であり、例えば外部から供給されるシステムクロック信号φを分周または単に整形して第１のクロック信号ＣＬＫを生成する。敷き詰めゲート領域４の回路は当該第１のクロック信号ＣＬＫに同期動作される。本実施例において第１のクロック信号ＣＬＫの周波数はｆとされる。
【００１６】
上記複合マクロセル５は、ＲＡＭコア７と速度変換回路領域８を含み、夫々はマクロセルとされ、所要の機能を実現するために夫々選択されて合体された複合的なマクロセルである。マクロセルは、上記敷詰めゲート領域４よりも回路素子の集積密度が高くされ、その機能が予め決定されている機能ブロックである。また複合マクロセルの構造にしておけば、コアと周辺部分との組合わせにより、多様な機能を持った複合マクロセルを提供できることになり、マクロセル機能の充実化を図ることができる。
【００１７】
マクロセルとしてのＲＡＭコア７は、所定の機能が予め決定されて回路配置若しくは動作速度などの点において最適化が施されており、例えば人手を主体とする設計によって敷き詰めゲート領域などの他の回路部分より高密度に作られ、その結果として、敷き詰めゲート領域４に形成される他の回路部分よりも動作の高速化が得られる。このＲＡＭコア７は上記第１のクロック信号ＣＬＫよりも周波数の高いクロック信号に同期動作可能とされる。
【００１８】
上記速度変換回路領域８は、ＲＡＭコア７の同期クロック信号として第２のクロック信号ｃｋを第１のクロック信号ＣＬＫに基づいて形成する。第２のクロック信号ｃｋは、第１のクロック信号ＣＬＫの周波数に対して逓倍（例えばｎ倍）された周波数とされる。さらに速度変換回路領域８は、相互に異なる周波数のクロック信号に同期動作される敷き詰めゲート領域４とＲＡＭコア７相互間において敷き詰めゲート領域４からの並列的なアクセス指示とこれを受けるＲＡＭコア７における直列的なアクセス動作とを同期的に行うためのアクセス情報の伝達速度変換を行う。速度変換回路領域８と敷き詰めゲート領域４との回路的な接続は配線領域９を介して行われる。
【００１９】
上記半導体集積回路は、特に制限されないが、通信制御用の半導体集積回路であり、ＲＡＭコア７は通信用時間スイッチの主要構成要素として利用される。
【００２０】
図２には上記ＲＡＭコア７の一例ブロック図が示される。メモリアレイ１０は、リード・ライト可能なメモリセルＭＣがマトリクス配置され、メモリセルＭＣの選択端子が対応する行のワード線ＷＬに結合され、そのデータ入出力端子が対応する列のデータ線ＤＬに結合される。メモリセルＭＣを選択するためのアドレス信号はアドレス入力端子ａｉからアドレスバッファ１１に供給され、これがデコーダ１２にて解読されることにより、ワード線選択信号とデータ線選択信号が形成される。ワード線選択信号はワードドライバ１３に供給され、選択されるべきワード線がそれによって選択レベルに駆動される。データ線選択信号はカラムスイッチ回路１４に供給され、それによって選択されるべきデータ線をコモンデータ線１５に結合する。コモンデータ線１５はリード・ライト制御回路１６に結合される。リード・ライト制御回路１６は上記コモンデータ線１５に結合されたメモリセルＭＣに対して読み出しを行うか書き込みを行うかを選択する。その動作はリード・ライト信号ｒ／ｗによって指示される。外部からの書き込みデータはデータ入力端子ｄｉｎｊからデータ入力バッファ１７に供給され、所定のタイミングを以ってリード・ライト制御回路１６に供給される。メモリセルＭＣからコモンデータ線１５に読み出されたデータは所定のタイミングでリード・ライト制御回路１６を介してセンスアンプ１８に供給され、これによって増幅された読出しデータはその後段のデータ出力バッファ１９から所定のタイミングでデータ出力端子ｄｏｊに出力される。２０はＲＡＭコア７のタイミング発生回路であり、クロック信号ｃｋに同期して内部の各種動作タイミング信号を発生する。以上より明らかなように上記ＲＡＭコア７は書き込み及び読み出しが可能なシングルポートのＲＡＭとされ、クロック信号ｃｋに同期してダイナミックに動作される。
【００２１】
図３には上記速度変換回路領域８の一実施例ブロック図が示される。同図に示される速度変換回路領域８は、敷き詰めゲート領域４の回路がＲＡＭコア７を見掛け上デュアルポートＲＡＭとしてアクセスできるようにするものである。特に、同図に示される構成は、敷き詰めゲート領域４の回路がメモリアクセスの単位動作サイクル期間に並列的な書き込みアクセス又は並列的な読み出しアクセスをＲＡＭコア７に対して行えるようにする。そのアクセスを受けるＲＡＭコア７は実際には直列的に動作し、高速処理される。
【００２２】
すなわち、速度変換回路８は、敷き詰めゲート領域４から並列的に供給される２種類のアドレス信号Ａ(A)i、Ａ(B)iを直列に変換してＲＡＭコア７のアドレス入力端子ａｉに供給するアドレス並列・直列変換回路３０と、敷き詰めゲート領域４から並列的に供給される２種類の書き込みデータＤin(A)j、Ｄin(B)jを直列に変換してＲＡＭコア７のデータ入力端子ｄinjに供給するライトデータ並列・直列変換回路３１と、ＲＡＭコア７のデータ出力端子ｄｏｊから直列的に出力された読み出しデータを並列に変換してデータＤo(A)j、Ｄo(B)jを出力するリードデータ直列・並列変換回路３２と、上記第１のクロック信号ＣＬＫに基づいて当該第１のクロック信号ＣＬＫの周波数（ｆ）に対して逓倍例えば２倍された周波数（２ｆ）の第２のクロック信号ｃｋを形成してＲＡＭコア７に供給する逓倍クロック発生回路３３とを備える。上記ライトデータ並列・直列変換回路３１はリード・ライト信号Ｒ／Ｗ（Ａ），Ｒ／Ｗ（Ｂ）によってリード動作が指示されるときその出力は高インピーダンス状態に制御される。上記リードデータ直列・並列変換回路３２はリード・ライト信号Ｒ／Ｗ（Ａ），Ｒ／Ｗ（Ｂ）によってライト動作が指示されるときその出力は高インピーダンス状態に制御される。尚、同図において３４はＲＡＭコア７のテスト回路であり、ＴＥＳＴＤinはテストデータ入力、ＴＥＳＴＤoはテストデータ出力である。
【００２３】
アドレス並列・直列変換回路３０はクロック信号ＣＬＫに同期してアドレス信号Ａ(A)i、Ａ(B)iを並列的に取り込む。クロック信号ＣＬＫのサイクルで規定される敷き詰めゲート領域側４のメモリアクセスサイクルにおいてリード・ライト信号Ｒ／Ｗ（Ａ），Ｒ／Ｗ（Ｂ）で示される動作モードがライト動作の時、ライトデータ並列・直列変換回路３１はクロック信号ＣＬＫに同期して書き込みデータＤin(A)j、Ｄin(B)jを並列的に取り込む。このようにして並列的に取り込まれたアドレス信号及び書き込みデータは、クロック信号ｃｋに同期して直列的にＲＡＭコア７に供給される。リード・ライト信号Ｒ／Ｗ（Ａ），Ｒ／Ｗ（Ｂ）によって書き込み動作が指示されたＲＡＭコア７において、クロック信号ＣＬＫの１サイクルに２サイクル変化されるクロック信号ｃｋの最初のサイクルではＡ系のアドレス信号Ａ(A)iによって選択されたメモリセルにＡ系の書き込みデータＤin(A)jが書き込まれ、クロック信号ｃｋの次のサイクルではＢ系のアドレス信号Ａ(B)iによって選択されたメモリセルにＢ系の書き込みデータＤin(B)jが書き込まれる。一方、クロック信号ＣＬＫのサイクルで示されるメモリアクセスサイクルにおいてリード・ライト信号Ｒ／Ｗ（Ａ），Ｒ／Ｗ（Ｂ）で示される動作モードがリード動作の時は、クロック信号ｃｋの最初のサイクルではＡ系のアドレス信号Ａ(A)iによって選択されたメモリセルからの読み出しデータがＲＡＭコア７のデータ出力端子ｄｏｊからリードデータ直列・並列変換回路３２に供給されてラッチされ、これに続くクロック信号ｃｋの次のサイクルではＢ系のアドレス信号Ａ(B)iによって選択されたメモリセルからの読み出しデータがリードデータ直列・並列変換回路３２にラッチされ、所定のタイミングを以ってデータ直列・並列変換回路３２から双方の読み出しデータＤo(A)j、Ｄo(Bj)が並列的に読み出される。
【００２４】
したがって、図３に示される速度変換回路領域８を採用することにより、敷き詰めゲート領域４の回路はシングルポートのＲＡＭコア７を見掛け上デュアルポートＲＡＭとしてアクセスできるようになる。特に、本実施例においては敷き詰めゲート領域４の回路による並列アクセスは読み出し又は書き込みの一方に限られているが、半導体集積回路全体としての利用形態がそれで充分であれば、デュアルポートを有するＲＡＭコアを採用する場合に比べて当該ＲＡＭのチップ占有面積を著しく低減でき、敷き詰めゲート領域４にとってはそれと同様のアクセス速度を得ることができる。
【００２５】
図４には上記速度変換回路領域８の別の実施例ブロック図が示される。同図に示される速度変換回路領域８も上記実施例同様に、敷き詰めゲート領域４の回路がＲＡＭコア７を見掛け上デュアルポートＲＡＭとしてアクセスできるようにするものであるが、敷き詰めゲート領域４からの並列アクセスは読み出しと書き込み動作が並列される態様とされる点で上記実施例と相違する。すなわち、見掛け上のデュアルポートの一方のポートはリード専用ポートとみなされ、他方のポートはライト専用ポートとみなされる。
【００２６】
図４の速度変換回路８は、敷き詰めゲート領域４から並列的に供給される読み出しアドレス信号Ａ(Ｒ)i及び書き込みアドレス信号Ａ(Ｗ)iを直列に変換してＲＡＭコア７のアドレス入力端子ａｉに供給するアドレス並列・直列変換回路４０と、敷き詰めゲート領域４から供給される書き込みデータＤinjを所定のタイミングを以ってＲＡＭコア７のデータ入力端子ｄinjに供給する書き込みデータ供給回路４１と、ＲＡＭコア７のデータ出力端子ｄｏｊから出力されたデータをラッチして読み出しデータＤojの出力期間を敷き詰めゲート領域の４にとって望ましい期間引き延ばしする引き延ばし回路４２と、逓倍クロック発生回路４３とを備える。
【００２７】
上記逓倍クロック発生回路４３は、上記第１のクロック信号ＣＬＫ、書き込み動作を指示するライトイネーブル信号ＷＥ、及び読み出し動作を指示するリードイネーブル信号ＲＥが供給され、ライトイネーブル信号ＷＥ及びリードイネーブル信号ＲＥによって書込み及び読出しが並列的に指示されたとき、上記第１のクロック信号ＣＬＫに基づいて当該第１のクロック信号ＣＬＫの周波数（ｆ）に対して逓倍（例えば２倍）された周波数（２ｆ）の第２のクロック信号ｃｋを形成し、さらに、当該第２のクロック信号ｃｋに同期する読出し動作とこれに続く書込み動作とを順次指示するリード・ライト信号ｒ／ｗとを形成してＲＡＭコア７に供給する。上記リード・ライト信号ｒ／ｗは、ＲＡＭコア７のリードサイクルとライトサイクルを切り換える切換えパルスとして機能され、アドレス並列・直列変換回路４０、書き込みデータ供給回路４１、及び引き延ばし回路４２にも供給される。
【００２８】
上記リード・ライト信号ｒ／ｗにてＲＡＭコア７にリードサイクルが指示されると、これに応じてアドレス並列・直列変換回路４０はリードアドレスＡ（Ｒ）ｉを読み込み、ライトサイクルが指示されるとライトアドレスＡ（Ｗ）ｉを読み込む。特に制限されないが、書き込みデータ供給回路４１はＲＡＭコア７のリードサイクルの指示に呼応して予め書き込みデータＤinjをデータ入力端子ｄinjに与える。この間にＲＡＭコア７からデータ出力端子ｄojに読み出されたデータは引き延ばし回路４２を介して次のライトサイクルに亘って出力が維持される。このライトサイクルにおいては、予めＲＡＭコア７に供給されて保持されている書き込みデータＤinjが書き込みアドレスＡ(W)iに従ったメモリセルに書き込まれる。
【００２９】
特に制限されないが、逓倍クロック発生回路４３に与えられるライトイネーブル信号ＷＥとリードイネーブル信号ＲＥの何れかが非活性状態にされているときは、ＲＡＭコア７における一連のリードサイクルとライトサイクルの一方が無効にされる。換言すれば、敷き詰めゲート領域４から読み出し及び書き込みの並列アクセスが指示されないとき、ＲＡＭコア７は第１のクロック信号ＣＬＫのサイクル動作期間にシングルポートのＲＡＭとして機能される。
【００３０】
図５には上記図４の詳細な一例論理回路図が示され、図６にはその動作タイミングチャートの一例が示される。
【００３１】
図５の逓倍クロック発生回路４３において第１のクロック信号ＣＬＫの入力段には２段のノンインバータ（論理反転を伴わない遅延成分若しくは波形整形又は増幅機能を持った回路要素と理解されたい）ＮＩ１、ＮＩ２とインバータＩＶ１との直列回路によって遅延回路が形成される。一方の入力にクロック信号ＣＬＫを受けるアンドゲートＡＮ１はその遅延回路で得られる遅延時間をパルス幅とするクロック信号を出力する。アンドゲートＡＮ１の出力はアンドゲートＡＮ２を通してリードクロックｒｃｋとされる。アンドゲートＡＮ２の他方の入力には上記リードイネーブル信号ＲＥが供給され、リード動作を指示する時に“Ｈ”レベルにされる当該信号ＲＥが“Ｌ”レベルにされると、リードクロックｒｃｋは消滅し、リードサイクルが禁止される。
【００３２】
ライトクロックｗｃｋは、アンドゲートＡＮ１の出力をノンインバータＮＩ３、遅延要素ＤＬ、及びノンインバータＮＩ４を介してリードクロックｒｃｋから遅延させ、アンドゲートＡＮ３を通して生成される。アンドゲートＡＮ３の他方の入力には上記ライトイネーブル信号ＷＥが供給され、ライト動作を指示するときに”Ｈ”レベルにされる当該信号ＷＥが“Ｌ”レベルにされると、ライトクロックｗｃｋは消滅し、ライトサイクルが禁止される。
【００３３】
リードクロックｒｃｋとライトクロックｗｃｋはオアゲートＯＲ１へ与えられ、このオアゲートＯＲ１から上記第２のクロック信号ｃｋが出力される。したがってこの第２のクロック信号ｃｋは、リードクロックｒｃｋとライトクロックｗｃｋの双方が有効なとき、換言すれば、ライトイネーブル信号ＷＥとリードイネーブル信号ＲＥにて並列的にリード及びライト動作が指示されたとき、第１のクロック信号ＣＬＫの周波数の２倍に逓倍された周波数を持つことになる。一方、リード又ライトの何れか一方だけが指示されるときは、第２のクロック信号ｃｋは実質的にリードクロックｒｃｋ又はｗｃｋに等しいクロック信号とされ、その周波数は第１のクロック信号ＣＬＫに等しくされる。
【００３４】
上記リードクロックｒｃｋとライトクロックｗｃｋはインバータＩＶ２とＩＶ３を通して、ナンドゲートＮＡ１及びＮＡ２で構成されるスタティックラッチ回路へ入力され、切換えパルスが作られる。ノンインバータＮＩ５から出力される切換えパルスは、ＲＡＭコア７のリードサイクルとライトサイクルを切り換えるためのパルスであり、リード・ライト信号ｒ／ｗとされる。このリード・ライト信号ｒ／ｗは“Ｈ”レベルの時リード動作を指示し、“Ｌ”レベルの時ライト動作を指示する。
【００３５】
ノンインバータＮＩ５及びＮＩ６から出力される切換えパルスは、アドレス並列・直列変換回路４０のアンドゲートＡＮ４とＡＮ５に供給される。夫々のアンドゲートＡＮ４，ＡＮ５の他方の入力には、リードアドレスＡ(R)iとライトアドレスＡ(W)iが供給され、相補的に変化される上記切換えパルスによりリードアドレスＡ(R)iとライトアドレスＡ(W)iを選択する。アンドゲートＡＮ４とＡＮ５の出力はオアゲートＯＲ２で論理和が採られて多重化され、ＲＡＭコア７のアドレス入力端子ａｉに供給される。
【００３６】
上記書き込みデータ供給回路４１は、ノンインバータＮＩ５から出力される切換えパルスをアンドゲートＡＮ６に受ける。アンドゲートＡＮ６の他方の入力端子には書き込みデータＤinｊが供給され、リード・ライト信号ｒ／ｗの”Ｈ”レベルに同期して書き込みデータＤｉｎｊをＲＡＭコア７のデータ入力端子ｄinｊに供給する。
【００３７】
上記データ引き延ばし回路４２はインバータＩＶ４及びＩＶ５からなるスタティックラッチ回路を有し、インバータＩＶ５は、インバータＩＶ４より小さなトランジスタで構成されており、その出力インピーダンスが高いため、ＮＭＯＳトランジスタＱ１で構成されるトランスファゲートを介してのＲＡＭコアの読み出しデータｄｏｊのラッチが容易に行える。Ｑ１のゲートはリード・ライト信号ｒ／ｗでコントロールされる。すなわちｒ／ｗが“Ｈ”のときＱ１はオンし、ｒ／ｗが“Ｌ”になる直前の読み出しデータｄｏｊの状態をラッチする。これにより、ＲＡＭコア７のデータ出力端子ｄoｊから出力されるデータがリードサイクルに続くライトサイクルに亘って出力期間が引き延ばされて複合マクロセルの出力信号Ｄｏｊが得られる。なお、図５においてアドレス並列・直列変換回路４０、書込みデータ供給回路４１、及びデータ引き伸ばし回路４２は夫々１ビット分の構成が代表的に示されている。
【００３８】
次に図５に示される実施例の動作を図６のタイミングチャートを参照しながら説明する。図６にはシングルポートのＲＡＭコア７を見掛け上リード専用ポートとライト専用ポートを有するデュアルポートＲＡＭとして動作させるときの動作タイミングが示される。
【００３９】
図６において時刻Ｔ０〜Ｔ２までの期間（第１のクロック信号ＣＬＫの１周期）は敷き詰めゲート領域４の回路におけるメモリアクセス動作の単位サイクル期間とされる。敷き詰めゲート領域４は第１のクロック信号ＣＬＫに同期して時刻Ｔ０〜Ｔ２の期間にメモリリードアクセスサイクルとメモリライトアクセスサイクルを並列的に起動する。すなわち、ライトイネーブル信号ＷＥ及びリードイネーブル信号ＲＥを”Ｈ”レベルに活性化すると共に、リードアドレスＡ(R)iとライトアドレスＡ(W)iを出力し、且つ書き込みデータＤinｊを出力する。これにより逓倍クロック発生回路４３は、ノンインバータＮＩ、ＮＩ２、及びインバータＩＶ１によって構成される遅延回路の遅延時間に相当する期間”Ｈ”レベルとされるリードクロックｒｃｋを生成し、更にノンインバータＮＩ３、遅延要素ＤＬ、及びノンインバータＮＩ４にて構成される遅延時間だけ遅れて”Ｈ”レベルにされるライトクロックｗｃｋを生成する。このリードクロックｒｃｋとライトクロックｗｃｋの論理和が第２のクロック信号ｃｋとしてＲＡＭコア７に供給される。ＲＡＭコア７において当該クロック信号ｃｋの１周期が基本的な単位動作サイクル期間とされ、最初のサイクル期間（時刻Ｔ０〜Ｔ１）にはリード・ライト信号ｒ／ｗにてＲＡＭコア７にリード動作が指示され、次のサイクル期間（時刻Ｔ１〜Ｔ２）にはリード・ライト信号ｒ／ｗにてＲＡＭコア７にライト動作が指示される。
【００４０】
上記リードサイクルにおいてはリードアドレスＡ(R)iがアドレス入力端子ａｉに供給されると共に、書き込みデータＤinｊが予めデータ入力端子ｄｉｎjに供給される。これによってＲＡＭコア７は予め書き込みデータをデータ入力バッファ１７に保持する。これに並行してＲＡＭコア７はリードアドレスに従ったメモリセルのデータ入出力端子をコモンデータ線１５に結合し、リードライト信号ｒ／ｗにて制御されるリード・ライト制御回路１６を通して当該読み出しデータをセンスアンプ１８に供給し、出力端子ｄｏｊから読み出しデータを出力する。ＲＡＭコア７から読み出されたデータは、リードライト信号ｒ／ｗが”Ｌ”レベルにされるライトサイクルに亘って引き延ばし回路４２から敷き詰めゲート領域４に供給される。これによって敷き詰めゲート領域４の回路は時刻Ｔ１を越えたタイミングを以ってリードデータを取り込むことができる。換言すれば、クロック信号ＣＬＫに同期したアクセスサイクル期間でリードデータを取り込むことができる。
【００４１】
時刻Ｔ１にＲＡＭコア７にライトサイクルが指示されると、これに同期して書き込みアドレスＡ(W)iがアドレス入力端子ａｉに供給され、これによってＲＡＭコア７は当該アドレスに従ったメモリセルのデータ入出力端子をコモンデータ線１５に結合する。そして、リードライト信号ｒ／ｗにてライトサイクルが指示されるデータ入力バッファ１７は、予め取り込んだ書き込みデータをリード・ライト制御回路１６を介してコモンデータ線１５に供給することによって、上記選択されたメモリセルにデータを書き込む。
【００４２】
尚、図５の回路構成において、速度変換回路領域８とＲＡＭコア７は、敷き詰めゲート領域４におけるメモリアクセス動作の単位サイクル期間にリードアクセス又はライトアクセスだけを受け付けることができる。すなわち、リードイネーブル信号ＲＥが”Ｈ”レベル、ライトイネーブル信号ＷＥが”Ｌ”レベルにされ、更にリードアドレスＡ(R)iが供給されると、図６の時刻Ｔ０〜Ｔ２の単位アクセスサイクル期間にリードクロックｒｃｋだけが生成され、これに応じてクロック信号ｃｋは１回だけクロック変化される。リード・ライト信号ｒ／ｗはその間”Ｈ”レベルに維持され、これによってＲＡＭコア７に対してリードアクセスだけが行われる。リードイネーブル信号ＲＥが”Ｌ”レベル、ライトイネーブル信号ＷＥが”Ｈ”レベルにされ、更にライトアドレスＡ(W)iが供給されると、リードクロックｒｃｋは変化されず（換言すれば時刻Ｔ０においてクロック信号ｃｋは変化されず）、図６の時刻Ｔ１のライトクロックｗｃｋの変化に同期してクロック信号ｃｋが形成される。これにより、時刻Ｔ１〜Ｔ２の期間にＲＡＭコア７はライト動作を行う。尚、図５に従えば、書き込みデータ供給回路４１はリード・ライト信号ｒ／ｗの”Ｈ”レベル期間に書込みデータＤinｊをデータ入力端子ｄinｊに供給するようになっているから、当該単独ライト動作は単独リードアクセスの次に指示されなければならない。
【００４３】
図５に示される実施例によれば以下の作用効果がある。
（１）敷き詰めゲート領域４の回路は速度変換回路領域８を介することにより、シングルポートのＲＡＭコア７を見掛け上リード専用ポートとライト専用ポートの有るデュアルポートＲＡＭとしてアクセスできる。
（２）換言すれば、速度変換回路領域８は、高速動作可能なマクロセルとしてのＲＡＭコア７を採用する場合に、敷き詰めゲート領域４で構成されるその周辺論理部分が高速に動作できなくても、半導体集積回路チップ内部で信号速度の変換を行うので、ＲＡＭコア７を限界近くの高速動作で使い切ることができる。
（３）本実施例においてはシングルポートのＲＡＭコア７を見掛け上リード専用ポートとライト専用ポートの有るデュアルポートＲＡＭとしてアクセスできるに止み、読み出しの並列化や書き込みの並列化を行うことはできないが、半導体集積回路全体としての利用形態がそれで充分であれば、完全独立な２個のポートを有するデュアルポートのＲＡＭコアを採用する場合に比べて当該ＲＡＭのチップ占有面積を著しく低減でき、敷き詰めゲート領域４にとってはそれと同様のアクセス速度を得ることができる。
（４）ＲＡＭコア７におけるリードとライトの直列的なアクセスにおいてリード動作を先行させるので、この点においても全体としての動作の高速化を実現することができる。すなわち、データ読み出し動作時にはその動作の高速化を図るためにデータ線のレベルは電源電圧に対してフルスイングされることはない。例えば、メモリセルがスタティック型メモリセルである場合、データが読み出されるべき相補データ線はＶｃｃのような電源電圧寄りで変化され、その電位差がセンスアンプで増幅されてデータ出力バッファに伝達される。これに対して書き込み動作では相補データ線はＶｃｃのような電源電圧とＶｓｓのような電源電圧（接地電位）とに駆動される。したがって、書き込み後に読み出しを行うと、書き込みによってＶｓｓレベルにされたデータ線をＶｃｃのような電源電圧にプリチャージするのに少なからず時間を要し、即座に読み出し動作を開始できなくなるからである。
【００４４】
以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００４５】
例えば、第２の回路領域としてのマクロセルはＲＡＭコアに限定されず、レジスタのような記憶手段を入出力ポートとして有する回路やその他の回路に変更することができる。また、第１の回路領域はゲートアレイの基本セルを適用した敷き詰めゲート領域に限定されず、第２の回路領域に比べて動作の遅い回路領域であればよい。
【００４６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である通信用時間スイッチとして利用されるＲＡＭをマクロセルとする半導体集積回路の適用した場合について説明したが本発明はそれに限定されるものではなく、その他の通信制御用半導体集積回路やシングルチップマイクロコンピュータなどにも適用できる。
【００４７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００４８】
（１）すなわち、プロセスの進歩と回路技術の進歩によって第２の回路領域としてのマクロセルの動作速度は今後更に向上でき、ＡＳＩＣにおける敷き詰めゲート領域のような第１の回路領域の動作速度を充分に上廻るようになる。このために、半導体集積回路内部において第１の回路領域の動作クロック信号に対して逓倍周波数のクロック信号を発生させ、速度変換回路領域を介して第２の回路領域としてのマクロセルと第１の回路領域に形成された回路との間で情報のやり取りを行うようにすることにより、マクロセルのような第２の回路領域を限界近くの高速動作で使い切ることができる。
（２）例えば第２の回路領域のマクロセルがＲＡＭコアであるとき、敷き詰めゲート領域の回路は速度変換回路領域を介することにより、見掛け上マルチポートＲＡＭとしてアクセスできる。
（３）上記により、実際にマルチポートを有するデュアルポートのＲＡＭコアを採用する場合に比べて当該ＲＡＭのチップ占有面積を著しく低減でき、敷き詰めゲート領域にとってはそれと同様のアクセス速度を得ることができる。
（４）ＲＡＭコアにおけるリードとライトの直列的なアクセスにおいてリード動作を先行させることにより、直列的なリード及びライト動作の全体的な動作速度の高速化を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体集積回路のチップイメージを示す平面図である。
【図２】ＲＡＭコアの一例ブロック図である。
【図３】速度変換回路領域の一実施例ブロック図である。
【図４】速度変換回路領域の別の実施例ブロック図である。
【図５】図４の速度変換回路領域の詳細を示す一例論理回路図である。
【図６】図５の論理回路にリードとライト動作が並列的に指示されたときの一例動作タイミングチャートである。
【符号の説明】
１ チップ
４ 敷き詰めゲート領域
５ 複合マクロセル
６ クロックパルスジェネレータ
７ ＲＡＭコア
８ 速度変換回路領域
９ 配線領域
ＣＬＫ 第１のクロック信号
ｃｋ 第２のクロック信号
１０ メモリアレイ
１１ アドレスバッファ
１２ デコーダ
１３ ワードドライバ
１４ カラムスイッチ回路
１５ コモンデータ線
１６ リード・ライト制御回路
１７ データ入力バッファ
１８ センスアンプ
１９ データ出力バッファ
２０ タイミング発生回路
ａｉ アドレス入力端子
ｒ／ｗ リード・ライト信号
ｄinｊ データ入力端子
ｄoｊ データ出力端子
３０ アドレス並列・直列変換回路
Ａ(A)i，Ａ(B)i アドレス信号
３１ ライトデータ並列・直列変換回路
Ｄin(A)ｊ，Ｄin(B)ｊ 書き込みデータ
Ｒ／Ｗ（Ａ），Ｒ／Ｗ（Ｂ） リード・ライト信号
３２ リードデータ直列・並列変換回路
Ｄo(A)ｊ，Ｄo(B)ｊ 出力データ
３３ 逓倍クロック発生回路
４０ アドレス並列・直列変換回路
Ａ(R)ｉ 読み出しアドレス
Ａ(W)ｉ 書き込みアドレス
４１ 書き込みデータ供給回路
Ｄinｊ 書き込みデータ
４２ 引き延ばし回路
Ｄoｊ 読み出しデータ
４３ 逓倍クロック発生回路
ＷＥ ライトイネーブル信号
ＲＥ リードイネーブル信号
Claims (7)
- 複数のメモリアドレスが入力される複数の第１端子と、
データ入力される第２端子と、
データが出力される第３端子と、
第１クロック信号が入力される第４端子と、
上記第４端子より入力される上記第１クロック信号の周波数を逓倍することで上記第１クロックよりも周波数が高い第２クロック信号を形成して出力する逓倍クロック発生回路と、
メモリアドレスが入力される第５端子と、データが入力される第６端子と、データが出力される第７端子とを有するＲＡＭコアと、
複数の第１端子より上記第１クロック信号に応じて複数のメモリアドレスを並列に受け、並列に受けた複数のメモリアドレスを一つづつ上記第２クロック信号に応じて上記第５端子に出力するアドレス変換回路と、
上記第１クロック信号に応じて動作する更に別の回路と、が単一のチップに搭載され、
上記ＲＡＭコアはメモリセルアレイと、アドレスバッファと、デコーダと、ワードドライバと、カラムスイッチ回路と、カラムスイッチと、センスアンプとを具備し、
上記メモリアレイは、複数のワード線と、複数のデータ線と、複数のメモリセルを具備し、
上記第２クロック信号に応じて入力されたメモリアドレス一つに対して、メモリセル内の一つのメモリセルがアクセスされる半導体集積回路。 - 上記第２端子と上記第３端子とがそれぞれ複数設けられ、
上記複数の第２端子を介して入力された複数のデータを一つづつ上記第２クロック信号に応じて上記第６端子から出力するデータ変換回路と、
上記第７出力端子を介して出力されたデータを、上記第２クロック信号に応じて上記複数の第３端子から出力するデータ変換回路とを具備し、
上記メモリセルは、上記第１クロック信号の一周期の間に複数回アクセスされる請求項１記載の半導体集積回路。 - 上記複数の第１入力端子は、上記メモリアドレスとして、メモリリードアドレスが入力される端子とメモリライトアドレスが入力される端子とを含み、
上記第１クロック信号の１周期の間に、リード動作とライト動作とが行われる請求項１記載の半導体集積回路。 - 上記第１クロック信号の１周期の間に行われるリード動作とライト動作は、リード動作が先行される請求項３記載の半導体集積回路。
- 上記逓倍クロック発生回路は、上記第１クロック信号の立ち上がりにのみ応じて、上記第２クロック信号を生成する請求項１乃至４の何れか１項記載の半導体集積回路。
- 上記複数のメモリセルはそれぞれ一つのワード線に接続されるスタティック型メモリセルであり、
上記ＲＡＭコアはシングルポートのＲＡＭコアであって、
上記チップの端にはボンディングパッドが配置される請求項１乃至５の何れか１項記載の半導体集積回路。 - 上記ＲＡＭコアと、上記逓倍クロック発生回路と上記アドレス変換回路とは、マクロセルを形成する請求項１乃至６の何れか１項記載の半導体集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18206193A JP4018159B2 (ja) | 1993-06-28 | 1993-06-28 | 半導体集積回路 |
| US08/260,894 US5422858A (en) | 1993-06-28 | 1994-06-16 | Semiconductor integrated circuit |
| KR1019940013831A KR100314702B1 (ko) | 1993-06-28 | 1994-06-18 | 반도체집적회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18206193A JP4018159B2 (ja) | 1993-06-28 | 1993-06-28 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0784987A JPH0784987A (ja) | 1995-03-31 |
| JP4018159B2 true JP4018159B2 (ja) | 2007-12-05 |
Family
ID=16111665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18206193A Expired - Lifetime JP4018159B2 (ja) | 1993-06-28 | 1993-06-28 | 半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5422858A (ja) |
| JP (1) | JP4018159B2 (ja) |
| KR (1) | KR100314702B1 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07253825A (ja) * | 1994-03-15 | 1995-10-03 | Toshiba Corp | 半導体集積回路のクロック信号分配方法およびこの方法に用いられる周波数逓倍器 |
| TW358907B (en) * | 1994-11-22 | 1999-05-21 | Monolithic System Tech Inc | A computer system and a method of using a DRAM array as a next level cache memory |
| KR100566466B1 (ko) * | 1995-01-31 | 2006-03-31 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체 메모리 장치 |
| US6128700A (en) * | 1995-05-17 | 2000-10-03 | Monolithic System Technology, Inc. | System utilizing a DRAM array as a next level cache memory and method for operating same |
| DE19654929C2 (de) * | 1995-09-05 | 2002-08-08 | Mitsubishi Electric Corp | Speicherschaltung |
| US5802579A (en) * | 1996-05-16 | 1998-09-01 | Hughes Electronics Corporation | System and method for simultaneously reading and writing data in a random access memory |
| US5708624A (en) * | 1996-11-27 | 1998-01-13 | Monolithic System Technology, Inc. | Method and structure for controlling internal operations of a DRAM array |
| US5805611A (en) * | 1996-12-26 | 1998-09-08 | Stmicroelectronics, Inc. | Method and apparatus for testing high-frequency integrated circuits using a lower-frequency tester |
| US5781480A (en) * | 1997-07-29 | 1998-07-14 | Motorola, Inc. | Pipelined dual port integrated circuit memory |
| JP3223964B2 (ja) * | 1998-04-03 | 2001-10-29 | 日本電気株式会社 | 半導体記憶装置 |
| JP3871813B2 (ja) | 1998-08-10 | 2007-01-24 | 株式会社ルネサステクノロジ | マルチポートメモリ、データプロセッサ及びデータ処理システム |
| US6798420B1 (en) | 1998-11-09 | 2004-09-28 | Broadcom Corporation | Video and graphics system with a single-port RAM |
| US6853385B1 (en) | 1999-11-09 | 2005-02-08 | Broadcom Corporation | Video, audio and graphics decode, composite and display system |
| US6573905B1 (en) | 1999-11-09 | 2003-06-03 | Broadcom Corporation | Video and graphics system with parallel processing of graphics windows |
| US7982740B2 (en) | 1998-11-09 | 2011-07-19 | Broadcom Corporation | Low resolution graphics mode support using window descriptors |
| US6189064B1 (en) | 1998-11-09 | 2001-02-13 | Broadcom Corporation | Graphics display system with unified memory architecture |
| US6636222B1 (en) | 1999-11-09 | 2003-10-21 | Broadcom Corporation | Video and graphics system with an MPEG video decoder for concurrent multi-row decoding |
| US6768774B1 (en) | 1998-11-09 | 2004-07-27 | Broadcom Corporation | Video and graphics system with video scaling |
| US7446774B1 (en) | 1998-11-09 | 2008-11-04 | Broadcom Corporation | Video and graphics system with an integrated system bridge controller |
| US6661422B1 (en) | 1998-11-09 | 2003-12-09 | Broadcom Corporation | Video and graphics system with MPEG specific data transfer commands |
| US9668011B2 (en) | 2001-02-05 | 2017-05-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Single chip set-top box system |
| US6975324B1 (en) | 1999-11-09 | 2005-12-13 | Broadcom Corporation | Video and graphics system with a video transport processor |
| DE19961138C2 (de) * | 1999-12-17 | 2001-11-22 | Siemens Ag | Multiport-RAM-Speichervorrichtung |
| JP2001195899A (ja) * | 2000-01-06 | 2001-07-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6598192B1 (en) * | 2000-02-28 | 2003-07-22 | Motorola, Inc. | Method and apparatus for testing an integrated circuit |
| US6898726B1 (en) * | 2000-11-15 | 2005-05-24 | Micron Technology, Inc. | Memory system that sets a predetermined phase relationship between read and write clock signals at a bus midpoint for a plurality of spaced device locations |
| JP2002281005A (ja) * | 2001-03-16 | 2002-09-27 | Fujitsu Ltd | 伝送装置及び集積回路 |
| US6675272B2 (en) | 2001-04-24 | 2004-01-06 | Rambus Inc. | Method and apparatus for coordinating memory operations among diversely-located memory components |
| US8391039B2 (en) | 2001-04-24 | 2013-03-05 | Rambus Inc. | Memory module with termination component |
| US6683818B1 (en) * | 2001-04-30 | 2004-01-27 | Cypress Semiconductor Corp. | Asynchronous random access memory with power optimizing clock |
| CN100370803C (zh) * | 2001-09-19 | 2008-02-20 | 汤姆森许可公司 | 用于延时视频行数据的设备及其方法 |
| JP2003228982A (ja) * | 2002-01-29 | 2003-08-15 | Hitachi Ltd | 半導体集積回路装置 |
| CN101246739A (zh) * | 2002-09-12 | 2008-08-20 | 松下电器产业株式会社 | 存储装置 |
| DE60305017D1 (de) * | 2003-06-16 | 2006-06-08 | St Microelectronics Belgium Nv | Zugang von zwei synchronen Bussen mit asynchronem Takt zu einem synchronen Einport-RAM |
| JP2005044334A (ja) * | 2003-07-09 | 2005-02-17 | Hitachi Ltd | 非同期制御回路と半導体集積回路装置 |
| JP4488282B2 (ja) * | 2003-09-08 | 2010-06-23 | 株式会社日立超エル・エス・アイ・システムズ | 半導体集積回路 |
| US8063916B2 (en) | 2003-10-22 | 2011-11-22 | Broadcom Corporation | Graphics layer reduction for video composition |
| CN1879171B (zh) * | 2003-11-12 | 2012-04-25 | Nxp股份有限公司 | 控制电子电路中的功耗峰值 |
| US7301831B2 (en) | 2004-09-15 | 2007-11-27 | Rambus Inc. | Memory systems with variable delays for write data signals |
| EP1638108B1 (en) * | 2004-09-17 | 2008-07-23 | STMicroelectronics S.r.l. | Multi-port memory |
| JP2006252656A (ja) | 2005-03-10 | 2006-09-21 | Nec Electronics Corp | マルチポートメモリ装置 |
| US7355907B2 (en) * | 2005-10-28 | 2008-04-08 | Sony Corporation | Performing read and write operations in the same cycle for an SRAM device |
| US7251193B2 (en) | 2005-11-17 | 2007-07-31 | Qualcomm Incorporated | Pseudo-dual port memory where ratio of first to second memory access is clock duty cycle independent |
| JP2008065734A (ja) * | 2006-09-11 | 2008-03-21 | Meidensha Corp | レジスタファイルの書き込み／読み出し方式 |
| JP4766272B2 (ja) * | 2007-03-30 | 2011-09-07 | ミツミ電機株式会社 | 半導体集積回路装置およびそれへのモード設定方法 |
| JP5196538B2 (ja) * | 2008-02-12 | 2013-05-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路 |
| US7760562B2 (en) | 2008-03-13 | 2010-07-20 | Qualcomm Incorporated | Address multiplexing in pseudo-dual port memory |
| JP5231190B2 (ja) * | 2008-12-05 | 2013-07-10 | 株式会社日立超エル・エス・アイ・システムズ | 半導体装置とメモリマクロ |
| CN102110464B (zh) * | 2009-12-26 | 2015-06-10 | 上海芯豪微电子有限公司 | 宽带读写存储器装置 |
| JP2013125561A (ja) * | 2011-12-14 | 2013-06-24 | Elpida Memory Inc | 半導体装置 |
| US11599484B2 (en) * | 2020-12-01 | 2023-03-07 | Micron Technology, Inc. | Semiconductor device having plural signal buses for multiple purposes |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857836B2 (ja) * | 1976-02-10 | 1983-12-22 | ソニー株式会社 | メモリ−装置 |
| NL8702672A (nl) * | 1987-11-09 | 1989-06-01 | Philips Nv | Serieel geheugen, alsmede beeldgeheugeninrichting en weergeeftoestel voorzien van een of meer seriele geheugens. |
| US5086388A (en) * | 1988-03-18 | 1992-02-04 | Hitachi Maxell, Ltd. | Semiconductor serial/parallel-parallel/serial file memory and storage system |
| JPH0642196B2 (ja) * | 1988-06-09 | 1994-06-01 | 株式会社東芝 | 倍密度走査用ラインメモリ |
| JPH0283899A (ja) * | 1988-09-20 | 1990-03-23 | Fujitsu Ltd | 半導体記憶装置 |
| JP2668155B2 (ja) * | 1990-07-30 | 1997-10-27 | 三菱電機株式会社 | 半導体集積回路装置 |
-
1993
- 1993-06-28 JP JP18206193A patent/JP4018159B2/ja not_active Expired - Lifetime
-
1994
- 1994-06-16 US US08/260,894 patent/US5422858A/en not_active Expired - Lifetime
- 1994-06-18 KR KR1019940013831A patent/KR100314702B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5422858A (en) | 1995-06-06 |
| JPH0784987A (ja) | 1995-03-31 |
| KR100314702B1 (ko) | 2002-08-21 |
| KR950001991A (ko) | 1995-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4018159B2 (ja) | 半導体集積回路 | |
| KR100783049B1 (ko) | 반도체기억장치 | |
| US6134180A (en) | Synchronous burst semiconductor memory device | |
| KR100288038B1 (ko) | 초대규모집적에 적합한 파이프라인 반도체장치 | |
| US6104663A (en) | Memory array with a simultaneous read or simultaneous write ports | |
| US20060044925A1 (en) | Limited output address register technique providing selectively variable write latency in DDR2 (double data rate two) integrated circuit memory devices | |
| JP3664777B2 (ja) | 半導体記憶装置 | |
| US7710789B2 (en) | Synchronous address and data multiplexed mode for SRAM | |
| KR0154586B1 (ko) | 반도체 기억장치 | |
| JP2001167580A (ja) | 半導体記憶装置 | |
| US6023430A (en) | Semiconductor memory device asynchronously communicable with external device and asynchronous access controller for data access | |
| KR0141665B1 (ko) | 비디오램 및 시리얼데이타 출력방법 | |
| KR100238869B1 (ko) | 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치 | |
| US6611462B2 (en) | Semiconductor integrated circuit | |
| JPH10144071A (ja) | 半導体記憶装置 | |
| JP4471582B2 (ja) | 半導体集積回路及び回路設計装置 | |
| JP4488282B2 (ja) | 半導体集積回路 | |
| JP3894337B2 (ja) | 同期式半導体メモリ装置 | |
| JP3270411B2 (ja) | アドレス復号化装置 | |
| US20040066701A1 (en) | Method and apparatus for operating a semiconductor memory at double data transfer rate | |
| JP3567318B2 (ja) | 半導体記憶装置およびその設計方法 | |
| JP3176144B2 (ja) | 同期型スタチックメモリ | |
| JPH1056377A (ja) | ２線２相式非同期論理ファンクションジェネレータ、およびそれを用いた半導体集積回路装置 | |
| JP2003516601A (ja) | ランダムアクセスメモリ用先取り書込みドライバ | |
| JPH01196790A (ja) | 半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |