KR960006271B1 - 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치 - Google Patents

고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치 Download PDF

Info

Publication number
KR960006271B1
KR960006271B1 KR1019930015744A KR930015744A KR960006271B1 KR 960006271 B1 KR960006271 B1 KR 960006271B1 KR 1019930015744 A KR1019930015744 A KR 1019930015744A KR 930015744 A KR930015744 A KR 930015744A KR 960006271 B1 KR960006271 B1 KR 960006271B1
Authority
KR
South Korea
Prior art keywords
input
line pairs
output line
group
output
Prior art date
Application number
KR1019930015744A
Other languages
English (en)
Other versions
KR950006852A (ko
Inventor
이시열
장현순
김명호
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019930015744A priority Critical patent/KR960006271B1/ko
Priority to GB9416277A priority patent/GB2280975B/en
Priority to JP6189735A priority patent/JPH0765579A/ja
Priority to FR9410002A priority patent/FR2709015B1/fr
Priority to DE4428647A priority patent/DE4428647B4/de
Priority to US08/289,583 priority patent/US5485426A/en
Publication of KR950006852A publication Critical patent/KR950006852A/ko
Application granted granted Critical
Publication of KR960006271B1 publication Critical patent/KR960006271B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
제1도는 종래의 반도체메모리장치에서 하나의 서브메모리셀어레이와 입출력라인들간의 연결관계를 보여주는 회로도이다.
제2도는 제1도에 따른 종래의 입출력라인 선택 및 구동상태를 보여주는 타이밍도이다·
제3도는 본 발명에 따른 반도체메모리장치에서 하나의 서브메모리셀어레이와 입출력라인들간의 연결관게를 보여주는 회로도로서, 제3B도는 제3A도에 연결되는 도면이다.
제4도는 본 발명에 다른 입출력라인선택을 위하여 이용되는 열프리디코더의 회로도이다.
제5도는 제4도의 열프리디코더의 출력신호들에 응답하여 열선택신호를 발생하는 열선택회로의 회로도이다.
제6도는 본 발명에 따른 입출력라인들을 프리차아지하기 위한 입출력라인프리차아지신호를 발생하는 입출력라인프리차아지신호 발생회로의 회로도이다.
제7도는 본 발명에 따른 입출력라인들을 프리차아지하는 입출력라인프리차아지회로의 회로도이다.
제8도는 제3도 내지 제7도에 관련되어 본 발명에 따른 입출력라인선택 및 구동상태를 보여주는 타이잉도로서, 제8B도는 제8A도에 연결되는 도면이다.
제9도는 제3도의 제3A도 및 제3B도, 제8도의 제8A도 및 제8B도에 대한 도면결합관계를 보여주는 도면이다.
본 발명은 메모리셀어레이로 저장될 또는 메모리셀어레이로부터 읽혀진 데이타를 복수개의 입출력라인들을 통하여 전송하는 반도체메모리장치에 관한 것으로, 특히 소정의 컬럼어드레스를 이용하여 그러한 입출력라인들을 선택하는 반도체메모리장치에 관한 것이다.
다이나믹 램(dynamic RAM)등과 같은 반도체메모리장치는 로우어드레스 스트로우브신호 RAS(rowsddress strobe signal)의 활성화에 의해 래치된 로우어드레스와 컬럼어드레스 스트로우브신호 CAS(column addres strobe signal)에 의해 래치된 컬럼어드레스신호에 따라 선택되는 워드라인들과 비트라인들에 의해 1-비트단위로 구성된메모리셀을 선택한다. 선택된 메모리셀에 저장된 데이타비트를 읽어내거나 또는 의부에서 공급된 데이타비트(이하, "데이타비트"라 함은 한 워드 또는 한 바이트에 해당하는 데이타를 구성하는 2진비트를 말함)를 선택된 메모리셀에 저장함에 있어서는, 센스앰프를 통하여 비트라인쌍에 연결된 입출력라인쌍으로 센스앰프로부터 읽혀진 데이타비트를 전송하거나 또는 반도체메모리장치의 칩외부로부터 공급되어 입출력라인쌍에 실린 데이타비트를 센스앰프로 전송하기 위하여, 입출력라인쌍과 센스앰프를 연결하는 컬럼선택스위치를 적시에 선택하여 주어야 한다. 또한, 선택된 입출력라인쌍에 데이타비트가 실릴때에는 전하분배(charge sharing)에 의해 하나의 입출력라인쌍을 구성하는 두개의 상보적인 입출력라인들이 서로 반대의 전위 상태로 디벨로프(deveIope)되며, 선택되지 않은 입출력라인쌍은 미리 설정된 정위로프리차아지 및 등화된다.
제1도는 종래의 다이타믹 램에서 가지는 하나의 서브메모리셀어레이와 입출력라인쌍들간의 연결관계를 보여주는 도면으로서, k개의 워드라인들 WL0-WLk-1과 m개의 비트라인쌍들 BL0-BLm-1과 kxm개의 메모리셀들(10)로 구성된 서브메모리셀어레이와, 서브메모리셀어레이의 각 비트라인상들에 연결된 m/2개의 센스앰프들(SA)의 각각과 입출력라인상들의 각각의 사이에 연결된 열선택스위치들(20)이 도시되어 있다
서브메모리셀어레이는,4개의 메모리뱅크로 구본되고 각각의 메모리뱅크는 복수개의 서브메모리셀어레이들로 구분된 구조를 가지는 통상적인 다이나믹램에서 4개의 메모리뱅크들 중 어느 하나의 메모리뱅크에 속하는 서브메모리셀어레이이며, 접힘비트라인(folded bit line)방식으로 배열되어 있다. 예를 들어 16Mb의 용량을 가지는 다이타믹 램에서 각 메모리뱅크가 4Mb의 용량을 보유하고 있으며 또한 각 메모리뱅크가 16개의 서브베모리셀어레이들로 분할되어 있다면, 제1도에서의 서브메모리셀어레이는 256개(k=256)의 워드라인들과 l024개(m=1024)의 비트라인들을 가지는 256kb의 용량을 가지는 서브메모리셀어레이가 된다.
서브메모리셀어레이의 좌측에 배열된 2개의 입출력라인쌍들 I/00,1/01과 서브메모리셀어레이의 우측에 배역된 2개의 입출력라인쌍 I/00',I/01'은 각각 이웃하는 서브메모리셀어레이에 공유되는 입출력버스를 구성한다. 즉, 좌측의 배열된 2개의 입출력라인쌍들 I/00 및 I/01은 좌측의 입출력버스를 구성하고, 우측에 배역된 2개의 입출력라인상들 I/00' 및 l/01'는 우측의 입출력버스를 구성한다. 또한 입출력버스에 있는 입출력라인쌍들은 2비트의 데이타를 교대로 연속하여 전송한다. 열선택스위치들(20)을 제어하는 열선택라인들CSL0-CSLi-1의 각각은 좌우측 각각의 2비트에 비트라인쌍들에 대응하는 열선택스위치들에 연결되어 있다. 따라서, 하나의 열선택라인이 활성화되면, 좌우측의 입출력버스에는 각각 2비트씩의 데이타가 전송된다.
즉, 제2도의 타이밍도에 보인 바와 같이, 입출력라인프리차아지신호에 의해 프리차아지레벨(통상 전원전압에 엔모오스트랜지스터의 드레쉬홀드전압을 뺀 값임)로 프리차아지 및 등화되어 있던 입출력라인쌍들 I/00,I/0l,I/00' 및 I/01'의 각각은, 열선택라인들 중 어느 하나가 "하이"상태로 활성화될 때마다 "하이" 또는 "로우"상태로 디벨로프되며, 열선택라인들중 어느 하나라도 활성화되지 않는 동안에는 입출력라인프리차아지신호에 의해 상기 프리차아지레벨로 프리차아지 및 등화된다.
열선택신호 CSL0가 "하이"상태로 활성화되면, 2개의 비트라인쌍들 BL0, BL1으로부터 읽혀진 2비트의 데이타가 4개의 열선택스위치들을 통하여 좌측의 입출력버스 즉 2개의 입출력라인쌍들 I/00 및 I/01으로 전송되며, 입출력라인쌍 I/00 및 I/01에서는 각 데이타비트의 전위에 따라 디벨로프동작을 수행한다. 이와 동시에 2개의 비트라인쌍들 BL2 및 BL3으로부터 읽혀진 2비트의 데이타가 4개의 열선택스위치들을 통하여 우측의 입출력버스 즉 2개의 입출력라인쌍들 I/00' 및 I/01'으토 전송되며, 입출력라인쌍 I/00' 및 I/01'에서는 각 데이타비트의 전위에 따라 디벨로프동작을 또한 수행한다. 그러한 입출력라인쌍들 I/00,I/01,I/00'및 I/01' 상에서의 디벨로프동작에 의해 읽혀진 데이타가 다이나믹램등에 당연히 내장된 데이타버스 및 데이타출력버퍼측으로 전송되고 나면, 다음차례의 데이타전송을 위하여 디벨로프되어 있던 상기 입출력라인쌍들은 입출력라인프리차아지신호에 의해 다시 프리차아지 및 등화된다
그 이후에, 열선택라인 CSL1이 "하이"상태로 활성화되면, 비트 라인쌍들 BL4 및 BL5로부터 읽혀진 2비트의 데이타가 입출력라인쌍들 I/00 및 I/01으로 전송되고 비트라인쌍들 BL6 및 BL7로부터 읽혀진 2비트의 데이타가 입출력라인쌍들 I/00' 및 I/01'로 전송되어, 이들 입출력라인쌍들 I/00,I/01,I/00' 및 I/01'는 전술한 바와 마찬가지로 디벨로프동작을 수행한다 이러한 경우, 열선택라인들의 각각이 활성화될 때마다 좌우측의 입출력버스가 모두 디밸로프되고 프리차아지 및 등화됨에 따라, 입출력라인쌍들의 충분한 프리차아지 및 등화시간을 충분히 확보하기가 어려운 문제가 있다. 하나의 열선택라인이 활성화될 때마다 2비트씩의 데이타가 순차적으로 좌우측의 입출력버스를 구성하는 입출력라인쌍들상에서 디벨로프되고, 다음의 2비트 데이타가 디벨로프되기 전까지 프리차아지 및 등화되어야 하는 시간이 필연적으로 존재하여야 하기 때문에, 데이타전송 및 프리차아지 동작에 충분한 여유를 가지기가 어려우며 데이타의 전송속도에도 한계가 있다.
따라서, 본 발명의 목적은 입출력라인들로의 고속의 데이타전송이 가능한 반도체메모리장치를 제공함에있다
또한, 본 발명은 대기시에 프리차아지 및 등화되는 입출력라인들을 가지는 반도체메모리장치에 있어서 프리차아지 및 등화시간의 여유도를 증대시킬 수 있는 반도체메모리장치를 제공함에 있다.
또한, 본 발명은 입출력라인쌍들의 프리차아지 및 등화에 필요한 시간의 제한없이 연속적인 데이타전송이 가능한 반도체메모리장치를 제공함에 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명은, 복수개의 입출력라인쌍들을 가지는 반도체메모리장치에 있어서, 상기 복수개의 입출력라인쌍들중 제1군의 입출력라인쌍들을 제1군의 선택신호들중에서 활성화되는 어느 하나의 선택신호에 의해 구동되고, 상기 복수개의 입출력라인쌍들중 제2군의 입출력라인쌍들은 제2군의 선택신호들중에서 활성화되는 어느 하나의 선택신호에 의해 구동되며, 상기 제1군의 입출력라인쌍들이 구동되는 동안에는 상기 제2군의 입출력라인쌍들이 프리차아지 및 등화되고 상기 제2군의 입출력라인쌍들이 구동되는 동안에는 상기 제1군의 입출력라인쌍들이 프리차아지 및 등화됨을 특징으로 한다. 본 발명에 의하면, 종래처럼 입출력라인쌍들의 프리차아지시간의 충분한 확보를 위하여 입출력라인쌍들을 선택하는 열선택신호의 활성시간을 별도로 조정할 필요가 없다.
그러면, 본 발명에 다른 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 하술되는 본 발명의 실시에는, 반도체메모리장치의 고속화추세에 따라 연속적인 데이타전송동작을 수행하는 반도체메모리장치에 적합한 기술이며, 반도체메모리장치의 외부로부터 공급되는 동기클럭에 응답하여 동작하는 반도체메모리장치등에 특히 유용하게 적용될 수 있는 기술임에 주목하라, 본 발명의 실시예가 적용되는 반도체메모리장치는 16Mb의 용량을 가지며 4Mb씩의 용량을 가지는 4개의 메모리뱅크들로 나뉘어져 있으며 각 메모리뱅크는 256Kb의 용량을 가지는 16개의 서브메모리셀어레이들로 분할된 다이나믹램으로 한다.
제3도의 제3A도 및 제3B도는 본 발명에 따라 구성된, 하나의 서브메모리셀어레이와 입출력라인쌍들간의 연결관게를 보여준다. 본 발명이 적용되는 반도체메모리장치가 256Kb용량의 서브메모리셀어레이들을 가지는 다이나믹 램으로, 제3도에 보인 서브메모러셀어레이는 256개의 워드라인들(K=255)과 1024개의 비트 라인쌍들(m=1023) 및 256×1024개의 메모리셀들(10)로 구성된 접힘비트라인형의 서브 메모리셀어레이임을 수 있다. 비트라인쌍들 BL0-BLm-1은 센스엠프들(SA) 및 열선택스위치들(20)을 통하여 입출력라인쌍들 I/00,I/00',I/01 및 I/01'에 연결된다.
입출력라인쌍들의 배열은, 제1도의 종래의 경우와는 달리, 서브메모리셀어레이의 좌측에는 입출력라인쌍들 I/00 및 I/00'이 배열되어 좌측의 입출력버스를 구성하고, 서브메모리셀어레이의 우측에는 입출력라인쌍들 I/01 및 I/01'가 배열되어 우측의 입출력버스를 구성하고 있다. 이러한 식의 입출력라인쌍들의 배열은,모든 서브메모리셀어레이들에 대하여 서브메모리셀어레이의 좌측에는 짝수번째의 입출력라인상들로써 입출력버스를 구성하고, 서브메모리셀어레이의 우측에는 홀수번째의 입출력라인쌍들로써 입출력버스를 구성한다는 것을 의미한다, 또한, 제3도를 보면, 서브메모리셀어레이의 좌측의 짝수번째의 입출력라인쌍들 I/00 및I/00'와 센스앰프들(SA)을 연결하는 열선택스위치들(20)은 2비트를 단위로 짝수번째의 열선택라인들CSL0, CSL2, CSL4, CSL6 ---에 연결되어 있으며, 서브메모리셀어레이의 우측의 홀수번째의 입출력라인쌍들 1/01 및 I/01′와 센스앰프들(SA)을 연결하는 열선택스위치들(20)은 2비트를 단위로 홀수번째의 열선택라인들 CSLl, CSL3, CLS5, CSL7,---, CSLi-1에 연결되어 있다 그러므로, 각 열선택라인은 입출력라인과는 직교하여 다이나믹램내의 다른 서브메모리셀어레이들을 통과하면서 달리게 되며, 짝수번째의 연선택라인들은 각 서브메모리셀어레이의 좌측에 배열된 짝수번째의 입출력라인쌍들에 연결된 열선택스위치들에 연결되고 홀수번째의 열선택라인들은 각 서브메모리셀어레이의 우측에 배열된 홀수번째의 입출력라인쌍들에 연결된 열선택스위치들에 연결된다.
짝수번째 및 홀수번째의 입출력라인쌍들은 서로 다른 시간내에 디벨로프되고 프리차아지 및 등화된다. 즉, 워드라인 WL0가 활성화되고 열선택라인 CSL0가 활성화되어 2개의 비트라인쌍들 BL0, BL1으로부터 2비트의 데이타가 서브메모리셀어레이의 좌측에 배열된 짝수빈째의 입출력라인쌍들 I/00 및 I/00'로 전송되어 이 입출력라인쌍들 l/00 및 I/00'가 디벨로프되고 있는 동안에 서브메모리셀어레이의 우측에 배열된 홀수번째의 입출력라인쌍들 I/01 및 I/01'는 해당하는 프리차아지신호에 의해 프리차아지 및 등화된다. 또한 이와 반대의 경우라면, 서브메모리셀어레이의 좌측에 배열된 짝수번째의 입출력라인쌍들 I/00 및 I/00'가 프리차아지 및 등화되는 동안에, 서브메모리셀어레이의 우측에 배열된 홀수번째의 입출력라인쌍들 l/01 및I/01'는 비트라인쌍들 BL2 및 BL3로부터 읽혀진 2비트의 데이타값에 따라 디벨로프된다. 각 열선택라인들에 공급되는 열선택신호들은 다이나믹 램에 내장된 어드레스카운터로부터 공급되는 열어드레스신호들의 디코딩된 신호들에 응답하여 발생된다.
제3도와 같이 본 발명의 입출력라인구동 및 프리차아지방식을 실현하기 위한 회로수단들이 제4도 내지제7도에 도시되어 있다. 제4도는, 제3도에 구성된 열선택라인들에 공급되는 열선택신호들(이하 "CSL0,CS1,---"로 표시함)을 발생하는데 필요한 열어드레스프리디코딩신호들을 발생하는 열프리디코더의 회로를 보여준다.
제4도를 참조하면, 본 발명에 사용되는 일프리디코더는, 로우어드레스스트로우브신호 RASB에 관련된 행관련신호들의 발생완료상대에 응답하여 킬럼어드레스스트로우브신호 CASB에 관련된 CAS체인을 구동시키는 신호 ￠YE와 블럭선택에 관련된 열어드레스신호 CAl1(단일 메모리뱅크구조인 경우에는 행어드레스신호를 사용할 수 있음)과 2개의 열어드레스신호들 CA0 및 CA1을 입력하여 CA0 및 CA1의 논리상태에 응답하는 일군의 일프리디코딩신호들 DCA0BlB, DCA0B1 및 DCA01을 발생하는 제1부분프리디코더(100)와,상기 열어드레스신호 CA11과 2개의 열어드레스신호들 CA2 및 CA3를 입력하여 CA2 및 CA3의 논이상태에 응답하는 일군의 일프리디고딩신흐들 DCA2B3B, DCA2B3 및 DCA23를 발생하는 제2부분프리디코더(200)와, 상기 열어드레스신호 CAl1과 2개의 열어드레스신호들 CA4 및 CA5를 입력하여 CA4 및 CA5의 논리상태에 응답하는 일군의 열프리디코딩 DCA4B5B, DCA4B5, DCA45B 및 DCA45를 발생하는 제3부분 프리디코더(300)와, 상기 블럭선택에 관련된 열어드레스신호 CA11과 2개의 열어드레스신호들 CA6 및 CA7를 입력하여 CA6 및 CA7의 논리상태에 응답하는 일군의 열프리디코딩신호들 DCA6B7B, DCA6B7,DCA67B 및 DCA67을 발생하는 제4부분프리디코더(400)와, 상기 열어드레스신호 CA11과 열어드레스신호들 CA8을 입력하여 CA8의 논리상태에 응답하여 열프리디코딩신호들 DCA8B 및 DCA8을 발생하는 제5부분프리디코더(500)로 이루어진다.
열프리디코더로 입력되는 열어드레스신호들의 수가 모두 9개이므로, 제3도에서 하나의 서브메모리셀어레이를 구성하는 1024개의 비트라인쌍들에 대응하는 512개의 열선택신호들을 발생하는데 사용될 수 있다 열어드레스신호 CA11은 해당하는 서브메모리셀어레이를 선택하는 데에 관여하는 컬럼어드레스신호이다.
제1부분프리디코더(100)는, ￠YE를 공통으로 입력하고 열어드레스신호 CA0B 및 CA0를 각각 입력하는 낸드게이트(32) 및 (38)과 CA11을 공통으로 입력하고 열어드레스신호 CA1 및 CAlB를 각각 입력하는 낸드게이트(34) 및 (36)과, 낸드게이트들(32,34,36,38)의 출력신호들을 각각 반전시키는 인버터들(33,35,37,39)과, 인버터(33)의 출력신호를 공통으로 입력하고 인버터(37) 및 (35)의 출력신호들을 각각 입력하는 낸드게이트(42) 및 (44)와, 인버터(39)의 출력신호를 공통으로 입력하고 인버터(35) 및 (37)의 출력신호들을각각 입력하는 낸드게이트(46) 및 (48)과 낸드게이트(42,44,46,48)의 출력신호들을 각각 논리정형하기 위하여 2개씩 직렬 연결되어 프리디코딩신호들 DCA0BIB-DCA01을 인버터들(43/51, 45/52, 47/53, 49/54)로 구성된다.
제 2부분프리디코더(200) 내지 제 4부분프리디고더(400)는 동일한 내부구성을 가진다, 제 2부분프리디코더(200)는, 열어드레스신호 CA2B 및 CA2의 논러상태를 각각 반전시키는 인버터(61) 및 (63)과, CAl1을 공통으로 입력하고 일어드러ㅔ스신호 CA3 및 CA3B를 각각 입력하는 낸드게이트(62) 및 (64)와, 인버터(61)의 출력신호를 공통으로 입력하고 낸드게이트(62) 및 (64)의 출력신호들을 각각 입력하는 노아게이트(66)및 (68)과, 인버터(63)의 출력신호를 공통으로 입력하고 낸드게이트(64) 및(62)의 출력신호들을 각각 입력하는 노아게이트(72) 및 (74)와, 노아게이트들(66,68,72,74)의 출력신호들을 각각 논리정형하기 위하여 2개씨 직렬연결되어 프리디코딩신호들 DCA2B3B-DCA23을 발생하는 인버터들(65/73,67/75,69/77,71/78)로 구성된다.
제5부분프리디코더(500)는, CA11을 공통으로 입력하고 열어드레스신호 CA8 및 CA8B를 각각 입력하는낸드게이트(82) 및 (84)와, 낸드게이트(82)의 출력신호를 논리정형 및 반전시켜 프리디코딩신호 DCA8을 발생하는 직렬연결된 인버터들(83,87,91)과, 낸드게이트(84)의 출력신호를 논리정형 및 반전시켜 프리디코딩신호 DCA8B를 발생하는 직렬연결된 인버터들(85,89,93)로 구성된다 상기 프리디코딩신호들 DCA0B1B-DCA8는 제5도에 도시한 바와 같은 열선택회로로 공급된다.
제5도의 열선택회로는, 본 발명이 적용되는 다이나믹 램에서 제4도의 열프리디코더로부터 발생되는 프리디코딩신호들을 입력하여 512개의 열선택신호들을 발생하는 열선택회로들중 8개의 열선택신호들 CSL0-CSL7을 발생하는 열선택회로의 일부분을 보인 것이다. 따라서,512개의 열선택신호들을 발생시키기 위해서는 제5도와 같은 열선택회로들이 64개가 필요하다.
제 5도를 참조하면, 2입력을 가지는 8개의 노아게이트들(132,134,---,144,146)이 제 4도의 열프리디코더로부터 공급되는 프리디코딩신호들의 논리상태를 비교하기 위하여 구성되어 있다. 각 노아게이트들의 출력신호들은 2개의 직렬연결된 인버터들(133/149,135/151,---,145/161,l47/163)을 통하여 각각의 열선택 신호들 CSL0-CSL7로서 발생된다. 노아게이트들의 열입력들은 제4도의 제1부분프리디코더로부터 공급되는 디코딩신호들 DCA0BIB-DCA01이 된다. DCA0BIB는 노아게이트(132) 및 제5노아게이트(140)의 일입력으로, DCA01B는 제 2노아게이트(135) 및 제 6노아게이트(142)의 일입력으로, DCA0B1은 제 3노아게이트(136) 및 제 7노아게이트(144)의 일입력으로, DCA01은 제 4노아게이트(138) 및 제 8노아게이트(146)의 열입력으로 공급된다
한편, 노아게이트들의 다입력들은 제4도의 열프리디코더로부터 공급되는 프리디코딩신호들 DCA2B3B,DCA23B, CDA4B5B, DCA6B7B 및 DCA8B의 논리상태들에 의해 결정되는 제1제어노드(601) 및 제2제어노드(602)에 연결되어 있다. 제1 내지 제4노아게이트(132-138)의 타입력들은 제1제어노드(601)에 연결되며, 제5 내지 제 8노아게이트(140-146)의 타입력들은 제 2제어노드(602)에 연결된다 제1제어노드(601)와 전원공급전압 Vcc사이에는, 프리디코딩신호 DCA2B3B, DCA4B5B, DCA6B7B 및 DCA8B에 각각 게이트가 접속된 4개의 p형 모오스트랜지스터들(102,104,106,108)이 병렬로 연결된다
또한, 제 2 제어노드(602) 와 전원공급전압 Vcc사이에는, 프리디코팅신호 DCA23B, DCA4B5B, DCA6B7B 및 DCA8B에 각각 게이트가 접속된 4개의 p형 모오스트랜지스터들(112,114,116,118)이 병렬로 연결된다 제1제어노드(601)과 제3제어노드(603) 사이에는 프리디코딩신호 DCA2B3B에 게이트가 접속된 n형 모오스트랜지스터(110) 이 연결되며, 제 2 제어노드(602)와 제 3 제어노드사이에는 프리디코딩신호 DCA23B에게이트가 접속된 n형 모오드스랜지스터(120)이 연결된다. 제3제어노드(603)와 접지전압 GND 사이에는,프리디코딩신호들 DCA4B5B, DCA6B7B 및 DCA8B의 각각에 게이트가 접속된 3개의 n형 모오스트랜지스터들(122),(124) 및 (126)이 직렬로 연결된다 제5도의 열선택회로를 통하여 발생된 열선택신호들 CSL0-CSL7은 제3도에 보인 열선택라인들의 각각으로 공급된다.
제6도는 본 발명에 따른 입출력라인쌍들을 프리차아지 및 등화하기 위한 프리차아지신호 IOPRI 및 IOPRIB를 발생하는 회로(700)을 보여준다. 열어드레스신호 CA0는, 블럭선택에 관련된 열어드레스신호 CA11을 입력하는 낸드게이트(172)를 통하여 입력된다. 또한 CA0의 반전신호인 열어드레스신호 CA0B는,블럭선택에 관련된 상기 열어드레스신흐 CA11과 함께 낸드게이트(174)에 입력된다. 낸드게이트(172) 및(174)는 열어드레스의 입력에 따라 열관련회로들을 구동시키는 신호 ￠YE에 의해 인데이블 또는 디스에이블된다. 낸드게이트(172)의 출력신호는, 인버터(173), 낸드게이트(188), 인버터(189) 및 (l90)과 낸드게이트(191)로 구성된 지연설정회로를 통과함에 의해, 원래의 CA0로부터 소정시간 지연된 후에 원래의 CA0보다 짧은 펄스폭을 가지는 신호로서 낸드게이트(191)로 부터 출력된다. 낸드게이트(191)의 출력신흐는 인버터(197) 및 (198)을 통과한 다음 낸드게이트(210)으로 입력된다.
한편, 낸드게이트(174)의 출력신흐는, 인버터(175), 낸드게이트(192), 인버터(194) 및 (195)와 낸드게이트(196)으로 구성된 지연설정회로를 통과함에 의해, 원래의 CA0B로부터 소정시간 지연된 후에 원래의 CA0B보다 짧게 펄스폭을 가지는 신호로서 낸드게이트(196)으로부터 출력된다. 낸드게이트(196)의 출력신호는 인버터(200) 및 (201)을 통과한 다음 낸드게이트(212)로 입력된다.
여기서, 낸드게이트(172) 및 (174)의 출력신호 각각에 대한 지연설정회로에 속하는 낸드게이트(188) 및(192)에는, 다이나믹 램에 내장된 /CAS버퍼로부터 발생되며 열어드레스가 발생완료되었음을 알리는 신호￠CP가 공통으로 입력된다. 또한 ￠CP는 별도로 인버터(186)을 통과한 후 인버터(193) 및 (199)와 낸드게이트(205)로 구성된 지연설정회로를 통하여 낸드게이트(210) 및 (212)에 공통으로 입력된다. 낸드게이트(210)의 출력신호는 인버터(213) 및 (217)을 통하여 입출력라인프리차아지신호 IOPRI로서 발생된다. 또한,낸드게이트(212)의 출력신호는 IOPRI에 내하여 상보적인 논리상태를 가지는 입출력라인프리차아지신호 IOPRIB로서 발생된다.
제7도는 제6도의 회로로부터 발생된 입출력라인프리차아지신호 IOPRI 및 IOPRIB와 본 발명에 따른입출력라인쌍들간의 연결관계를 보여준다. 제7도에 보인 바와같이,IOPRIB는 제3도에서 서브메모리셀어레이의 좌측에 배열된 짝수번째의 입출력라인쌍들 I/00 및 I/00′의 프리차아지 및 등학에 관계하고, IOPRI는 제3도에서 서브메모리셀어레이의 우측에 배열된 홀수번째의 입출력라인쌍들 I/01 및 I/01'의 프리차아지 및 등화에 관계한다. 입출력라인쌍들 I/00,I/00',I/01 및 I/01'의 각각은 등화용의 p형 모오스트랜지스터(238,236,234,232)와, 전원공급전압 Vcc를 프리차아지용의 공급전원으로 하며 3개의 n형 모오스트랜지스터들로 구성된프리차아지회로(248,246,244,242)와, 비트라인프리차아지 및 등확전압 VBL을프리차아지용공급전원으로 하며 3개의 n형 모오스트랜지스터들로 구성되어 블럭선택신호 BLS에 응답하여 동작하는 블럭프리차아지회로(258,256,254,252)를 가진다. 블럭프리차아지회로들을 구성하는 n형 모오스트랜지스터들의 게이트들은 인버터(225)를 통하여 블럭선택신호 BLS의 제어를 받는다. 입출력라인쌍 I/00 및 I/00'에 속하는 등화용의 p형 모오스트랜시스터(238) 및 (236)의 게이트는 블럭선택신호 BLS와 입출력라인프리차아지신호 IOPRlB를 입력하는 낸드게이트(222)의 출력단에 연결되며, 입출력라인쌍들I/01 및 l/01'에 속하는 등화용의 p형 모오스트랜지스터(234) 및 (232)의 게이트는 블럭선택신호 BLS와 입출력라인프리차아지신호 IOPRI를 입력하는 낸드게이트(224)의 출력단에 연결된다.
입출력라인쌍 I/00 및 I/00'에 속하는 프리차아지회로들(248,246)을 구성하는 n형 모오스트랜지스터들의 게이트들은 낸드게이트(222)의 출력신호를 반전하는 인버터(227)의 출력단에 연결되며, 입출력라인쌍 I/01및 I/01'에 속하는 프리차아지회로들(244,242)을 구성하는 n형 모오스트랜지스터들의 게이트들은 낸드게이트(224)의 출력신호를 반전하는 인버터(229)의 출력단에 연결된다.
그러면, 제8도를 참조하여 본 발명에 따른 입출력라인구동과 프리차아지에 관한 동작을 설명한다. 제8도의 타이밍도에 나타난 다이나믹 램의 동작방식은 칩의 외부로부터 공급되는 동기클럭 CLK에 따라 제반 데이타억세스동작을 행하는 동기식 다이나믹 램에서 본 발명이 적용된 경우를 예로 든것으로서, 본 발명이 고속동작을 지향하는 차후의 메모리장치등에 실제적으로 유용하게 적용가능한 기술임을 보이기 위함이다.
동기클럭 CLK의 소정번째 펄스에서 열어드레스 CA가 래치되고 나면, 내부의 어드레스카운터가 동작함에 의해 열어드레스신호들 CA0, CAl, CA2, CA3,---, CA8이 발생된다. 본 발명의 실시예에서는 설명의 펀의상 8개의 열선택신호들 CSL0-CSL7을 발생하는데에 필요한 3개의 열어드레스신호들 CA0, CA1및 CA2만의 논리조합에 따른 신호들의 발생에 관하여 설명하고, 이 동안에 다른 열어드레스신호들 CA3-CA8은 "로우"상태임에 유의하라 이에 따라, 제4도의 제3, 제4 및 제5부분프리디코더(300),(400) 및(500)으로부터 발생되어 제5도의 n형 모오스트랜지스터들(122),(124) 및 (126)의 게이토들로 인가되는 프리디코딩신호들 DCA4B5B, DCA6B7B 및 DCA8B가 모드 "하이"상태로 됨에 의해, 제5도의 제3제어노드(603)은 접지전압 GND에 연결되어 진다.
다시 제8도로 돌아가면, 제3도의 서브메모리셀어레이가 선택되기 이전에는 블럭선택신호 BLS가 "로우"상태이고 상기 제3도의 서브메모리셀어레이에 속하는 모든 입출력라인쌍들 I/00,I/00',I/01 및 I/0l'는, 제7도에 보인 바와같이, BLS에 연결된 블럭프리차아지회로(258,256,254,252)를 가지므로 VBL-VTH(VTH는 n형 모오스트랜지스터의 드레쉴홀드전압임)의 전위로 프리차아지되어 있다·그 후에, 제3도의 서브메모리셀어레이가 선택되었을 때에는 BLS가 "하이" 상태로 되므로, 상기 입출력라인쌍들은 열어드레스 CA0 및 CA0B의 논리상태에 응답하는 입출력라인프리차아지신호 IOPRI 및 IOPRIB에 의해 제어되는 등화용의 p형 모오스토랜지스터들(238,236,234,232) 및 프리차아지회로들(248,246,244,242)에 의해 프리차아지 및 등화된다.
블럭선택신호 BLS가 "하이"상태로 되어 제3도의 서브메모리셀어레이가 선택된 후, 열선택신호들CSL0-CSL7이 순차적으로 활성화되고 그에 따른 프리차아지동안에 관하여 설명한다. 현재 ￠YE가 "하이"상태로 활성화되어 있으므로, 제 4도의 열프리디코더토부터 프리디코딩신호들이 발생된다. 즉, CA0, CA1및 CA2가 모두 "로우" 상태인 경우에는 CDA0BlB가 "로우"상태이고 DCA0lB, DCA0Bl, 및 DCA01이 모두 "하이"상태이므로, 제5도에서 제1노아게이트(132) 및 제5노아게이트(140)을 제외한 나머지의 노아게이트들은 디스에이블된다,
한편, DCA2B3l3가 "하이"상태이고 DCA23B가 "로우"상태이므로, 제 5도에서 제1제어노드(601)의 전위는 "로우"상태이고 제2제어노드(602)의 전위는 "하이"상태로 된다 따라서, 제5도의 제1노아게이트(132)의 출력신호만이 "하이"상태로 됨에 의해, 열선택신호 CSL0만이 "하이"상태로 활성화되고 나머지의 열선택신호들 CSLl-CSL7은 모두 "로우"상태로 비활성화된다. 제3도에서 워드라인 WL0가 선택되었다고 가정하면, 활성화된 열선택신호 CSL0에 의해 비트라인쌍들 BL0 및 BL1로부터 읽혀진 2비트의 데이타는 4개의 열선택스위치들(20)을 통하여 서브메모리셀어레이의 좌측에 배열된 짝수번째의 입출력라인쌍들 I/00 및 I/00'로 전송된다.
이 입출력라인쌍들 I/00 및 I/00'는 전송된 데이타선위에 따라 디벨로프동작을 수행한다. 이때 현재 비선택된 입출력라인쌍들 즉 제3도의 서브메모리셀어레이의 우측에 배열된 흘수번째의 입출력라인쌍들 I/01 및I/01'의 프리차아지 및 등화에 관계하는 입출력라인프리차아지신호 IOPRI는, 제6도에서 현재 CAO가 "로우"상태이므로, "하이"상태로 발생되어 제7도에서 알 수 있는 바와같이 p형 모오스트랜지스터(235) 및(232)와 프리차아지회로(244) 및 (242)를 인에이블시킨다.
따라서, 열신택신호 CSL0의 활성화에 의해 짝수번째의 입출력라인쌍들 I/00 및 I/00'가 디벨로프되는 동안에, 홀수번째의 입출력라인쌍들 I/01 및 I/01'은 활성화된 IOPRI에 의해 Vcc-VTH의 전위로 프리차아지 및 등화된다.
그 다음으로, CA0가 "하이"상태로 되면, 제4도의 프리디코더로부터 DCA0lB만이 "로우"상태로 되고 DCA0BIB, DCA0B1 및 DCA01은 모두 "하이"상태로 되며. DCA2B3B 및 DCA23B는 여전히 각각 "하이"및 "로우"상태이다. 따라서, 제5도의 제2노아게이트(134)만이 인에이블되고 나머지의 노아게이트들은 모두 디스에이블된 상태에서 제2노아게이트(134)의 입력이 "로우"인 상태이므로 열선택신호 CSL1만이 "하이"상태로 활성화된다 이 CSL1은 제3도에서, 비트라인쌍들 BL2 및 BL3로부터 읽혀진 2비트의 데이타는 4개의 열선택스위치들(20)을 통하여 서브메모리셀어레이의 우측에 배열된 홀수번째의 입출력라인쌍들 I/01및 I/01'로 전송된다 이 입출력라인쌍들 I/01 및 I/01'는 전송된 데이타전위에 따라 디벨로프동작을 수행한다 이때, 현재 비선택된 입출력라인쌍들 즉 제3도의 서브메모리셀어레이의 좌측에 배열된 짝수번째의 입출력라인쌍들 I/00 및 I/00'의 프리차아지 및 등화에 관계하는 입출력라인프리차아지신호 IOPRIB는, 제6도에서 현재 CA0가 "하이"상태이므로, "하이"상태로 발생되어 제7도에서 알 수 있는 바와 같이 p형 모오스트랜지스터(238) 및 (236)와 프리차아지회로(248) 및 (246)을 인에이블시킨다. 따라서, 열선택신호 CSL1의 활성화에 의해 흘수번째의 입출력라인쌍들 I/01 및 I/01'가 디벨로프되는 동안에, 짝수번째의 입출력라인상들 I/00 및 I/00'은 활성화된 IOPRIB에 의해 Vcc-VTH의 전위로 프리차아지 및 등화된다.
다른 열선택신호들 CSL2-CSL7에 대해서도 제8도에 보인 바와같이 전술한 과정을 통하여 순차적으로 발생된다. 또한, 제8도의 타이밍도로부터 짝수번째의 열선택신호들 CSL0, CSL2, CSL4, 또는 CSL6가 활성화되어 제3도의 서브메모리셀어레이의 좌측에 배열된 짝수번재의 입출력라인쌍들 I/00 및 I/00'가 디벨로프되는 동안에는, 제3도의 서브베모리셀어레이의 우측에 배열되어 홀수번째의 열선택신호들 CLS1,CLS3, CLS5 또는 CLS7이 활성화되었을 때 디벨로프되는 홀수번째의 입출력라인쌍들 I/01 및 I/01'는 제6도의 회로로부터 활성화된 입출력라인프리차아지신호 IOPRI에 의해 프리차아지 및 등화됨을 알 수 있다. 또한, 반대로 홀수번째의 입출력라인쌍들 I/01 및 I/01'가 활성화된 홀수번째의 열선택신호들 CSLl,CSL3, CSL5 또는 CSL7에 의해 디벨로프되는 동안에는, 짝수번째의 입출력라인쌍들 I/00 및 I/00'는 제6도의 회로로부터 활성화된 입출력라인프리차아지신호 IOPRI에 의해 피라차아지 및 등화된다.
이와같이, 서브에모리셀어레이의 좌우측에 배열된 입출력라인쌍들 또는 입출력버스들이 서로 상보적인 시간대에서 디벨로프 또는 프리차아지됨에 의해, 종래의 경우처럼 충분하지 못한 프리차아지 및 등화시간으로 인해 열선택신호의 비활성화 시각을 빨리하고 활성화시각을 늦게할 필요가 없으며 하나의 입출력라인의 프리차아지에 필요한 시간을 충분히 확보할 수 있고, 이것에 의해 입출력라인쌍들의 프리차아지 시간으로 인한 데이타 전송시간의 지연 및 장애없이 입출력버스들이 연결되는 데이다버스를 통하여 연속적으로 데이다를 출력할 수 있다.
전술한 본 발명의 실시예에서는, 메모리셀들로부터 데이타가 입출력라인쌍들로 전송되는 과정에서 관하여만 설명되었으나, 칩의 외부로부터 인가되는 데이타가 입출력라인쌍들을 통하여 메모리 셀들로 전송되는 경우에도 상술한 바와 같은 열선택신호들의 발생에 따른 입출력라인쌍들의 구동 및 프리차아지 동작이 가능함을 이해하여야 한다 또한, 입출력라인쌍들을 짝수번째와 홀수번째로 서브메모리셀어레이의 양측으로 분할하여 배치하고 짝수번째와 홀수번째의 열선택신호들을 이에 대응시켜 동작시킴에 있어 열어드레스신호들을 이진계수방식으로 발생하였으나, 이진계수방식이 아닌 특정한 방식의 계수동작을 수행하는 인터리브방식으로 열어드레스신호들을 발생시켜 이를 본 발명에 적용할 수 있음을 이 분야에서 통상의 기술지식을 가진 자라면 쉽게 이해할 수 있을 것이다
상술한 바와같이, 본 발명은 서로 다른 시간대에서 서로 다른 열설택신호들에 의해 입출력라인쌍들이 서로 교호적으로 구동되고 프리차아지되도록 함으로써, 입출력라인쌍들의 프리차아지신간을 충분히 확보하고 안정된 데이타전송기능을 수행함은 물론, 고속동작화의 추세에 있는 다이나믹 램등의 반도체 메모리장치에 유용하게 적용될 수 있는 입출력라인구동 및 프리차아지방식을 제공하는 효과가 있다.

Claims (2)

  1. 고속동작을 위한 반도체메모리장치에 있어서, 제1군의 입출력라인쌍들과, 상기 제1군의 입출력라인쌍들을 선택적으로 활성화시키기 위한 제l군의 선택신호들과, 상기 제1군의 입출력라인쌍들과 별개인 제2균의 입출력라인쌍들과, 상기 제2군의 입출력라인쌍들을 선택적으로 활성화시키기 위한 제2군의 선택신호들과, 상기 제2군의 입출력라인쌍들이 상기 제2군의 선택신호에 의해 선택적으로 활성화될때 상기 제1군의 입출력라인쌍들이 프리차아지 및 등화되고, 상기 제1군의 입출력라인쌍들이 상기 제1군의 선택신호에 의해 선택적으로 활성화될때 상기 제2군의 입출력라인쌍들이 프리차아지 및 등화되는 입출력구조를 갖는 것을 특징으로 하는 반도체메모리장치.
  2. 반도체메모리장치에 있어서, 복수개의 워드라인들 및 비트라인쌍들과 상기 복수개의 워드라인들 및 비트라인쌍들중 하나의 워드라인 및 비트라인쌍에 각각 연결되는 복수개의 메모리셀들로 구성되는 복수개의 서브메모리셀들과, 상기 복수고개의 서브메모리셀어레이들의 일측에 배열되며 절환에 의해 상기 서브메모리셀어레이를 구성하는 복수개의 비트라인쌍들중 소정 제1군의 비트라인쌍들에 연결되는 제1군의 입출력라인쌍들과, 상기 복수개의 서브메모리셀어레이 타측에 배열되며 절환에 의해 상기 서브메모리셀어레이를 구성하는 복수개의 비트라인쌍들 중 상기 제1군의 입출력라인쌍들과 별개인 소정 제2군의 비트라인쌍들에 연결되는 제2군의 입출력라인쌍들로 구성되는 복수개의 입출력라인쌍들과, 상기 복수개의 입출력라인쌍들중 제1군의 입출력라인쌍들이 상기 제1군의 비트라인쌍들에 연결될때 상기 복수개의 입출력라인쌍들중 제2군의 입출력라인쌍들 각각을 프리차아지 및 등화시키고, 상기 복수개의 입출력라인쌍들 중 제2군의 입출력라인쌍들이 상기 2군의 비트라인쌍들에 연결될때 상기 복수개의 입출력라인쌍들중 제1군의 입출력라인쌍 각각을 프리차아지 및 등화시키기 위한 프리차아지 및 등화수단으로 구성됨을 특징으로 하는 반도체메모리장치
KR1019930015744A 1993-08-14 1993-08-14 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치 KR960006271B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019930015744A KR960006271B1 (ko) 1993-08-14 1993-08-14 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
GB9416277A GB2280975B (en) 1993-08-14 1994-08-11 Semiconductor memory devices
JP6189735A JPH0765579A (ja) 1993-08-14 1994-08-12 半導体メモリ装置
FR9410002A FR2709015B1 (fr) 1993-08-14 1994-08-12 Dispositif de mémoire à semi-conducteurs comportant une structure de commande de lignes entrée/sortie à grande vitesse.
DE4428647A DE4428647B4 (de) 1993-08-14 1994-08-12 Halbleiterspeicherbauelement mit einer Struktur zur Ansteuerung von Eingabe/Ausgabeleitungen mit hoher Geschwindigkeit
US08/289,583 US5485426A (en) 1993-08-14 1994-08-15 Semiconductor memory device having a structure for driving input/output lines at a high speed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930015744A KR960006271B1 (ko) 1993-08-14 1993-08-14 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치

Publications (2)

Publication Number Publication Date
KR950006852A KR950006852A (ko) 1995-03-21
KR960006271B1 true KR960006271B1 (ko) 1996-05-13

Family

ID=19361251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015744A KR960006271B1 (ko) 1993-08-14 1993-08-14 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치

Country Status (6)

Country Link
US (1) US5485426A (ko)
JP (1) JPH0765579A (ko)
KR (1) KR960006271B1 (ko)
DE (1) DE4428647B4 (ko)
FR (1) FR2709015B1 (ko)
GB (1) GB2280975B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003526B1 (ko) * 1992-10-02 1996-03-14 삼성전자주식회사 반도체 메모리장치
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6279116B1 (en) 1992-10-02 2001-08-21 Samsung Electronics Co., Ltd. Synchronous dynamic random access memory devices that utilize clock masking signals to control internal clock signal generation
KR0141665B1 (ko) * 1994-03-31 1998-07-15 김광호 비디오램 및 시리얼데이타 출력방법
JP3604753B2 (ja) * 1995-01-10 2004-12-22 株式会社ルネサステクノロジ 半導体記憶装置
USRE36532E (en) * 1995-03-02 2000-01-25 Samsung Electronics Co., Ltd. Synchronous semiconductor memory device having an auto-precharge function
US5598374A (en) * 1995-07-14 1997-01-28 Cirrus Logic, Inc. Pipeland address memories, and systems and methods using the same
JPH09198861A (ja) * 1996-01-16 1997-07-31 Mitsubishi Electric Corp 同期型半導体記憶装置
JP3569417B2 (ja) * 1996-07-19 2004-09-22 株式会社ルネサステクノロジ 半導体メモリ
KR100224667B1 (ko) * 1996-12-10 1999-10-15 윤종용 계층적 입출력라인 구조를 갖는 반도체 메모리장치 및 이의 배치방법
KR100252053B1 (ko) * 1997-12-04 2000-05-01 윤종용 칼럼 방향의 데이터 입출력선을 가지는 반도체메모리장치와불량셀 구제회로 및 방법
KR100284744B1 (ko) * 1999-01-20 2001-03-15 윤종용 고속 어드레스 디코더를 구비하는 반도체 메모리장치 및 이의 어드레스 디코딩 방법
JP3569727B2 (ja) * 1999-03-31 2004-09-29 エルピーダメモリ株式会社 半導体記憶装置
US6141275A (en) * 1999-04-06 2000-10-31 Genesis Semiconductor Method of and apparatus for precharging and equalizing local input/output signal lines within a memory circuit
KR20010004539A (ko) * 1999-06-29 2001-01-15 김영환 반도체 메모리 소자
JP3898988B2 (ja) * 2001-07-30 2007-03-28 株式会社リコー 情報処理装置、ジョブ制御方法、プログラム、及び記憶媒体
DE102004029846B4 (de) * 2003-06-17 2009-12-17 Samsung Electronics Co., Ltd., Suwon Integrierte Speicherschaltung
KR100634165B1 (ko) * 2003-06-17 2006-10-16 삼성전자주식회사 칩 면적의 증가없이 입출력 라인들의 수를 증가시킬 수있는 반도체 메모리 장치
CN113470711B (zh) * 2020-03-30 2023-06-16 长鑫存储技术有限公司 存储块以及存储器
CN111816227A (zh) * 2020-06-15 2020-10-23 上海华虹宏力半导体制造有限公司 半导体存储器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652632B2 (ja) * 1985-01-23 1994-07-06 株式会社日立製作所 ダイナミツク型ｒａｍ
JPS6352397A (ja) * 1986-08-20 1988-03-05 Toshiba Corp 半導体記憶装置
US4754433A (en) * 1986-09-16 1988-06-28 Ibm Corporation Dynamic ram having multiplexed twin I/O line pairs
JP2795846B2 (ja) * 1987-11-25 1998-09-10 株式会社東芝 半導体装置
JPH01158694A (ja) * 1987-12-15 1989-06-21 Mitsubishi Electric Corp 半導体ダイナミックｒａｍ
US4954987A (en) * 1989-07-17 1990-09-04 Advanced Micro Devices, Inc. Interleaved sensing system for FIFO and burst-mode memories
KR920009059B1 (ko) * 1989-12-29 1992-10-13 삼성전자 주식회사 반도체 메모리 장치의 병렬 테스트 방법
JP2592986B2 (ja) * 1990-09-29 1997-03-19 株式会社東芝 半導体記憶装置
KR940001644B1 (ko) * 1991-05-24 1994-02-28 삼성전자 주식회사 메모리 장치의 입출력 라인 프리차아지 방법
JPH0636560A (ja) * 1992-07-21 1994-02-10 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
JPH0765579A (ja) 1995-03-10
GB9416277D0 (en) 1994-10-05
DE4428647A1 (de) 1995-02-16
KR950006852A (ko) 1995-03-21
US5485426A (en) 1996-01-16
FR2709015A1 (fr) 1995-02-17
FR2709015B1 (fr) 1996-01-12
GB2280975B (en) 1997-11-26
GB2280975A (en) 1995-02-15
DE4428647B4 (de) 2005-06-30

Similar Documents

Publication Publication Date Title
KR960006271B1 (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
US5754478A (en) Fast, low power, write scheme for memory circuits using pulsed off isolation device
JP4424770B2 (ja) 半導体記憶装置
KR100342314B1 (ko) 반도체 기억장치
US6735135B2 (en) Compact analog-multiplexed global sense amplifier for RAMs
KR950009877B1 (ko) 복수의 셀블록으로 분할된 셀어레이를 구비한 반도체 기억장치
KR100192573B1 (ko) 멀티 뱅크 구조의 반도체 메모리 장치
US5463577A (en) Semiconductor memory
US6078542A (en) Semiconductor memory device implementing multi-bank configuration with reduced number of signal lines
US4754433A (en) Dynamic ram having multiplexed twin I/O line pairs
US5717645A (en) Random access memory with fast, compact sensing and selection architecture
KR100290286B1 (ko) 빠른 입출력 라인 프리차지 스킴을 구비한 반도체 메모리 장치
KR100197770B1 (ko) 반도체 기억장치
KR0142962B1 (ko) 계급적 컬럼선택라인구조를 가지는 반도체 메모리 장치
JPH09320261A (ja) 半導体記憶装置および制御信号発生回路
KR100498466B1 (ko) 개선된 데이터 기입 제어 회로를 가지는 4비트 프리페치방식 ｆｃｒａｍ 및 이에 대한 데이터 마스킹 방법
JP4156706B2 (ja) 半導体記憶装置
JP3948580B2 (ja) マルチバンクを有する半導体メモリ装置
US5463584A (en) Semiconductor memory device
US6636455B2 (en) Semiconductor memory device that operates in synchronization with a clock signal
KR100334574B1 (ko) 풀-페이지 모드를 갖는 버스트-타입의 반도체 메모리 장치
JP2000156078A (ja) 半導体記憶装置
KR100442225B1 (ko) 고속 판독이 가능한 반도체 기억 장치
JPH07230690A (ja) 半導体記憶装置
JPH01185896A (ja) 半導体記億装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 17

EXPY Expiration of term