JPH05268206A - ディジタルシステムにおける同期制御信号供給方法 - Google Patents

ディジタルシステムにおける同期制御信号供給方法

Info

Publication number
JPH05268206A
JPH05268206A JP4063337A JP6333792A JPH05268206A JP H05268206 A JPH05268206 A JP H05268206A JP 4063337 A JP4063337 A JP 4063337A JP 6333792 A JP6333792 A JP 6333792A JP H05268206 A JPH05268206 A JP H05268206A
Authority
JP
Japan
Prior art keywords
control signal
synchronization control
circuit
signal
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4063337A
Other languages
English (en)
Inventor
Yoshiki Asada
善己 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4063337A priority Critical patent/JPH05268206A/ja
Publication of JPH05268206A publication Critical patent/JPH05268206A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【目的】 本発明は、高速で動作するディジタルシステ
ムを構成する各回路ブロックに対して同期制御信号を供
給する技術に関し、該同期制御信号のスキューを低減す
ると共に、そのための調整作業を容易にし、スキュー調
整の自動化への対応を可能にすることを目的とする。 【構成】 同期制御信号Sを各回路ブロックB1〜Bn
に対して伝送するように一筆書きの経路で配設された往
路用配線W1および該往路用配線と並行するように反対
方向に配設された復路用配線W2と前記各回路ブロック
との間にそれぞれスキュー調整回路SQ1〜SQnを設
け、同期制御信号が往路用配線と復路用配線をそれぞれ
伝播した時に生じる位相のずれの平均値Ta’を指示す
るタイミング情報を生成し、この情報に基づいて前記同
期制御信号の周波数をそれぞれ対応する回路ブロックに
適合するように設定して供給するように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ディジタルシステムに
おける同期制御信号供給方法に係り、特に、高速で動作
するディジタルシステムを構成する各回路ブロックに対
して均質な高速のタイミング情報を持つ同期制御信号
(例えばクロック信号)を安定に供給する技術に関す
る。
【0002】ディジタルシステムにおいては一般に同期
回路が用いられ、システムはクロック信号(同期制御信
号)に同期して動作を行う。このため、ディジタルシス
テムを高速化するためには、クロック信号の周波数を上
げることが通常行われる。しかし動作周波数を上げる
と、システム中の各回路に供給されるクロック信号の位
相のずれ(スキュー)がクロック信号周期に対して無視
できない比率を占めるようになる。スキューが大きくな
ると、同期回路の動作余裕時間は少なくなり、クロック
信号の高周波化によるシステムの高速動作は困難となっ
てくる。また、クロック信号に同期している信号の同期
タイミングのずれに起因して、システムが誤動作を生じ
る場合がある。
【0003】そこで、高速ディジタルシステムを構成す
る各回路あるいは回路ブロックに高速の同期制御信号を
供給する場合に、該システムが誤動作を起こすことなく
高速動作を行えるようにするための信号供給方法が強く
要望されている。
【0004】
【従来の技術】従来、高速のディジタルシステムにおい
て各回路(あるいはブロック)に同期制御信号(例えば
クロック信号)を供給する技術として、2種類の方式が
知られている。一つは、クロック信号の発生源から供給
先までの電気長を各々の回路毎に正確に制御する方式で
ある。この方式の一例は図4に示される。
【0005】この方式では、図4に示すように、クロッ
ク信号発生回路50から供給先(各回路モジュール55
〜58)までの各伝送路中に遅延時間が可変であるよう
な回路51〜54をそれぞれ挿入して遅延時間を調整し
たり、或いはクロック信号の発生源から供給先(各回路
モジュール)までの信号伝送路のそれぞれの長さを調整
することにより、クロック信号のスキューを調整するよ
うにしている。
【0006】他の一つは、タイミング情報を持つ同期制
御信号(クロック信号)と位相情報を持つ制御信号の2
種類の制御信号を用いて、クロック信号が供給先に入力
される直前で最終的に必要な周波数のクロック信号を生
成して供給する方式である。この方式の一例は図5に示
される。この方式では、図5に示すように、クロック信
号と位相制御信号とを信号発生源(クロック信号発生回
路60)から別々に送出し、クロック信号の供給先(回
路モジュール65)の前段に設けられたクロック信号合
成回路(62〜64)において、該クロック信号と位相
制御信号の双方から、最終的に当該回路モジュール65
に必要な高速のクロック信号を再合成して供給すること
により、クロック信号のスキューを調整するようにして
いる。
【0007】この方式では、クロック信号は最終的に必
要なクロック信号の周波数、あるいはその整数倍の周波
数を有している。一方、位相制御信号はクロック信号に
比して非常に低い周波数を有しており、その信号のエッ
ジ部分に位相情報を持たせている。クロック信号合成回
路(62〜64)では、クロック信号発生回路60から
送られてきた入力クロック信号は、位相比較回路62に
より制御された遅延制御回路63を通り、必要であれば
分周して、供給先(回路モジュール65)に供給され
る。この供給クロック信号は、分周回路64で分周され
て、位相比較回路62に入力される。位相比較回路62
は、この供給クロック信号とクロック信号発生回路60
から遅延回路61を介して供給される位相制御信号との
位相を比較し、該位相の前後関係を判定してその結果を
遅延制御回路63に出力する。遅延制御回路63は、こ
の位相の前後関係に応じた信号に基づいて、入力クロッ
ク信号の遅延時間の制御を行い、出力クロック信号(つ
まり供給クロック信号)の位相を位相制御信号と一致さ
せる。
【0008】
【発明が解決しようとする課題】上述した図4の方式で
は、高い周波数のクロック信号を供給先である各回路あ
るいは回路ブロックまで直接分配しているので、その位
相もクロック信号の周波数帯域(つまり高周波数帯域)
で制御しなければならないという困難さがある。また、
多数のクロック信号に対してスキュー調整を行うのに
は、信号の本数だけスキュー調整を繰り返さなければな
らないという不都合がある。
【0009】一方、図5の方式では、スキューを決定す
る位相情報はクロック信号とは別個の低い周波数の位相
制御信号に担持されて送出されるので、この位相制御信
号の伝送条件やスキュー調整に対する条件は緩やかにな
るという利点があるが、位相制御信号が位相情報を担っ
ているという点では図4の方式と同等であるので、供給
される全ての位相制御信号に対してスキューの調整を行
わなければならないという煩雑さがある。
【0010】また、図4および図5の各方式に共通し
て、調整の対象となる信号の周波数の高い低いの違いは
あるものの、スキュー調整の自動化が難しいために、ス
キューを厳密に調整する必要のある場合には測定器を用
いた調整作業が必要となり、また、信号線の本数が多く
なると調整作業はさらに困難なものになるという欠点が
ある。
【0011】このように従来のディジタルシステムにお
けるクロック信号の供給方式では、クロック信号のスキ
ューを低減しようとすると高精度の調整作業が必要で、
また調整の対象となる信号の本数も多いということで、
調整作業は更に困難を極めるという課題があった。本発
明は、かかる従来技術における課題に鑑み創作されたも
ので、高速のディジタルシステムを構成する各回路ブロ
ックに供給される同期制御信号のスキューを低減すると
共に、そのための調整作業を容易にし、スキュー調整の
自動化への対応を可能にする同期制御信号供給方式を提
供することを目的としている。
【0012】
【課題を解決するための手段】図1の(a)に本発明の
同期制御信号供給方式の原理構成が示される。同図に示
すように、本発明の同期制御信号供給方式は、高速で動
作するディジタルシステムを構成する各回路ブロックB
1〜Bnに対して同期制御信号Sを供給する場合に、該
同期制御信号を前記各回路ブロックに対してそれぞれ伝
送するように一筆書きの経路で配設された往路用配線W
1および該往路用配線の終端部で折り返されて該往路用
配線と並行するように反対方向に配設された復路用配線
W2と前記各回路ブロックとの間にそれぞれスキュー調
整回路SQ1〜SQnを設け、前記同期制御信号が前記
往路用配線を伝播した時に生じる位相のずれと該同期制
御信号が該往路用配線の終端部で折り返されて前記復路
用配線を伝播した時に生じる位相のずれとの平均値を指
示する基準タイミング情報を生成し、該生成した基準タ
イミング情報に基づいて前記同期制御信号の周波数をそ
れぞれ対応する回路ブロックに適合するように設定して
供給するようにしたことを特徴とする。
【0013】
【作用】往路用配線W1と復路用配線W2を伝播する同
期制御信号(例えばクロック信号)は、それぞれの配線
を伝搬する過程で伝送線路とスキュー調整回路SQ1〜
SQnの負荷による遅延を受けながら伝搬する。図1の
(b)には往路(W1)の同期制御信号と復路(W2)
の同期制御信号の伝送線路上のX点,Y点およびZ点で
の信号波形が示される。
【0014】同図に示すように、往路(W1)の同期制
御信号がX点からZ点まで伝搬する時間はTaであり、
また、復路(W2)の同期制御信号がZ点からX点まで
伝搬する時間もTaである。一方、Y点に注目してみる
と、往路(W1)の同期制御信号がX点からY点まで伝
搬する時間はΔtA、Y点からZ点まで伝搬する時間は
ΔtBである。ここで、(ΔtA+ΔtB)は、同期制
御信号がX点からZ点まで伝搬するタイミングに相当す
るので、これはTaと等しい。すなわち、往路(W1)
のX点からZ点の全ての領域で(ΔtA+ΔtB)はT
aと等しく、一定である。
【0015】同様に復路(W2)についても、復路(W
2)の同期制御信号がZ点からY点まで伝搬する時間は
ΔtB、Y点からX点まで伝搬する時間はΔtAであ
り、結局、復路(W2)のZ点からX点の全ての領域で
(ΔtB+ΔtA)はTaと等しくなり、しかも一定で
ある。ここで、図1の(b)からも容易に推察できるよ
うに、X点からZ点の全ての領域で往路(W1)の同期
制御信号と復路(W2)の同期制御信号のエッジの位置
の中間の位置、すなわち時刻Ta’は変わらない(つま
り一定である)ことが分かる。そしてこの時刻は、X点
における往路(W1)の同期制御信号のタイミングから
時間Taだけ遅れた時刻に等しい。
【0016】従って、往路(W1)の同期制御信号と復
路(W2)の同期制御信号の中間位置、すなわちTa’
の時刻を求めることで、同期制御信号の伝送線路による
遅延の影響を受けずにどの場所でも同じタイミング(つ
まりTa’)を検出することができる。つまり、この方
法で検出されたタイミング(基準タイミング情報)に基
づき各回路ブロックB1〜Bnに必要な周波数の同期制
御信号を発生すれば、当該同期制御信号は、各回路ブロ
ック間でスキューの殆ど無い信号となる。
【0017】これによって、スキュー低減のための調整
作業が容易となり、またスキュー調整の自動化への対応
が可能になる。なお、本発明の他の構成上の特徴および
作用の詳細については、添付図面を参照しつつ以下に記
述される実施例を用いて説明する。
【0018】
【実施例】図2には本発明の同期制御信号供給方式が適
用されるシステムの一構成例が示される。以下、図1の
(a)に示した原理構成図の説明を補足する形で行う。
なお、図2において、図1に示される符号と同じ符号は
同一の構成要素を表しており、その説明については省略
する。
【0019】同図において、M1〜Mnはそれぞれ回路
基板上に形成された集積回路の形態を持つ回路モジュー
ルを示し、各回路モジュールには、回路ブロックB1〜
Bnと本発明の特徴をなすスキュー調整回路SQ1〜S
Qnが含まれている。また、本実施例では同期制御信号
として2種類の信号、すなわちタイミング情報を持つク
ロック信号CKと位相情報を持つ位相制御信号PC、が
用いられている。
【0020】クロック信号CKは、駆動能力の大きなバ
ッファ11を用いて各回路モジュールM1〜Mn内のス
キュー調整回路SQ1〜SQnに供給される。この場
合、後述するように、各スキュー調整回路SQ1〜SQ
nに入力される時点でのクロック信号CKの各位相は、
それぞれ揃っていなくても(つまり不一致でも)構わな
い。
【0021】一方、位相制御信号PCは、クロック信号
CKに比して十分に低い周波数を有しており、例えば図
1の(b)に示したように、信号の立ち下がりエッジに
位相情報を持たせている。位相制御信号PCとして周波
数の低い信号を使うのは、もし周波数の高い信号を使用
した場合には往路(W1)と復路(W2)の2つの同期
制御信号A,Bの位相の遅進関係(前後関係)が1周期
以上違ってしまう場合も起こり得るため、これを防止す
る観点からである。
【0022】往路用配線W1と復路用配線W2について
は、前述したように互いに対向して並行するように配設
されている。この場合、往路(W1)と復路(W2)の
信号線路は、途中つながっている負荷を含めて電気的に
等価な特性を有している。これに関連して、クロック信
号CKの往路の終端部12では信号ラインの特性インピ
ーダンスに応じて適宜終端処理が施され、同様に、位相
制御信号PCの復路の終端部13でも信号ラインの特性
インピーダンスに応じて適宜終端処理が施される。
【0023】なお、10はクロック信号CKの発生源、
RSは各スキュー調整回路SQ1〜SQn内のカウンタ
(後述)の値をクリアするためのリセット信号を示す。
図3にはスキュー調整回路SQiの一構成例が示され
る。同図において、20,23はそれぞれ往路(W1)
および復路(W2)からの同期制御信号(位相情報を持
つ制御信号)A,Bに応答するバッファを示し、該バッ
ファは同等の回路構成で、交流的に同じ特性を有してい
る。21はバッファ20を介して入力された往路の位相
制御信号Aに対しカウンタ26のカウント値に応じた遅
延量を与える可変遅延回路、22は可変遅延回路21の
出力信号に対して同じくカウンタ26のカウント値に応
じた遅延量を与える可変遅延回路を示し、両者は同じ回
路構成を有している。24は可変遅延回路22の出力を
反転した信号とバッファ23を介して入力された復路の
位相制御信号Bとに応答するアンドゲート、25はアン
ドゲート24の出力が“H”レベルを指示した時に方形
波を発振する発振器を示し、該発振器の出力(方形波信
号)はカウンタ26に入力される。カウンタ26は、リ
セット信号RSに応答してその内容をクリアした後、発
振器25から出力される方形波をカウントする。また、
27は可変遅延回路21の出力に基づいてクロック信号
CKの周波数を対応する回路ブロックに必要な周波数に
設定するための位相固定閉ループ(PLL)回路を示
す。
【0024】上述したように2つの可変遅延回路21,
22は同じ回路構成を有しているので、往路の位相制御
信号Aはこの2段の可変遅延回路を通過することによ
り、カウンタ26の設定値(つまりカウント値)の2倍
に相当する遅延を受ける。これによって、1段目の可変
遅延回路21の出力に応答するPLL回路27は、検出
した基準タイミングに同期するようにクロック信号CK
を位相制御し、内部の回路ブロックで使用するクロック
信号を生成する。
【0025】次に、本実施例の回路の動作について説明
する。スキュー調整回路SQiにリセット信号RSが入
力されると、カウンタ26の値がリセットされ、それに
よって内部発振器25の出力(方形波)のカウント動作
が開始される。このカウンタ26のカウント値に応じて
往路の位相制御信号A(同期制御信号)に遅延が加えら
れ、2段構成の可変遅延回路21,22を通過した信号
と復路の位相制御信号B(同期制御信号)の位相差が論
理回路(アンドゲート24)で比較される。この比較結
果に基づき、可変遅延回路22の出力信号の位相が復路
の位相制御信号Bの位相に比べて進んでいる限り、アン
ドゲート24の出力は“H”レベルとなり、発振器25
の発振動作が維持される。これによってカウンタ26の
カウントは進み、それによって可変遅延回路21,22
で生成される遅延量は増加する。
【0026】可変遅延回路22の出力信号と復路の位相
制御信号Bの位相差が無くなれば、アンドゲート24の
出力は“L”レベルとなり、それによって発振器25の
発振動作が停止され、カウンタ26のカウントは停止す
る。この時、1段目の可変遅延回路21の出力は、往路
(W1)と復路(W2)の中間位置を指示する情報、す
なわち図1の原理構成で説明したTa’のタイミングを
指示する情報、を生成することになる。このタイミング
情報はPLL回路27に入力され、それによって当該タ
イミングに同期するようにクロック信号CKが位相制御
され、対応する内部の回路ブロックで使用するクロック
信号が生成される。
【0027】このように本実施例の方式によれば、各回
路ブロックBiに対応して設けられたスキュー調整回路
SQiにおいて、往路(W1)と復路(W2)の同期制
御信号A,Bを基にして検出した基準タイミング情報に
基づき各回路ブロックBiに必要な周波数のクロック信
号を生成するようにしているので、クロック信号CKは
各回路ブロック間でスキューの殆ど無い信号となる。こ
の結果、スキュー低減のための調整作業が容易となり、
また、スキュー調整の自動化への対応が可能になる。
【0028】なお、上述した実施例では同期制御信号と
してクロック信号CKと位相制御信号PCの2種類の信
号を別個に用いた場合について説明したが、これは、本
発明の要旨からも明らかなように、タイミング情報と位
相情報を有していれば単一の同期制御信号を用いてもよ
い。
【0029】
【発明の効果】以上説明したように本発明によれば、同
期制御信号(例えばクロック信号)のスキューを最小に
することが可能となり、またスキュー低減のための複雑
な調整作業を容易化すると共に、スキュー調整の自動化
を図ることも可能となる。このため、今後のディジタル
システムの性能向上の要求に伴う、同期制御信号の高周
波化あるいはデータ転送レートの高速化に寄与するとこ
ろが大きい。
【図面の簡単な説明】
【図1】(a)は本発明による同期制御信号供給方式の
原理構成を示し、(b)はその原理を説明するための動
作タイミング波形を示す。
【図2】本発明の同期制御信号供給方式が適用されるシ
ステムの一構成例を示す図である。
【図3】図2におけるスキュー調整回路の一構成例を示
す回路図である。
【図4】従来形における同期制御信号供給方式の一例を
示す構成図である。
【図5】従来形における同期制御信号供給方式の他の例
を示す構成図である。
【符号の説明】
B1〜Bn…回路ブロック S…同期制御信号 SQ1〜SQn…スキュー調整回路 W1…往路用配線 W2…復路用配線 ΔtA,ΔtB…同期制御信号の伝播時の位相のずれ Ta’…位相のずれの平均値

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 高速で動作するディジタルシステムを構
    成する各回路ブロック(B1〜Bn)に対して同期制御
    信号(S)を供給する方式であって、 該同期制御信号を前記各回路ブロックに対してそれぞれ
    伝送するように一筆書きの経路で配設された往路用配線
    (W1)および該往路用配線の終端部で折り返されて該
    往路用配線と並行するように反対方向に配設された復路
    用配線(W2)と前記各回路ブロックとの間にそれぞれ
    スキュー調整回路(SQ1〜SQn)を設け、 前記同期制御信号が前記往路用配線を伝播した時に生じ
    る位相のずれ(ΔtA+ΔtB)と該同期制御信号が該
    往路用配線の終端部で折り返されて前記復路用配線を伝
    播した時に生じる位相のずれ(ΔtB+ΔtA)との平
    均値(Ta’)を指示する基準タイミング情報を生成
    し、該生成した基準タイミング情報に基づいて前記同期
    制御信号の周波数をそれぞれ対応する回路ブロックに適
    合するように設定して供給するようにしたことを特徴と
    するディジタルシステムにおける同期制御信号供給方
    法。
  2. 【請求項2】 前記スキュー調整回路(SQi)は、発
    振器(25)と、該発振器の出力をカウントするカウン
    タ(26)と、前記往路用配線から取り込まれる前記同
    期制御信号の位相情報を指示する信号成分(A)に対し
    前記カウンタのカウント値に応じた遅延量を与える可変
    遅延回路(21,22)と、該可変遅延回路の出力と前
    記復路用配線から取り込まれる前記同期制御信号の位相
    情報を指示する信号成分(B)とに応答して前記発振器
    を制御する論理ゲート(24)と、前記同期制御信号の
    タイミング情報を指示する信号成分(CK)を前記可変
    遅延回路における遅延量の1/2に相当する基準タイミ
    ングに同期するように位相制御する回路(27)とを具
    備し、該位相制御された同期制御信号を対応する回路ブ
    ロックに供給することを特徴とする請求項1に記載の同
    期制御信号供給方法。
  3. 【請求項3】 前記同期制御信号は、タイミング情報を
    持つ第1の同期制御信号(CK)と、該クロック信号に
    比して十分に低い周波数を有し且つ位相情報を持つ第2
    の同期制御信号(PC)とに分けて供給され、該第2の
    同期制御信号を基にして生成した前記基準タイミング情
    報に基づいて該第1の同期制御信号の周波数をそれぞれ
    対応する回路ブロックに適合するように設定することを
    特徴とする請求項2に記載の同期制御信号供給方法。
JP4063337A 1992-03-19 1992-03-19 ディジタルシステムにおける同期制御信号供給方法 Withdrawn JPH05268206A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4063337A JPH05268206A (ja) 1992-03-19 1992-03-19 ディジタルシステムにおける同期制御信号供給方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4063337A JPH05268206A (ja) 1992-03-19 1992-03-19 ディジタルシステムにおける同期制御信号供給方法

Publications (1)

Publication Number Publication Date
JPH05268206A true JPH05268206A (ja) 1993-10-15

Family

ID=13226327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4063337A Withdrawn JPH05268206A (ja) 1992-03-19 1992-03-19 ディジタルシステムにおける同期制御信号供給方法

Country Status (1)

Country Link
JP (1) JPH05268206A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325830A (ja) * 1996-06-06 1997-12-16 Saitama Nippon Denki Kk クロック供給システム
US6111448A (en) * 1997-09-10 2000-08-29 Nec Corporation Clock signal distribution circuit
US6124744A (en) * 1996-03-26 2000-09-26 Kabushiki Kaisha Toshiba Electronic circuit apparatus having circuits for effectively compensating for clock skew

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124744A (en) * 1996-03-26 2000-09-26 Kabushiki Kaisha Toshiba Electronic circuit apparatus having circuits for effectively compensating for clock skew
JPH09325830A (ja) * 1996-06-06 1997-12-16 Saitama Nippon Denki Kk クロック供給システム
US6111448A (en) * 1997-09-10 2000-08-29 Nec Corporation Clock signal distribution circuit

Similar Documents

Publication Publication Date Title
JP2629028B2 (ja) クロック信号供給方法および装置
US5184027A (en) Clock signal supply system
JP3690899B2 (ja) クロック発生回路及び半導体装置
US4847516A (en) System for feeding clock signals
US5712882A (en) Signal distribution system
JP2507677B2 (ja) 分散型デ―タ処理装置
US6720810B1 (en) Dual-edge-correcting clock synchronization circuit
JP2000503190A (ja) クロック信号配信システム
JPH0642664B2 (ja) スキュー補正装置
US6477657B1 (en) Circuit for I/O clock generation
US20010020859A1 (en) Synchronous delay circuit and semiconductor integrated circuit apparatus
JPH05268206A (ja) ディジタルシステムにおける同期制御信号供給方法
JPH08265349A (ja) ディジタル情報処理装置
JP3797749B2 (ja) クロック供給装置
US6388484B1 (en) Clock control circuit
JP3539494B2 (ja) クロック分配回路及び分配方法並びにクロック供給回路
US7017070B1 (en) Apparatus for synchronization of double data rate signaling
JP2735097B2 (ja) 半導体集積回路
JPH05130094A (ja) クロツク乗換回路
JPH04233014A (ja) コンピュータ・システム
KR100286695B1 (ko) 피엘엘 기준클럭 인가장치
JP2845808B2 (ja) クロック供給システム
JPH08329000A (ja) 情報処理装置
JP2000029561A (ja) クロック供給回路
JPH08125644A (ja) クロックの同期化回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990608