JP3510618B2

JP3510618B2 - バスブリッジ回路及びそのアクセス制御方法

Info

Publication number: JP3510618B2
Application number: JP2002028456A
Authority: JP
Inventors: 大輔門田
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2002-02-05
Filing date: 2002-02-05
Publication date: 2004-03-29
Anticipated expiration: 2022-02-05
Also published as: US7500042B2; US20030149826A1; JP2003228549A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、第１のバスから第
２のバスへ向けたアクセス制御を的確になし得るバスブ
リッジ回路のアクセス制御方法及び装置に関するもので
ある。

【０００２】

【従来の技術】近年、携帯電話や電子手帳、カーナビゲ
ーション装置などの電子機器が発達しており、これらの
各電子機器の機能に対応した特定用途向け集積回路（Ａ
ＳＩＣ）を搭載した半導体チップに対する需要が高くな
っている。このような半導体チップは、コアの部分とし
てＣＰＵやその関連の回路を組み込んでおり、それ以外
の部分をゲートアレイなどにより構成し、各用途向けに
回路設計することを可能としている。この種の半導体チ
ップの適例として、例えば、ＡＲＭ社のＡＭＢＡ（Adva
nced Microcontroller Bus Architecture）がある。Ａ
ＭＢＡ仕様は、高性能の３２ビットおよび１６ビットの
埋め込みマイクロコントローラを設計するためのオンチ
ップ通信標準を定義するものである（例えば、特開2000
-112878公報参照）。

【０００３】図１は、本発明の説明図であるが、従来も
全体構成はほぼ同じであるので、この図により従来の技
術の説明をする。図１において、システムバス１は、高
性能システムモジュールに使用され、周辺バス２は、低
電力周辺デバイスに使用される。そして、バスブリッジ
回路３は、システムバス１と周辺バス２との間で必要な
プロトコル変換を行う。これは、システムバス１よりも
周辺バス２のバス幅が狭いため、バスプロトコルが両者
で異なるためである。例えば、図１において、ＣＰＵ１
１が第１周辺装置２１に対し、データのライトまたはリ
ードのアクセスをする場合、システムバスプロトコルか
ら周辺バスプロトコルへのプロトコル変換が必要であ
る。

【０００４】ＡＭＢＡ仕様では、このようなプロトコル
変換を行う専用のモジュールを用意している。このモジ
ュールでは、システムバス１のＡＨＢ（Advanced High
performance Bus）アドレス信号をデコーダ１４でデコ
ードしてＡＰＢ（Advanced Peripheral Bus）配下の各
周辺装置２１、２２、…、２０のセレクト信号及び内部
エラー信号を生成する。また、アドレスが所定領域内で
あること、所定の周辺装置２１、２２、…又は２０にア
クセスしたことを示す内部信号を生成する。そして、Ａ
ＨＢアドレスから所定の周辺装置内でのアドレスである
ＡＰＢアドレスを生成する。よって、上述のような半導
体チップを利用して各電子機器を製造しようとする場合
には、以上のようなＡＭＢＡ仕様に従うのが好都合であ
る。

【０００５】

【発明が解決しようとする課題】ところで、ＡＭＢＡ仕
様でのバスプロトコル変換モジュールを使用したＣＰＵ
１１から周辺装置２１等へのアクセスでは、ＣＰＵ１１
と周辺装置２１等とで同じ周期のクロックを使用してお
り、アクセスの期間がそのクロックの２周期に固定され
ていた。そのため、周辺装置２１等の動作が遅く、固定
されたアクセス期間内に動作が終了せず、アクセスが完
了しない場合があった。一方、ＡＭＢＡ仕様に従いつ
つ、このようなアクセスを可能とするには、クロックの
周波数を下げる方法もある。しかし、その方法では、Ｃ
ＰＵ１１等のシステムバス１に接続された各高性能デバ
イスの能力が生かされずに無駄となってしまった。

【０００６】

【課題を解決するための手段】本発明は、複数の周辺装
置が接続されている周辺バスに、システムバスからシス
テムクロックに同期させて送られてくる今回のアクセス
要求に含まれる少なくとも制御信号及び前記いずれかの
周辺装置を特定するためのアドレスデータを周辺出力信
号部により保持し、出力するバスブリッジ回路のアクセ
ス制御方法において、前記アドレスデータに基づいて前
記周辺装置の動作クロックを決定するための待機周期数
を設定し、該待機周期数に対応させて前記システムクロ
ックを分周して得た前記動作クロックと前記周辺出力信
号部で保持した制御信号及びアドレスデータを前記周辺
バスに出力させ、前記周辺バスが前記今回のアクセス要
求に対応するアクセス状態の時に前記システムバスから
連続して次回のアクセス要求を受けると該アクセス要求
に含まれるアドレスデータに基づいてその特定される周
辺装置の動作クロックを決定するための次回待機周期数
を設定すると共に、前記周辺出力信号部に前記次回のア
クセス要求に含まれる制御信号及びアドレスデータを保
持させ、かつ前記周辺バスを前記今回のアクセス要求に
対応するアクセス状態に保持させ、前記周辺バスの前記
今回のアクセス要求に対するバスサイクルが終了すると
前記次回待機周期数に対応させて前記システムクロック
を分周して得た動作クロックと前記周辺出力信号部で保
持した次回アクセス要求の前記制御信号及びアドレスデ
ータを前記周辺バスに出力することを特徴とする。

【０００７】また、この方法と関連する方法として、外
部から所望のデューティー比を設定し、システムバスの
システムクロックを分周して周辺バスに出力される動作
クロックを、その連続する立ち上がりエッジ間の時間
の、そのデューティー比で決定される時間で立ち下げる
方法を提供する。

【０００８】他の発明は、システムバスと複数の周辺装
置が接続されている周辺バスとの間に配され、前記シス
テムバスからシステムクロックに同期して送られてくる
今回のアクセス要求に含まれる少なくとも制御信号及び
いずれかの周辺装置を特定するためのアドレスデータを
前記周辺バスに出力する周辺出力信号部と、前記システ
ムバスと前記周辺バスとの間を前記今回のアクセス要求
に対応するアクセス状態に制御する状態制御部とを備え
るバスブリッジ回路において、前記今回のアクセス要求
に対する前記周辺バスのバスサイクルが終了するまで前
記状態制御部を前記アクセス状態に保持する制御信号保
持回路と、前記アドレスデータに基づいて前記周辺装置
の動作クロックを決定するための待機周期数を設定する
と共に、前記システムバスから連続して次回のアクセス
要求を受けると該アクセス要求に含まれるアドレスデー
タに基づいてその特定される周辺装置の動作クロックを
決定するための次回待機周期数を設定する待機数設定回
路と、前記待機周期数及び前記次回待機周期数が供給さ
れると前記システムクロックをそれぞれ分周して得た各
動作クロックを前記周辺バスに出力するクロック制御回
路と、前記今回のアクセス要求に対する前記バスサイク
ルが終了すると前記次回待機周期数を前記クロック制御
回路に供給する計数値生成部とを含み、前記次回のアク
セス要求を受けると該アクセス要求の少なくとも制御信
号及びアドレス信号を前記周辺出力信号部に保持させる
ことを特徴とする。

【０００９】そして、また、それと関連する装置とし
て、クロック制御回路について、外部から所望のデュー
ティー比を設定し、システムバスのシステムクロックを
分周して周辺バスに出力する動作クロックを、その連続
する立ち上がりエッジ間の時間の、所望のデューティー
比で決定される時間で立ち下げるようにした装置を提供
する。

【００１０】〈作用〉ＣＰＵからのアクセス要求を受けて、バスブリッジ回路
はそのアクセス要求に対応したアドレスにより複数の周
辺装置のうちから例えば第１周辺装置を識別する。そし
て、第１周辺装置の動作速度に応じて、バスブリッジ回
路内でシステムバスに接続されたクロック発生器が発生
するシステムクロックhclkを分周し、周辺クロックpclk
として周辺バスを介して第１周辺装置に出力する。バス
ブリッジ回路はＣＰＵのアクセス要求をシステムクロッ
クhclkの所定周期にわたって保持し、ＣＰＵを待機させ
る。

【００１１】一方、周辺装置は周辺クロックpclkに従っ
てアクセス要求に応じた動作をし、その動作の終了後、
バスブリッジ回路に接続された周辺バスとシステムバス
を経由してアクセス結果をＣＰＵへ送る。周辺クロック
pclkの周波数とＣＰＵの待機時間は、ＣＰＵからのアド
レスにより、各周辺装置に応じた適切な値に設定され
る。また、周辺クロックpclkは、そのデューティー比を
調整して立ち下がりのタイミングのみを変えることもで
きる。このようにして、システムバスのクロック周波数
を調整せずに固定したまま、ＣＰＵが動作の遅い周辺装
置等へアクセスすることを可能とする。具体的な装置の
作用は、後述する実施の形態における実施例の装置の動
作の説明で詳述する。

【００１２】

【発明の実施の形態】本発明の実施の形態について、実
施例を挙げて説明する。図１は、本発明のバスブリッジ
回路を備えたデータ処理装置の全体構成の説明図であ
る。図示の装置は、１つの半導体チップに搭載されるも
のである。図１において、第１のバスであるシステムバ
ス１は、ＡＭＢＡ仕様の高性能３２ビットバスである。
また、第２のバスである周辺バス２は、ＡＭＢＡ仕様の
低帯域幅１６ビットバスである。各バスは、制御バス、
アドレスバスおよびデータバスからなる。そして、シス
テムバス１と周辺バス２とは、これらの間のバスプロト
コル変換を行うバスブリッジ回路３によって接続されて
いる。

【００１３】システムバス１には、ＣＰＵ１１、ＲＡＭ
１２、ＤＭＡ１３、デコーダ１４、クロック発生器１５
と、図示しない種々のデバイスが接続されている。ＣＰ
Ｕ１１は、周知のとおり、各装置に記憶されたデータに
アクセスし、読み出したデータを利用したり、加工して
書き込んだり、また、新たなデータを書き込むなど、種
々の処理を行う中心となる装置である。ＲＡＭ１２は、
ランダムアクセスメモリであり、ＣＰＵ１１の主記憶装
置として使用される。ＤＭＡ１３は、ダイレクトメモリ
アクセス装置であり、ＲＡＭ１２と例えば第１周辺装置
２１等との間のデータ転送をＣＰＵ１１に代わって行う
ための処理装置である。デコーダ１４は、ＣＰＵ１１ま
たはＤＭＡ１３がシステムバス１の制御バスおよびアド
レスバス上に出力している制御信号およびアドレス信号
を解読し、周辺装置２１、２２、…、２０のいずれかを
選択するセレクト信号と、アクセス要求のタイプがライ
トかリードかを示すライト信号を出力する。

【００１４】クロック発生器１５は、上述したシステム
バス１に接続された各デバイスの動作の同期をとるため
のクロックをシステムバス１に出力する。一方、周辺バ
ス２には、第１、第２、…、第ｘ周辺装置２１、２２、
…、２０が接続されている。これらはそれぞれ動作性能
が異なっていても同じでもよく、その数ｘは１でもよ
い。それらは、図１のデータ処理装置が適用される電子
機器によって異なる。例えば、携帯電話機では、それら
はキーボード入力回路とディスプレイ出力回路とメモリ
等である。

【００１５】次に、上述した装置におけるバスブリッジ
回路のアクセス制御装置の実施例を説明する。図２は、
本発明のバスブリッジ回路のアクセス制御装置の第１実
施例の説明図である。図示の装置は、ＡＰＢ出力信号部
３１、状態制御部３２、バスサイクル終了信号生成部３
３、待機数設定回路３４、計数値生成部３５、制御信号
保持回路３６、およびクロック制御回路３７を備えてい
る。ＡＰＢ出力信号部３１は、図３に示すように、状態
制御部３２の遷移状態すなわち今回状態と次回状態に応
じて、システムバス１より入力され、フリップフロップ
に保持されている信号すなわち制御信号、アドレス信
号、データ信号を出力する。これらの信号のうち、制御
信号には、ライト信号、セレクト信号、および周辺バス
２へのアクセスを可能とするためのイネーブル信号が含
まれる。これらの信号は、システムクロックの立ち上が
りエッジと同期して、フリップフロップ３１１、３１
２、３１３、３１４および３１５にそれぞれ保持されて
いる次回の信号が今回の信号として出力される。

【００１６】状態制御部３２は、図４に示すように、状
態生成部３８を備え、この状態生成部３８に、ライトレ
ジスタ信号、ライトホールド信号、有効ホールド信号、
今回計数値、計数最大値、および今回状態を入力させ
る。ライトレジスタ信号とは、ライトサイクル中に待た
せている次の処理がライトかどうかを示す信号である。
この信号は、フリップフロップ３２１に保持されている
ものがシステムクロックと同期して出力される。フリッ
プフロップ３２１にはマルチプレクサ３２２が接続され
ている。マルチプレクサ３２２は選択回路であり、その
制御端子に入力される有効信号がＨレベルであるときに
ライト信号のビットデータをフリップフロップ３２１に
対して出力する。フリップフロップ３２１はシステムク
ロックの立ち上がりエッジと同期して、このデータを入
力する。これにより、例えば、後述する図９において、
時点Ｐ１で有効信号がＨレベルであるときのライト信号
がマルチプレクサ３２２から出力され、その後のシステ
ムクロックの立ち上がり時点Ｐ２でこのライト信号のビ
ットデータがライトレジスタ信号としてフリップフロッ
プ３２１に保持される。一方、マルチプレクサ３２２は
その制御端子に入力される有効信号がＬレベルであると
きにライトレジスタ信号のビットデータをフリップフロ
ップ３２１に対して出力する。フリップフロップ３２１
はシステムクロックの立ち上がりエッジと同期して、こ
のデータを入力する。これにより、例えば、後述する図
９において、時点Ｐ２で有効信号がＬレベルであるとき
のライトレジスタ信号がマルチプレクサ３２２から出力
され、その後のシステムクロックの立ち上がり時点Ｐ３
でこのライトレジスタ信号のビットデータがライトレジ
スタ信号としてフリップフロップ３２１に保持される。

【００１７】また、後述する図９において、時点Ｐ３で
有効信号がＨレベルであるときのライト信号がマルチプ
レクサ３２２から出力され、その後のシステムクロック
の立ち上がり時点Ｐ４でこのライト信号のビットデータ
がライトレジスタ信号としてフリップフロップ３２１に
保持される。この結果、図９に示すように、時点Ｐ１か
らＰ２の間にシステムバス側から送られるライト信号
が、バスブリッジ回路内では１クロック遅れて時点Ｐ２
からＰ４の間のライトレジスタ信号となる。ライトホー
ルド信号と、有効ホールド信号は、後述する制御信号保
持回路３６でライト信号と有効信号を所定期間保持した
信号である。今回計数値と、計数最大値は、後述する計
数値生成部３５で出力される値である。状態生成部３８
の出力が次回状態の表示となり、その出力をシステムク
ロックと同期させてフリップフロップ３２３で保持した
ものが今回状態の表示となる。

【００１８】状態制御部３２は、システムバス１と周辺
バス２との両方のバスに対する今回のアクセス状態と次
回のアクセス状態を出力する。後述する図８に周辺装置
へのアクセス時の状態遷移の一部を示す。今回のアクセ
ス状態がアクセス開始の状態にあるとき、バスブリッジ
回路３は、セレクト信号をＨレベルにし、ＡＰＢ出力信
号部３１によって周辺装置へのアドレスを出力する。そ
して、状態制御部３２がシステムクロックの次の周期で
アクセス可能の状態に移ると、ＡＰＢ出力信号部３１が
周辺装置に対し、そのアクセス動作を可能とすべく、イ
ネーブル信号を出力する。図５に示すように、バスサイ
クル終了信号生成部３３は、周辺バス２のバスサイクル
が終了したことを示す終了信号を生成する。この信号
は、ＡＭＢＡ仕様によりサイクルの開始から２周期以内
に生成される。

【００１９】この信号は、アクセスが正常に終了したと
きはＨレベルで出力され、正常に終了しなかったときは
Ｌレベルで出力される。ところで、アクセスの対象とな
るアドレスには正当な領域と不当な領域とがあり、不当
な領域のアドレスが要求されているときはアクセスが正
常に終了しないことが当初より分かっている。そこで、
デコーダ１４によるアドレスのデコード時にそれを調べ
ておいて、次回終了信号としてその結果を用意してお
く。次回終了信号は、システムクロックと同期してフリ
ップフロップ３３１で保持され、そこでバスブリッジ回
路３の内部での終了信号として保持される。

【００２０】この信号はアンド回路３３２に入力され、
このアンド回路３３２の他方の入力がＨレベルとなった
ときにバスサイクルの終了を意味する終了信号がＨレベ
ルになる。アンド回路３３２の他方の入力には、フリッ
プフロップ３３３の出力であるセレクトレジスタ信号が
入力される。セレクトレジスタ信号は、セレクトスレー
ブ信号をシステムクロックと同期させてフリップフロッ
プ３３３でラッチしているものである。セレクトスレー
ブ信号は、アドレスが正当な領域にあることを示す信号
である。セレクトレジスタ信号のビットデータとセレク
トスレーブ信号のビットデータとはそれぞれマルチプレ
クサ３３４の各入力端子に入力される。マルチプレクサ
３３４はシステムバス１側でのアクセス要求の準備の完
了を意味する準備完了信号がＨレベルとなるときに、セ
レクトスレーブ信号のビットデータをフリップフロップ
３３３の入力端子に向けて出力する。フリップフロップ
３３３は、これをシステムクロックの立ち上がりエッジ
と同期させて保持する。一方、マルチプレクサ３３４は
上記準備完了信号がＬレベルとなるときに、セレクトレ
ジスタ信号のビットデータをフリップフロップ３３３の
入力端子に向けて出力する。フリップフロップ３３３
は、これをシステムクロックの立ち上がりエッジと同期
させて保持する。

【００２１】待機数設定回路３４は、図６に示す入出力
関係を持ち、システムバス１から送られるアドレスをデ
コードし、システムバス１を待機させる周期数を設定す
る。この周期数は、計数値生成部３５、制御信号保持回
路３６、およびクロック制御回路３７の制御のために用
いられる。その際、連続したアクセスにも対応すべく、
待機周期数は、今回の待機周期数と次回の待機周期数と
が設定される。これらの待機周期数は、計数値生成部３
５で用いられる計数最大値と、次回計数最大値とにそれ
ぞれ設定される。

【００２２】システムクロックの立ち上がりエッジで、
有効信号がＨレベルであるときに、計数最大値と今回計
数値との値が等しく、周辺装置アクセス信号がＬレベル
であるか、周辺装置アクセス信号がＨレベルで周辺バス
２のイネーブル信号もＨレベルであるならば、待機周期
数をそのまま計数最大値に設定する。ここで、周辺装置
アクセス信号とは、システムクロックの立ち上がりエッ
ジで、有効信号がＨレベルであるときにＨレベルにな
り、システムクロックの立ち上がりエッジで、計数最大
値と今回計数値との値が等しいときにおいて、有効信号
がＬレベルで、かつ周辺バス２のイネーブル信号がＨレ
ベルであるときに、Ｌレベルになる信号である。

【００２３】例えば、後述する図９において、時点Ｐ２
で、有効信号がＨレベルであり、計数最大値と今回計数
値との値が“１”で等しく、周辺装置アクセス信号がＬ
レベルであるので、待機周期数をそのまま計数最大値に
設定する。また、後述する図１２において、時点Ｐ１４
で、有効信号がＨレベルであり、計数最大値と今回計数
値との値が“２”で等しく、周辺装置アクセス信号がＨ
レベルで周辺バス２のイネーブル信号もＨレベルである
ので、待機周期数をそのまま計数最大値に設定する。

【００２４】一方、計数最大値と今回計数値との値が等
しくない場合や、周辺装置アクセス信号がＨレベルで周
辺バス２のイネーブル信号がＬレベルならば、次回イネ
ーブル信号をＨレベルにして待機周期数を次回計数最大
値に設定する。例えば、図９または図１０の時点Ｐ４
で、有効信号がＨレベルであり、計数最大値と今回計数
値との値が等しいが、周辺装置アクセス信号がＨレベル
で周辺バス２のイネーブル信号がＬレベルなので、次回
イネーブル信号をＨレベルにして待機周期数“２”を次
回計数最大値に設定する。

【００２５】次回計数最大値に設定された値は、システ
ムクロックの立ち上がりエッジで、次回イネーブル信号
がＨレベルで、かつ計数最大値と今回計数値との値が等
しいときにおいて、周辺バス２のイネーブル信号がＨレ
ベルである場合か、周辺バス２のイネーブル信号がＬレ
ベルであり、かつ有効ホールド信号がＨレベルである場
合に、計数最大値に移し、それと同時に次回イネーブル
信号をＬレベルにする。例えば、図１０の時点Ｐ８で
は、次回イネーブル信号がＨレベルで、かつ計数最大値
と今回計数値との値が“１”で等しくなっており、周辺
バス２のイネーブル信号がＨレベルであるので、次回計
数最大値に設定されている待機周期数“２”を、計数最
大値に移し、それと同時に次回イネーブル信号をＬレベ
ルにする。

【００２６】計数値生成部３５は、図７に示すように、
カウンタ３５１とフリップフロップ３５２からなる。カ
ウンタ３５１は、システムクロックと同期して今回計数
値と計数最大値との間の範囲で次回計数値をカウントア
ップする。フリップフロップ３５２は、システムクロッ
クと同期して次回計数値を保持する。そして、状態制御
部３２、待機数設定回路３４、制御信号保持回路３６、
およびクロック制御回路３７を制御する上で必要な計数
値を生成する。計数値として、今回計数値と、次回計数
値とを用意し、次回計数値の方をカウントアップしてい
く。

【００２７】次回計数値は、システムクロックにより変
化したときの直前の今回計数値が計数最大値より小さい
ときにカウントアップしていく。一方、その今回計数値
が計数最大値と等しいときには、この次回計数値は、
“０”とする。そして、この次回計数値をシステムクロ
ックと同期させたフリップフロップでラッチした値をそ
の時点で今回計数値に設定する。例えば、後述する図９
において、時点Ｐ１では、今回計数値が“０”であり、
計数最大値の“１”より小さいので、次回計数値を
“１”にカウントアップし、この次回計数値を今回計数
値に設定し、今回計数値を“１”にする。

【００２８】次に、時点Ｐ２では、今回計数値が“１”
であり、計数最大値と等しいので、次回計数値を“０”
にして、この次回計数値を今回計数値に設定し、今回計
数値を“０”にする。時点Ｐ３以降、図１０の時点Ｐ８
までは、これを繰り返す。図１１において、時点Ｐ９で
は、今回計数値が“０”であり、計数最大値の“２”よ
り小さいので、次回計数値を“１”にカウントアップ
し、この次回計数値を今回計数値に設定し、今回計数値
を“１”にする。次に、時点Ｐ１０では、今回計数値が
“１”であり、計数最大値の“２”より小さいので、次
回計数値を“２”にカウントアップし、この次回計数値
を今回計数値に設定し、今回計数値を“２”にする。次
に、時点Ｐ１１では、今回計数値が“２”であり、計数
最大値と等しいので、次回計数値を“０”にして、この
次回計数値を今回計数値に設定し、今回計数値を“０”
にする。図１２の時点Ｐ１１以降は、これを繰り返す。

【００２９】制御信号保持回路３６は、計数値生成部３
５の計数がされている期間すなわち今回計数値が計数最
大値である待機周期数と等しくない期間に、状態制御部
３２にシステムバス１より入力された制御信号を保持さ
せる信号を状態生成部３８に対して出力する。すなわ
ち、有効信号がＨレベルになったとき、有効ホールド信
号はＨレベルになり、次のシステムクロックの立ち上が
りエッジで有効信号がＬレベルで今回計数値と計数最大
値が等しいなら有効ホールド信号をＬレベルにする。今
回計数値と計数最大値が等しくないなら有効信号がＬレ
ベルであっても有効ホールド信号をＨレベルに保持す
る。ライト信号とライトホールド信号に関しても同様の
処理を行う。

【００３０】例えば、後述する図９において、時点Ｐ１
で、有効信号がＨレベルになっているので、有効ホール
ド信号はＨレベルになり、次のシステムクロックの立ち
上がりエッジで有効信号がＬレベルになる時点Ｐ３で今
回計数値と計数最大値が等しくないので有効信号がＬレ
ベルであっても有効ホールド信号をＨレベルに保持す
る。

【００３１】クロック制御回路３７は、システムクロッ
クを分周して周辺クロックを生成する。この生成の手順
を説明する。システムクロックの立ち上がりエッジで今
回計数値が計数最大値である待機周期数に等しければ、
周辺クロックをＨレベルにする。そして、周辺クロック
をＬレベルに戻すタイミングは、待機周期数が偶数か奇
数かで異ならせ、偶数であるときは、システムクロック
の立ち下がりエッジで今回計数値が待機周期数の1/2に
等しいときにＬレベルにする。奇数であるときは、シス
テムクロックの立ち上がりエッジで今回計数値が待機周
期数-1の1/2に等しいときにＬレベルにする。

【００３２】例えば、後述する図９では、システムクロ
ックの立ち上がりエッジＰ２で今回計数値が計数最大値
である待機周期数に等しいので、周辺クロックをＨレベ
ルにする。そして、周辺クロックをＬレベルに戻すタイ
ミングは、待機周期数が奇数であるので、システムクロ
ックの立ち上がりエッジで今回計数値が待機周期数-1の
1/2すなわち“０”に等しいときの時点Ｐ３でＬレベル
にする。図１０の時点Ｐ４、Ｐ５、そのつぎのＰ６、Ｐ
７も同様である。

【００３３】また、図１１では、システムクロックの立
ち上がりエッジＰ８で今回計数値と計数最大値である待
機周期数とがともに“１”で等しいので、周辺クロック
をＨレベルにする。そして、周辺クロックをＬレベルに
戻すタイミングは、待機周期数である計数最大値が時点
Ｐ８で変更されているので、変更される。すなわち、待
機周期数が偶数であるので、システムクロックの立ち下
がりエッジで今回計数値が待機周期数の1/2に等しいと
きの時点Ｎ９でＬレベルにする。また、図１２の時点Ｐ
１１では、今回計数値と計数最大値である待機周期数と
がともに“２”で等しいので、周辺クロックをＨレベル
にする。図１２の時点Ｎ１２では、図１１の時点Ｎ９と
同様にＬレベルにする。

【００３４】図８は、状態制御部３２の状態遷移の一部
の説明図である。後述する図１０のＰ４時点で図８の第
１遷移（丸数字１）が生じ、アクセス開始になり、セレ
クト信号がＨレベルにされ、イネーブル信号がＬレベル
のままにされる。次に、図１０のＰ５時点で今回計数値
と計数最大値が等しくないので、図８の第２遷移（丸数
字２）によりアクセス開始にとどまる。次に、図１０の
Ｐ６時点で今回計数値と計数最大値が等しいので、第３
遷移（丸数字３）によりイネーブルオンになる。次に、
図１０のＰ７時点で今回計数値と計数最大値が等しくな
いので、第４遷移（丸数字４）でイネーブルオンにとど
まる。次に、図１０のＰ８時点で今回計数値と計数最大
値が等しいので、図８の第５遷移（丸数字５）により処
理を終える。この時点で、もし有効ホールド信号がＨレ
ベルであれば、第６遷移（丸数字６）によりアクセス開
始に戻る。

【００３５】次に、上述した実施例の装置の動作を説明
する。図９〜図１２は、周辺装置に対するライト・リー
ドの連続アクセスを説明するタイムチャートである。図
示の例では、ＣＰＵ１１がアドレスＡ１のメモリ領域に
ＲＡＭ１２のデータをライトし、それに引き続き、ＲＡ
Ｍ１２にアドレスＡ２のデータをリードする動作を示
す。

【００３６】アドレスＡ１は、第１周辺装置２１内のメ
モリ領域のアドレスである。システム側の処理能力は、
第１周辺装置２１の処理能力の２倍ある。第１周辺装置
２１の動作速度によってアクセス等の仕事を完了するに
は、システムバス１に接続されたＣＰＵ１１等の処理能
力でシステムクロックの１周期内で処理できる仕事量に
対し、システムクロックの２周期分の時間が必要であ
る。よって、第１周辺装置２１の待機数は、“１”に決
められている。よって、アドレスＡ１をデコーダ１４で
デコードして待機数“１”が得られる。また、アドレス
Ａ２は、第２周辺装置２２内のメモリ領域のアドレスで
ある。第２周辺装置２２の動作速度によってアクセスを
完了するには、システムクロックの３周期分の時間が必
要である。よって、第２周辺装置２２の待機数は、
“２”に決められている。よって、アドレスＡ２をデコ
ーダ１４でデコードして待機数“２”が得られる。

【００３７】図９において、システムクロックの立ち上
がりエッジＰ１でＣＰＵ１１からシステムバス１を通じ
てライトのアクセス要求がバスブリッジ回路３に送られ
たとする。このとき、デコーダ１４により有効信号がＨ
レベルにされている。また、ライト信号はＨレベルであ
る。よって、バスブリッジ回路３によって、以下のよう
なライトアクセスの準備がされる。すなわち、システム
クロックの立ち上がりエッジＰ２で有効信号がＨレベル
であるので、システムバス１側から送られた転送状態信
号、アドレスＡ１、ライト信号、セレクト信号がこのＰ
２時点でサンプリングされ、フリップフロップに保持さ
れる。また、このＰ２時点で計数最大値に待機数“１”
が設定され、次回計数値に“１”が設定される。

【００３８】システムクロックの立ち上がりエッジＰ４
時点では、今回計数値が計数最大値に等しくなる。それ
によって、Ｐ４時点でＲＡＭ１２からＣＰＵ１１により
システムバス１を通じて送られているライトデータがサ
ンプリングされ、フリップフロップに保持されているア
ドレスＡ１、ライト信号、セレクト信号とともに、周辺
バス２を通じて第１周辺装置２１に送られる。これによ
って、第１周辺装置２１でライトアクセスの準備が開始
される。そして、この時点Ｐ４では、ライト信号がＬレ
ベルであり、かつ有効信号がＨレベルになっている。こ
れは、ライトアクセスの後にリードアクセスが行われる
ことを意味している。そこで、時点Ｐ４で、ＣＰＵ１１
によってシステムバス１側から送られている転送状態信
号、アドレスＡ２、リード信号、セレクト信号がサンプ
リングされ、フリップフロップに保持される。また、同
時にこの時点Ｐ４で、次回計数最大値に待機数“２”が
設定される。

【００３９】図１０において、システムクロックの立ち
上がりエッジＰ６時点では、また、今回計数値が計数最
大値に等しくなる。それによって、Ｐ６時点で周辺バス
２のイネーブル信号がＨレベルにされる。これによっ
て、第１周辺装置２１でライトアクセスの実行が開始さ
れる。システムクロックの立ち上がりエッジＰ８時点で
は、また、バスブリッジ回路３内で今回計数値が計数最
大値に等しくなる。それによって、Ｐ８時点でイネーブ
ル信号がＬレベルにされる。これによって、第１周辺装
置２１のライトアクセスは終了する。このとき、終了信
号がＨレベルにされ、ＯＫかエラーかの応答信号が出力
される。ライトデータをサンプリングするタイミング
は、第１周辺装置２１の仕様に従って決められている。

【００４０】そして、この時点Ｐ８で、フリップフロッ
プに保持されている転送状態信号、アドレスＡ２、リー
ド信号、セレクト信号が周辺バス２を通じて第２周辺装
置２２に送られる。これによって、第２周辺装置２２で
リードアクセスの準備が開始される。また、このＰ８時
点で計数最大値に次回計数最大値の待機数“２”が設定
される。

【００４１】図１１において、システムクロックの立ち
上がりエッジＰ１１時点では、また、今回計数値が計数
最大値に等しくなる。それによって、Ｐ１１時点で周辺
バス２のイネーブル信号がＨレベルにされる。これによ
って、第２周辺装置２２でリードアクセスの実行が開始
される。図１２において、システムクロックの立ち上が
りエッジＰ１４時点では、第２周辺装置２２から周辺バ
ス２およびバスブリッジ回路３を通じてシステムバス１
に出力されたリードデータが、ＣＰＵ１１によってサン
プリングされる。尚、リードデータのサンプリングは、
リードデータ出力イネーブル信号がＨレベルのときに行
われる。また、この時点Ｐ１４では、バスブリッジ回路
３内で今回計数値が計数最大値に等しくなる。それによ
って、Ｐ１４時点で周辺バス２のイネーブル信号がＬレ
ベルにされる。これによって、第２周辺装置２２のリー
ドアクセスは終了する。

【００４２】以上のように、第１実施例によれば、アド
レスによってシステムクロックに対する周辺クロックの
分周比と、状態制御部の状態を保持するシステムクロッ
ク周期数である待機数を決定し、周辺装置に対するアク
セス処理を行うタイミングを調整するようにしたので、
システムクロックの周波数を落とさずに、アクセス時間
の延長を調節することが可能になる。これをシステムク
ロックの周波数を落として調節しようとすると、最も遅
い周辺装置にあわせてクロック周波数を落とさなければ
ならない。例えば、上述した実施例の説明では、第２周
辺装置２２にあわせてクロック周波数を落とさなければ
ならない。よって、第１周辺装置２１に対するアクセス
処理に関しても、第２周辺装置２２と同様の処理時間が
かかってしまうことになる。

【００４３】これに対し、クロック周波数を落とさず
に、イネーブル信号をＬレベルに戻すタイミングを遅ら
せる方法も考えられる。しかし、上述した実施例の説明
におけるライト・リードの連続アクセスでのライトの場
合に処理の都合上その方法を使うことができなかった。
よって、本発明の方法が最善の方法となっている。尚、
第１実施例では、第１周辺装置２１の待機周期数を
“１”とし、第２周辺装置２２の待機周期数を“２”と
した場合について説明したが、これに限らず、各周辺装
置について種々の待機周期数を設定できることはもちろ
んである。

【００４４】次に、本発明の第２実施例を説明する。図
１３は、本発明のバスブリッジ回路のアクセス制御装置
の第２実施例の説明図である。第２実施例は、ハードウ
ェアについては、第１実施例とは、待機数設定回路のみ
が異なる。図示の待機数設定回路３４２は、待機数設定
回路３４の入力に加えて計数設定値を入力するようにな
っている。この計数設定値は、例えば、携帯電話機で
は、周辺装置の１つであるキーボード入力回路に接続さ
れたキーボード等から入力される。そして、これが図１
のシステムバス１に接続された図示しない書き換え可能
なＲＯＭ等に記憶されるか、あるいはバスブリッジ回路
３内の図示しない書き換え可能なＲＯＭ等に記憶されて
いるものである。これにより、アドレスのデコード時に
得られる待機周期数を変更できるようにしている。計数
設定値は、複数の周辺装置の一部について設定できるよ
うにしてもよいし、すべてについて設定できるようにし
てもよい。

【００４５】次に、上述した第２実施例の装置の動作を
説明する。計数設定値に、待機周期数“１”を設定した
周辺装置に対するアクセスについては、例えば、図９〜
図１２において、第１実施例の装置の動作について説明
した周辺装置２１と同じ動作となる。また、計数設定値
に、待機周期数“２”を設定した周辺装置に対するアク
セスについては、例えば、図９〜図１２において、第１
実施例の装置の動作について説明した周辺装置２２と同
じ動作となる。一方、計数設定値に、待機周期数“０”
を設定することもでき、これを設定した周辺装置に対す
るアクセスについては、従来の装置の動作と同じ動作と
なる。これを、図１４を参照して説明する。

【００４６】図１４において、システムクロックの立ち
上がりエッジで今回計数値が計数最大値と等しく、
“０”であるので、周辺クロックをＨレベルにする。そ
して、周辺クロックをＬレベルに戻すタイミングは、計
数最大値が“０”であり、偶数なので、システムクロッ
クの立ち下がりエッジで今回計数値が計数最大値の1/2
の“０”に等しいときの時点Ｎ１でＬレベルにする。こ
の結果、分周比は、“１”となり、周辺クロックの周期
はシステムクロックの周期と等しくなる。よって、従
来、システムクロックのみを使用して周辺装置の動作を
もさせていた場合と同様の制御がなされる。ただし、周
辺クロックのエッジで立ち上がり及び立ち下がりの若干
の遅れはある。

【００４７】以上のようにして、第２実施例によれば、
第１実施例の効果に加えて、各アドレスについてのアク
セス時間を調節できるという効果が得られる。これによ
り、周辺装置の変更があった場合でも、変更後の周辺装
置の動作性能に応じた適切なアクセスができる。

【００４８】次に、本発明の第３実施例を説明する。図
１５は、本発明のバスブリッジ回路のアクセス制御装置
の第３実施例の説明図である。第３実施例は、ハードウ
ェアについては、第１実施例とは、クロック制御回路の
みが異なる。図示のクロック制御回路３７３は、クロッ
ク制御回路３７の入力に加えてデューティー設定値とデ
ューティー基準値とをそれぞれ入力するようになってい
る。これらの値は、第２実施例で説明した方法と同様の
方法により入力され、記憶される。これにより、周辺ク
ロックのデューティー比を変更できるようにしている。

【００４９】デューティー比とは、ここでは、クロック
等のパルス波の周期に対するＨレベルまたはＬレベルの
期間の割合をいう。すなわち、デューティー基準値は、
ＨレベルまたはＬレベルに設定され、Ｈレベルに設定さ
れたときは、周辺クロックのＨレベルの期間の半周期を
基準としてデューティー比を変更できるようにされる。
また、Ｌレベルに設定されたときは、周辺クロックのＬ
レベルの期間の半周期を基準としてデューティー比を変
更できるようにされる。そして、デューティー設定値に
システムクロックの半周期をかけた時間の分だけデュー
ティー比を調整するようにした。

【００５０】図１６および図１７は、デューティー比の
調整方法の説明図である。図１６および図１７の例で
は、周辺クロックの周期がシステムクロックの周期の３
倍および４倍となっているとき、その周辺クロックの立
ち下がりエッジをシステムクロックの１周期または半周
期分だけ延ばす調整をすることができる。このような調
整は、周辺クロックの分周比が偶数か奇数かにより異な
る。これは、これらのいずれかにより、周辺クロックの
立ち下がりエッジと対応するシステムクロックのエッジ
が立ち上がりか立ち下がりかに変わるからである。よっ
て、調整の方法は、デューティー基準値とデューティー
設定値の設定に応じ、以下の８通りがある。その前に、
まず、システムクロックの立ち上がりエッジで今回計数
値が計数最大値と等しければ周辺クロックをＨレベルに
する。そして、計数最大値が偶数であるか奇数であるか
に応じて、以下の条件で周辺クロックを立ち下げる。

【００５１】図１６において、計数最大値が偶数である
場合、分周比は奇数となり、図１６(a)〜(d)のときに以
下の時点で立ち下げる。(a)において、デューティー基
準値がＬレベルでデューティー設定値が偶数のとき、シ
ステムクロックの立ち下がりで周辺クロックの立ち下が
りが生じるので、今回計数値＝計数最大値／２−
デューティー設定値／２の時点で立ち下げる。図示
の例では、今回計数値＝２／２ − ２／２＝
０のＮ１時点で立ち下げる。これにより、図示の点線
から実線で示すようにデューティー比が変更される。

【００５２】また、(b)において、デューティー基準値
がＬレベルでデューティー設定値が奇数のとき、システ
ムクロックの立ち上がりで今回計数値＝計数最大
値／２ − （デューティー設定値＋１）／２の時点
で立ち下げる。図示の例では、今回計数値＝２／２
− （１＋１）／２＝０のＰ２時点で立ち下げ
る。

【００５３】(c)において、デューティー基準値がＨレ
ベルでデューティー設定値が偶数のとき、システムクロ
ックの立ち下がりで次回計数値＝計数最大値／２
＋デューティー設定値／２の時点で立ち下げる。図
示の例では、次回計数値＝２／２＋２／２＝
２のＮ３時点で立ち下げる。

【００５４】(d)において、デューティー基準値がＨレ
ベルでデューティー設定値が奇数のとき、システムクロ
ックの立ち上がりで次回計数値＝計数最大値／２
＋（デューティー設定値＋１）／２の時点で立ち下
げる。図示の例では、次回計数値＝２／２＋
（１＋１）／２＝２のＰ３時点で立ち下げる。

【００５５】また、図１７において、計数最大値が奇数
である場合、分周比は偶数となり、図１７(a)〜(d)のと
きに以下の時点で周辺クロックを立ち下げる。(a)にお
いて、デューティー基準値がＬレベルでデューティー設
定値が偶数のとき、システムクロックの立ち上がりで
今回計数値＝（計数最大値−１）／２ − デュー
ティー設定値／２の時点で立ち下げる。図示の例で
は、今回計数値＝（３−１）／２ − ２／２＝
０のＰ２時点で立ち下げる。

【００５６】(b)において、デューティー基準値がＬレ
ベルでデューティー設定値が奇数のとき、システムクロ
ックの立ち下がりで今回計数値＝（計数最大値−
１）／２ − （デューティー設定値−１）／２の時
点で立ち下げる。図示の例では、今回計数値＝（３
−１）／２ − （１−１）／２＝１のＮ２時点
で立ち下げる。

【００５７】(c)において、デューティー基準値がＨレ
ベルでデューティー設定値が偶数のとき、システムクロ
ックの立ち上がりで今回計数値＝（計数最大値−
１）／２＋デューティー設定値／２の時点で立ち
下げる。図示の例では、今回計数値＝（３−１）／
２＋２／２＝２のＰ４時点で立ち下げる。

【００５８】(d)デューティー基準値がＨレベルでデュ
ーティー設定値が奇数のとき、システムクロックの立ち
下がりで今回計数値＝（計数最大値−１）／２
＋（デューティー設定値＋１）／２の時点で立ち下げ
る。図示の例では、今回計数値＝（３−１）／２
＋（１＋１）／２＝２のＮ３時点で立ち下げ
る。ただし、上述の各場合で、今回計数値や次回計数値
が“０”以下または計数最大値以上の値になるような設
定はできない。

【００５９】次に、上述した第３実施例の装置の動作を
説明する。前述した第１実施例の動作の説明で、周辺装
置のライトデータのサンプリングのタイミングは、その
周辺装置の仕様によると述べたが、これが周辺クロック
の立ち下がりエッジのタイミングである場合について説
明する。この場合、図１０において、時点Ｐ６で周辺バ
ス２のイネーブル信号がＨレベルになっても、周辺装置
２１は、すぐにサンプリングをせず、時点Ｐ７でサンプ
リングを開始することになる。ところが、ライトデータ
は時点Ｐ６よりずっと前の時点Ｐ４で既に周辺バス２上
に送られてきているので、データ信号の状態は既に十分
に安定している。よって、すぐにサンプリングを開始す
ることができる。

【００６０】そこで、図１７(b)の場合のデューティー
制御を行う。この場合、分周比が“２”で計数最大値は
“１”であり、デューティー基準値はＬレベルでデュー
ティー設定値は“１”である。すると、図１０におい
て、周辺クロックの時点Ｐ７での立ち下がりエッジが時
点Ｎ６に移り、この時点でライトデータのサンプリング
が開始されることになる。よって、周辺装置２１は、そ
の動作を完了するまでにシステムクロックの半周期分の
余裕を与えられることになる。

【００６１】尚、この動作例では、デューティー設定値
を例えば“１”に固定した場合について説明したが、こ
れに限らず、クロックの分周比に応じた複数値を用意
し、クロックの分周比に応じたデューティー比を設定す
るようにしてもよい。例えば、図１８に示すように、デ
ューティー設定値を計数最大値と等しくなるように設定
した場合、周辺クロックの立ち下がりエッジを立ち上が
りエッジから常にシステムクロックの半周期分の時間の
経過後に生じさせることができる。これにより、周辺装
置２１の動作を常に周辺クロックの立ち上がりからの一
定時間後に同期させてできるだけ早い時期に動作開始す
るようにできる。よって、周辺装置２１に最大限の余裕
を与えるようにすることができる。

【００６２】以上のように第３実施例によれば、第１実
施例の効果に加えて、周辺クロックのデューティー比の
変更すなわち周辺クロックの立ち下がりの時点を変更で
きるという効果が得られる。そして、この立ち下がりの
タイミングで種々の制御を行うようにすることができ
る。

【００６３】尚、第３実施例では、デューティー設定値
を１つとした場合、デューティー設定値をクロックの分
周比に応じた複数値とし、クロックの分周比に応じたデ
ューティー比を設定するようにした場合について説明し
たが、これらに限らず、デューティー設定値をクロック
の分周比以外の他のパラメータを用いて変更するように
しても差し支えないことはもちろんである。

【００６４】次に、本発明の第４実施例を説明する。図
１６は、本発明のバスブリッジ回路のアクセス制御装置
の第４実施例の説明図である。第４実施例の装置は、第
２実施例の装置の待機数設定回路３４２と第３実施例の
装置のクロック制御回路３７３を兼ね備えており、さら
に、アクセス制御レジスタ３９を設けたことが特徴であ
る。アクセス制御レジスタ３９は、待機数設定回路３４
２とクロック制御回路３７３とを制御するために設定す
る信号を保持する。すなわち、計数設定値と、デューテ
ィー設定値、デューティー基準値を保持する。これは、
例えば、書き換え可能なＲＯＭ等からなり、周辺装置に
対して、電子機器の操作者が手動で設定した値が記憶さ
れる。周辺装置に対するアクセスのためのアドレスのデ
コードは、アクセス制御レジスタ３９を使って行うよう
になっている。

【００６５】次に、上述した第４実施例の装置の動作を
説明する。第４実施例の装置では、第１実施例の装置の
動作を説明した図９〜図１２のタイムチャートにおい
て、例えば、ライトアクセスの待機周期数を“２”に変
更し、リードアクセスの待機周期数を“０”に変更し、
周辺装置２１を低速化し、周辺装置２２を高速化し、周
辺クロックの立ち下がりのタイミングを何らかの制御で
使う場合の適切な動作がなされる。そのため、第１実施
例、第２実施例および第３実施例の効果に加えて、より
きめ細かなアクセス制御にも対応できるという効果が得
られる。

【００６６】尚、第４実施例では、アクセス制御レジス
タ３９において、１つのアドレスに対して１つの待機周
期数を設定するようにしたが、これに限らず、１つのア
ドレスに対しても複数の待機周期数を設定するようにし
て種々の状況に応じて動作を変更できるようにしてもよ
い。また、待機周期数とデューティー比とをそれぞれ別
個に設定する場合に限らず、１回のライトアクセスで同
時に変更できるようにしてもよい。また、アクセス制御
レジスタ３９に対するライトアクセスに限らず、リード
アクセスも可能とし、設定内容を確認できるようにして
もよい。

【００６７】尚、本発明は、上述した実施例に限定され
ず、その要旨の範囲内で種々の変更ができることはもち
ろんである。例えば、上述した各実施例では、ＡＭＢＡ
仕様の場合ついて説明したが、この仕様に限らず、本発
明は、アクセス等の処理の期間が固定のクロック周期に
制限されるようなすべての場合に適用できるものであ
る。また、処理もアクセスに限らず、いかなる処理にも
適用できる。とにかく、システムクロックを分周して周
辺クロックなるクロックをつくって、それによって周辺
の装置を動作させ、その動作の期間中にシステム側を待
機させるというのが本発明の思想である。

【００６８】よって、周辺クロックの分周比を決定する
具体的な手段は、待機数設定回路による待機周期数を決
定する手段に限らず、周辺クロックを出力する手段は、
クロック制御回路に限らず、システムバスを待機させる
具体的な手段は、計数値生成部と制御信号保持回路とに
限らず、これらを慣用的な方法によって他の手段に置き
換えた装置は、本発明の範囲に含まれる。すなわち、こ
れらの手段のいかんにかかわらない本発明方法が本発明
の要旨である。

【００６９】

【発明の効果】以上詳述したように、本発明によれば、
システムバスと周辺バスを接続するバスブリッジ回路に
おいて、アドレスによってシステムクロックに対する周
辺クロックの分周比と、状態制御部の状態を保持するシ
ステムクロック周期数である待機周期数を決定し、周辺
装置に対するアクセス等の処理を行うタイミングを調整
するようにしたので、システムクロックの周波数を落と
さずに、アクセス等の処理時間の延長を調節することが
可能になる。また、アドレスに対する待機周期数の設定
を変更できるようにすることにより、周辺装置の変更が
あった場合でも、変更後の周辺装置の動作性能に応じた
適切なアクセス等の処理ができる。さらに、周辺クロッ
クの立ち下がりのタイミングをデューティー比の変更に
より変更できるようにして、これを種々の制御のタイミ
ングに使用することができる。さらに、また、これらを
総合してよりきめ細かな処理すなわちシステム側と周辺
側とを密接に協調させて両者の処理能力を十分に生か
し、できるだけ早期に処理を完了できるような制御を実
現することが可能となった。

【図面の簡単な説明】

【図１】本発明のバスブリッジ回路を備えたデータ処理
装置の全体構成の説明図である。

【図２】本発明のバスブリッジ回路のアクセス制御装置
の第１実施例の説明図である。

【図３】図２のＡＰＢ出力信号部の構成の説明図であ
る。

【図４】図２の状態制御部の構成の説明図である。

【図５】図２のバスサイクル終了信号生成部の構成の説
明図である。

【図６】図２の待機数設定回路の構成の説明図である。

【図７】図２の計数値生成部の構成の説明図である。

【図８】状態制御部の状態遷移の説明図である。

【図９】周辺装置に対するライト・リードの連続アクセ
ス（その１）を説明するタイムチャートである。

【図１０】周辺装置に対するライト・リードの連続アク
セス（その２）を説明するタイムチャートである。

【図１１】周辺装置に対するライト・リードの連続アク
セス（その３）を説明するタイムチャートである。

【図１２】周辺装置に対するライト・リードの連続アク
セス（その４）を説明するタイムチャートである。

【図１３】本発明のバスブリッジ回路のアクセス制御装
置の第２実施例の説明図である。

【図１４】計数最大値を０とした場合の動作を説明する
タイムチャートである。

【図１５】本発明のバスブリッジ回路のアクセス制御装
置の第３実施例の説明図である。

【図１６】分周比が奇数で計数最大値が偶数の場合の第
３実施例の装置の動作を説明するタイムチャートであ
る。

【図１７】分周比が偶数で計数最大値が奇数の場合の第
３実施例の装置の動作を説明するタイムチャートであ
る。

【図１８】デューティー設定値を計数最大値と等しくし
た場合の第３実施例の装置の動作を説明するタイムチャ
ートである。

【図１９】本発明のバスブリッジ回路のアクセス制御装
置の第４実施例の説明図である。

【符号の説明】

１システムバス（第１のバス）２周辺バス（第２のバス）３バスブリッジ回路３２状態制御部３４待機数設定回路３５計数値生成部３６制御信号保持回路３７クロック制御回路３９アクセス制御レジスタ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 13/42 350 G06F 13/36 320 ＷＰＩ（ＤＩＡＬＯＧ)

Claims

(57)【特許請求の範囲】

【請求項１】複数の周辺装置が接続されている周辺バ
スに、システムバスからシステムクロックに同期させて
送られてくる今回のアクセス要求に含まれる少なくとも
制御信号及び前記いずれかの周辺装置を特定するための
アドレスデータを周辺出力信号部により保持し、出力す
るバスブリッジ回路のアクセス制御方法において、前記アドレスデータに基づいて前記周辺装置の動作クロ
ックを決定するための待機周期数を設定し、該待機周期
数に対応させて前記システムクロックを分周して得た前
記動作クロックと前記周辺出力信号部で保持した制御信
号及びアドレスデータを前記周辺バスに出力させ、前記周辺バスが前記今回のアクセス要求に対応するアク
セス状態の時に前記システムバスから連続して次回のア
クセス要求を受けると該アクセス要求に含まれるアドレ
スデータに基づいてその特定される周辺装置の動作クロ
ックを決定するための次回待機周期数を設定すると共
に、前記周辺出力信号部に前記次回のアクセス要求に含
まれる制御信号及びアドレスデータを保持させ、かつ前
記周辺バスを前記今回のアクセス要求に対応するアクセ
ス状態に保持させ、前記周辺バスの前記今回のアクセス要求に対するバスサ
イクルが終了すると前記次回待機周期数に対応させて前
記システムクロックを分周して得た動作クロックと前記
周辺出力信号部で保持した次回アクセス要求の前記制御
信号及びアドレスデータを前記周辺バスに出力する、ことを特徴とするバスブリッジ回路のアクセス制御方
法。
【請求項２】前記アドレスにかかわらず電子機器の外
部から所望のデューティー比を設定し、前記システムバ
スのシステムクロックを分周して前記周辺バスに出力さ
れる動作クロックを、その連続する立ち上がりエッジ間
の時間の、前記デューティー比で決定される時間で立ち
下げることを特徴とする請求項１記載のバスブリッジ回
路のアクセス制御方法。
【請求項３】システムバスと複数の周辺装置が接続さ
れている周辺バスとの間に配され、前記システムバスか
らシステムクロックに同期して送られてくる今回のアク
セス要求に含まれる少なくとも制御信号及びいずれかの
周辺装置を特定するためのアドレスデータを前記周辺バ
スに出力する周辺出力信号部と、前記システムバスと前
記周辺バスとの間を前記今回のアクセス要求に対応する
アクセス状態に制御する状態制御部とを備えるバスブリ
ッジ回路において、前記今回のアクセス要求に対する前記周辺バスのバスサ
イクルが終了するまで前記状態制御部を前記アクセス状
態に保持する制御信号保持回路と、前記アドレスデータに基づいて前記周辺装置の動作クロ
ックを決定するための待機周期数を設定すると共に、前
記システムバスから連続して次回のアクセス要求を受け
ると該アクセス要求に含まれるアドレスデータに基づい
てその特定される周辺装置の動作クロックを決定するた
めの次回待機周期数を設定する待機数設定回路と、前記待機周期数及び前記次回待機周期数が供給されると
前記システムクロックをそれぞれ分周して得た各動作ク
ロックを前記周辺バスに出力するクロック制御回路と、前記今回のアクセス要求に対する前記バスサイクルが終
了すると前記次回待機周期数を前記クロック制御回路に
供給する計数値生成部とを含み、前記次回のアクセス要求を受けると該アクセス要求の少
なくとも制御信号及びアドレス信号を前記周辺出力信号
部に保持させることを特徴とするバスブリッジ回路。
【請求項４】前記クロック制御回路は、前記アドレス
データにかかわらず電子機器の外部から所望のデューテ
ィー比を設定し、前記システムバスのシステムクロック
を分周して前記周辺バスに出力する動作クロックを、そ
の連続する立ち上がりエッジ間の時間の、所望のデュー
ティー比で決定される時間で立ち下げることを特徴とす
る請求項３記載のバスブリッジ回路。