JP2001034357A - クロック周波数制御装置 - Google Patents
クロック周波数制御装置Info
- Publication number
- JP2001034357A JP2001034357A JP11209058A JP20905899A JP2001034357A JP 2001034357 A JP2001034357 A JP 2001034357A JP 11209058 A JP11209058 A JP 11209058A JP 20905899 A JP20905899 A JP 20905899A JP 2001034357 A JP2001034357 A JP 2001034357A
- Authority
- JP
- Japan
- Prior art keywords
- clock frequency
- video memory
- clock
- address
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 マイクロプロセッサの外部アクセスのアドレ
スを監視して、消費電力の低減を行なうクロック周波数
制御装置を提供することを目的とする。 【解決手段】 マイクロプロセッサを含み、内部で使用
するクロック周波数を動的に変更するシステムにおい
て、前記マイクロプロセッサの外部アクセスが特定のア
ドレス範囲にあることを検出する複数のアドレス比較手
段を設ける。そして、異なる複数のクロック周波数の
内、前記アドレス比較手段からの選択信号に基づき所望
のクロック周波数を選択し出力するクロック信号選択手
段を設けて実現する。
スを監視して、消費電力の低減を行なうクロック周波数
制御装置を提供することを目的とする。 【解決手段】 マイクロプロセッサを含み、内部で使用
するクロック周波数を動的に変更するシステムにおい
て、前記マイクロプロセッサの外部アクセスが特定のア
ドレス範囲にあることを検出する複数のアドレス比較手
段を設ける。そして、異なる複数のクロック周波数の
内、前記アドレス比較手段からの選択信号に基づき所望
のクロック周波数を選択し出力するクロック信号選択手
段を設けて実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のクロック周
波数の出力が必要なクロック周波数制御装置に関し、特
にビデオメモリのアクセスアドレスを監視して、そのア
ドレス範囲に応じてクロック周波数を動的に変更してメ
モリ消費電力の低減が行なえるクロック周波数制御装置
に関する。
波数の出力が必要なクロック周波数制御装置に関し、特
にビデオメモリのアクセスアドレスを監視して、そのア
ドレス範囲に応じてクロック周波数を動的に変更してメ
モリ消費電力の低減が行なえるクロック周波数制御装置
に関する。
【０００２】
【従来の技術】電池で駆動する携帯端末などでは、使用
可能時間を長くするために低消費電力化の対策が講じら
れている。使用されているクロック周波数を下げること
により消費電力が低減されるが、あまり周波数を下げす
ぎると必要な処理を行なうことができなくなってしま
う。
可能時間を長くするために低消費電力化の対策が講じら
れている。使用されているクロック周波数を下げること
により消費電力が低減されるが、あまり周波数を下げす
ぎると必要な処理を行なうことができなくなってしま
う。
【０００３】そこで、従来ではクロック周波数を選択す
る回路を設け、ソフトウェアが予めその後の処理に必要
なクロック周波数を選択してから処理を行なう方式が採
られていた。
る回路を設け、ソフトウェアが予めその後の処理に必要
なクロック周波数を選択してから処理を行なう方式が採
られていた。
【０００４】
【発明が解決しようとする課題】従って、従来のクロッ
ク周波数制御では、必要な時にクロックの周波数を変更
するよう低消費電力の設計を行なう必要があり、プログ
ラマに大きな負担を掛けることなる。また、設計洩れな
ども考えられる。更に、必要な周波数より低い周波数に
設定しまった場合、動作不良を起こす要因にもなる。更
にまた、画面表示のためにアクセスに必要なメモリバン
ド幅を実現出来るメモリクロック周波数は（画面の表示
を止めない限り）常に必要である。しかし、画面変更の
ためのアクセスを行なうためには、このアクセスを行な
えるだけのメモリバンド幅分だけメモリクロック周波数
を上げる必要がある。
ク周波数制御では、必要な時にクロックの周波数を変更
するよう低消費電力の設計を行なう必要があり、プログ
ラマに大きな負担を掛けることなる。また、設計洩れな
ども考えられる。更に、必要な周波数より低い周波数に
設定しまった場合、動作不良を起こす要因にもなる。更
にまた、画面表示のためにアクセスに必要なメモリバン
ド幅を実現出来るメモリクロック周波数は（画面の表示
を止めない限り）常に必要である。しかし、画面変更の
ためのアクセスを行なうためには、このアクセスを行な
えるだけのメモリバンド幅分だけメモリクロック周波数
を上げる必要がある。
【０００５】本発明は上記の事情に鑑みなされたもの
で、クロック周波数を動的に変更することが出来るクロ
ック周波数制御装置を提供することを目的とする。
で、クロック周波数を動的に変更することが出来るクロ
ック周波数制御装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る本発明のクロック周波数制御装置
は、マイクロプロセッサを含み、内部で使用するクロッ
ク周波数を動的に変更するシステムにおいて、前記マイ
クロプロセッサの外部アクセスが特定のアドレス範囲に
あることを検出する複数のアドレス比較手段と、異なる
複数のクロック周波数の内、前記アドレス比較手段から
の選択信号に基づき所望のクロック周波数を選択し出力
するクロック信号選択手段とを具備することを特徴とす
る。
に、請求項１に係る本発明のクロック周波数制御装置
は、マイクロプロセッサを含み、内部で使用するクロッ
ク周波数を動的に変更するシステムにおいて、前記マイ
クロプロセッサの外部アクセスが特定のアドレス範囲に
あることを検出する複数のアドレス比較手段と、異なる
複数のクロック周波数の内、前記アドレス比較手段から
の選択信号に基づき所望のクロック周波数を選択し出力
するクロック信号選択手段とを具備することを特徴とす
る。
【０００７】また、上記目的を達成するために、請求項
２に係る本発明のクロック周波数制御装置は、マイクロ
プロセッサとビデオメモリの間にあって、ビデオメモリ
のアクセスを制御するビデオメモリ制御手段のクロック
周波数制御装置であって、前記マイクロプロセッサから
前記ビデオメモリ制御手段に出力されるアドレス情報が
特定のアドレス範囲内にあることを検出した場合、高い
周波数のクロック信号の出力を開始し、前記特定のアド
レス範囲とは別のアドレス範囲内にあることを検出した
場合、低い周波数のクロック信号の出力を開始するクロ
ック周波数制御手段を具備し、前記クロック周波数制御
手段からのクロック信号に基づき、前記ビデオメモリ制
御手段を動作させることを特徴とする。
２に係る本発明のクロック周波数制御装置は、マイクロ
プロセッサとビデオメモリの間にあって、ビデオメモリ
のアクセスを制御するビデオメモリ制御手段のクロック
周波数制御装置であって、前記マイクロプロセッサから
前記ビデオメモリ制御手段に出力されるアドレス情報が
特定のアドレス範囲内にあることを検出した場合、高い
周波数のクロック信号の出力を開始し、前記特定のアド
レス範囲とは別のアドレス範囲内にあることを検出した
場合、低い周波数のクロック信号の出力を開始するクロ
ック周波数制御手段を具備し、前記クロック周波数制御
手段からのクロック信号に基づき、前記ビデオメモリ制
御手段を動作させることを特徴とする。
【０００８】本発明の構成により、ビデオメモリ制御回
路などの動作クロック周波数を下げることによりビデオ
メモリの低消費電力化を図ることが出来る。
路などの動作クロック周波数を下げることによりビデオ
メモリの低消費電力化を図ることが出来る。
【０００９】
【発明の実施の形態】以下本発明に係るクロック周波数
制御装置の実施の形態を、図面を参照して説明する。図
１は、本発明に係るクロック周波数制御装置の全体の構
成を示すブロック図である。ＬＩＳ１０は、マイクロプ
ロセッサＣＰＵ１２と、クロック周波数制御回路１４を
内蔵する。ＬＳＩ２０は、ビデオメモリ制御回路２２
と、ＬＣＤ制御回路２４を内蔵する。マイクロプロセッ
サＣＰＵ１２とビデオメモリ制御回路２２とは、ビデオ
メモリ制御回路２２に対しリード／ライトコマンドやア
ドレス信号Ａ、アドレスストローブ信号ＡＳなどの制御
信号を送出するライン１６と、リード／ライトのデータ
を転送するライン１８とによって接続されている。ＬＣ
Ｄ制御回路２４は、ビデオメモリ制御回路２２を通じて
ビデオメモリ３０から表示データを読み出してＬＣＤ表
示装置４０に表示する。クロック周波数制御回路１４は
マイクロプロセッサＣＰＵ１２から送出されるアドレス
を監視して、入力される複数のクロック周波数（クロッ
ク１を例えば６０ＭＨｚ、クロック２を例えば３０ＭＨ
ｚとする）の中から一つを選択し、その選択したクロッ
ク周波数をビデオメモリ制御回路２２に出力する。
制御装置の実施の形態を、図面を参照して説明する。図
１は、本発明に係るクロック周波数制御装置の全体の構
成を示すブロック図である。ＬＩＳ１０は、マイクロプ
ロセッサＣＰＵ１２と、クロック周波数制御回路１４を
内蔵する。ＬＳＩ２０は、ビデオメモリ制御回路２２
と、ＬＣＤ制御回路２４を内蔵する。マイクロプロセッ
サＣＰＵ１２とビデオメモリ制御回路２２とは、ビデオ
メモリ制御回路２２に対しリード／ライトコマンドやア
ドレス信号Ａ、アドレスストローブ信号ＡＳなどの制御
信号を送出するライン１６と、リード／ライトのデータ
を転送するライン１８とによって接続されている。ＬＣ
Ｄ制御回路２４は、ビデオメモリ制御回路２２を通じて
ビデオメモリ３０から表示データを読み出してＬＣＤ表
示装置４０に表示する。クロック周波数制御回路１４は
マイクロプロセッサＣＰＵ１２から送出されるアドレス
を監視して、入力される複数のクロック周波数（クロッ
ク１を例えば６０ＭＨｚ、クロック２を例えば３０ＭＨ
ｚとする）の中から一つを選択し、その選択したクロッ
ク周波数をビデオメモリ制御回路２２に出力する。
【００１０】上述のクロック周波数制御装置において、
表示のみを行ないビデオメモリ３０のデータ変更を行な
わない場合には、ＬＣＤ制御回路２４が表示のための画
像データをビデオ制御回路２２を通じてビデオメモリ３
０から読み出し、ＬＣＤ表示装置４０に表示する。
表示のみを行ないビデオメモリ３０のデータ変更を行な
わない場合には、ＬＣＤ制御回路２４が表示のための画
像データをビデオ制御回路２２を通じてビデオメモリ３
０から読み出し、ＬＣＤ表示装置４０に表示する。
【００１１】マイクロプロセッサＣＰＵ１２がビデオメ
モリ３０の画像データを読み書きする場合は、マイクロ
プロセッサＣＰＵ１２がビデオメモリ制御回路２２を通
じてビデオメモリ３０をアクセスして、表示データの書
き込み、またはビデオメモリから表示データの読み出し
を行なう。この時、マイクロプロセッサＣＰＵ１２は、
例えば１６ビットのアドレス信号Ａ[１５：０]を出力
し、同時にアドレスストローブ信号ＡＳをアサートす
る。
モリ３０の画像データを読み書きする場合は、マイクロ
プロセッサＣＰＵ１２がビデオメモリ制御回路２２を通
じてビデオメモリ３０をアクセスして、表示データの書
き込み、またはビデオメモリから表示データの読み出し
を行なう。この時、マイクロプロセッサＣＰＵ１２は、
例えば１６ビットのアドレス信号Ａ[１５：０]を出力
し、同時にアドレスストローブ信号ＡＳをアサートす
る。
【００１２】次に、図２を参照して本発明のクロック周
波数制御装置１４の実施形態について説明する。アドレ
ス比較器（１）６０は、マイクロプロセッサＣＰＵ１２
がビデオメモリ制御回路２２に対してある範囲のアドレ
ス（Ａ[１５：０]）を送出したときにＨｉｇｈ信号（以
下「Ｈ」と記す）を出力し、それ以外のアドレスを送出
した時にＬｏｗ信号（以下「Ｌ」と記す）を出力する回
路である。図２のアドレス比較器６０では、１６ビット
のアドレス信号Ａ[１５：０]が４０００〜７ｆｆｆ（１
６進表示）の範囲にある時（即ち、アドレスビット１５
が「Ｌ」、アドレスビット１４が「Ｈ」の時）に「Ｈ」
信号を出力する回路を示している。
波数制御装置１４の実施形態について説明する。アドレ
ス比較器（１）６０は、マイクロプロセッサＣＰＵ１２
がビデオメモリ制御回路２２に対してある範囲のアドレ
ス（Ａ[１５：０]）を送出したときにＨｉｇｈ信号（以
下「Ｈ」と記す）を出力し、それ以外のアドレスを送出
した時にＬｏｗ信号（以下「Ｌ」と記す）を出力する回
路である。図２のアドレス比較器６０では、１６ビット
のアドレス信号Ａ[１５：０]が４０００〜７ｆｆｆ（１
６進表示）の範囲にある時（即ち、アドレスビット１５
が「Ｌ」、アドレスビット１４が「Ｈ」の時）に「Ｈ」
信号を出力する回路を示している。
【００１３】アドレス比較器（２）６２もアドレス比較
器６０と同じ機能を有する。図２のアドレス比較器６２
では、１６ビットのアドレス信号Ａ[１５：０]がｆｆｆ
ｆ（１６進表示）の時（即ち、１６ビットのアドレスが
全て「Ｈ」の時）に「Ｈ」信号を出力する回路を示して
いる。
器６０と同じ機能を有する。図２のアドレス比較器６２
では、１６ビットのアドレス信号Ａ[１５：０]がｆｆｆ
ｆ（１６進表示）の時（即ち、１６ビットのアドレスが
全て「Ｈ」の時）に「Ｈ」信号を出力する回路を示して
いる。
【００１４】ラッチ回路６４は、アドレス比較器６０に
よって特定のアドレス範囲が検出され、かつアドレスス
トローブ信号ＡＳが「Ｈ」信号の時に、アドレス比較器
６０から「Ｈ」信号ＳＥＴが出力され、これによりラッ
チ回路６４から「Ｈ」信号が出力され、マルチプレクサ
６６へセレクト信号ＳＥＬとして供給される。また、ア
ドレス比較器６２によって特定のアドレス（オール
“１”）が検出され、かつアドレスストローブ信号ＡＳ
が「Ｈ」信号の時に、アドレス比較器６２から「Ｈ」信
号ＣＬＲが出力され、これによりラッチ回路６４から
「Ｌ」信号が出力され、マルチプレクサ６６へセレクト
信号ＳＥＬとして供給される。マルチプレクサ６６は、
ラッチ回路６４からのセレクト信号ＳＥＬが「Ｈ」の
時、クロック１（６０ＭＨｚ）を選択出力し、セレクト
信号ＳＥＬが「Ｌ」の時、クロック２（３０ＭＨｚ）を
選択出力し、それぞれビデオメモリ制御回路２２を経由
してビデオメモリ３０の動作クロックとして供給され
る。
よって特定のアドレス範囲が検出され、かつアドレスス
トローブ信号ＡＳが「Ｈ」信号の時に、アドレス比較器
６０から「Ｈ」信号ＳＥＴが出力され、これによりラッ
チ回路６４から「Ｈ」信号が出力され、マルチプレクサ
６６へセレクト信号ＳＥＬとして供給される。また、ア
ドレス比較器６２によって特定のアドレス（オール
“１”）が検出され、かつアドレスストローブ信号ＡＳ
が「Ｈ」信号の時に、アドレス比較器６２から「Ｈ」信
号ＣＬＲが出力され、これによりラッチ回路６４から
「Ｌ」信号が出力され、マルチプレクサ６６へセレクト
信号ＳＥＬとして供給される。マルチプレクサ６６は、
ラッチ回路６４からのセレクト信号ＳＥＬが「Ｈ」の
時、クロック１（６０ＭＨｚ）を選択出力し、セレクト
信号ＳＥＬが「Ｌ」の時、クロック２（３０ＭＨｚ）を
選択出力し、それぞれビデオメモリ制御回路２２を経由
してビデオメモリ３０の動作クロックとして供給され
る。
【００１５】次に、図３を参照してクロック周波数制御
回路の動作タイミングを説明する。図３において、サイ
クル０では、セレクト信号ＳＥＬが「Ｈ」であるため、
マルチプレクサ６６からクロック１（６０ＭＨｚ）が出
力されて、ビデオメモリ制御回路２２はこのクロック１
の周波数で動作する。
回路の動作タイミングを説明する。図３において、サイ
クル０では、セレクト信号ＳＥＬが「Ｈ」であるため、
マルチプレクサ６６からクロック１（６０ＭＨｚ）が出
力されて、ビデオメモリ制御回路２２はこのクロック１
の周波数で動作する。
【００１６】サイクル１では、マイクロプロセッサＣＰ
Ｕ１２からビデオメモリ制御回路２２へアドレス信号Ａ
[１５：０]として「ｆｆｆｆ」が出力され、かつアドレ
スストローブ信号ＡＳが「Ｈ」にアサートされる。これ
により、アドレス比較器６２からのＣＬＲ信号が「Ｈ」
となり、ラッチ回路６４のセレクト信号ＳＥＬが「Ｌ」
となる。従って、マルチプレクサ６６からクロック２
（３０ＭＨｚ）のクロック信号が出力され、ビデオメモ
リ制御回路２２に供給される。
Ｕ１２からビデオメモリ制御回路２２へアドレス信号Ａ
[１５：０]として「ｆｆｆｆ」が出力され、かつアドレ
スストローブ信号ＡＳが「Ｈ」にアサートされる。これ
により、アドレス比較器６２からのＣＬＲ信号が「Ｈ」
となり、ラッチ回路６４のセレクト信号ＳＥＬが「Ｌ」
となる。従って、マルチプレクサ６６からクロック２
（３０ＭＨｚ）のクロック信号が出力され、ビデオメモ
リ制御回路２２に供給される。
【００１７】サイクル３でも、アドレスストローブ信号
ＡＳがアサートされているが、アドレス比較器６０、６
２ともに「Ｈ」信号を出力しないので、ラッチ回路６４
からのセレクト信号ＳＥＬは変化しない。
ＡＳがアサートされているが、アドレス比較器６０、６
２ともに「Ｈ」信号を出力しないので、ラッチ回路６４
からのセレクト信号ＳＥＬは変化しない。
【００１８】サイクル８では、マイクロプロセッサＣＰ
Ｕ１２からビデオメモリ制御回路２２へアドレス信号Ａ
[１５：０]として「４０８０」が出力され、かつアドレ
スストローブ信号ＡＳが「Ｈ」にアサートされる。これ
により、アドレス比較器６０からのＳＥＴ信号が「Ｈ」
となり、ラッチ回路６４のセレクト信号ＳＥＬが「Ｈ」
となる。従って、マルチプレクサ６６からクロック１
（６０ＭＨｚ）のクロック信号が選択出力され、ビデオ
メモリ制御回路２２に供給される。
Ｕ１２からビデオメモリ制御回路２２へアドレス信号Ａ
[１５：０]として「４０８０」が出力され、かつアドレ
スストローブ信号ＡＳが「Ｈ」にアサートされる。これ
により、アドレス比較器６０からのＳＥＴ信号が「Ｈ」
となり、ラッチ回路６４のセレクト信号ＳＥＬが「Ｈ」
となる。従って、マルチプレクサ６６からクロック１
（６０ＭＨｚ）のクロック信号が選択出力され、ビデオ
メモリ制御回路２２に供給される。
【００１９】なお、出力クロック周波数を遅くするのは
（即ち、マイクロプロセッサＣＰＵ１２からアドレス信
号Ａ「ｆｆｆｆ」を発生）、ソフトウェアがタイマー割
り込み処理ごとに行なうようにすれば良い。
（即ち、マイクロプロセッサＣＰＵ１２からアドレス信
号Ａ「ｆｆｆｆ」を発生）、ソフトウェアがタイマー割
り込み処理ごとに行なうようにすれば良い。
【００２０】
【発明の効果】以上詳述した発明によれば、ソフトウェ
アに負担をかけることなく、出力クロック周波数を下げ
ることが可能となり、システムの消費電力を低減するこ
とが可能となる。またビデオメモリ制御回路の動作周波
数を低くすることにより、ビデオメモリの消費電力を低
減することが出来る。また、画面変更のためにビデオメ
モリ制御回路へのアクセスを検出した時に、メモリクロ
ック周波数を自動的に戻す（上げる）ことが出来る。
アに負担をかけることなく、出力クロック周波数を下げ
ることが可能となり、システムの消費電力を低減するこ
とが可能となる。またビデオメモリ制御回路の動作周波
数を低くすることにより、ビデオメモリの消費電力を低
減することが出来る。また、画面変更のためにビデオメ
モリ制御回路へのアクセスを検出した時に、メモリクロ
ック周波数を自動的に戻す（上げる）ことが出来る。
【図１】本発明に係るクロック周波数制御装置の全体の
構成を示すブロック図。
構成を示すブロック図。
【図２】本発明に係るクロック周波数制御装置のクロッ
ク制御回路の構成を示すブロック図。
ク制御回路の構成を示すブロック図。
【図３】本発明に係るクロック周波数制御装置の動作を
示すタイミング図。
示すタイミング図。
１０、２０…ＬＳＩ １２…マイクロプロセ
ッサＣＰＵ １４…クロック周波数制御回路 ２２…ビデオメモリ制
御回路 ２４…ＬＣＤ制御回路 ３０…ビデオメモリ ４０…ＬＣＤ表示装置 ６０、６２…アドレス比較器 ６４…ラッチ回路 ６６…マルチプレクサ
ッサＣＰＵ １４…クロック周波数制御回路 ２２…ビデオメモリ制
御回路 ２４…ＬＣＤ制御回路 ３０…ビデオメモリ ４０…ＬＣＤ表示装置 ６０、６２…アドレス比較器 ６４…ラッチ回路 ６６…マルチプレクサ
Claims (2)
- 【請求項１】 マイクロプロセッサを含み、内部で使用
するクロック周波数を動的に変更するシステムにおい
て、 前記マイクロプロセッサの外部アクセスが特定のアドレ
ス範囲にあることを検出する複数のアドレス比較手段
と、 異なる複数のクロック周波数の内、前記アドレス比較手
段からの選択信号に基づき所望のクロック周波数を選択
し出力するクロック信号選択手段と、を具備することを
特徴とするクロック周波数制御装置。 - 【請求項２】 マイクロプロセッサとビデオメモリの間
にあって、ビデオメモリのアクセスを制御するビデオメ
モリ制御手段のクロック周波数制御装置であって、 前記マイクロプロセッサから前記ビデオメモリ制御手段
に出力されるアドレス情報が特定のアドレス範囲内にあ
ることを検出した場合、高い周波数のクロック信号の出
力を開始し、前記特定のアドレス範囲とは別のアドレス
範囲内にあることを検出した場合、低い周波数のクロッ
ク信号の出力を開始するクロック周波数制御手段を具備
し、 前記クロック周波数制御手段からのクロック信号に基づ
き前記ビデオメモリ制御手段を動作させることを特徴と
するクロック周波数制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11209058A JP2001034357A (ja) | 1999-07-23 | 1999-07-23 | クロック周波数制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11209058A JP2001034357A (ja) | 1999-07-23 | 1999-07-23 | クロック周波数制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001034357A true JP2001034357A (ja) | 2001-02-09 |
Family
ID=16566567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11209058A Pending JP2001034357A (ja) | 1999-07-23 | 1999-07-23 | クロック周波数制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001034357A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012113742A (ja) * | 2012-02-29 | 2012-06-14 | Nec Corp | 情報処理装置 |
| CN106598550A (zh) * | 2016-12-12 | 2017-04-26 | 重庆笨瓜科技有限公司 | 一种查询lcd、caemra型号的设备 |
-
1999
- 1999-07-23 JP JP11209058A patent/JP2001034357A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012113742A (ja) * | 2012-02-29 | 2012-06-14 | Nec Corp | 情報処理装置 |
| CN106598550A (zh) * | 2016-12-12 | 2017-04-26 | 重庆笨瓜科技有限公司 | 一种查询lcd、caemra型号的设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100798667B1 (ko) | 다층 시스템 및 클럭 제어 방법 | |
| US6990599B2 (en) | Method and apparatus of clock control associated with read latency for a card device | |
| JP3510618B2 (ja) | バスブリッジ回路及びそのアクセス制御方法 | |
| JPH05108195A (ja) | ポータブルコンピユータ | |
| JPH10312370A (ja) | 省電力機能を有するネットワークシステム | |
| JP2993466B2 (ja) | 情報処理装置 | |
| KR102169033B1 (ko) | 전력 최적화 시스템과 이의 구동 방법 | |
| US20050198429A1 (en) | Multilayer system and clock control method | |
| JPH07295921A (ja) | データ処理装置 | |
| JP2001034357A (ja) | クロック周波数制御装置 | |
| JP2004355081A (ja) | 情報処理装置及びメモリモジュール | |
| JP2000347640A (ja) | 電子機器、表示システム及び方法 | |
| JPH10124386A (ja) | 携帯情報端末 | |
| JP3437701B2 (ja) | 電子機器 | |
| JPH02311050A (ja) | データ転送制御装置 | |
| US20030009644A1 (en) | Bi-directional RAM for data transfer using two clock frequencies having no multiple relation | |
| JP2647962B2 (ja) | 表示制御装置 | |
| JPH10133766A (ja) | 適応型パワーダウン・クロック制御 | |
| JP2005004080A (ja) | ディスプレイ制御装置 | |
| JPH06175956A (ja) | Ｓｃｓｉコントローラ | |
| JPS61193255A (ja) | 高速中央処理装置の動作方法 | |
| JPH08106338A (ja) | マイクロコントローラ | |
| JPH10171709A (ja) | 半導体装置及びリードアクセス方法 | |
| JPH07129499A (ja) | Ｓｃｓｉプロトコル制御装置 | |
| JPH0527865A (ja) | プロセツサを備えた装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |