JP2005010638A - ディスプレイ制御装置およびディスプレイ制御方法 - Google Patents
ディスプレイ制御装置およびディスプレイ制御方法 Download PDFInfo
- Publication number
- JP2005010638A JP2005010638A JP2003176781A JP2003176781A JP2005010638A JP 2005010638 A JP2005010638 A JP 2005010638A JP 2003176781 A JP2003176781 A JP 2003176781A JP 2003176781 A JP2003176781 A JP 2003176781A JP 2005010638 A JP2005010638 A JP 2005010638A
- Authority
- JP
- Japan
- Prior art keywords
- display
- bypass
- host
- display controller
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】誤動作を生ずることなく、より少ない信号線を用いてディスプレイコントローラのバイパス機能を実現すること。
【解決手段】ディスプレイ制御装置1においては、ホスト10に備えられたチップセレクト信号線1つを用い、バイパスを行うか否かを切り替えるための信号をディスプレイコントローラ20に出力することにより、バイパスモードに切り替えられる。そして、続いて、同一のチップセレクト信号を用いて、バイパスによってドライバ30に出力されるチップセレクト信号が伝達される。したがって、1つのチップセレクト信号線を用いてディスプレイコントローラ20のバイパス機能を実現することができる。また、バイパスによるアクセスが完了すると、ディスプレイコントローラ20が自動的に通常モードに戻る。したがって、バイパスモードの切り替え時に誤動作が生ずることを防止できる。
【選択図】 図1
【解決手段】ディスプレイ制御装置1においては、ホスト10に備えられたチップセレクト信号線1つを用い、バイパスを行うか否かを切り替えるための信号をディスプレイコントローラ20に出力することにより、バイパスモードに切り替えられる。そして、続いて、同一のチップセレクト信号を用いて、バイパスによってドライバ30に出力されるチップセレクト信号が伝達される。したがって、1つのチップセレクト信号線を用いてディスプレイコントローラ20のバイパス機能を実現することができる。また、バイパスによるアクセスが完了すると、ディスプレイコントローラ20が自動的に通常モードに戻る。したがって、バイパスモードの切り替え時に誤動作が生ずることを防止できる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、ディスプレイドライバを介してディスプレイを制御するディスプレイ制御装置およびディスプレイ制御方法に関する。
【0002】
【従来の技術】
従来、携帯電話等のLCD(Liquid Crystal Display)パネルを備えた装置においては、LCDパネルの直接的な制御をディスプレイドライバ(以下、単に「ドライバ」と言う。)によって行っている。このドライバに対する制御は、CPU(Central Processing Unit)等を備えるホストによって行う形態が基本的なものであるが、近年の携帯電話等は高機能化が進み、ホストに対する負荷が過大となりつつある。
【0003】
そのため、ホストの機能の一部をディスプレイコントローラが担う形態が増加してきている。
ディスプレイコントローラは、ホストとドライバとの間に設置され、従来、ホストがLCDパネルに対して制御信号を出力する際に行っていた処理の一部をホストに代わって行う装置である。具体的には、ディスプレイコントローラは、ホストからの指示を受けて、画像サイズの変更等の所定処理を行い、ドライバに対して画像データを出力するといった機能を担っている。
【0004】
ここで、このようにディスプレイコントローラを備える携帯電話等の装置では、省電力化の要請から、ディスプレイコントローラが使用されない場合、そのディスプレイコントローラを休止状態(ディスプレイコントローラ内部のクロックが停止した状態)としている。
一方、このようにディスプレイコントローラが休止状態である場合にも、ホストからドライバへ、散発的に少量のデータを送信する必要が生ずることがある。例えば、携帯電話のディスプレイにおいて、画面全体のうち、電波の受信状態を示すインジケータを1目盛りだけ更新するといった場合である。
【0005】
このような場合、ディスプレイコントローラを休止状態としたまま、ホストからドライバへアクセスするために、ディスプレイコントローラを通過させて信号を送信するバイパス機能が備えられている。
図5は、バイパス機能を備えた従来のディスプレイ制御装置100の構成を示す図である。
【0006】
図5において、ホスト110は、チップセレクト信号線(以下、「CS信号線」と言う。)およびサブチップセレクト信号線(以下、「SCS信号線」と言う。)によってディスプレイコントローラ120と接続されている。また、ディスプレイコントローラ120は、データ信号線およびチップセレクト信号線(以下、「FPCS信号線」と言う。)によってドライバ130と接続されている。したがって、ホスト110は、ディスプレイコントローラ120を介してのみドライバ130に信号を出力可能な構成である。
【0007】
図5に示す構成において、ディスプレイコントローラ120が休止状態でない場合、ホスト110からディスプレイコントローラ120にCS信号(チップセレクト信号)が出力されると、ディスプレイコントローラ120が、そのCS信号に対応する信号(FPCS信号)を演算部121において生成し、ドライバ130に出力する。
【0008】
一方、ディスプレイコントローラ120が休止状態である場合、ホスト110からCS信号が入力されても、ディスプレイコントローラ120が休止していることから、FPCS信号が生成されず、ドライバ130にはホスト110からの信号が出力されないこととなる。
そこで、ディスプレイコントローラ120にセレクタ122を備えておき、休止状態以外では、セレクタ122を非バイパスモード(バイパスを行わない状態)に設定し、ディスプレイコントローラ120の演算部121からの信号をドライバ130に出力する。
【0009】
そして、休止状態において、ホスト110からドライバ130へのアクセスが必要となった場合、ホスト110は、ディスプレイコントローラ120のセレクタ122をバイパスモード(バイパスを行う状態)に切り替え、ホスト110から出力されるSCS信号(サブチップセレクト信号)をそのまま通過させてドライバ130に出力する。
【0010】
ところが、上述のような方式によると、ホスト110がディスプレイコントローラ120を制御するために、2本のCS信号線(チップセレクト信号線およびサブチップセレクト信号線)を使用する必要がある。ホスト110に備えられているCS信号線の数は限られていることから、より少ないCS信号線を使用して同様の制御を行うことが望まれる。また、携帯電話等の小型の機器では、実装面積の問題から、ホスト110とディスプレイコントローラ120との間に設けられる信号線はより少ないことが望ましい。
【0011】
そこで、1本のCS信号線を用いて、上述のCS信号およびSCS信号をホスト110からディスプレイコントローラ120に出力することが考えられる。
図6は、CS信号およびSCS信号を1本のCS信号線を共用して出力する場合のディスプレイ制御装置200の構成を示す図である。
図6において、ホスト210は、CS信号線によってディスプレイコントローラ120と接続されており、CS信号線によって、CS信号およびSCS信号をディスプレイコントローラ220に出力する。また、ディスプレイコントローラ220は、データ信号線およびFPCS信号線によってドライバ230と接続されている。なお、上述の構成を除いて、ディスプレイ制御装置200の各機能部は、図5に示すディスプレイ制御装置100の対応する部分と同様である。
【0012】
図6に示すディスプレイ制御装置200においては、非バイパスモードにおいて、CS信号線によってバイパスモードへの切り替え信号を出力すると、ディスプレイコントローラ220のセレクタ222がバイパスモードに切り替えられ、以後、ホスト210から出力されるSCS信号が、ドライバ230に出力される。
【0013】
一方、バイパスモードにおいて、非バイパスモードへ切り替えを行う場合、ホスト210は、ディスプレイコントローラ220のセレクタ222をバイパスモードから非バイパスモードへ切り替えるための信号をディスプレイコントローラ220に出力する。
しかし、このとき、セレクタ222はバイパスモードであることから、セレクタ222を切り替える際のタイムラグによって、切り替えのための信号がバイパスされてドライバ230へ出力されてしまう可能性がある。このように、バイパスモードの切り替えとCS信号の伝達とを、一つのチップセレクト信号線を共用して行う場合、バイパスモードの切り替えのための信号がノイズとなり、LCDパネル等が誤動作を生ずる場合があった。
【0014】
なお、LCDパネルの駆動制御に関する技術については、特開平7−239674号公報に開示されている。
【0015】
【特許文献1】
特開平7−239674号公報
【0016】
【発明が解決しようとする課題】
しかしながら、本号公報に記載された技術は、LCDパネルを制御するドライバについて、信号処理上の問題を解決するための技術であり、ディスプレイコントローラにおける上述の問題を解決するものではなかった。
このように、ディスプレイコントローラにおいて誤動作を生ずることなく、より少ない信号線を用いてバイパス機能を実現することは困難であった。
【0017】
本発明の課題は、誤動作を生ずることなく、より少ない信号線を用いてディスプレイコントローラのバイパス機能を実現することである。
【0018】
【課題を解決するための手段】
以上の課題を解決するため、本発明は、
ディスプレイに画像を表示させる指示を行うホスト(例えば、図1のホスト10)と、該ホストと所定数のチップセレクト信号線によって接続され、該ホストの指示に基づく所定の画像処理を行い、ディスプレイを直接制御するディスプレイドライバに制御信号を出力するディスプレイコントローラ(例えば、図1のディスプレイコントローラ20)とを含み、前記ディスプレイコントローラは、所定の場合に、動作を休止する休止状態(例えば、クロックの停止状態等)とされることが可能であり、該ディスプレイコントローラが休止状態である場合に、前記ホストが前記ディスプレイドライバにアクセスするためのバイパス機能を備えるディスプレイ制御装置であって、前記ホストは、前記ディスプレイコントローラに対してチップセレクト信号を出力する通常状態(例えば、発明の実施の形態中の「通常モード」)と、前記ディスプレイドライバに対してチップセレクト信号を出力するバイパス状態(例えば、発明の実施の形態中の「バイパスモード」)とを切り替える切り替え信号を、一のチップセレクト信号線によって前記ディスプレイコントローラに出力し、前記ディスプレイコントローラをバイパス状態に切り替えた後、該一のチップセレクト信号線を介して前記ディスプレイドライバに対するアクセスを行い、前記ディスプレイコントローラは、該アクセスの終了に対応して、前記バイパス状態から通常状態へ自動的に切り替わることを特徴としている。
【0019】
本発明によれば、ホストに備えられたチップセレクト信号線1つを用い、バイパスを行うか否かを切り替えるための信号をディスプレイコントローラに出力することにより、バイパス状態に切り替えられる。そして、続いて、同一のチップセレクト信号を用いて、バイパスによってディスプレイドライバに出力されるチップセレクト信号が伝達される。
【0020】
したがって、1つのチップセレクト信号線を用いてディスプレイコントローラのバイパス機能を実現することができる。
また、バイパス状態に設定された後、一度バイパスによるアクセスが終了すると、ディスプレイコントローラが自動的に通常状態に戻る。
したがって、バイパス状態から通常状態へ切り替えるための信号が、バイパスされてディスプレイドライバへ出力される事態を回避することができ、バイパス状態の切り替え時に誤動作が生ずることを防止できる。
【0021】
また、本発明は、
ディスプレイに画像を表示させる指示を行うホストと、該ホストと所定数のチップセレクト信号線によって接続され、該ホストの指示に基づく所定の画像処理を行い、ディスプレイを直接制御するディスプレイドライバに制御信号を出力するディスプレイコントローラとを含み、前記ディスプレイコントローラは、所定の場合に、動作を休止する休止状態とされることが可能であり、該ディスプレイコントローラが休止状態である場合に、前記ホストが前記ディスプレイドライバにアクセスするためのバイパス機能を備えるディスプレイ制御装置におけるディスプレイ制御方法であって、前記ホストが、前記ディスプレイコントローラに対してチップセレクト信号を出力する通常状態から、前記ディスプレイドライバに対してチップセレクト信号を出力するバイパス状態へと切り替える切り替え信号を、チップセレクト信号線によって前記ディスプレイコントローラに出力するステップと、前記ホストが、前記ディスプレイコントローラをバイパス状態に切り替えた後、前記ディスプレイドライバに対するアクセスを行うステップと、前記ディスプレイコントローラが、該アクセスの終了に対応して、前記バイパス状態から通常状態へ自動的に切り替わるステップとを含むことを特徴としている。
【0022】
本方法においては、バイパス状態から通常状態へと切り替えるためのチップセレクト信号を、ホストからディスプレイコントローラへ出力する必要がないため、バイパス状態と通常状態との切り替えに関し、チップセレクト信号が1つのみで足りることとなる。なお、バイパス状態におけるホストからディスプレイドライバへのアクセスに関しては、いずれの信号線を使用するかは問わない。
【0023】
したがって、誤動作を生ずることなく、より少ない信号線を用いてディスプレイコントローラのバイパス機能を実現することができる。
【0024】
【発明の実施の形態】
以下、図を参照して本発明に係るディスプレイ制御装置の実施の形態を説明する。
本発明に係るディスプレイ制御装置は、LCDパネル等のディスプレイを備えた装置(例えば、携帯電話等)において、ディスプレイにおける表示等の制御を行う。また、本発明に係るディスプレイ制御装置は、ディスプレイコントローラを含み、休止状態となったディスプレイコントローラをバイパスする機能を備えている。そして、ホストとディスプレイコントローラとを接続するチップセレクト信号線を用いて、バイパスを行うか否かを切り替える信号と、チップセレクト信号とを順に出力することにより、チップセレクト信号線を1本のみ使用することによって、誤動作のないバイパス機能を実現することを可能としている。
【0025】
まず、構成を説明する。
図1は、本発明を適用したディスプレイ制御装置1の構成を示す図である。
図1において、ディスプレイ制御装置1は、ホスト10と、ディスプレイコントローラ20と、ドライバ30とを含んで構成される。
ホスト10は、ディスプレイ制御装置1が備えられた装置全体を制御するものであり、CPU(Central Processing Unit)あるいはメモリ等を含んで構成される。
【0026】
また、ホスト10は、CS信号線(チップセレクト信号線)によってディスプレイコントローラ20と接続されている。
ここで、CS信号線は、1つのメモリ空間に接続された複数のデバイスを識別する目的専用にホスト10に備えられている信号線である。このCS信号線は、バイパス時にホスト10がドライバ30に対して出力するSCS信号(サブチップセレクト信号)の伝達にも共用されている。
【0027】
なお、ホスト10とディスプレイコントローラ20とは、書き込みデータあるいは読み込みデータを入出力するためのデータ線やディスプレイコントローラ20内部のレジスタのアドレスを指定するためのアドレス信号線等(不図示)によって接続されている。
ディスプレイコントローラ20は、チップセレクト線(FPCS信号線)等によってドライバ30と接続されている。また、ディスプレイコントローラ20は、ディスプレイに表示する画像を処理するための演算部21と、ディスプレイコントローラ20をバイパスするか否かに応じて、信号の経路を切り替えるバイパス回路22とを備えている。
【0028】
演算部21は、ディスプレイコントローラ20の主要な機能を備えており、具体的には、画像サイズの変換処理装置、静止画像あるいは動画像のバッファ、符号化・復号化装置(コーデック)、圧縮伸長装置、および、ディスプレイに表示するデータを記憶するディスプレイバッファ等を含んで構成される。
また、演算部21は、バイパス回路22の設定あるいは出力に関するデータを記憶しておくためのレジスタ21aを備えている。レジスタ21aは、16ビットを記憶可能な非同期型のレジスタ(演算部21のクロックに依存しないレジスタ)であり、バイパス回路22の設定あるいは出力の各データは、レジスタ21aの所定アドレスにそれぞれ格納される。
【0029】
例えば、第5ビットには、バイパス機能を使用する状態(バイパスモード)あるいはバイパス機能を使用しない状態(通常モード)のいずれとするかを示す設定値(以下、「バイパスフラグ」と言う。)が格納される。
なお、バイパスフラグは、バイパスモードである場合“1”に設定され、通常モードである場合“0”に設定される。
【0030】
また、バイパスフラグは、ホスト10がバイパスを行う際に、ホスト10によって“1”に設定され、それに続いてディスプレイコントローラ20に入力されるサブチップセレクト信号はドライバ30にバイパスされる。さらに、バイパスフラグが“1”の状態で、サブチップセレクト信号が一度バイパスされると、バイパスフラグは“0”に戻される。
【0031】
バイパス回路22は、レジスタ21aに記憶されたバイパスフラグに応じて、CS信号を演算部21の内部CS信号として出力するか、あるいは、ディスプレイコントローラ20をバイパスしてドライバ30へ出力するかのいずれかに、信号の経路を切り替える。
図2は、バイパス回路22においてバイパスモードの切り替え機能を実現するための回路構成例を示す図である。なお、バイパス回路22は、演算部21のレジスタ21aに記憶されたデータを利用するものであるため、図2においては、レジスタ21aを含めた回路構成を示している。
【0032】
また、図3は、ディスプレイ制御装置1における各信号の状態を示す図である。以下、図3を適宜参照しつつ、図2に示す構成について説明する。
図2において、バイパス回路22は、AND回路22a、22bと、論理回路22cとを含んで構成される。
AND回路22aには、ホスト10から、レジスタ21aにおいてバイパスフラグを記憶するためのアドレス信号とデータ信号をデコードして得られる信号(以下、「バイパスフラグ信号」と言う。)と、反転されたCS信号とが入力される。
【0033】
また、AND回路22aは、論理回路22cに対し、入力された信号の論理積を示す信号(以下、「FPCSEn−1信号」と言う。)を出力する。FPCSEn−1信号は、バイパスフラグがON(“1”)である場合に“1”となり、OFF(“0”)である場合に“0”となる。
AND回路22bには、レジスタ21aにおいて、バイパスによってホスト10がドライバ30にアクセスする際に出力するアドレス信号をデコードして得られる信号(以下、「バイパス信号」と言う。)と、反転されたCS信号とが入力される。
【0034】
また、AND回路22bは、論理回路22cに対し、入力された信号の論理積を示す信号、即ち、バイパス信号によって示されるアドレス(バイパスデータアドレス)がアクセス中であるか否かに応じた信号(以下、「FPCSEn−2信号」と言う。)を出力する。FPCSEn−2信号は、バイパスデータアドレスがアクセス中である場合に“1”となり、アクセス中でない場合に“0”となる。
【0035】
また、レジスタ21aにおいて、後述のバイパスセットフラグを記憶するためのアドレス(以下、「バイパスセットアドレス」と言う。)を対象として、ホスト10から、バイパスセットのアドレス信号とデータ信号のデコードにより得られる信号(以下、「バイパスセット信号」と言う。)と、反転されたWR信号(ライトストローブ信号)あるいはRD信号(リードストローブ信号)が入力される。したがって、レジスタ21aには、バイパスセットアドレスを選択する旨の“1”を示すバイパスセット信号が入力された場合であって、かつ、WR信号あるいはRD信号が“0”の状態から“1”の状態に変化するときに、所定のバイパスセットフラグが記憶される(図3参照)。
【0036】
ここで、バイパスセットフラグとは、バイパスフラグが“1”とされた後であって、バイパスによるドライバ30へのアクセスが一度も完了していない状態を示すフラグであり、バイパスによるアクセスが一度完了すると同時にバイパスセットフラグは解除される。
また、レジスタ21aは、論理回路22cに対し、記憶されているバイパスセットフラグの値に応じた信号(以下、「FPCSEn−3信号」と言う。)を出力する。FPCSEn−3信号は、バイパスセットフラグがON(“1”)である場合に“1”となり、OFF(“0”)である場合に“0”となる。
【0037】
論理回路22cには、レジスタ21aによって、反転されたFPCSEn−1信号と、FPCSEn−2信号およびFPCSEn−3信号とが入力される。そして、論理回路22cは、FPCSEn−2信号の出力値および反転されたFPCSEn−1信号の出力値の論理積と、FPCSEn−3信号の出力値との論理和を出力する。したがって、論理回路22cにおいては、バイパスフラグがONでない状態であって、かつ、バイパスセットフラグが“1”またはバイパスデータアドレスがアクセス中である場合に、出力信号FPCSEnがアクティブ(“1”)な状態となる(図3参照)。FPCSEn信号は、バイパスによるチップセレクト信号の出力イネーブル信号であり、FPCSEn信号がアクティブとなると、ディスプレイコントローラ20は、バイパスによって、ホスト10からのチップセレクト信号をFPCS信号としてドライバ30へ出力する。
【0038】
なお、バイパス回路22は、上述のバイパス機能を実現する回路の他に、非バイパスモード時に、ホスト10から入力されるCS信号を演算部21に入力する信号経路を備えている。
ドライバ30は、ホスト10あるいはディスプレイコントローラ20から入力される指示信号に基づいて、接続されているディスプレイを直接制御する。具体的には、ドライバ30は、ディスプレイの駆動電圧を制御したり、ディスプレイに表示する画像データをフレームのアドレス順に出力したりする。
【0039】
次に、動作を説明する。
図4は、ディスプレイ制御装置1のバイパスモードにおける動作を示すフローチャートである。
図4において、バイパスが行われる場合、ディスプレイ制御装置1は、バイパス機能が使用可能な状態(バイパスイネーブル状態)に装置を切り替える(ステップS1)。
【0040】
次に、ディスプレイ制御装置1は、ディスプレイコントローラ20をバイパスモードとするための設定(バイパスフラグを立てる等)を所定のCS信号線を用いて行い(ステップS2)、続いて、同一のCS信号を用いて、ディスプレイへのデータの書き込みあるいは読み出しを行う(ステップS3)。
なお、ステップS3の後、ディスプレイコントローラ20は通常モードに戻る設定であるため、バイパスによりドライバ30にアクセスする回数に応じて、ステップS2,S3が必要回数繰り返される。
【0041】
ステップS3の後、ディスプレイ制御装置1は、通常モードに戻り、ホスト10がディスプレイコントローラ20の演算部21(ディスプレイコントローラ20の内部レジスタあるいは内部メモリ等)にアクセスする状態となる(ステップS4)。
そして、ディスプレイ制御装置1は、ディスプレイコントローラ20をバイパス機能が使用不可能な状態(バイパスディスエブル状態)とする(ステップS5)。
【0042】
ステップS5の後、ディスプレイ制御装置1は、バイパスモードにおける動作を終了する。
以上のように、本実施の形態に係るディスプレイ制御装置1においては、ホスト10に備えられたチップセレクト信号線1つを用い、バイパスを行うか否かを切り替えるための信号をディスプレイコントローラ20に出力することにより、バイパスモードに切り替えられる。そして、続いて、同一のチップセレクト信号を用いて、バイパスによってドライバ30に出力されるチップセレクト信号(SCS信号)が伝達される。
【0043】
したがって、1つのチップセレクト信号線を用いてディスプレイコントローラ20のバイパス機能を実現することができる。
また、バイパスモードに設定された後、一度バイパスによるアクセスが完了すると、ディスプレイコントローラ20は自動的に通常モードに戻る。
したがって、従来の技術における図6の場合と異なり、バイパスモードから通常モードへ切り替えるための信号が、バイパスされてドライバ30へ出力される事態を回避することができ、バイパスモードの切り替え時に誤動作が生ずることを防止できる。
【0044】
また、一つのチップセレクト信号線によって、バイパスモードの切り替えと、バイパス時のドライバ30へのアクセスとを行うことができるため、ホスト10からアクセスする際に、バイパス時のアドレス空間と、通常時のアドレス空間とを同一の空間として認識することが可能となる。さらに、使用可能なチップセレクト信号が1つに制限されるような場合であっても、バイパス機能を実現することが可能となる。
【0045】
さらに、バイパスモードから通常モードへの自動的な切り替え動作が行われることにより、本実施の形態に係るディスプレイ制御装置1に限らず、他のディスプレイ制御装置であっても、バイパスモードから通常モードに切り替えるための信号が、ディスプレイドライバに入力されることに起因する問題を解決できるものとなる。
【図面の簡単な説明】
【図1】本発明を適用したディスプレイ制御装置1の構成を示す図である。
【図2】バイパス回路22においてバイパスモードの切り替え機能を実現するための回路構成例を示す図である。
【図3】ディスプレイ制御装置1における各信号の状態を示す図である。
【図4】ディスプレイ制御装置1のバイパスモードにおける動作を示すフローチャートである。
【図5】バイパス機能を備えた従来のディスプレイ制御装置100の構成を示す図である。
【図6】CS信号およびSCS信号を1本のCS信号線によって共用する場合のディスプレイ制御装置200の構成を示す図である。
【符号の説明】
1,100,200 ディスプレイ制御装置,10,110,210 ホスト,20,120,220 ディスプレイコントローラ,21,121 演算部,21a レジスタ,22 バイパス回路,22a,22b AND回路,22c 論理回路,30,130,230 ドライバ,122,222 セレクタ
【発明の属する技術分野】
本発明は、ディスプレイドライバを介してディスプレイを制御するディスプレイ制御装置およびディスプレイ制御方法に関する。
【0002】
【従来の技術】
従来、携帯電話等のLCD(Liquid Crystal Display)パネルを備えた装置においては、LCDパネルの直接的な制御をディスプレイドライバ(以下、単に「ドライバ」と言う。)によって行っている。このドライバに対する制御は、CPU(Central Processing Unit)等を備えるホストによって行う形態が基本的なものであるが、近年の携帯電話等は高機能化が進み、ホストに対する負荷が過大となりつつある。
【0003】
そのため、ホストの機能の一部をディスプレイコントローラが担う形態が増加してきている。
ディスプレイコントローラは、ホストとドライバとの間に設置され、従来、ホストがLCDパネルに対して制御信号を出力する際に行っていた処理の一部をホストに代わって行う装置である。具体的には、ディスプレイコントローラは、ホストからの指示を受けて、画像サイズの変更等の所定処理を行い、ドライバに対して画像データを出力するといった機能を担っている。
【0004】
ここで、このようにディスプレイコントローラを備える携帯電話等の装置では、省電力化の要請から、ディスプレイコントローラが使用されない場合、そのディスプレイコントローラを休止状態(ディスプレイコントローラ内部のクロックが停止した状態)としている。
一方、このようにディスプレイコントローラが休止状態である場合にも、ホストからドライバへ、散発的に少量のデータを送信する必要が生ずることがある。例えば、携帯電話のディスプレイにおいて、画面全体のうち、電波の受信状態を示すインジケータを1目盛りだけ更新するといった場合である。
【0005】
このような場合、ディスプレイコントローラを休止状態としたまま、ホストからドライバへアクセスするために、ディスプレイコントローラを通過させて信号を送信するバイパス機能が備えられている。
図5は、バイパス機能を備えた従来のディスプレイ制御装置100の構成を示す図である。
【0006】
図5において、ホスト110は、チップセレクト信号線(以下、「CS信号線」と言う。)およびサブチップセレクト信号線(以下、「SCS信号線」と言う。)によってディスプレイコントローラ120と接続されている。また、ディスプレイコントローラ120は、データ信号線およびチップセレクト信号線(以下、「FPCS信号線」と言う。)によってドライバ130と接続されている。したがって、ホスト110は、ディスプレイコントローラ120を介してのみドライバ130に信号を出力可能な構成である。
【0007】
図5に示す構成において、ディスプレイコントローラ120が休止状態でない場合、ホスト110からディスプレイコントローラ120にCS信号(チップセレクト信号)が出力されると、ディスプレイコントローラ120が、そのCS信号に対応する信号(FPCS信号)を演算部121において生成し、ドライバ130に出力する。
【0008】
一方、ディスプレイコントローラ120が休止状態である場合、ホスト110からCS信号が入力されても、ディスプレイコントローラ120が休止していることから、FPCS信号が生成されず、ドライバ130にはホスト110からの信号が出力されないこととなる。
そこで、ディスプレイコントローラ120にセレクタ122を備えておき、休止状態以外では、セレクタ122を非バイパスモード(バイパスを行わない状態)に設定し、ディスプレイコントローラ120の演算部121からの信号をドライバ130に出力する。
【0009】
そして、休止状態において、ホスト110からドライバ130へのアクセスが必要となった場合、ホスト110は、ディスプレイコントローラ120のセレクタ122をバイパスモード(バイパスを行う状態)に切り替え、ホスト110から出力されるSCS信号(サブチップセレクト信号)をそのまま通過させてドライバ130に出力する。
【0010】
ところが、上述のような方式によると、ホスト110がディスプレイコントローラ120を制御するために、2本のCS信号線(チップセレクト信号線およびサブチップセレクト信号線)を使用する必要がある。ホスト110に備えられているCS信号線の数は限られていることから、より少ないCS信号線を使用して同様の制御を行うことが望まれる。また、携帯電話等の小型の機器では、実装面積の問題から、ホスト110とディスプレイコントローラ120との間に設けられる信号線はより少ないことが望ましい。
【0011】
そこで、1本のCS信号線を用いて、上述のCS信号およびSCS信号をホスト110からディスプレイコントローラ120に出力することが考えられる。
図6は、CS信号およびSCS信号を1本のCS信号線を共用して出力する場合のディスプレイ制御装置200の構成を示す図である。
図6において、ホスト210は、CS信号線によってディスプレイコントローラ120と接続されており、CS信号線によって、CS信号およびSCS信号をディスプレイコントローラ220に出力する。また、ディスプレイコントローラ220は、データ信号線およびFPCS信号線によってドライバ230と接続されている。なお、上述の構成を除いて、ディスプレイ制御装置200の各機能部は、図5に示すディスプレイ制御装置100の対応する部分と同様である。
【0012】
図6に示すディスプレイ制御装置200においては、非バイパスモードにおいて、CS信号線によってバイパスモードへの切り替え信号を出力すると、ディスプレイコントローラ220のセレクタ222がバイパスモードに切り替えられ、以後、ホスト210から出力されるSCS信号が、ドライバ230に出力される。
【0013】
一方、バイパスモードにおいて、非バイパスモードへ切り替えを行う場合、ホスト210は、ディスプレイコントローラ220のセレクタ222をバイパスモードから非バイパスモードへ切り替えるための信号をディスプレイコントローラ220に出力する。
しかし、このとき、セレクタ222はバイパスモードであることから、セレクタ222を切り替える際のタイムラグによって、切り替えのための信号がバイパスされてドライバ230へ出力されてしまう可能性がある。このように、バイパスモードの切り替えとCS信号の伝達とを、一つのチップセレクト信号線を共用して行う場合、バイパスモードの切り替えのための信号がノイズとなり、LCDパネル等が誤動作を生ずる場合があった。
【0014】
なお、LCDパネルの駆動制御に関する技術については、特開平7−239674号公報に開示されている。
【0015】
【特許文献1】
特開平7−239674号公報
【0016】
【発明が解決しようとする課題】
しかしながら、本号公報に記載された技術は、LCDパネルを制御するドライバについて、信号処理上の問題を解決するための技術であり、ディスプレイコントローラにおける上述の問題を解決するものではなかった。
このように、ディスプレイコントローラにおいて誤動作を生ずることなく、より少ない信号線を用いてバイパス機能を実現することは困難であった。
【0017】
本発明の課題は、誤動作を生ずることなく、より少ない信号線を用いてディスプレイコントローラのバイパス機能を実現することである。
【0018】
【課題を解決するための手段】
以上の課題を解決するため、本発明は、
ディスプレイに画像を表示させる指示を行うホスト(例えば、図1のホスト10)と、該ホストと所定数のチップセレクト信号線によって接続され、該ホストの指示に基づく所定の画像処理を行い、ディスプレイを直接制御するディスプレイドライバに制御信号を出力するディスプレイコントローラ(例えば、図1のディスプレイコントローラ20)とを含み、前記ディスプレイコントローラは、所定の場合に、動作を休止する休止状態(例えば、クロックの停止状態等)とされることが可能であり、該ディスプレイコントローラが休止状態である場合に、前記ホストが前記ディスプレイドライバにアクセスするためのバイパス機能を備えるディスプレイ制御装置であって、前記ホストは、前記ディスプレイコントローラに対してチップセレクト信号を出力する通常状態(例えば、発明の実施の形態中の「通常モード」)と、前記ディスプレイドライバに対してチップセレクト信号を出力するバイパス状態(例えば、発明の実施の形態中の「バイパスモード」)とを切り替える切り替え信号を、一のチップセレクト信号線によって前記ディスプレイコントローラに出力し、前記ディスプレイコントローラをバイパス状態に切り替えた後、該一のチップセレクト信号線を介して前記ディスプレイドライバに対するアクセスを行い、前記ディスプレイコントローラは、該アクセスの終了に対応して、前記バイパス状態から通常状態へ自動的に切り替わることを特徴としている。
【0019】
本発明によれば、ホストに備えられたチップセレクト信号線1つを用い、バイパスを行うか否かを切り替えるための信号をディスプレイコントローラに出力することにより、バイパス状態に切り替えられる。そして、続いて、同一のチップセレクト信号を用いて、バイパスによってディスプレイドライバに出力されるチップセレクト信号が伝達される。
【0020】
したがって、1つのチップセレクト信号線を用いてディスプレイコントローラのバイパス機能を実現することができる。
また、バイパス状態に設定された後、一度バイパスによるアクセスが終了すると、ディスプレイコントローラが自動的に通常状態に戻る。
したがって、バイパス状態から通常状態へ切り替えるための信号が、バイパスされてディスプレイドライバへ出力される事態を回避することができ、バイパス状態の切り替え時に誤動作が生ずることを防止できる。
【0021】
また、本発明は、
ディスプレイに画像を表示させる指示を行うホストと、該ホストと所定数のチップセレクト信号線によって接続され、該ホストの指示に基づく所定の画像処理を行い、ディスプレイを直接制御するディスプレイドライバに制御信号を出力するディスプレイコントローラとを含み、前記ディスプレイコントローラは、所定の場合に、動作を休止する休止状態とされることが可能であり、該ディスプレイコントローラが休止状態である場合に、前記ホストが前記ディスプレイドライバにアクセスするためのバイパス機能を備えるディスプレイ制御装置におけるディスプレイ制御方法であって、前記ホストが、前記ディスプレイコントローラに対してチップセレクト信号を出力する通常状態から、前記ディスプレイドライバに対してチップセレクト信号を出力するバイパス状態へと切り替える切り替え信号を、チップセレクト信号線によって前記ディスプレイコントローラに出力するステップと、前記ホストが、前記ディスプレイコントローラをバイパス状態に切り替えた後、前記ディスプレイドライバに対するアクセスを行うステップと、前記ディスプレイコントローラが、該アクセスの終了に対応して、前記バイパス状態から通常状態へ自動的に切り替わるステップとを含むことを特徴としている。
【0022】
本方法においては、バイパス状態から通常状態へと切り替えるためのチップセレクト信号を、ホストからディスプレイコントローラへ出力する必要がないため、バイパス状態と通常状態との切り替えに関し、チップセレクト信号が1つのみで足りることとなる。なお、バイパス状態におけるホストからディスプレイドライバへのアクセスに関しては、いずれの信号線を使用するかは問わない。
【0023】
したがって、誤動作を生ずることなく、より少ない信号線を用いてディスプレイコントローラのバイパス機能を実現することができる。
【0024】
【発明の実施の形態】
以下、図を参照して本発明に係るディスプレイ制御装置の実施の形態を説明する。
本発明に係るディスプレイ制御装置は、LCDパネル等のディスプレイを備えた装置(例えば、携帯電話等)において、ディスプレイにおける表示等の制御を行う。また、本発明に係るディスプレイ制御装置は、ディスプレイコントローラを含み、休止状態となったディスプレイコントローラをバイパスする機能を備えている。そして、ホストとディスプレイコントローラとを接続するチップセレクト信号線を用いて、バイパスを行うか否かを切り替える信号と、チップセレクト信号とを順に出力することにより、チップセレクト信号線を1本のみ使用することによって、誤動作のないバイパス機能を実現することを可能としている。
【0025】
まず、構成を説明する。
図1は、本発明を適用したディスプレイ制御装置1の構成を示す図である。
図1において、ディスプレイ制御装置1は、ホスト10と、ディスプレイコントローラ20と、ドライバ30とを含んで構成される。
ホスト10は、ディスプレイ制御装置1が備えられた装置全体を制御するものであり、CPU(Central Processing Unit)あるいはメモリ等を含んで構成される。
【0026】
また、ホスト10は、CS信号線(チップセレクト信号線)によってディスプレイコントローラ20と接続されている。
ここで、CS信号線は、1つのメモリ空間に接続された複数のデバイスを識別する目的専用にホスト10に備えられている信号線である。このCS信号線は、バイパス時にホスト10がドライバ30に対して出力するSCS信号(サブチップセレクト信号)の伝達にも共用されている。
【0027】
なお、ホスト10とディスプレイコントローラ20とは、書き込みデータあるいは読み込みデータを入出力するためのデータ線やディスプレイコントローラ20内部のレジスタのアドレスを指定するためのアドレス信号線等(不図示)によって接続されている。
ディスプレイコントローラ20は、チップセレクト線(FPCS信号線)等によってドライバ30と接続されている。また、ディスプレイコントローラ20は、ディスプレイに表示する画像を処理するための演算部21と、ディスプレイコントローラ20をバイパスするか否かに応じて、信号の経路を切り替えるバイパス回路22とを備えている。
【0028】
演算部21は、ディスプレイコントローラ20の主要な機能を備えており、具体的には、画像サイズの変換処理装置、静止画像あるいは動画像のバッファ、符号化・復号化装置(コーデック)、圧縮伸長装置、および、ディスプレイに表示するデータを記憶するディスプレイバッファ等を含んで構成される。
また、演算部21は、バイパス回路22の設定あるいは出力に関するデータを記憶しておくためのレジスタ21aを備えている。レジスタ21aは、16ビットを記憶可能な非同期型のレジスタ(演算部21のクロックに依存しないレジスタ)であり、バイパス回路22の設定あるいは出力の各データは、レジスタ21aの所定アドレスにそれぞれ格納される。
【0029】
例えば、第5ビットには、バイパス機能を使用する状態(バイパスモード)あるいはバイパス機能を使用しない状態(通常モード)のいずれとするかを示す設定値(以下、「バイパスフラグ」と言う。)が格納される。
なお、バイパスフラグは、バイパスモードである場合“1”に設定され、通常モードである場合“0”に設定される。
【0030】
また、バイパスフラグは、ホスト10がバイパスを行う際に、ホスト10によって“1”に設定され、それに続いてディスプレイコントローラ20に入力されるサブチップセレクト信号はドライバ30にバイパスされる。さらに、バイパスフラグが“1”の状態で、サブチップセレクト信号が一度バイパスされると、バイパスフラグは“0”に戻される。
【0031】
バイパス回路22は、レジスタ21aに記憶されたバイパスフラグに応じて、CS信号を演算部21の内部CS信号として出力するか、あるいは、ディスプレイコントローラ20をバイパスしてドライバ30へ出力するかのいずれかに、信号の経路を切り替える。
図2は、バイパス回路22においてバイパスモードの切り替え機能を実現するための回路構成例を示す図である。なお、バイパス回路22は、演算部21のレジスタ21aに記憶されたデータを利用するものであるため、図2においては、レジスタ21aを含めた回路構成を示している。
【0032】
また、図3は、ディスプレイ制御装置1における各信号の状態を示す図である。以下、図3を適宜参照しつつ、図2に示す構成について説明する。
図2において、バイパス回路22は、AND回路22a、22bと、論理回路22cとを含んで構成される。
AND回路22aには、ホスト10から、レジスタ21aにおいてバイパスフラグを記憶するためのアドレス信号とデータ信号をデコードして得られる信号(以下、「バイパスフラグ信号」と言う。)と、反転されたCS信号とが入力される。
【0033】
また、AND回路22aは、論理回路22cに対し、入力された信号の論理積を示す信号(以下、「FPCSEn−1信号」と言う。)を出力する。FPCSEn−1信号は、バイパスフラグがON(“1”)である場合に“1”となり、OFF(“0”)である場合に“0”となる。
AND回路22bには、レジスタ21aにおいて、バイパスによってホスト10がドライバ30にアクセスする際に出力するアドレス信号をデコードして得られる信号(以下、「バイパス信号」と言う。)と、反転されたCS信号とが入力される。
【0034】
また、AND回路22bは、論理回路22cに対し、入力された信号の論理積を示す信号、即ち、バイパス信号によって示されるアドレス(バイパスデータアドレス)がアクセス中であるか否かに応じた信号(以下、「FPCSEn−2信号」と言う。)を出力する。FPCSEn−2信号は、バイパスデータアドレスがアクセス中である場合に“1”となり、アクセス中でない場合に“0”となる。
【0035】
また、レジスタ21aにおいて、後述のバイパスセットフラグを記憶するためのアドレス(以下、「バイパスセットアドレス」と言う。)を対象として、ホスト10から、バイパスセットのアドレス信号とデータ信号のデコードにより得られる信号(以下、「バイパスセット信号」と言う。)と、反転されたWR信号(ライトストローブ信号)あるいはRD信号(リードストローブ信号)が入力される。したがって、レジスタ21aには、バイパスセットアドレスを選択する旨の“1”を示すバイパスセット信号が入力された場合であって、かつ、WR信号あるいはRD信号が“0”の状態から“1”の状態に変化するときに、所定のバイパスセットフラグが記憶される(図3参照)。
【0036】
ここで、バイパスセットフラグとは、バイパスフラグが“1”とされた後であって、バイパスによるドライバ30へのアクセスが一度も完了していない状態を示すフラグであり、バイパスによるアクセスが一度完了すると同時にバイパスセットフラグは解除される。
また、レジスタ21aは、論理回路22cに対し、記憶されているバイパスセットフラグの値に応じた信号(以下、「FPCSEn−3信号」と言う。)を出力する。FPCSEn−3信号は、バイパスセットフラグがON(“1”)である場合に“1”となり、OFF(“0”)である場合に“0”となる。
【0037】
論理回路22cには、レジスタ21aによって、反転されたFPCSEn−1信号と、FPCSEn−2信号およびFPCSEn−3信号とが入力される。そして、論理回路22cは、FPCSEn−2信号の出力値および反転されたFPCSEn−1信号の出力値の論理積と、FPCSEn−3信号の出力値との論理和を出力する。したがって、論理回路22cにおいては、バイパスフラグがONでない状態であって、かつ、バイパスセットフラグが“1”またはバイパスデータアドレスがアクセス中である場合に、出力信号FPCSEnがアクティブ(“1”)な状態となる(図3参照)。FPCSEn信号は、バイパスによるチップセレクト信号の出力イネーブル信号であり、FPCSEn信号がアクティブとなると、ディスプレイコントローラ20は、バイパスによって、ホスト10からのチップセレクト信号をFPCS信号としてドライバ30へ出力する。
【0038】
なお、バイパス回路22は、上述のバイパス機能を実現する回路の他に、非バイパスモード時に、ホスト10から入力されるCS信号を演算部21に入力する信号経路を備えている。
ドライバ30は、ホスト10あるいはディスプレイコントローラ20から入力される指示信号に基づいて、接続されているディスプレイを直接制御する。具体的には、ドライバ30は、ディスプレイの駆動電圧を制御したり、ディスプレイに表示する画像データをフレームのアドレス順に出力したりする。
【0039】
次に、動作を説明する。
図4は、ディスプレイ制御装置1のバイパスモードにおける動作を示すフローチャートである。
図4において、バイパスが行われる場合、ディスプレイ制御装置1は、バイパス機能が使用可能な状態(バイパスイネーブル状態)に装置を切り替える(ステップS1)。
【0040】
次に、ディスプレイ制御装置1は、ディスプレイコントローラ20をバイパスモードとするための設定(バイパスフラグを立てる等)を所定のCS信号線を用いて行い(ステップS2)、続いて、同一のCS信号を用いて、ディスプレイへのデータの書き込みあるいは読み出しを行う(ステップS3)。
なお、ステップS3の後、ディスプレイコントローラ20は通常モードに戻る設定であるため、バイパスによりドライバ30にアクセスする回数に応じて、ステップS2,S3が必要回数繰り返される。
【0041】
ステップS3の後、ディスプレイ制御装置1は、通常モードに戻り、ホスト10がディスプレイコントローラ20の演算部21(ディスプレイコントローラ20の内部レジスタあるいは内部メモリ等)にアクセスする状態となる(ステップS4)。
そして、ディスプレイ制御装置1は、ディスプレイコントローラ20をバイパス機能が使用不可能な状態(バイパスディスエブル状態)とする(ステップS5)。
【0042】
ステップS5の後、ディスプレイ制御装置1は、バイパスモードにおける動作を終了する。
以上のように、本実施の形態に係るディスプレイ制御装置1においては、ホスト10に備えられたチップセレクト信号線1つを用い、バイパスを行うか否かを切り替えるための信号をディスプレイコントローラ20に出力することにより、バイパスモードに切り替えられる。そして、続いて、同一のチップセレクト信号を用いて、バイパスによってドライバ30に出力されるチップセレクト信号(SCS信号)が伝達される。
【0043】
したがって、1つのチップセレクト信号線を用いてディスプレイコントローラ20のバイパス機能を実現することができる。
また、バイパスモードに設定された後、一度バイパスによるアクセスが完了すると、ディスプレイコントローラ20は自動的に通常モードに戻る。
したがって、従来の技術における図6の場合と異なり、バイパスモードから通常モードへ切り替えるための信号が、バイパスされてドライバ30へ出力される事態を回避することができ、バイパスモードの切り替え時に誤動作が生ずることを防止できる。
【0044】
また、一つのチップセレクト信号線によって、バイパスモードの切り替えと、バイパス時のドライバ30へのアクセスとを行うことができるため、ホスト10からアクセスする際に、バイパス時のアドレス空間と、通常時のアドレス空間とを同一の空間として認識することが可能となる。さらに、使用可能なチップセレクト信号が1つに制限されるような場合であっても、バイパス機能を実現することが可能となる。
【0045】
さらに、バイパスモードから通常モードへの自動的な切り替え動作が行われることにより、本実施の形態に係るディスプレイ制御装置1に限らず、他のディスプレイ制御装置であっても、バイパスモードから通常モードに切り替えるための信号が、ディスプレイドライバに入力されることに起因する問題を解決できるものとなる。
【図面の簡単な説明】
【図1】本発明を適用したディスプレイ制御装置1の構成を示す図である。
【図2】バイパス回路22においてバイパスモードの切り替え機能を実現するための回路構成例を示す図である。
【図3】ディスプレイ制御装置1における各信号の状態を示す図である。
【図4】ディスプレイ制御装置1のバイパスモードにおける動作を示すフローチャートである。
【図5】バイパス機能を備えた従来のディスプレイ制御装置100の構成を示す図である。
【図6】CS信号およびSCS信号を1本のCS信号線によって共用する場合のディスプレイ制御装置200の構成を示す図である。
【符号の説明】
1,100,200 ディスプレイ制御装置,10,110,210 ホスト,20,120,220 ディスプレイコントローラ,21,121 演算部,21a レジスタ,22 バイパス回路,22a,22b AND回路,22c 論理回路,30,130,230 ドライバ,122,222 セレクタ
Claims (2)
- ディスプレイに画像を表示させる指示を行うホストと、該ホストと所定数のチップセレクト信号線によって接続され、該ホストの指示に基づく所定の画像処理を行い、ディスプレイを直接制御するディスプレイドライバに制御信号を出力するディスプレイコントローラとを含み、前記ディスプレイコントローラは、所定の場合に、動作を休止する休止状態とされることが可能であり、該ディスプレイコントローラが休止状態である場合に、前記ホストが前記ディスプレイドライバにアクセスするためのバイパス機能を備えるディスプレイ制御装置であって、
前記ホストは、前記ディスプレイコントローラに対してチップセレクト信号を出力する通常状態と、前記ディスプレイドライバに対してチップセレクト信号を出力するバイパス状態とを切り替える切り替え信号を、一のチップセレクト信号線によって前記ディスプレイコントローラに出力し、前記ディスプレイコントローラをバイパス状態に切り替えた後、該一のチップセレクト信号線を介して前記ディスプレイドライバに対するアクセスを行い、
前記ディスプレイコントローラは、該アクセスの終了に対応して、前記バイパス状態から通常状態へ自動的に切り替わることを特徴とするディスプレイ制御装置。 - ディスプレイに画像を表示させる指示を行うホストと、該ホストと所定数のチップセレクト信号線によって接続され、該ホストの指示に基づく所定の画像処理を行い、ディスプレイを直接制御するディスプレイドライバに制御信号を出力するディスプレイコントローラとを含み、前記ディスプレイコントローラは、所定の場合に、動作を休止する休止状態とされることが可能であり、該ディスプレイコントローラが休止状態である場合に、前記ホストが前記ディスプレイドライバにアクセスするためのバイパス機能を備えるディスプレイ制御装置におけるディスプレイ制御方法であって、
前記ホストが、前記ディスプレイコントローラに対してチップセレクト信号を出力する通常状態から、前記ディスプレイドライバに対してチップセレクト信号を出力するバイパス状態へと切り替える切り替え信号を、チップセレクト信号線によって前記ディスプレイコントローラに出力するステップと、
前記ホストが、前記ディスプレイコントローラをバイパス状態に切り替えた後、前記ディスプレイドライバに対するアクセスを行うステップと、
前記ディスプレイコントローラが、該アクセスの終了に対応して、前記バイパス状態から通常状態へ自動的に切り替わるステップと、
を含むことを特徴とするディスプレイ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003176781A JP2005010638A (ja) | 2003-06-20 | 2003-06-20 | ディスプレイ制御装置およびディスプレイ制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003176781A JP2005010638A (ja) | 2003-06-20 | 2003-06-20 | ディスプレイ制御装置およびディスプレイ制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005010638A true JP2005010638A (ja) | 2005-01-13 |
Family
ID=34099562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003176781A Pending JP2005010638A (ja) | 2003-06-20 | 2003-06-20 | ディスプレイ制御装置およびディスプレイ制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005010638A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8887180B2 (en) | 2007-02-12 | 2014-11-11 | Samsung Display Co., Ltd. | Display device, electronic device having the same, and method thereof |
KR101768158B1 (ko) | 2013-03-07 | 2017-08-16 | 퀄컴 인코포레이티드 | 포지셔닝 비콘 전송기 |
-
2003
- 2003-06-20 JP JP2003176781A patent/JP2005010638A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8887180B2 (en) | 2007-02-12 | 2014-11-11 | Samsung Display Co., Ltd. | Display device, electronic device having the same, and method thereof |
KR101768158B1 (ko) | 2013-03-07 | 2017-08-16 | 퀄컴 인코포레이티드 | 포지셔닝 비콘 전송기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7755633B2 (en) | Loading an internal frame buffer from an external frame buffer | |
US20050198418A1 (en) | Multilayer system and clock control method | |
JP6078173B2 (ja) | アイドル状態の構成要素の電力を落とすことによるディスプレイパイプラインにおける電力節約方法及び機器 | |
JP2008542936A (ja) | 特にシステムオンチップに対するインタフェース配置およびその使用方法 | |
US20140085320A1 (en) | Efficient processing of access requests for a shared resource | |
US20050198429A1 (en) | Multilayer system and clock control method | |
KR102169033B1 (ko) | 전력 최적화 시스템과 이의 구동 방법 | |
JP3778181B2 (ja) | ディスプレイ制御装置 | |
JP2005010638A (ja) | ディスプレイ制御装置およびディスプレイ制御方法 | |
US8244929B2 (en) | Data processing apparatus | |
JP2005346672A (ja) | メモリ制御方法、メモリ制御システム、プログラム及び記憶媒体 | |
US10013046B2 (en) | Power management techniques | |
JPWO2006132006A1 (ja) | メモリ制御装置及びメモリ制御方法 | |
US8212804B2 (en) | Integrated circuit for controlling operations of display module and first circuit module with shared pin | |
US7366927B2 (en) | Method and device for handling requests for changing system mode | |
US7363465B2 (en) | Semiconductor device, microcomputer, and electronic equipment | |
JP6128833B2 (ja) | 処理装置 | |
TW202101411A (zh) | 源極驅動電路、顯示裝置及資訊處理裝置 | |
JP2004127245A (ja) | 半導体集積回路装置 | |
KR100955122B1 (ko) | 집적 회로 장치 및 오디오 처리 장치 | |
US8421778B2 (en) | Modification device and method for selectively modifying transmission performance of image frame data | |
KR100791176B1 (ko) | 디지털 데이터 폭 정합을 통한 인터페이스 장치 | |
JP2001084173A (ja) | メモリ装置 | |
JPH10260894A (ja) | メモリ内蔵型プロセッサ | |
US20030149804A1 (en) | Interface circuit and semiconductor device |