JP3778181B2 - ディスプレイ制御装置 - Google Patents
ディスプレイ制御装置 Download PDFInfo
- Publication number
- JP3778181B2 JP3778181B2 JP2003169638A JP2003169638A JP3778181B2 JP 3778181 B2 JP3778181 B2 JP 3778181B2 JP 2003169638 A JP2003169638 A JP 2003169638A JP 2003169638 A JP2003169638 A JP 2003169638A JP 3778181 B2 JP3778181 B2 JP 3778181B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- chip select
- signal line
- select signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディスプレイドライバを介してディスプレイを制御するディスプレイ制御装置に関する。
【０００２】
【従来の技術】
従来、携帯電話等のＬＣＤ（Liquid Crystal Display）パネルを備えた装置においては、ＬＣＤパネルの直接的な制御をディスプレイドライバ（以下、単に「ドライバ」と言う。）によって行っている。このドライバに対する制御は、ＣＰＵ（Central Processing Unit）等を備えるホストによって行う形態が基本的なものであるが、近年の携帯電話等は高機能化が進み、ホストに対する負荷が過大となりつつある。
【０００３】
そのため、ホストの機能の一部をディスプレイコントローラが担う形態が増加してきている。
ディスプレイコントローラは、ホストとドライバとの間に設置され、従来、ホストがＬＣＤパネルに対して制御信号を出力する際に行っていた処理の一部をホストに代わって行う装置である。具体的には、ディスプレイコントローラは、ホストからの指示を受けて、画像サイズの変更等の所定処理を行い、ドライバに対して画像データを出力するといった機能を担っている。
【０００４】
ここで、このようにディスプレイコントローラを備える携帯電話等の装置では、省電力化の要請から、ディスプレイコントローラが使用されない場合、そのディスプレイコントローラを休止状態（ディスプレイコントローラ内部のクロックが停止した状態）としている。
一方、このようにディスプレイコントローラが休止状態である場合にも、ホストからドライバへ、散発的に少量のデータを送信する必要が生ずることがある。例えば、携帯電話のディスプレイにおいて、画面全体のうち、電波の受信状態を示すインジケータを１目盛りだけ更新するといった場合である。
【０００５】
このような場合、ディスプレイコントローラを休止状態としたまま、ホストからドライバへアクセスするために、ディスプレイコントローラを通過させて信号を送信するバイパス機能が備えられている。
図６は、バイパス機能を備えた従来のディスプレイ制御装置１００の構成を示す図である。
【０００６】
図６において、ホスト１１０は、チップセレクト信号線（以下、「ＣＳ信号線」と言う。）およびサブチップセレクト信号線（以下、「ＳＣＳ信号線」と言う。）によってディスプレイコントローラ１２０と接続されている。また、ディスプレイコントローラ１２０は、データ信号線およびチップセレクト信号線（以下、「ＦＰＣＳ信号線」と言う。）によってドライバ１３０と接続されている。したがって、ホスト１１０は、ディスプレイコントローラ１２０を介してのみドライバ１３０に信号を出力可能な構成である。
【０００７】
図６に示す構成において、ディスプレイコントローラ１２０が休止状態でない場合、ホスト１１０からディスプレイコントローラ１２０にＣＳ信号（チップセレクト信号）が出力されると、ディスプレイコントローラ１２０が、そのＣＳ信号に対応する信号（ＦＰＣＳ信号）を演算部１２１において生成し、ドライバ１３０に出力する。
【０００８】
一方、ディスプレイコントローラ１２０が休止状態である場合、ホスト１１０からＣＳ信号が入力されても、ディスプレイコントローラ１２０が休止していることから、ＦＰＣＳ信号が生成されず、ドライバ１３０にはホスト１１０からの信号が出力されないこととなる。
そこで、ディスプレイコントローラ１２０にセレクタ１２２を備えておき、休止状態以外では、セレクタ１２２を非バイパスモード（バイパスを行わない状態）に設定し、ディスプレイコントローラ１２０の演算部１２１からの信号をドライバ１３０に出力する。
【０００９】
そして、休止状態において、ホスト１１０からドライバ１３０へのアクセスが必要となった場合、ホスト１１０は、ディスプレイコントローラ１２０のセレクタ１２２をバイパスモード（バイパスを行う状態）に切り替え、ホスト１１０から出力されるＳＣＳ信号（サブチップセレクト信号）をそのまま通過させてドライバ１３０に出力する。
【００１０】
ところが、上述のような方式によると、ホスト１１０がディスプレイコントローラ１２０を制御するために、２本のＣＳ信号線（チップセレクト信号線およびサブチップセレクト信号線）を使用する必要がある。ホスト１１０に備えられているＣＳ信号線の数は限られていることから、より少ないＣＳ信号線を使用して同様の制御を行うことが望まれる。
【００１１】
そこで、１本のＣＳ信号線を用いて、上述のＣＳ信号およびＳＣＳ信号をホスト１１０からディスプレイドライバ１３０に出力することが考えられる。
図７は、ＣＳ信号およびＳＣＳ信号を１本のＣＳ信号線を共用して出力する場合のディスプレイ制御装置２００の構成を示す図である。
図７において、ホスト２１０は、ＣＳ信号線によってディスプレイコントローラ２２０と接続されており、ＣＳ信号線によって、ＣＳ信号およびＳＣＳ信号をディスプレイコントローラ２２０に出力する。また、ディスプレイコントローラ２２０は、データ信号線およびＦＰＣＳ信号線によってドライバ２３０と接続されている。なお、上述の構成を除いて、ディスプレイ制御装置２００の各機能部は、図６に示すディスプレイ制御装置１００の対応する部分と同様である。
【００１２】
図７に示すディスプレイ制御装置２００においては、非バイパスモードにおいて、ＣＳ信号線によってバイパスモードへの切り替え信号を出力すると、ディスプレイコントローラ２２０のセレクタ２２２がバイパスモードに切り替えられ、以後、ホスト２１０から出力されるＳＣＳ信号が、ドライバ２３０に出力される。
【００１３】
一方、バイパスモードにおいて、非バイパスモードへ切り替えを行う場合、ホスト２１０は、ディスプレイコントローラ２２０のセレクタ２２２をバイパスモードから非バイパスモードへ切り替えるための信号をディスプレイコントローラ２２０に出力する。
しかし、このとき、セレクタ２２２はバイパスモードであることから、セレクタ２２２を切り替える際のタイムラグによって、切り替えのための信号がバイパスされてドライバ２３０へ出力されてしまう可能性がある。このように、バイパスモードの切り替えとＣＳ信号の伝達とを、一つのチップセレクト信号線を共用して行う場合、バイパスモードの切り替えのための信号がノイズとなり、ＬＣＤパネル等が誤動作を生ずる原因となる。
【００１４】
なお、ＬＣＤパネルの駆動制御に関する技術については、特開平７−２３９６７４号公報に開示されている。
【００１５】
【特許文献１】
特開平７−２３９６７４号公報
【００１６】
【発明が解決しようとする課題】
しかしながら、本号公報に記載された技術は、ＬＣＤパネルを制御するドライバについて、信号処理上の問題を解決するための技術であり、ディスプレイコントローラにおける上述の問題を解決するものではなかった。
このように、ディスプレイコントローラにおいて誤動作を生ずることなく、より少ないチップセレクト信号線を用いてバイパス機能を実現することは困難であった。
【００１７】
本発明の課題は、誤動作を生ずることなく、より少ないチップセレクト信号線を用いてディスプレイコントローラのバイパス機能を実現することである。
【００１８】
【課題を解決するための手段】
以上の課題を解決するため、本発明は、
ディスプレイに画像を表示させる指示を行うホスト（例えば、図１のホスト１０）と、該ホストと所定数のチップセレクト信号線および汎用信号線（例えば、チップセレクト信号の専用線でなく、汎用ポートの信号線）によって接続され、該ホストの指示に基づく所定の画像処理を行い、ディスプレイを直接制御するディスプレイドライバ（例えば、図１のディスプレイドライバ３０）に制御信号を出力するディスプレイコントローラ（例えば、図１のディスプレイコントローラ２０）とを含み、前記ディスプレイコントローラは、所定の場合に、動作を休止する休止状態（例えば、クロックの停止状態）とされることが可能であり、該ディスプレイコントローラが休止状態である場合に、前記ホストが前記ディスプレイドライバにアクセスするためのバイパス機能を備えるディスプレイ制御装置であって、前記ホストは、前記ディスプレイコントローラに対してチップセレクト信号を出力する通常状態（例えば、発明の実施の形態における「非バイパスモード」）と、前記ディスプレイドライバに対してチップセレクト信号を出力するバイパス状態（例えば、発明の実施の形態における「バイパスモード」）とを、一つのチップセレクト信号線と前記汎用信号線とを使用して切り替え可能であることを特徴としている。
【００１９】
また、前記ホストは、前記ディスプレイコントローラに対し、前記チップセレクト信号線によってチップセレクト信号を出力し、前記汎用信号線によってバイパス機能を使用するか否かを切り替えるための切り替え信号を出力することを特徴としている。
また、前記ディスプレイコントローラにおいて、前記チップセレクト信号線が該ディスプレイコントローラの内部チップセレクト信号線として接続され、前記汎用信号線がバイパス時における前記ディスプレイドライバのチップセレクト信号線として接続され、前記ホストが、前記チップセレクト信号と前記汎用信号とを所定出力値とすることにより、前記バイパス機能を使用するか否かを切り替えることを特徴としている。
【００２０】
このような構成は、例えば、発明の実施の形態における２ＣＳモードに対応し、バイパス機能を使用するか否かの切り替え時に、ディスプレイコントローラにおけるセレクタの切り替え動作（信号経路の変更）が行われず、ホストにおいて汎用信号の出力値が変更される。
また、前記ディスプレイコントローラにおいて、前記チップセレクト信号線は、入力信号を該ディスプレイコントローラの内部チップセレクト信号線へ出力するか否かを切り替え可能な第１のセレクタ（例えば、図４の等価回路におけるセレクタ２２ａ）と、入力信号をバイパス時における前記ディスプレイドライバのチップセレクト信号線へ出力するか否かを切り替え可能な第２のセレクタ（例えば、図４の等価回路におけるセレクタ２２ｂ）とにそれぞれ接続され、前記汎用信号線は、前記第１および第２のセレクタの選択指示信号（入力信号のいずれかを選択するための信号）として接続され、前記汎用信号の出力値に応じて、該第１および第２のセレクタのいずれかによって前記チップセレクト信号が択一的に前記内部チップセレクト信号線あるいは前記ディスプレイドライバのチップセレクト信号線に出力されることを特徴としている。
【００２１】
このような構成は、例えば、発明の実施の形態における１ＣＳモードに対応し、専ら、汎用信号線によってパイパス機能を使用するか否かの切り替えを行うため、切り替えを確実に行った上で適切なチップセレクト信号を出力することが可能である。
本発明によれば、ホストに備えられたチップセレクト信号線の１つと、汎用信号線の１つとを用いて、ディスプレイコントローラのバイパス機能を実現することが可能である。
【００２２】
したがって、より少ないチップセレクト信号線を用いてディスプレイコントローラのバイパス機能を実現することができる。
また、バイパス機能を使用するか否かの切り替えとチップセレクト信号の伝達とを、一つのチップセレクト信号線を共用して行わないため、バイパスモードの切り替え時に誤動作が生ずることを防止できる。
【００２３】
即ち、本発明によれば、誤動作を生ずることなく、より少ないチップセレクト信号線を用いてディスプレイコントローラのバイパス機能を実現することが可能となる。
【００２４】
【発明の実施の形態】
以下、図を参照して本発明に係るディスプレイ制御装置の実施の形態を説明する。
本発明に係るディスプレイ制御装置は、ＬＣＤパネル等のディスプレイを備えた装置（例えば、携帯電話等）において、ディスプレイにおける表示等の制御を行う。また、本発明に係るディスプレイ制御装置は、ディスプレイコントローラを含み、休止状態となったディスプレイコントローラをバイパスする機能を備えている。そして、ホストの汎用インターフェースを利用してバイパスを行うか否かを切り替えることにより、チップセレクト信号を１本のみ使用することによって、誤動作のないバイパス機能を実現することを可能としている。
【００２５】
まず、構成を説明する。
図１は、本発明を適用したディスプレイ制御装置１の構成を示す図である。
図１において、ディスプレイ制御装置１は、ホスト１０と、ディスプレイコントローラ２０と、ドライバ３０とを含んで構成される。
ホスト１０は、ディスプレイ制御装置１が備えられた装置全体を制御するものであり、ＣＰＵ（Central Processing Unit）あるいはメモリ等を含んで構成される。
【００２６】
また、ホスト１０は、ディスプレイコントローラのバイパスを行うか否かを示す切り替えコードを記憶するためのバイパス切り替えメモリ１１を備えている。切り替えコードは、“０”の場合、バイパスを行うことを示し、“１”の場合、バイパスを行わないことを示している。
さらに、ホスト１０は、ＣＳ信号線（チップセレクト信号線）およびＳＣＳ信号線（サブチップセレクト信号線）によってディスプレイコントローラ２０と接続されている。
【００２７】
ここで、ＣＳ信号線は、１つのメモリ空間に接続された複数のデバイスを識別する目的専用にホスト１０に備えられている信号線であり、ＳＣＳ信号線は、ホスト１０に備えられた汎用ポートを利用した信号線である。このＳＣＳ信号線においては、バイパス切り替えメモリ１１に記憶されるデータ（“０”あるいは“１”）に応じたレベルの信号（ＳＣＳ信号）が出力される。
【００２８】
ディスプレイコントローラ２０は、ディスプレイに表示する画像を処理するための演算部２１と、ディスプレイコントローラ２０をバイパスするか否かに応じて、信号の経路を切り替えるバイパス回路２２とを備えている。
演算部２１は、ディスプレイコントローラ２０の主要な機能を備えており、具体的には、画像サイズの変換処理装置、静止画像あるいは動画像のバッファ、符号化・復号化装置（コーデック）、圧縮伸長装置、および、ディスプレイに表示するデータを記憶するディスプレイバッファ等を含んで構成される。
【００２９】
また、演算部２１は、バイパス回路２２の設定あるいは出力に関するデータを記憶しておくためのレジスタ２１ａを備えている。レジスタ２１ａは、１６ビットを記憶可能な非同期型のレジスタ（演算部２１のクロックに依存しないレジスタ）であり、バイパス回路２２の設定あるいは出力の各データは、レジスタ２１ａの所定アドレスにそれぞれ格納される。
【００３０】
例えば、第２ビットには、ディスプレイ制御装置１を２ＣＳモードあるいは１ＣＳモードのいずれで使用するかを示す設定値が格納される。ここで、２ＣＳモードは、ディスプレイコントローラ２０の内部をＣＳ信号によって、ディスプレイ等のデバイスをＳＣＳ信号によって、それぞれ制御するモードである。一方、１ＣＳモードは、ディスプレイコントローラ２０およびディスプレイ等のデバイスの双方をＣＳ信号によって制御するモードである。
【００３１】
また、第９ビットには、ＣＳ信号によって選択可能な２つのデバイスのうち、いずれを選択するかを示す指定値が格納される。なお、ここでは、選択可能な２つのデバイスが２つのディスプレイドライバＡ，Ｂであるものとして説明する。さらに、第８ビットから第１３ビットには、バイパス出力許可、リード／ライト方向切り替えなどの諸設定が格納される。
【００３２】
バイパス回路２２は、ホスト１０から入力されるＳＣＳ信号に応じて、ＣＳ信号を演算部２１に入力するか、あるいは、ディスプレイコントローラ２０をバイパスしてドライバへ出力するかのいずれかに信号の経路を切り替える。
図２は、バイパス回路２２の回路構成例を示す図である。
図２において、バイパス回路２２は、セレクタ２２ａ〜２２ｅを備えて構成される。セレクタ２２ａ〜２２ｄは、２つの入力（以下、「選択対象信号」と言う。）のいずれかを選択して１つの出力とする回路であり、選択対象信号のいずれかを選択するための選択指示信号に基づいて出力を決定する。また、セレクタ２２ｅは、１つの入力に対し、２つの出力先のいずれかを選択して出力する回路であり、出力先のいずれかを選択するための選択指示信号に基づいて出力先を決定する。
【００３３】
図２において、セレクタ２２ａには、選択対象信号として、“１”を示すハイレベル信号およびＣＳ信号、選択指示信号として、ＳＣＳ信号が入力されている。そして、セレクタ２２ａは、選択指示信号が“０”である場合にハイレベル信号、選択指示信号が“１”である場合にＣＳ信号をそれぞれ出力する。
セレクタ２２ｂには、選択対象信号として、“１”を示すハイレベル信号およびＣＳ信号、選択指示信号として、ＳＣＳ信号が入力されている。そして、セレクタ２２ｂは、選択指示信号が“１”である場合にハイレベル信号、選択指示信号が“０”である場合にＣＳ信号をそれぞれ出力する。
【００３４】
セレクタ２２ｃには、選択対象信号として、セレクタ２２ａの出力およびＣＳ信号、選択指示信号として、レジスタ２１ａに格納されている“ＣＳモード”の設定値に応じた信号が入力されている。そして、セレクタ２２ｃは、選択指示信号が“１”である場合にセレクタ２２ａの出力、選択指示信号が“０”である場合にＣＳ信号をそれぞれ出力する。なお、セレクタ２２ｃの出力データは、レジスタ２１ａの第８ビットから第１３ビットの諸設定に応じて、演算部２１の内部ＣＳ信号として出力される。
【００３５】
セレクタ２２ｄには、選択対象信号として、セレクタ２２ｂの出力およびＳＣＳ信号、選択指示信号として、レジスタ２１ａに格納されている“ＣＳモード”の設定値に応じた信号が入力されている。そして、セレクタ２２ｄは、選択指示信号が“１”である場合にセレクタ２２ｂの出力、選択指示信号が“０”である場合にＳＣＳ信号をそれぞれ出力する。
【００３６】
セレクタ２２ｅには、セレクタ２２ｄの出力が入力され、選択指示信号として、レジスタ２１ａに格納されている指定値（選択可能なディスプレイドライバＡ，Ｂのいずれかを示す指定値）に応じた信号が入力されている。そして、セレクタ２２ｅは、選択指示信号が“１”である場合に入力をディスプレイドライバＡに対して出力し、選択指示信号が“０”である場合に入力をディスプレイドライバＢに対して出力する。なお、セレクタ２２ｅの出力データは、レジスタ２１ａの第８ビットから第１３ビットの諸設定に応じて、各デバイス（ディスプレイドライバＡ，Ｂ）に対するＣＳ信号としてドライバ３０に出力される。
【００３７】
ドライバ３０は、ホスト１０あるいはディスプレイコントローラ２０から入力される指示信号に基づいて、接続されているディスプレイを直接制御する。具体的には、ドライバ３０は、ディスプレイの駆動電圧を制御したり、ディスプレイに表示する画像データをフレームのアドレス順に出力したりする。
次に、動作を説明する。
【００３８】
図３は、２ＣＳモードおよび１ＣＳモードにおけるバイパス回路２２の真理値表である。
まず、１ＣＳモードの場合、ディスプレイ制御装置１においては、レジスタ２１ａの第２ビットに“１”が設定される。
図４は、１ＣＳモードに設定されたバイパス回路２２の等価回路を示す図である。
【００３９】
図４においては、ホスト１０から出力されるＣＳ信号は、ＳＣＳ信号の値およびバイパス回路２２の設定に応じて、演算部２１の内部ＣＳ信号あるいはバイパスによりディスプレイドライバＡ，ＢいずれかのＣＳ信号として出力される。
具体的には、図３に示すように、ＣＳ信号が“１”である場合、いずれのデバイスも選択していない状態であるため、ＳＣＳ信号は出力されず、演算部２１およびディスプレイドライバＡ，Ｂのいずれの選択も“無効”な状態である。
【００４０】
一方、ＣＳ信号が“０”である場合、ＣＳ信号はいずれかのデバイスを選択している状態である。
そして、ＳＣＳ信号が“１”である場合、バイパスを行わない状態であるため、演算部２１の選択が“有効”な状態であり、ディスプレイドライバＡ，Ｂの選択は“無効”な状態である。
【００４１】
また、ＳＣＳ信号が“０”である場合、バイパスを行う状態（バイパスモード）である。
そして、レジスタ２１ａの第９ビットに“１”が設定されている場合、ディスプレイドライバＡの選択が“有効”な状態であり、ディスプレイドライバＢの選択は“無効”な状態である。
【００４２】
一方、レジスタ２１ａの第９ビットに“０”が設定されている場合、ディスプレイドライバＢの選択が“有効”な状態であり、ディスプレイドライバＡの選択は“無効”な状態である。
このような動作により、１ＣＳモードにおいては、ホスト１０から出力されるＣＳ信号によって、バイパス回路２２内部の制御およびバイパスによるデバイスの制御（チップセレクト）を行うことができる。このとき、ＳＣＳ信号は、バイパスを行うか否かを制御するための信号として機能する。
【００４３】
続いて、２ＣＳモードの場合、ディスプレイ制御装置１においては、レジスタ２１ａの第２ビットに“０”が設定される。
図５は、２ＣＳモードに設定されたバイパス回路２２の等価回路を示す図である。
図５においては、ＳＣＳ信号の値およびバイパス回路２２の設定に応じて、ホスト１０から出力されるＣＳ信号が、演算部２１の内部ＣＳ信号として出力される場合と、ホスト１０から出力されるＳＣＳ信号が、バイパスによりディスプレイドライバＡ，ＢいずれかのＣＳ信号として出力される場合とのいずれかとなる。
【００４４】
具体的には、図３に示すように、ＣＳ信号が“１”であり、ＳＣＳ信号も“１”である場合、いずれのデバイスも選択していない状態であるため、演算部２１およびディスプレイドライバＡ，Ｂのいずれの選択も“無効”な状態である。
一方、ＣＳ信号が“０”であり、ＳＣＳ信号が“１”である場合、ＣＳ信号は演算部２１を選択している状態であり、ＳＣＳ信号は、バイパスを行わず、いずれのデバイスも選択していない状態である。
【００４５】
また、ＣＳ信号が“１”であり、ＳＣＳ信号が“０”である場合、ＣＳ信号は演算部２１を選択していない状態であり、ＳＣＳ信号は、バイパスを行う状態である。
そして、レジスタ２１ａの第９ビットに“１”が設定されている場合、ディスプレイドライバＡの選択が“有効”な状態であり、ディスプレイドライバＢの選択は“無効”な状態である。
【００４６】
一方、レジスタ２１ａの第９ビットに“０”が設定されている場合、ディスプレイドライバＢの選択が“有効”な状態であり、ディスプレイドライバＡの選択は“無効”な状態である。
なお、ＣＳ信号およびＳＣＳ信号のいずれも“０”である場合は、レジスタ２１ａの書き込みに衝突が生じている状態（即ち、演算部２１およびバイパスによる他のデバイスの両方に同時にアクセスされている状態）であるため、“禁止”とされる。
【００４７】
このような動作により、２ＣＳモードにおいては、ホスト１０から出力されるＣＳ信号によってバイパス回路２２内部の制御を行い、ＳＣＳ信号によってバイパスによるデバイスの制御を行うことができる。
以上のように、本実施の形態に係るディスプレイ制御装置１においては、ホスト１０に備えられたチップセレクト信号線の１つと、汎用ポートの信号線の１つとを用いて、ディスプレイコントローラ２０のバイパス機能を実現することが可能である。
【００４８】
したがって、より少ないチップセレクト信号線を用いてディスプレイコントローラ２０のバイパス機能を実現することができる。
さらに、従来の技術における図７の場合と異なり、バイパスモードの切り替えとＣＳ信号の伝達とを、一つのチップセレクト信号線を共用して行わないため、バイパスモードの切り替え時に誤動作が生ずることを防止できる。
【００４９】
例えば、本実施の形態の１ＣＳモードにおいては、図４に示すように、専ら、汎用ポートの信号線によってパイパスモードとするか否かの切り替えを行うため、モードの切り替えを確実に行った上で適切なＣＳ信号を出力することが可能である。
また、２ＣＳモードにおいては、図５に示すように、ＣＳ信号線による制御対象（ディスプレイコントローラ２０）と、ＳＣＳ信号線による制御対象（ディスプレイＡ，Ｂ）とが異なっており、ホスト１０がＳＣＳ信号の出力値を“０”あるいは“１”に切り替えることによってバイパスモードとするか否かを切り替える。つまり、バイパスモードの切り替え時に、ディスプレイコントローラ２０におけるセレクタの切り替え動作（信号経路の変更）が行われず、ホスト１０においてＳＣＳ信号の出力値が変更される。
【００５０】
したがって、上述のように、バイパスモードの切り替え時に誤動作が生ずることを防止できることとなる。
【図面の簡単な説明】
【図１】 本発明を適用したディスプレイ制御装置１の構成を示す図である。
【図２】 バイパス回路２２の回路構成例を示す図である。
【図３】 ２ＣＳモードおよび１ＣＳモードにおけるバイパス回路２２の真理値表である。
【図４】 １ＣＳモードに設定されたバイパス回路２２の等価回路を示す図である。
【図５】 ２ＣＳモードに設定されたバイパス回路２２の等価回路を示す図である。
【図６】 バイパス機能を備えた従来のディスプレイ制御装置１００の構成を示す図である。
【図７】 ＣＳ信号およびＳＣＳ信号を１本のＣＳ信号線によって共用する場合のディスプレイ制御装置２００の構成を示す図である。
【符号の説明】
１，１００，２００ ディスプレイ制御装置，１０，１１０，２１０ ホスト，１１ バイパス切り替えメモリ，２０，１２０，２２０ ディスプレイコントローラ，２１，１２１ 演算部，２１ａ レジスタ，２２ バイパス回路，２２ａ〜２２ｅ，１２２，２２２ セレクタ，３０，１３０，２３０ ドライバ
【発明の属する技術分野】
本発明は、ディスプレイドライバを介してディスプレイを制御するディスプレイ制御装置に関する。
【０００２】
【従来の技術】
従来、携帯電話等のＬＣＤ（Liquid Crystal Display）パネルを備えた装置においては、ＬＣＤパネルの直接的な制御をディスプレイドライバ（以下、単に「ドライバ」と言う。）によって行っている。このドライバに対する制御は、ＣＰＵ（Central Processing Unit）等を備えるホストによって行う形態が基本的なものであるが、近年の携帯電話等は高機能化が進み、ホストに対する負荷が過大となりつつある。
【０００３】
そのため、ホストの機能の一部をディスプレイコントローラが担う形態が増加してきている。
ディスプレイコントローラは、ホストとドライバとの間に設置され、従来、ホストがＬＣＤパネルに対して制御信号を出力する際に行っていた処理の一部をホストに代わって行う装置である。具体的には、ディスプレイコントローラは、ホストからの指示を受けて、画像サイズの変更等の所定処理を行い、ドライバに対して画像データを出力するといった機能を担っている。
【０００４】
ここで、このようにディスプレイコントローラを備える携帯電話等の装置では、省電力化の要請から、ディスプレイコントローラが使用されない場合、そのディスプレイコントローラを休止状態（ディスプレイコントローラ内部のクロックが停止した状態）としている。
一方、このようにディスプレイコントローラが休止状態である場合にも、ホストからドライバへ、散発的に少量のデータを送信する必要が生ずることがある。例えば、携帯電話のディスプレイにおいて、画面全体のうち、電波の受信状態を示すインジケータを１目盛りだけ更新するといった場合である。
【０００５】
このような場合、ディスプレイコントローラを休止状態としたまま、ホストからドライバへアクセスするために、ディスプレイコントローラを通過させて信号を送信するバイパス機能が備えられている。
図６は、バイパス機能を備えた従来のディスプレイ制御装置１００の構成を示す図である。
【０００６】
図６において、ホスト１１０は、チップセレクト信号線（以下、「ＣＳ信号線」と言う。）およびサブチップセレクト信号線（以下、「ＳＣＳ信号線」と言う。）によってディスプレイコントローラ１２０と接続されている。また、ディスプレイコントローラ１２０は、データ信号線およびチップセレクト信号線（以下、「ＦＰＣＳ信号線」と言う。）によってドライバ１３０と接続されている。したがって、ホスト１１０は、ディスプレイコントローラ１２０を介してのみドライバ１３０に信号を出力可能な構成である。
【０００７】
図６に示す構成において、ディスプレイコントローラ１２０が休止状態でない場合、ホスト１１０からディスプレイコントローラ１２０にＣＳ信号（チップセレクト信号）が出力されると、ディスプレイコントローラ１２０が、そのＣＳ信号に対応する信号（ＦＰＣＳ信号）を演算部１２１において生成し、ドライバ１３０に出力する。
【０００８】
一方、ディスプレイコントローラ１２０が休止状態である場合、ホスト１１０からＣＳ信号が入力されても、ディスプレイコントローラ１２０が休止していることから、ＦＰＣＳ信号が生成されず、ドライバ１３０にはホスト１１０からの信号が出力されないこととなる。
そこで、ディスプレイコントローラ１２０にセレクタ１２２を備えておき、休止状態以外では、セレクタ１２２を非バイパスモード（バイパスを行わない状態）に設定し、ディスプレイコントローラ１２０の演算部１２１からの信号をドライバ１３０に出力する。
【０００９】
そして、休止状態において、ホスト１１０からドライバ１３０へのアクセスが必要となった場合、ホスト１１０は、ディスプレイコントローラ１２０のセレクタ１２２をバイパスモード（バイパスを行う状態）に切り替え、ホスト１１０から出力されるＳＣＳ信号（サブチップセレクト信号）をそのまま通過させてドライバ１３０に出力する。
【００１０】
ところが、上述のような方式によると、ホスト１１０がディスプレイコントローラ１２０を制御するために、２本のＣＳ信号線（チップセレクト信号線およびサブチップセレクト信号線）を使用する必要がある。ホスト１１０に備えられているＣＳ信号線の数は限られていることから、より少ないＣＳ信号線を使用して同様の制御を行うことが望まれる。
【００１１】
そこで、１本のＣＳ信号線を用いて、上述のＣＳ信号およびＳＣＳ信号をホスト１１０からディスプレイドライバ１３０に出力することが考えられる。
図７は、ＣＳ信号およびＳＣＳ信号を１本のＣＳ信号線を共用して出力する場合のディスプレイ制御装置２００の構成を示す図である。
図７において、ホスト２１０は、ＣＳ信号線によってディスプレイコントローラ２２０と接続されており、ＣＳ信号線によって、ＣＳ信号およびＳＣＳ信号をディスプレイコントローラ２２０に出力する。また、ディスプレイコントローラ２２０は、データ信号線およびＦＰＣＳ信号線によってドライバ２３０と接続されている。なお、上述の構成を除いて、ディスプレイ制御装置２００の各機能部は、図６に示すディスプレイ制御装置１００の対応する部分と同様である。
【００１２】
図７に示すディスプレイ制御装置２００においては、非バイパスモードにおいて、ＣＳ信号線によってバイパスモードへの切り替え信号を出力すると、ディスプレイコントローラ２２０のセレクタ２２２がバイパスモードに切り替えられ、以後、ホスト２１０から出力されるＳＣＳ信号が、ドライバ２３０に出力される。
【００１３】
一方、バイパスモードにおいて、非バイパスモードへ切り替えを行う場合、ホスト２１０は、ディスプレイコントローラ２２０のセレクタ２２２をバイパスモードから非バイパスモードへ切り替えるための信号をディスプレイコントローラ２２０に出力する。
しかし、このとき、セレクタ２２２はバイパスモードであることから、セレクタ２２２を切り替える際のタイムラグによって、切り替えのための信号がバイパスされてドライバ２３０へ出力されてしまう可能性がある。このように、バイパスモードの切り替えとＣＳ信号の伝達とを、一つのチップセレクト信号線を共用して行う場合、バイパスモードの切り替えのための信号がノイズとなり、ＬＣＤパネル等が誤動作を生ずる原因となる。
【００１４】
なお、ＬＣＤパネルの駆動制御に関する技術については、特開平７−２３９６７４号公報に開示されている。
【００１５】
【特許文献１】
特開平７−２３９６７４号公報
【００１６】
【発明が解決しようとする課題】
しかしながら、本号公報に記載された技術は、ＬＣＤパネルを制御するドライバについて、信号処理上の問題を解決するための技術であり、ディスプレイコントローラにおける上述の問題を解決するものではなかった。
このように、ディスプレイコントローラにおいて誤動作を生ずることなく、より少ないチップセレクト信号線を用いてバイパス機能を実現することは困難であった。
【００１７】
本発明の課題は、誤動作を生ずることなく、より少ないチップセレクト信号線を用いてディスプレイコントローラのバイパス機能を実現することである。
【００１８】
【課題を解決するための手段】
以上の課題を解決するため、本発明は、
ディスプレイに画像を表示させる指示を行うホスト（例えば、図１のホスト１０）と、該ホストと所定数のチップセレクト信号線および汎用信号線（例えば、チップセレクト信号の専用線でなく、汎用ポートの信号線）によって接続され、該ホストの指示に基づく所定の画像処理を行い、ディスプレイを直接制御するディスプレイドライバ（例えば、図１のディスプレイドライバ３０）に制御信号を出力するディスプレイコントローラ（例えば、図１のディスプレイコントローラ２０）とを含み、前記ディスプレイコントローラは、所定の場合に、動作を休止する休止状態（例えば、クロックの停止状態）とされることが可能であり、該ディスプレイコントローラが休止状態である場合に、前記ホストが前記ディスプレイドライバにアクセスするためのバイパス機能を備えるディスプレイ制御装置であって、前記ホストは、前記ディスプレイコントローラに対してチップセレクト信号を出力する通常状態（例えば、発明の実施の形態における「非バイパスモード」）と、前記ディスプレイドライバに対してチップセレクト信号を出力するバイパス状態（例えば、発明の実施の形態における「バイパスモード」）とを、一つのチップセレクト信号線と前記汎用信号線とを使用して切り替え可能であることを特徴としている。
【００１９】
また、前記ホストは、前記ディスプレイコントローラに対し、前記チップセレクト信号線によってチップセレクト信号を出力し、前記汎用信号線によってバイパス機能を使用するか否かを切り替えるための切り替え信号を出力することを特徴としている。
また、前記ディスプレイコントローラにおいて、前記チップセレクト信号線が該ディスプレイコントローラの内部チップセレクト信号線として接続され、前記汎用信号線がバイパス時における前記ディスプレイドライバのチップセレクト信号線として接続され、前記ホストが、前記チップセレクト信号と前記汎用信号とを所定出力値とすることにより、前記バイパス機能を使用するか否かを切り替えることを特徴としている。
【００２０】
このような構成は、例えば、発明の実施の形態における２ＣＳモードに対応し、バイパス機能を使用するか否かの切り替え時に、ディスプレイコントローラにおけるセレクタの切り替え動作（信号経路の変更）が行われず、ホストにおいて汎用信号の出力値が変更される。
また、前記ディスプレイコントローラにおいて、前記チップセレクト信号線は、入力信号を該ディスプレイコントローラの内部チップセレクト信号線へ出力するか否かを切り替え可能な第１のセレクタ（例えば、図４の等価回路におけるセレクタ２２ａ）と、入力信号をバイパス時における前記ディスプレイドライバのチップセレクト信号線へ出力するか否かを切り替え可能な第２のセレクタ（例えば、図４の等価回路におけるセレクタ２２ｂ）とにそれぞれ接続され、前記汎用信号線は、前記第１および第２のセレクタの選択指示信号（入力信号のいずれかを選択するための信号）として接続され、前記汎用信号の出力値に応じて、該第１および第２のセレクタのいずれかによって前記チップセレクト信号が択一的に前記内部チップセレクト信号線あるいは前記ディスプレイドライバのチップセレクト信号線に出力されることを特徴としている。
【００２１】
このような構成は、例えば、発明の実施の形態における１ＣＳモードに対応し、専ら、汎用信号線によってパイパス機能を使用するか否かの切り替えを行うため、切り替えを確実に行った上で適切なチップセレクト信号を出力することが可能である。
本発明によれば、ホストに備えられたチップセレクト信号線の１つと、汎用信号線の１つとを用いて、ディスプレイコントローラのバイパス機能を実現することが可能である。
【００２２】
したがって、より少ないチップセレクト信号線を用いてディスプレイコントローラのバイパス機能を実現することができる。
また、バイパス機能を使用するか否かの切り替えとチップセレクト信号の伝達とを、一つのチップセレクト信号線を共用して行わないため、バイパスモードの切り替え時に誤動作が生ずることを防止できる。
【００２３】
即ち、本発明によれば、誤動作を生ずることなく、より少ないチップセレクト信号線を用いてディスプレイコントローラのバイパス機能を実現することが可能となる。
【００２４】
【発明の実施の形態】
以下、図を参照して本発明に係るディスプレイ制御装置の実施の形態を説明する。
本発明に係るディスプレイ制御装置は、ＬＣＤパネル等のディスプレイを備えた装置（例えば、携帯電話等）において、ディスプレイにおける表示等の制御を行う。また、本発明に係るディスプレイ制御装置は、ディスプレイコントローラを含み、休止状態となったディスプレイコントローラをバイパスする機能を備えている。そして、ホストの汎用インターフェースを利用してバイパスを行うか否かを切り替えることにより、チップセレクト信号を１本のみ使用することによって、誤動作のないバイパス機能を実現することを可能としている。
【００２５】
まず、構成を説明する。
図１は、本発明を適用したディスプレイ制御装置１の構成を示す図である。
図１において、ディスプレイ制御装置１は、ホスト１０と、ディスプレイコントローラ２０と、ドライバ３０とを含んで構成される。
ホスト１０は、ディスプレイ制御装置１が備えられた装置全体を制御するものであり、ＣＰＵ（Central Processing Unit）あるいはメモリ等を含んで構成される。
【００２６】
また、ホスト１０は、ディスプレイコントローラのバイパスを行うか否かを示す切り替えコードを記憶するためのバイパス切り替えメモリ１１を備えている。切り替えコードは、“０”の場合、バイパスを行うことを示し、“１”の場合、バイパスを行わないことを示している。
さらに、ホスト１０は、ＣＳ信号線（チップセレクト信号線）およびＳＣＳ信号線（サブチップセレクト信号線）によってディスプレイコントローラ２０と接続されている。
【００２７】
ここで、ＣＳ信号線は、１つのメモリ空間に接続された複数のデバイスを識別する目的専用にホスト１０に備えられている信号線であり、ＳＣＳ信号線は、ホスト１０に備えられた汎用ポートを利用した信号線である。このＳＣＳ信号線においては、バイパス切り替えメモリ１１に記憶されるデータ（“０”あるいは“１”）に応じたレベルの信号（ＳＣＳ信号）が出力される。
【００２８】
ディスプレイコントローラ２０は、ディスプレイに表示する画像を処理するための演算部２１と、ディスプレイコントローラ２０をバイパスするか否かに応じて、信号の経路を切り替えるバイパス回路２２とを備えている。
演算部２１は、ディスプレイコントローラ２０の主要な機能を備えており、具体的には、画像サイズの変換処理装置、静止画像あるいは動画像のバッファ、符号化・復号化装置（コーデック）、圧縮伸長装置、および、ディスプレイに表示するデータを記憶するディスプレイバッファ等を含んで構成される。
【００２９】
また、演算部２１は、バイパス回路２２の設定あるいは出力に関するデータを記憶しておくためのレジスタ２１ａを備えている。レジスタ２１ａは、１６ビットを記憶可能な非同期型のレジスタ（演算部２１のクロックに依存しないレジスタ）であり、バイパス回路２２の設定あるいは出力の各データは、レジスタ２１ａの所定アドレスにそれぞれ格納される。
【００３０】
例えば、第２ビットには、ディスプレイ制御装置１を２ＣＳモードあるいは１ＣＳモードのいずれで使用するかを示す設定値が格納される。ここで、２ＣＳモードは、ディスプレイコントローラ２０の内部をＣＳ信号によって、ディスプレイ等のデバイスをＳＣＳ信号によって、それぞれ制御するモードである。一方、１ＣＳモードは、ディスプレイコントローラ２０およびディスプレイ等のデバイスの双方をＣＳ信号によって制御するモードである。
【００３１】
また、第９ビットには、ＣＳ信号によって選択可能な２つのデバイスのうち、いずれを選択するかを示す指定値が格納される。なお、ここでは、選択可能な２つのデバイスが２つのディスプレイドライバＡ，Ｂであるものとして説明する。さらに、第８ビットから第１３ビットには、バイパス出力許可、リード／ライト方向切り替えなどの諸設定が格納される。
【００３２】
バイパス回路２２は、ホスト１０から入力されるＳＣＳ信号に応じて、ＣＳ信号を演算部２１に入力するか、あるいは、ディスプレイコントローラ２０をバイパスしてドライバへ出力するかのいずれかに信号の経路を切り替える。
図２は、バイパス回路２２の回路構成例を示す図である。
図２において、バイパス回路２２は、セレクタ２２ａ〜２２ｅを備えて構成される。セレクタ２２ａ〜２２ｄは、２つの入力（以下、「選択対象信号」と言う。）のいずれかを選択して１つの出力とする回路であり、選択対象信号のいずれかを選択するための選択指示信号に基づいて出力を決定する。また、セレクタ２２ｅは、１つの入力に対し、２つの出力先のいずれかを選択して出力する回路であり、出力先のいずれかを選択するための選択指示信号に基づいて出力先を決定する。
【００３３】
図２において、セレクタ２２ａには、選択対象信号として、“１”を示すハイレベル信号およびＣＳ信号、選択指示信号として、ＳＣＳ信号が入力されている。そして、セレクタ２２ａは、選択指示信号が“０”である場合にハイレベル信号、選択指示信号が“１”である場合にＣＳ信号をそれぞれ出力する。
セレクタ２２ｂには、選択対象信号として、“１”を示すハイレベル信号およびＣＳ信号、選択指示信号として、ＳＣＳ信号が入力されている。そして、セレクタ２２ｂは、選択指示信号が“１”である場合にハイレベル信号、選択指示信号が“０”である場合にＣＳ信号をそれぞれ出力する。
【００３４】
セレクタ２２ｃには、選択対象信号として、セレクタ２２ａの出力およびＣＳ信号、選択指示信号として、レジスタ２１ａに格納されている“ＣＳモード”の設定値に応じた信号が入力されている。そして、セレクタ２２ｃは、選択指示信号が“１”である場合にセレクタ２２ａの出力、選択指示信号が“０”である場合にＣＳ信号をそれぞれ出力する。なお、セレクタ２２ｃの出力データは、レジスタ２１ａの第８ビットから第１３ビットの諸設定に応じて、演算部２１の内部ＣＳ信号として出力される。
【００３５】
セレクタ２２ｄには、選択対象信号として、セレクタ２２ｂの出力およびＳＣＳ信号、選択指示信号として、レジスタ２１ａに格納されている“ＣＳモード”の設定値に応じた信号が入力されている。そして、セレクタ２２ｄは、選択指示信号が“１”である場合にセレクタ２２ｂの出力、選択指示信号が“０”である場合にＳＣＳ信号をそれぞれ出力する。
【００３６】
セレクタ２２ｅには、セレクタ２２ｄの出力が入力され、選択指示信号として、レジスタ２１ａに格納されている指定値（選択可能なディスプレイドライバＡ，Ｂのいずれかを示す指定値）に応じた信号が入力されている。そして、セレクタ２２ｅは、選択指示信号が“１”である場合に入力をディスプレイドライバＡに対して出力し、選択指示信号が“０”である場合に入力をディスプレイドライバＢに対して出力する。なお、セレクタ２２ｅの出力データは、レジスタ２１ａの第８ビットから第１３ビットの諸設定に応じて、各デバイス（ディスプレイドライバＡ，Ｂ）に対するＣＳ信号としてドライバ３０に出力される。
【００３７】
ドライバ３０は、ホスト１０あるいはディスプレイコントローラ２０から入力される指示信号に基づいて、接続されているディスプレイを直接制御する。具体的には、ドライバ３０は、ディスプレイの駆動電圧を制御したり、ディスプレイに表示する画像データをフレームのアドレス順に出力したりする。
次に、動作を説明する。
【００３８】
図３は、２ＣＳモードおよび１ＣＳモードにおけるバイパス回路２２の真理値表である。
まず、１ＣＳモードの場合、ディスプレイ制御装置１においては、レジスタ２１ａの第２ビットに“１”が設定される。
図４は、１ＣＳモードに設定されたバイパス回路２２の等価回路を示す図である。
【００３９】
図４においては、ホスト１０から出力されるＣＳ信号は、ＳＣＳ信号の値およびバイパス回路２２の設定に応じて、演算部２１の内部ＣＳ信号あるいはバイパスによりディスプレイドライバＡ，ＢいずれかのＣＳ信号として出力される。
具体的には、図３に示すように、ＣＳ信号が“１”である場合、いずれのデバイスも選択していない状態であるため、ＳＣＳ信号は出力されず、演算部２１およびディスプレイドライバＡ，Ｂのいずれの選択も“無効”な状態である。
【００４０】
一方、ＣＳ信号が“０”である場合、ＣＳ信号はいずれかのデバイスを選択している状態である。
そして、ＳＣＳ信号が“１”である場合、バイパスを行わない状態であるため、演算部２１の選択が“有効”な状態であり、ディスプレイドライバＡ，Ｂの選択は“無効”な状態である。
【００４１】
また、ＳＣＳ信号が“０”である場合、バイパスを行う状態（バイパスモード）である。
そして、レジスタ２１ａの第９ビットに“１”が設定されている場合、ディスプレイドライバＡの選択が“有効”な状態であり、ディスプレイドライバＢの選択は“無効”な状態である。
【００４２】
一方、レジスタ２１ａの第９ビットに“０”が設定されている場合、ディスプレイドライバＢの選択が“有効”な状態であり、ディスプレイドライバＡの選択は“無効”な状態である。
このような動作により、１ＣＳモードにおいては、ホスト１０から出力されるＣＳ信号によって、バイパス回路２２内部の制御およびバイパスによるデバイスの制御（チップセレクト）を行うことができる。このとき、ＳＣＳ信号は、バイパスを行うか否かを制御するための信号として機能する。
【００４３】
続いて、２ＣＳモードの場合、ディスプレイ制御装置１においては、レジスタ２１ａの第２ビットに“０”が設定される。
図５は、２ＣＳモードに設定されたバイパス回路２２の等価回路を示す図である。
図５においては、ＳＣＳ信号の値およびバイパス回路２２の設定に応じて、ホスト１０から出力されるＣＳ信号が、演算部２１の内部ＣＳ信号として出力される場合と、ホスト１０から出力されるＳＣＳ信号が、バイパスによりディスプレイドライバＡ，ＢいずれかのＣＳ信号として出力される場合とのいずれかとなる。
【００４４】
具体的には、図３に示すように、ＣＳ信号が“１”であり、ＳＣＳ信号も“１”である場合、いずれのデバイスも選択していない状態であるため、演算部２１およびディスプレイドライバＡ，Ｂのいずれの選択も“無効”な状態である。
一方、ＣＳ信号が“０”であり、ＳＣＳ信号が“１”である場合、ＣＳ信号は演算部２１を選択している状態であり、ＳＣＳ信号は、バイパスを行わず、いずれのデバイスも選択していない状態である。
【００４５】
また、ＣＳ信号が“１”であり、ＳＣＳ信号が“０”である場合、ＣＳ信号は演算部２１を選択していない状態であり、ＳＣＳ信号は、バイパスを行う状態である。
そして、レジスタ２１ａの第９ビットに“１”が設定されている場合、ディスプレイドライバＡの選択が“有効”な状態であり、ディスプレイドライバＢの選択は“無効”な状態である。
【００４６】
一方、レジスタ２１ａの第９ビットに“０”が設定されている場合、ディスプレイドライバＢの選択が“有効”な状態であり、ディスプレイドライバＡの選択は“無効”な状態である。
なお、ＣＳ信号およびＳＣＳ信号のいずれも“０”である場合は、レジスタ２１ａの書き込みに衝突が生じている状態（即ち、演算部２１およびバイパスによる他のデバイスの両方に同時にアクセスされている状態）であるため、“禁止”とされる。
【００４７】
このような動作により、２ＣＳモードにおいては、ホスト１０から出力されるＣＳ信号によってバイパス回路２２内部の制御を行い、ＳＣＳ信号によってバイパスによるデバイスの制御を行うことができる。
以上のように、本実施の形態に係るディスプレイ制御装置１においては、ホスト１０に備えられたチップセレクト信号線の１つと、汎用ポートの信号線の１つとを用いて、ディスプレイコントローラ２０のバイパス機能を実現することが可能である。
【００４８】
したがって、より少ないチップセレクト信号線を用いてディスプレイコントローラ２０のバイパス機能を実現することができる。
さらに、従来の技術における図７の場合と異なり、バイパスモードの切り替えとＣＳ信号の伝達とを、一つのチップセレクト信号線を共用して行わないため、バイパスモードの切り替え時に誤動作が生ずることを防止できる。
【００４９】
例えば、本実施の形態の１ＣＳモードにおいては、図４に示すように、専ら、汎用ポートの信号線によってパイパスモードとするか否かの切り替えを行うため、モードの切り替えを確実に行った上で適切なＣＳ信号を出力することが可能である。
また、２ＣＳモードにおいては、図５に示すように、ＣＳ信号線による制御対象（ディスプレイコントローラ２０）と、ＳＣＳ信号線による制御対象（ディスプレイＡ，Ｂ）とが異なっており、ホスト１０がＳＣＳ信号の出力値を“０”あるいは“１”に切り替えることによってバイパスモードとするか否かを切り替える。つまり、バイパスモードの切り替え時に、ディスプレイコントローラ２０におけるセレクタの切り替え動作（信号経路の変更）が行われず、ホスト１０においてＳＣＳ信号の出力値が変更される。
【００５０】
したがって、上述のように、バイパスモードの切り替え時に誤動作が生ずることを防止できることとなる。
【図面の簡単な説明】
【図１】 本発明を適用したディスプレイ制御装置１の構成を示す図である。
【図２】 バイパス回路２２の回路構成例を示す図である。
【図３】 ２ＣＳモードおよび１ＣＳモードにおけるバイパス回路２２の真理値表である。
【図４】 １ＣＳモードに設定されたバイパス回路２２の等価回路を示す図である。
【図５】 ２ＣＳモードに設定されたバイパス回路２２の等価回路を示す図である。
【図６】 バイパス機能を備えた従来のディスプレイ制御装置１００の構成を示す図である。
【図７】 ＣＳ信号およびＳＣＳ信号を１本のＣＳ信号線によって共用する場合のディスプレイ制御装置２００の構成を示す図である。
【符号の説明】
１，１００，２００ ディスプレイ制御装置，１０，１１０，２１０ ホスト，１１ バイパス切り替えメモリ，２０，１２０，２２０ ディスプレイコントローラ，２１，１２１ 演算部，２１ａ レジスタ，２２ バイパス回路，２２ａ〜２２ｅ，１２２，２２２ セレクタ，３０，１３０，２３０ ドライバ
Claims (5)
- ディスプレイに画像を表示させる指示を行うホストと、該ホストと所定数のチップセレクト信号線および汎用信号線によって接続され、該ホストの指示に基づく所定の画像処理を行い、ディスプレイを直接制御するディスプレイドライバに制御信号を出力するディスプレイコントローラとを含み、前記ディスプレイコントローラは、所定の場合に、動作を休止する休止状態とされることが可能であり、該ディスプレイコントローラが休止状態である場合に、前記ホストが前記ディスプレイドライバにアクセスするためのバイパス機能を備えるディスプレイ制御装置であって、
前記ホストは、前記ディスプレイコントローラに対してチップセレクト信号を出力する通常状態と、前記ディスプレイドライバに対してチップセレクト信号を出力するバイパス状態とを、一つのチップセレクト信号線と前記汎用信号線とを使用して切り替え可能であることを特徴とするディスプレイ制御装置。 - 前記ホストは、前記ディスプレイコントローラに対し、前記チップセレクト信号線によってチップセレクト信号を出力し、前記汎用信号線によってバイパス機能を使用するか否かを切り替えるための切り替え信号を出力することを特徴とする請求項１記載のディスプレイ制御装置。
- 前記ディスプレイコントローラにおいて、前記チップセレクト信号線が該ディスプレイコントローラの内部チップセレクト信号線として接続され、前記汎用信号線がバイパス時における前記ディスプレイドライバのチップセレクト信号線として接続され、前記ホストが、前記チップセレクト信号と前記汎用信号とを所定出力値とすることにより、前記バイパス機能を使用するか否かを切り替えることを特徴とする請求項１または２記載のディスプレイ制御装置。
- 前記ディスプレイコントローラにおいて、前記チップセレクト信号線は、入力信号を該ディスプレイコントローラの内部チップセレクト信号線へ出力するか否かを切り替え可能な第１のセレクタと、入力信号をバイパス時における前記ディスプレイドライバのチップセレクト信号線へ出力するか否かを切り替え可能な第２のセレクタとにそれぞれ接続され、前記汎用信号線は、前記第１および第２のセレクタの選択指示信号として接続され、
前記汎用信号の出力値に応じて、該第１および第２のセレクタのいずれかによって前記チップセレクト信号が択一的に前記内部チップセレクト信号線あるいは前記ディスプレイドライバのチップセレクト信号線に出力されることを特徴とする請求項１または２記載のディスプレイ制御装置。 - 請求項３および請求項４記載の機能を選択的に切り替え可能な構成を有することを特徴とするディスプレイ制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003169638A JP3778181B2 (ja) | 2003-06-13 | 2003-06-13 | ディスプレイ制御装置 |
| CNB2004100429808A CN100371980C (zh) | 2003-06-13 | 2004-06-04 | 显示控制装置 |
| US10/867,567 US7250943B2 (en) | 2003-06-13 | 2004-06-14 | Display control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003169638A JP3778181B2 (ja) | 2003-06-13 | 2003-06-13 | ディスプレイ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005004080A JP2005004080A (ja) | 2005-01-06 |
| JP3778181B2 true JP3778181B2 (ja) | 2006-05-24 |
Family
ID=34055304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003169638A Expired - Fee Related JP3778181B2 (ja) | 2003-06-13 | 2003-06-13 | ディスプレイ制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7250943B2 (ja) |
| JP (1) | JP3778181B2 (ja) |
| CN (1) | CN100371980C (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100417407B1 (ko) * | 2001-05-25 | 2004-02-05 | 엘지전자 주식회사 | 이동통신 단말기의 전력절감 방법 |
| US7675545B2 (en) * | 2004-05-05 | 2010-03-09 | Nuvoton Technology Corporation | Camera module having image processing procedure and method for integrating the same with host |
| JP6270196B2 (ja) | 2013-01-18 | 2018-01-31 | シナプティクス・ジャパン合同会社 | 表示パネルドライバ、パネル表示装置、及び、調整装置 |
| CN106708771B (zh) * | 2015-11-17 | 2020-06-09 | 研祥智能科技股份有限公司 | 一种网络旁路装置及其处理方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07239674A (ja) | 1994-02-28 | 1995-09-12 | Toshiba Corp | 液晶駆動装置 |
| JPH07239647A (ja) * | 1994-03-01 | 1995-09-12 | Canon Inc | 画像形成装置 |
| KR0144390B1 (ko) * | 1995-08-16 | 1998-08-01 | 김광호 | 무선전화기에서 휴대장치의 통화키를 이용한 다기능 구현방법 |
| JP3088282B2 (ja) * | 1996-04-22 | 2000-09-18 | 静岡日本電気株式会社 | 無線選択呼出受信機 |
| US5841431A (en) * | 1996-11-15 | 1998-11-24 | Intel Corporation | Application of split- and dual-screen LCD panel design in cellular phones |
| JP3282721B2 (ja) * | 1999-02-02 | 2002-05-20 | 日本電気株式会社 | 携帯無線通信装置 |
| TWI221595B (en) * | 2000-09-29 | 2004-10-01 | Sanyo Electric Co | Driving apparatus for display device |
| KR100375513B1 (ko) * | 2000-11-28 | 2003-03-10 | 삼성전기주식회사 | 엘시디의 백라이트용 인버터 |
| JP3755585B2 (ja) * | 2001-05-11 | 2006-03-15 | セイコーエプソン株式会社 | 表示コントローラ、表示ユニット及び電子機器 |
| JP2003209615A (ja) * | 2002-01-10 | 2003-07-25 | Nec Corp | 時計部内蔵の表示装置を用いた携帯電話機 |
-
2003
- 2003-06-13 JP JP2003169638A patent/JP3778181B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-04 CN CNB2004100429808A patent/CN100371980C/zh not_active Expired - Fee Related
- 2004-06-14 US US10/867,567 patent/US7250943B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005004080A (ja) | 2005-01-06 |
| US20050012727A1 (en) | 2005-01-20 |
| US7250943B2 (en) | 2007-07-31 |
| CN100371980C (zh) | 2008-02-27 |
| CN1573889A (zh) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050198418A1 (en) | Multilayer system and clock control method | |
| US7725621B2 (en) | Semiconductor device and data transfer method | |
| KR19990083186A (ko) | 도형처리장치 및 도형처리방법 | |
| US8184110B2 (en) | Method and apparatus for indirect interface with enhanced programmable direct port | |
| JP3778181B2 (ja) | ディスプレイ制御装置 | |
| US20050198429A1 (en) | Multilayer system and clock control method | |
| JP2000276370A (ja) | マイクロコンピュータ、電子機器及びエミュレーション方法 | |
| KR100475267B1 (ko) | 메모리및마이컴 | |
| KR20070032573A (ko) | 하드 디스크 드라이브의 플래쉬 메모리를 메인 ＆비디오메모리로 사용 할 수 있는 컴퓨터 | |
| US20040177173A1 (en) | Data bus system for micro controller | |
| JP2005010638A (ja) | ディスプレイ制御装置およびディスプレイ制御方法 | |
| KR20060130033A (ko) | 비메모리 맵핑된 디바이스 메모리에 대한 액세스를관리하는 방법 및 시스템 | |
| JP2005107873A (ja) | 半導体集積回路 | |
| KR20000026338A (ko) | Arm 중앙처리장치를 내장한 마이크로 컨트롤러의 버스제어방법 | |
| JP2005010966A (ja) | Ｌｓｉ装置 | |
| JPH11306074A (ja) | 情報処理装置 | |
| US20130097343A1 (en) | Arrangement, method, integrated circuit and device for routing requests | |
| JP2001084173A (ja) | メモリ装置 | |
| JP2001319470A (ja) | Ｆｉｆｏ回路 | |
| KR100294639B1 (ko) | 다중억세스캐쉬장치 | |
| JPH1166031A (ja) | マイクロコンピュータの内蔵タイマ | |
| JPH11306073A (ja) | 情報処理装置 | |
| JP2003228546A (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPH0784940A (ja) | マイクロ・コントローラ | |
| JP2008287571A (ja) | 共有メモリ切替え回路と切替え方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |