TW202101411A - 源極驅動電路、顯示裝置及資訊處理裝置 - Google Patents

Abstract

一種源極驅動電路，其包括複數個源極驅動單元，各所述源極驅動單元均具有：一可禁能的資料緩存單元，係依一致能控制信號的控制致能或禁能一顯示資料緩存操作；以及一可禁能的通道驅動器，具有一輸入端、一控制端及一輸出端，其中，該輸入端係與該可禁能的資料緩存單元的輸出耦接，且該控制端係與該致能控制信號耦接，其中，當該致能控制信號呈現一作用狀態時，該輸出端輸出一畫素驅動電壓，且該畫素驅動電壓係依一顯示資料產生，及當該致能控制信號呈現一不作用狀態時，該輸出端被禁能。

Description

源極驅動電路、顯示裝置及資訊處理裝置

本發明係關於顯示面板驅動之技術領域，尤指一種源極驅動電路及顯示裝置。

一般的顯示面板係由閘極驅動電路和源極驅動電路協同驅動一像素陣列以在一顯示幕上呈現一畫面。圖1繪示一習知源極驅動電路的電路方塊圖。如圖1所示，該習知源極驅動電路包括：y個移位寄存器11’、y個資料緩存器12’、 y個顯示資料載入器13’以及y個通道驅動14’；其中，y為大於1的整數，y個移位寄存器11’係依據一移位時鐘信號(Shift clock)和一開始脈衝信號(Start pulse)的控制依序傳送一個使能信號(En1, En2, …Eny)至一對應的資料緩存器12’以使y個資料緩存器12’依序自一資料匯流排載入一對應的顯示資料；y個顯示資料載入器13’係依一資料載入信號的控制將y個資料緩存器12’所輸出的y個顯示資料傳送至y個通道驅動器14’；以及y個通道驅動器14’係依y個顯示資料產生y個類比電壓以驅動顯示面板2’以顯示一畫面。

請參照圖2，其繪示另一習知源極驅動電路的架構圖。如圖2所示，該習知源極驅動電路包括複數個源極驅動單元1’，且各源極驅動單元1’皆包含如圖1所示之一個移位寄存器11’、一個資料緩存器12’、一個顯示資料載入器13’以及一個通道驅動器14’。一般而言，在顯示面板2’具有較低解析度時，如圖2所示，該習知源極驅動電路只須提供局部的源極驅動單元1’和顯示面板2’連接。

然而，在分辨率之選擇有限的情況下，若來源影像3’的分辨率與顯示面板2’之設定分辨率不適配，則一應用處理器(Application processor, AP)便會啟用相關的影像處理函式對來源影像進行調整，使其能夠適配顯示面板2’之設定分辨率。

另外，在影像處理函式對來源影像3’進行影像處理程序時，由於來源影像3’之一部分未被使用，導致影像處理之演算法可能會出現誤差或錯誤。另外，在源極驅動電路的正常運作過程之中，未被使用之來源影像3’的顯示資料會成為所謂的冗餘資料。必須注意的是，此冗餘資料不但會占用各源極驅動單元1’的緩存空間，同時也會造成有效的顯示資料無法一個接著一個，因而造成時鐘延遲或資料壅塞，導致系統工作主頻無法降低及源極驅動電路之整體功耗過高的問題。

因此，本領域亟需一種新穎的源極驅動電路。

本發明之主要目的在於提供一種源極驅動電路，其能夠在不需要對應用處理器(Application processor, AP)、演算法之智慧財產(Intellectual property, IP)、系統時鐘、晶片封裝結構(COF或COP)進行變更設計的情況下，透過啟用/關閉通道的方式提供靈活的分辨率設定機制。

為達成上述目的，一種源極驅動電路乃被提出，其包括複數個源極驅動單元，各所述源極驅動單元均具有：

一可禁能的資料緩存單元，係依一致能控制信號的控制致能或禁能一顯示資料緩存操作；以及

一可禁能的通道驅動器，具有一輸入端、一控制端及一輸出端，其中，該輸入端係與該可禁能的資料緩存單元的輸出耦接，且該控制端係與該致能控制信號耦接，其中，當該致能控制信號呈現一作用狀態時，該輸出端輸出一畫素驅動電壓，且該畫素驅動電壓係依一顯示資料產生，及當該致能控制信號呈現一不作用狀態時，該輸出端被禁能。

為達成上述目的，本發明提出一種源極驅動電路，其具有：

一通道啟用信號產生單元，用以依據一通道啟用命令和一第一移位時鐘信號而產生Y個通道啟用信號，Y為大於1的整數；

Y個移位寄存器，其中，第1個所述移位寄存器耦接一開始脈衝信號和一第二移位時鐘信號，且第2個至第Y個所述移位寄存器皆耦接該第二移位時鐘信號；

Y個選擇單元，其中各所述選擇單元耦接與其對應的所述通道啟用信號和所述移位寄存器，使得第N+1個所述移位寄存器和第N+1個所述選擇單元皆耦接傳送自第N個所述選擇單元的一第一信號，且N至少為1；

Y個資料緩存器，其中各所述資料緩存器耦接一資料匯流排以及傳送自該選擇單元的一第二信號；

Y個顯示資料載入器，其中各所述顯示資料載入器耦接一資料載入信號、該資料緩存器以及與其對應的所述通道啟用信號；以及

Y個通道驅動器，其中各所述通道驅動器耦接該資料緩存器以及與其對應的所述通道啟用信號。

在一實施例中，該通道啟用信號產生單元包括Y個D觸發器，其中第1個所述D觸發器耦接該通道啟用命令和該第一移位時鐘信號，第N+1個所述D觸發器耦接該第一移位時鐘信號和傳送自第N個所述D觸發器之該通道啟用信號。

在一實施例中，各所述選擇單元包括：一多工器，其中，第1個所述多工器耦接第1個所述通道啟用信號、第1個所述移位寄存器之一輸出信號以及該開始脈衝信號，且第N+1個所述多工器耦接第N個所述多工器之一輸出信號、第N+1個所述通道啟用信號以及第N+1個所述移位寄存器之該輸出信號，第N+1個所述移位寄存器同時耦接第N個所述多工器之該輸出信號。

在可能的實施例中，各所述選擇單元還包括：一及閘，其中第N個所述及閘耦接第N個所述通道啟用信號以及第N個所述移位寄存器之該輸出信號，且傳送所述第二信號至第N個所述資料緩存器。

在可能的實施例中，各所述移位寄存器通過一緩衝器而接收所述第二移位時鐘信號，且部分的所述資料緩存器通過一延時電路(delay cell)而耦接所述資料匯流排。

在一實施例中，該通道啟用信號產生單元於一圖像封包的一非顯示區間接收所述通道啟用命令，且該非顯示區間為一垂直後廊(Vertical Back Porch, VBP)或一垂直前廊(Vertical Front Porch,VFP)。

在可能的實施例中，所述源極驅動電路更包括：

Y/2個多工器，Y為偶數，其中各所述多工器的輸入端耦接第N個所述資料緩存器和第N+1個所述資料緩存器的輸出端，且各所述多工器的輸出端耦接一個所述通道驅動器，用以依據一選擇信號而將第N個所述資料緩存器或第N+1個所述資料緩存器的一顯示資料傳送至該通道驅動器；以及

Y/2個或閘，其中各所述或閘的輸入端耦接第N個所述D觸發器和第N+1個所述D觸發器的輸出端，且各所述或閘的輸出端耦接一個所述通道驅動器，用以依據第N個所述D觸發器和第N+1個所述D觸發器所傳送之二個所述通道啟用信號而產生且傳送一通道控制信號至該通道驅動器。

並且，本發明同時提供一種顯示裝置的實施例，其包括一顯示面板與一顯示控制晶片，其中該顯示控制晶片具有如前述之源極驅動電路。

本發明還提供一種資訊處理裝置的實施例，其具有一顯示面板與一顯示控制晶片，其中該顯示控制晶片具有如前述之源極驅動電路。

在可能的實施例中，該資訊處理裝置可為智慧型手機、平板電腦、筆記型電腦、一體式電腦、智慧型手錶或門禁裝置。

為使  貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點，茲附以圖式及較佳具體實施例之詳細說明如後。

第一實施例

圖3顯示本發明之源極驅動電路之第一實施例的電路架構圖。如圖3所示，本發明之源極驅動電路用於耦接至一顯示面板2的顯示驅動端，且包括：一通道啟用信號產生單元10、Y個移位寄存器11、Y個選擇單元15、Y個資料緩存器12、Y個顯示資料載入器13、以及Y個通道驅動器14。其中，該通道啟用信號產生單元10用以依據一通道啟用命令(CEn bits)和一第一移位時鐘信號(CEn shift clock)而產生Y個通道啟用信號(C_En1、C_En2、．．．、C_EnY)。依據本發明之設計，第1個所述移位寄存器11耦接一開始脈衝信號(Start pulse)和一第二移位時鐘信號(Shift clock)，且第2個所述移位寄存器11至第Y個所述移位寄存器11皆耦接該第二移位時鐘信號。

於第一實施例中，該通道啟用信號產生單元10包括Y個D觸發器101。當然，在同樣的功能設計的前提下，通道啟用信號產生單元10也可以不由Y個D觸發器101組成，只要其能夠在接收所述通道啟用命令(CEn bits)之後產生Y個通道啟用信號即可。如圖3所示，第1個所述D觸發器101耦接該通道啟用命令(CEn bits)和該第一移位時鐘信號(CEn shift clock)，第N+1個所述D觸發器101則耦接該第一移位時鐘信號和傳送自第N個所述D觸發器101之該通道啟用信號，N至少為1。並且，各所述選擇單元15耦接與其對應的所述通道啟用信號和所述移位寄存器11，使得第N+1個所述移位寄存器11和第N+1個所述選擇單元15皆耦接傳送自第N個所述選擇單元15的一第一信號S1。

圖3繪示出各所述選擇單元15的示範性構成方式，亦即各所述選擇單元15包括一多工器151和一及閘(AND gate)152。於Y個多工器151之中，第1個多工器151耦接第1個通道啟用信號、第1個移位寄存器11之一輸出信號以及該開始脈衝信號，且第N+1個多工器151耦接第N個多工器151之一輸出信號、第N+1個通道啟用信號以及第N+1個移位寄存器11之該輸出信號；並且，第N+1個移位寄存器11還同時耦接第N個所述多工器151之該輸出信號。另一方面，於Y個及閘(AND gate)152之中，第N個及閘152耦接第N個通道啟用信號以及第N個所述移位寄存器11之該輸出信號，且傳送選擇單元15的一第二信號S2至第N個資料緩存器12。於第一實施例中，各所述資料緩存器12還耦接一資料匯流排。

再者，各所述顯示資料載入器13耦接一資料載入信號、該資料緩存器12以及與其對應的所述通道啟用信號，且各所述通道驅動器14耦接該資料緩存器13以及與其對應的所述通道啟用信號。必須加以強調的是，圖3所繪示之移位寄存器11、資料緩存器12、顯示資料載入器13、以及通道驅動器14皆為習知的源極驅動電路的主要電路單元，於此便不再重複其電路功能。特別說明的是，本發明於源極驅動電路之中增設所述通道啟用信號產生單元10，使其依據一通道啟用命令和一第一移位時鐘信號而產生Y個通道啟用信號，從而以此Y個通道啟用信號分別決定各該資料緩存器12、各該顯示資料載入器13以及各該通道驅動器14是否啟用。同時，本發明又於源極驅動電路之中增設Y個選擇單元15，用以決定各該移位寄存器11是否被跳過不使用(Bypass)。

圖4顯示本發明之源極驅動電路的多個選擇單元之工作時序圖。在同時參閱圖3與圖4的情況下，應可理解的是，於源極驅動電路的6個通道(Channel)中，第1個、第3個和第4個係由對應的通道啟用信號所關閉。原因在於，第1個及閘152、第3個及閘152和第4個及閘152皆輸出低準位信號，表示傳送自通道啟用信號產生單元10之第1個通道啟用信號(C_En1)、第3個通道啟用信號(C_En3)、和第4個通道啟用信號(C_En4)皆為低準位信號。此時，由圖3可知，第1個顯示資料載入器13、第3個顯示資料載入器13和第4個顯示資料載入器13也會基於與其對應的通道啟用信號之控制而不啟用其顯示資料載入之功能。同時，第3個移位寄存器11和第4個移位寄存器11會基於選擇單元15之控制而被跳過(Bypass)。值得注意的是，由於第3個移位寄存器11和第4個移位寄存器11被跳過(Bypass)，因此由第2個通道驅動器14、第5個通道驅動器14和第6個通道驅動器14所輸出之顯示驅動信號會一個緊接著一個，不會因為中間有不使用的通道而發生時鐘延時或是資料壅塞之現象。

補充說明的是，本發明之源極驅動電路可以在任意時間點接收所述通道啟用命令(CEn bits)。另一方面，熟悉源極驅動晶片之設計與製作的電子工程師必然知道，在一源極驅動晶片接收到顯示指令的過程中，一般會經歷Power-on sequence、Blanking-on、display、Blanking-off、和Power-off sequence這幾個時間區間，其中Power-on sequence、Power-off sequence以及顯示區間(display)的垂直前廊(Vertical Front Porch, VFP)和垂直後廊(Vertical Back Porch, VBP)皆屬於非顯示區間。因此，該通道啟用信號產生單元10可以在一圖像封包的非顯示區間接收所述通道啟用命令，且該非顯示區間為垂直後廊(VBP)及/或垂直前廊(Vertical Front Porch,VFP)。進一步地，在節省功耗的前提下，可以在本發明之源極驅動電路上電之後，令該通道啟用信號產生單元10接收一次所述通道啟用命令。然而，慮及電路運作穩定性，建議在每個顯示幀的垂直後廊(VBP)及垂直前廊(Vertical Front Porch,VFP)將所述通道啟用命令傳送至該通道啟用信號產生單元10。

在理解本發明之設計精神後，應可推知的是，於第N個移位寄存器11具有輸出信號和第N個通道啟用信號(C_EnN)為高準位的情況下，第N個及閘(AND gate)152才會輸出高準位信號以啟用第N個資料緩存器12。因此，在同樣的功能設計的前提下，各所述選擇單元15實際上可以不包含及閘152。簡單地說，各所述選擇單元15僅包含用以選擇跳過(或跨及)特定的移位寄存器11之多工器151，此時第N個通道啟用信號(C_EnN)便會直接耦接至第N個資料緩存器12，以決定該資料緩存器12之啟用與否。

第二實施例

為了減少源極驅動晶片之通道數量以簡化源極驅動晶片的線路面積，目前許多源極驅動晶片的會整合有1:12或1:6之通道切換單元(Source channel Multiplexing)。在減少通道數量的考量下，本發明同時提供所述源極驅動電路之第二實施例。圖5顯示本發明之源極驅動電路之第二實施例的電路架構圖。於第二實施例中，本發明之源極驅動電路更包括Y/2個多工器161以及Y/2個或閘(OR gate)162。其中，各所述多工器161的輸入端耦接第N個所述資料緩存器13和第N+1個所述資料緩存器13的輸出端，且各所述多工器161的輸出端耦接一個所述通道驅動器14，用以依據一選擇信號(SEL)而將第N個所述資料緩存器13或第N+1個所述資料緩存器13的顯示資料傳送至該通道驅動器14。另一方面，各所述或閘162的輸入端耦接第N個所述D觸發器101和第N+1個所述D觸發器101的輸出端，且各所述或閘16的輸出端耦接一個所述通道驅動器14，用以依據第N個所述D觸發器101和第N+1個所述D觸發器101所傳送之二個所述通道啟用信號而產生且傳送一通道控制信號至該通道驅動器14。

當然，在可行的實施例中，或閘162也可以使用及閘來替代。再者，考慮到第N個多工器151可能會造成第N+1個移位寄存器11接收所述第二移位時鐘信號以及開始脈衝信號(Start pulse)的延遲，可以令各所述移位寄存器11通過一緩衝器而接收所述第二移位時鐘信號；同時，也可以令所述資料緩存器12通過一延時電路(delay cell)而耦接所述資料匯流排。進一步地，同時亦可考慮在外部的控制器輸出顯示資料(R、G、B)時，應在移位寄存器11之第二移位時鐘信號(Shift clock)和資料緩存器12之資料匯流排(Data Bus)的相位延遲上留有餘量，以便於平衡各所述通道啟用信號可能造成的電路單元之時鐘延遲(Delay)。如此一來，任何可能發生的時鐘延遲便能夠被加以平衡，有利於本發明之源極驅動電路於運作上更加精準。

由上述的說明可知，本發明的源極驅動電路包括複數個源極驅動單元，且其特徵在於各所述源極驅動單元均具有：一可禁能的資料緩存單元，係依一致能控制信號的控制致能或禁能一顯示資料緩存操作；以及一可禁能的通道驅動器，具有一輸入端、一控制端及一輸出端，其中，該輸入端係與該可禁能的資料緩存單元的輸出耦接，且該控制端係與該致能控制信號耦接，其中，當該致能控制信號呈現一作用狀態時，該輸出端輸出一畫素驅動電壓，且該畫素驅動電壓係依一顯示資料產生，及當該致能控制信號呈現一不作用狀態時，該輸出端被禁能。如此，上述係已完整且清楚地說明本發明之源極驅動電路；並且，經由上述可得知本發明具有下列優點：

(1)本發明透過在一源極驅動電路之中增設通道啟用信號產生單元10以及Y個選擇單元15的方式，使得該通道啟用信號產生單元10的方式可以接收傳送自外部控制器(Controller)的一通道啟用命令(CEn bits)，從而產生Y個通道啟用信號(C_En1、C_En2、．．．、C_EnY)。如此方式，在本發明之源極驅動電路的正常運作的過程中，在來源影像的分辨率與顯示螢幕之設定分辨率不適配的情況下，若有源影像之一部份未被使用，則可以利用所述通道啟用信號以決定跳過源極驅動電路內部的特定移位寄存器11不使用(Bypass)，同時利用所述通道啟用信號分別選擇關閉對應的資料緩存器12、顯示資料載入器13以及通道驅動器14，從而使得源極驅動電路之各個通道所輸出之顯示驅動信號會一個緊接著一個，不會因為中間有不使用的通道而發生時鐘延時或是資料壅塞之現象。

(2)再者，本發明同時提出一種顯示裝置， 其包括一顯示面板與一顯示控制晶片，其中該顯示控制晶片具有如前所述之本發明之源極驅動電路。

(3)進一步地，本發明更同時提出一種資訊處理裝置，其具有一顯示面板與一顯示控制晶片，其中該顯示控制晶片具有如前所述之本發明之源極驅動電路。並且，該資訊處理裝置係由智慧型手機、平板電腦、筆記型電腦、一體式電腦、智慧型手錶、和門禁裝置所組成群組所選擇的一種電子裝置。

必須加以強調的是，前述本案所揭示者乃為較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。

綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請  貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。

＜本發明＞ 2:顯示面板 10:通道啟用信號產生單元 11:移位寄存器 12:資料緩存器 13:顯示資料載入器 14:通道驅動器 15:選擇單元 151、161:多工器 152:及閘 162:或閘

＜習知＞ 1’:源極驅動單元 2’:顯示面板 3’:來源影像 11’:移位寄存器 12’:資料緩存器 13’:顯示資料載入器 14’:通道驅動器

圖1為習知的一種源極驅動電路的電路方塊圖。    圖2為習知的源極驅動電路的運作架構圖。    圖3為本發明之源極驅動電路之第一實施例的電路架構圖。    圖4為本發明之源極驅動電路的多個選擇單元之工作時序圖。    圖5為本發明之源極驅動電路之第二實施例的電路架構圖。

2:顯示面板

10:通道啟用信號產生單元

11:移位寄存器

12:資料緩存器

13:顯示資料載入器

14:通道驅動器

15:選擇單元

151:多工器

152:及閘

101:D觸發器

Claims (10)

1. 一種源極驅動電路，其包括複數個源極驅動單元，各所述源極驅動單元均具有：          一可禁能的資料緩存單元，係依一致能控制信號的控制致能或禁能一顯示資料緩存操作；以及          一可禁能的通道驅動器，具有一輸入端、一控制端及一輸出端，其中，該輸入端係與該可禁能的資料緩存單元的輸出耦接，且該控制端係與該致能控制信號耦接，其中，當該致能控制信號呈現一作用狀態時，該輸出端輸出一畫素驅動電壓，且該畫素驅動電壓係依一顯示資料產生，及當該致能控制信號呈現一不作用狀態時，該輸出端被禁能。
2. 一種源極驅動電路，其具有：    一通道啟用信號產生單元，用以依據一通道啟用命令和一第一移位時鐘信號而產生Y個通道啟用信號，Y為大於1的整數；    Y個移位寄存器，其中，第1個所述移位寄存器耦接一開始脈衝信號和一第二移位時鐘信號，且第2個至第Y個所述移位寄存器皆耦接該第二移位時鐘信號；    Y個選擇單元，其中各所述選擇單元耦接與其對應的所述通道啟用信號和所述移位寄存器，使得第N+1個所述移位寄存器和第N+1個所述選擇單元皆耦接傳送自第N個所述選擇單元的一第一信號，且N至少為1；    Y個資料緩存器，其中各所述資料緩存器耦接一資料匯流排以及傳送自該選擇單元的一第二信號；    Y個顯示資料載入器，其中各所述顯示資料載入器耦接一資料載入信號、該資料緩存器以及與其對應的所述通道啟用信號；以及    Y個通道驅動器，其中各所述通道驅動器耦接該資料緩存器以及與其對應的所述通道啟用信號。
3. 如申請專利範圍第2項所述之源極驅動電路，其中，該通道啟用信號產生單元包括Y個D觸發器，其中第1個所述D觸發器耦接該通道啟用命令和該第一移位時鐘信號，第N+1個所述D觸發器耦接該第一移位時鐘信號和傳送自第N個所述D觸發器之該通道啟用信號。
4. 如申請專利範圍第2項所述之源極驅動電路，其中各所述選擇單元包括：一多工器，其中，第1個所述多工器耦接第1個所述通道啟用信號、第1個所述移位寄存器之一輸出信號以及該開始脈衝信號，且第N+1個所述多工器耦接第N個所述多工器之一輸出信號、第N+1個所述通道啟用信號以及第N+1個所述移位寄存器之該輸出信號，以及第N+1個所述移位寄存器同時耦接第N個所述多工器之該輸出信號。
5. 如申請專利範圍第4項所述之源極驅動電路，其中，各所述選擇單元還包括：一及閘，其中第N個所述及閘耦接第N個所述通道啟用信號以及第N個所述移位寄存器之該輸出信號，且傳送所述第二信號至第N個所述資料緩存器。
6. 如申請專利範圍第2項所述之源極驅動電路，其中，各所述移位寄存器通過一緩衝器而接收所述第二移位時鐘信號，且部分的所述資料緩存器通過一延時電路而耦接所述資料匯流排。
7. 如申請專利範圍第2項所述之源極驅動電路，其中，該通道啟用信號產生單元於一圖像封包的一非顯示區間接收所述通道啟用命令，且該非顯示區間為一垂直後廊(Vertical Back Porch, VBP)或一垂直前廊(Vertical Front Porch,VFP)。
8. 如申請專利範圍第3項所述之源極驅動電路，更包括：      Y/2個多工器，Y為偶數，其中各所述多工器的輸入端耦接第N個所述資料緩存器和第N+1個所述資料緩存器的輸出端，且各所述多工器的輸出端耦接一個所述通道驅動器，用以依據一選擇信號而將第N個所述資料緩存器或第N+1個所述資料緩存器的一顯示資料傳送至該通道驅動器；以及          Y/2個或閘，其中各所述或閘的輸入端耦接第N個所述D觸發器和第N+1個所述D觸發器的輸出端，且各所述或閘的輸出端耦接一個所述通道驅動器，用以依據第N個所述D觸發器和第N+1個所述D觸發器所傳送之二個所述通道啟用信號而產生且傳送一通道控制信號至該通道驅動器。
9. 一種顯示裝置， 其包括一顯示面板與一顯示控制晶片，其中該顯示控制晶片具有如申請專利範圍第1至8項中任一項所述之源極驅動電路。
10. 一種資訊處理裝置，其具有一顯示面板與一顯示控制晶片，其中該顯示控制晶片具有如申請專利範圍第1至8項中任一項所述之源極驅動電路，且所述之資訊處理裝置係由智慧型手機、平板電腦、筆記型電腦、一體式電腦、智慧型手錶和門禁裝置所組成群組所選擇的一種電子裝置。

Images