KR101885331B1 - 디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템 - Google Patents

디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템 Download PDF

Info

Publication number
KR101885331B1
KR101885331B1 KR1020110100727A KR20110100727A KR101885331B1 KR 101885331 B1 KR101885331 B1 KR 101885331B1 KR 1020110100727 A KR1020110100727 A KR 1020110100727A KR 20110100727 A KR20110100727 A KR 20110100727A KR 101885331 B1 KR101885331 B1 KR 101885331B1
Authority
KR
South Korea
Prior art keywords
signal
display
display driver
host
mode
Prior art date
Application number
KR1020110100727A
Other languages
English (en)
Other versions
KR20130036783A (ko
Inventor
차치호
이상규
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020110100727A priority Critical patent/KR101885331B1/ko
Priority to DE102012107954A priority patent/DE102012107954A1/de
Priority to US13/601,678 priority patent/US8878995B2/en
Priority to TW101131736A priority patent/TWI576800B/zh
Priority to JP2012192900A priority patent/JP6300433B2/ja
Priority to CN201210321663.4A priority patent/CN102982759B/zh
Publication of KR20130036783A publication Critical patent/KR20130036783A/ko
Priority to US14/513,740 priority patent/US9318072B2/en
Application granted granted Critical
Publication of KR101885331B1 publication Critical patent/KR101885331B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/10—Display system comprising arrangements, such as a coprocessor, specific for motion video images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 드라이버의 동작 방법이 개시된다. 상기 방법은 호스트로부터 전송된 동기 패킷에 연관된 동기 신호의 주기를 카운트하여 카운트 값을 생성하는 단계와, 프레임 메모리를 바이패스하여 제1이미지 데이터를 디스플레이로 전송하는 비디오 모드로부터 상기 프레임 메모리를 통하여 제2이미지 데이터를 상기 디스플레이로 전송하는 명령 모드로의 전환을 지시하는 모드 전환 명령을 상기 호스트로부터 수신하는 단계와, 상기 동기 신호의 마지막 펄스가 생성된 후 상기 모드 전환 명령에 따라 상기 카운트 값을 이용하여 상기 주기와 동일한 주기를 갖는 내부 동기 신호를 생성하는 단계를 포함하며, 상기 마지막 펄스와 상기 내부 동기 신호의 첫 번째 펄스와의 시간 간격은 상기 주기와 동일하다.

Description

디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템{METHOD FOR OPERATING DISPLAY DRIVER AND SYSTEM HAVING THE DISPLAY DRIVER}
본 발명의 개념에 따른 실시 예는 디스플레이 드라이버에 관한 것으로, 특히 동작 도중에 모드 전환 명령에 따라 비디오 모드와 명령 모드 사이에서 모드 전환을 할 수 있는 디스플레이 드라이버, 이의 동작 방법, 상기 디스플레이 드라이버를 제어할 수 있는 호스트, 및 이들을 포함하는 시스템에 관한 것이다.
영상 해상도(image resolution)가 증가함에 따라, 모바일 애플리케이션 프로세서(mobile application processor)와 디스플레이 드라이버 IC(display driver integrated circuit(IC)) 사이의 데이터 트래픽(data traffic)이 급속도로 증가하고 있다.
이에 따라 상기 모바일 애플리케이션 프로세서 및/또는 상기 디스플레이 드라이버 IC에서 소모되는 전력도 꾸준히 증가하고 있다.
음성 통화 중심의 기존의 이동 전화기는 멀티미디어(multimedia) 데이터 중심의 스마트폰(smart phone)으로 빠르게 대체되고 있다. 상기 스마트 폰에 구현된 디스플레이 드라이버 IC는 정지 영상(still image) 신호 또는 동영상(moving image) 신호와 같은 상기 멀티미디어 데이터를 디스플레이에서 디스플레이하기 위하여 빈번하게 동작한다.
따라서 상기 스마트 폰의 배터리 지속 시간이 감소한다. 상기 배터리 지속 시간은 한번 충전으로 계속해서 사용할 수 있는 배터리의 사용 시간을 의미한다. 이에 따라 정지 영상 신호와 동영상 신호를 처리하는 스마트 폰과 같은 이동 통신 장치의 배터리 지속 시간을 늘릴 수 있는 방법이 필요하다.
본 발명이 이루고자 하는 기술적인 과제는 전력 소모를 줄이기 위해 동작 도중에 모드 전환 명령에 따라 비디오 모드와 명령 모드 사이에서 모드 전환을 할 수 있는 디스플레이 드라이버, 이의 동작 방법, 상기 디스플레이 드라이버를 제어할 수 있는 호스트, 및 이들을 포함하는 시스템을 제공하는 것이다.
본 발명의 실시 예에 따른 디스플레이 드라이버의 동작 방법은 호스트로부터 전송된 동기 패킷에 연관된 동기 신호의 주기를 카운트하여 카운트 값을 생성하는 단계와, 프레임 메모리를 바이패스하여 제1이미지 데이터를 디스플레이로 전송하는 비디오 모드로부터 상기 프레임 메모리를 통하여 제2이미지 데이터를 상기 디스플레이로 전송하는 명령 모드로의 전환을 지시하는 모드 전환 명령을 상기 호스트로부터 수신하는 단계와, 상기 동기 신호의 마지막 펄스가 생성된 후, 상기 모드 전환 명령에 따라 상기 카운트 값을 이용하여 상기 주기와 동일한 주기를 갖는 내부 동기 신호를 생성하는 단계를 포함하며, 상기 마지막 펄스와 상기 내부 동기 신호의 첫 번째 펄스와의 시간 간격은 상기 주기와 동일하다.
실시 예에 따라 상기 디스플레이 드라이버의 동작 방법은 상기 모드 전환 명령을 수신한 후, 적어도 한 프레임 동안 상기 제1이미지 데이터를 상기 디스플레이로 바이패스하는 동시에 상기 프레임 메모리에 라이트하는 단계를 더 포함한다.
다른 실시 예에 따라, 상기 디스플레이 드라이버의 동작 방법은 상기 시간 간격 동안 상기 제1이미지 데이터를 상기 디스플레이로 바이패스하는 동시에 상기 프레임 메모리에 라이트하는 단계를 더 포함한다.
상기 제1이미지 데이터의 프레임 레이트(frame rate)는 상기 제2이미지 데이터의 프레임 레이트보다 크다.
또 다른 실시 예에 따라, 상기 상기 디스플레이 드라이버의 동작 방법은 상기 동기 신호의 상기 주기와 상기 내부 동기 신호의 상기 주기와의 차이를 계산하는 단계와, 상기 차이를 이용하여 티어링 효과 제어 신호의 발생 타이밍을 조절하고 상기 티어링 효과 제어 신호를 상기 호스트로 전송하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 디스플레이 드라이버의 동작을 제어하는 호스트의 동작 방법은 상기 디스플레이 드라이버로부터 티어링 효과 제어 신호와 오차 정보를 수신하는 단계와, 상기 티어링 효과 제어 신호와 상기 오차 정보를 이용하여 상기 디스플레이 드라이버에서 복원될 동기 신호에 연관된 동기 패킷의 발생 타이밍을 조절하는 단계를 포함한다.
상기 오차 정보는 상기 동기 신호의 주기와 상기 주기를 이용하여 상기 디스플레이 드라이버에서 생성된 내부 동기 신호의 주기와의 차이에 대응되는 정보이다.
본 발명의 다른 실시 예에 따른 디스플레이 드라이버의 동작을 제어하는 호스트의 동작 방법은 상기 디스플레이 드라이버로부터 오차 정보를 수신하는 단계와, 상기 오차 정보에 따라 티어링 효과 제어 신호의 발생 타이밍을 제어하기 위한 제어 값을 상기 디스플레이 드라이버로 전송하는 단계와, 상기 디스플레이 드라이버로부터, 상기 제어 값에 따라 상기 발생 타이밍이 제어된 티어링 효과 제어 신호를 수신하는 단계와, 상기 제어된 티어링 효과 제어 신호에 따라 상기 디스플레이 드라이버에서 복원될 동기 신호에 연관된 동기 패킷을 생성하는 단계를 포함한다.
상기 오차 정보는 상기 동기 신호의 주기와 상기 주기를 이용하여 상기 디스플레이 드라이버에서 생성된 내부 동기 신호의 주기와의 차이에 대응되는 정보이다.
본 발명의 실시 예에 따른 디스플레이 드라이버와 상기 디스플레이 드라이버의 동작을 제어하는 호스트를 포함하는 시스템에서, 상기 디스플레이 드라이버는 상기 호스트로부터 전송된 동기 패킷에 연관된 동기 신호의 주기를 카운트하여 카운트 값을 생성하고, 프레임 메모리를 바이패스하여 제1이미지 데이터를 디스플레이로 전송하는 비디오 모드로부터 상기 프레임 메모리를 통하여 제2이미지 데이터를 상기 디스플레이로 전송하는 명령 모드로의 전환을 지시하는 제1모드 전환 명령을 상기 호스트로부터 수신하고, 상기 동기 신호의 마지막 펄스가 생성된 후 상기 카운트 값을 이용하여 상기 주기와 동일한 주기를 갖는 내부 동기 신호를 생성하고, 상기 마지막 펄스와 상기 내부 동기 신호의 첫 번째 펄스와의 시간 간격은 상기 주기와 동일하고, 상기 비디오 모드로부터 상기 명령 모드로 전환된 후 상기 호스트는 새로운 동기 패킷을 상기 디스플레이 드라이버로 전송하지 않는다.
상기 디스플레이 드라이버는 상기 모드 전환 명령을 수신한 후 적어도 한 프레임 동안 상기 제1이미지 데이터를 상기 디스플레이로 바이패스하는 동시에 상기 프레임 메모리에 라이트한다.
상기 디스플레이 드라이버는 상기 동기 신호의 상기 주기와 상기 내부 동기 신호의 상기 주기와의 차이를 계산하고, 상기 명령 모드로부터 상기 비디오 모드로의 전환을 지시하는 제2모드 전환 명령을 상기 호스트로부터 수신한 후 상기 차이를 이용하여 티어링 효과 제어 신호의 발생 타이밍을 조절하고, 상기 티어링 효과 제어 신호를 상기 호스트로 전송하고, 상기 호스트는 상기 티어링 효과 제어 신호에 따라 새로운 동기 패킷을 생성한다.
상기 디스플레이 드라이버는 상기 새로운 동기 패킷에 따라 상기 디스플레이 드라이버에서 복원된 동기 신호의 첫 번째 펄스와 상기 내부 동기 신호의 마지막 펄스와의 시간 간격이 상기 내부 동기 신호의 상기 주기와 동일하도록 상기 티어링 효과 제어 신호의 상기 발생 타이밍을 조절한다.
본 발명의 다른 실시 예에 따른 디스플레이 드라이버와 상기 디스플레이 드라이버의 동작을 제어하는 호스트를 포함하는 시스템에서, 상기 디스플레이 드라이버는 프레임 메모리를 통하여 제1이미지 데이터를 디스플레이로 전송하는 명령 모드로부터 상기 프레임 메모리를 바이패스하여 제2이미지 데이터를 상기 디스플레이로 전송하는 비디오 모드로의 전환을 지시하는 모드 전환 명령에 따라, 티어링 효과 제어 신호와 오차 정보를 상기 호스트로 전송하고, 상기 호스트는 상기 티어링 효과 제어 신호와 상기 오차 정보를 이용하여 상기 디스플레이 드라이버에서 복원될 동기 신호에 연관된 동기 패킷의 발생 타이밍을 조절한다.
상기 호스트는 상기 명령 모드 동안에 상기 디스플레이에서 생성된 내부 동기 신호의 마지막 펄스와 상기 동기 신호의 첫 번째 펄스와의 시간 간격이 상기 내부 동기 신호의 주기와 동일하도록 상기 동기 패킷의 상기 발생 타이밍을 조절한다.
상기 제1이미지 데이터의 프레임 레이트는 상기 제2이미지 데이터의 프레임 레이트보다 작다.
본 발명의 또 다른 실시 예에 따른 디스플레이 드라이버와 상기 디스플레이 드라이버의 동작을 제어하는 호스트를 포함하는 시스템에서, 상기 디스플레이 드라이버는 프레임 메모리를 사용하여 제1이미지 데이터를 디스플레이로 전송하는 명령 모드로부터 상기 프레임 메모리를 바이패스하여 제2이미지 데이터를 상기 디스플레이로 전송하는 비디오 모드로의 전환을 지시하는 모드 전환 명령에 따라 오차 정보를 상기 호스트로 전송하고, 상기 호스트는 상기 오차 정보에 따라 티어링 효과 제어 신호의 발생 타이밍을 제어하기 위한 제어 값을 상기 디스플레이 드라이버로 전송하고, 상기 호스트는 상기 디스플레이 드라이버로부터 상기 제어 값에 따라 생성된 티어링 효과 제어 신호를 수신하고, 수신된 티어링 효과 제어 신호에 따라 상기 디스플레이 드라이버에서 복원될 동기 신호에 연관된 동기 패킷을 생성한다.
상기 호스트는 상기 명령 모드 동안에 상기 디스플레이에서 생성된 내부 동기 신호의 마지막 펄스와 상기 동기 신호의 첫 번째 펄스와의 시간 간격이 상기 내부 동기 신호의 주기와 동일하도록 상기 동기 패킷의 상기 발생 타이밍을 조절한다.
본 발명의 실시 예에 따른 디스플레이 드라이버는 동작 도중에 모드 전환 명령에 따라 비디오 모드와 명령 모드 사이에서 모드 전환을 수행할 수 있다. 따라서, 상기 디스플레이 드라이버에서 소모되는 전력을 효과적으로 줄일 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 영상 신호 처리 시스템의 블록도를 나타낸다.
도 2는 호스트로부터 디스플레이 드라이버로 전송되는 패킷의 일 실시 예를 나타낸다.
도 3은 도 1에 도시된 디스플레이 드라이버의 블록도의 일 실시 예를 나타낸다.
도 4는 도 3에 도시된 디스플레이 드라이버의 동작을 설명하기 위한 흐름도이다.
도 5는 도 3에 도시된 디스플레이 드라이버의 동작을 설명하기 위한 타이밍도이다.
도 6은 도 3에 도시된 제어 회로의 블록도를 나타낸다.
도 7은 본 발명의 실시 예에 따른 티어링 효과 제어 신호의 발생 타이밍을 제어하는 방법을 설명하기 위한 흐름도이다.
도 8은 본 발명의 실시 예에 따른 티어링 효과 제어 신호의 발생 타이밍을 제어하는 방법을 설명하기 위한 타이밍도이다.
도 9는 도 1에 도시된 호스트의 내부 블록도를 나타낸다.
도 10은 도 9에 도시된 호스트의 동기 패킷의 발생 타이밍을 제어하는 방법을 설명하기 위한 흐름도이다.
도 11은 도 9에 도시된 호스트의 티어링 효과 제어 신호의 발생 타이밍을 제어하기 위한 제어 값을 생성하는 방법을 설명하기 위한 흐름도이다.
도 12는 본 발명의 다른 실시 예에 따른 영상 신호 처리 시스템의 블록도를 나타낸다.
도 13은 도 12에 도시된 디스플레이 드라이버의 블록도의 일 실시 예를 나타낸다.
도 14는 도 12에 도시된 디스플레이 드라이버의 동작을 설명하기 위한 흐름도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 영상 신호 처리 시스템의 블록도를 나타내고, 도 2는 호스트로부터 디스플레이 드라이버로 전송되는 패킷의 일 실시 예를 나타낸다.
도 1을 참조하면, 영상 신호 처리 시스템(10A)은 정지 영상 신호(또는 정지 영상) 또는 동영상 신호(또는 동영상)를 디스플레이(300)에서 디스플레이할 수 있는 이동 전화기(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), PDA(personal digital assistant), 또는 PMP(poetable multimedia player) 등과 같은 이동 장치(mobile device), 소형 기기(handheld device) 또는 소형 컴퓨터(handheld computer)를 의미한다.
영상 신호 처리 시스템(10A)은 애플리케이션 호스트 프로세서(이하, '호스트'라 한다. 100), 디스플레이 드라이버(또는, 디스플레이 드라이버 IC; 200A), 및 디스플레이(300)를 포함한다.
실시 예에 따라, 호스트(100)는 호스트(100) 내부에 구현된 코덱(codec)의 실행 여부에 따라 디스플레이(300)에서 디스플레이될 영상 신호가 정지 영상 신호인지 또는 동영상 신호인지를 지시하는 모드 전환 명령을 포함하는 명령 패킷(CP)을 포함하는 패킷(PAC)을 디스플레이 드라이버(200A)로 전송할 수 있다.
다른 실시 예에 따라, 호스트(100)는, 디스플레이(300)에서 디스플레이될 이미지 데이터의 프레임 레이트(frame rate)에 따라, 상기 이미지 데이터를 프레임 메모리를 바이패스하여 디스플레이(300)로 전송할지 또는 상기 프레임 메모리를 통하여 디스플레이(300)로 전송할지를 지시하는 모드 전환 명령을 포함하는 명령 패킷(CP)을 포함하는 패킷(PAC)을 디스플레이 드라이버(200A)로 전송할 수 있다.
예컨대, 이미지 데이터의 프레임 레이트(frame rate)가 30fps(frames per second)보다 작을 때 상기 이미지 데이터는 프레임 메모리를 통하여 디스플레이 (300)로 전송될 수 있고, 그 외의 경우 상기 이미지 데이터는 상기 프레임 메모리를 바이패스하여 디스플레이(300)로 전송될 수 있다.
도 1과 도 2를 참조하면, 클락 신호(CLK)에 따라 호스트(100)로부터 디스플레이 드라이버(200A)로 전송되는 패킷(PAC)은 수직 동기 패킷(VS), 수평 동기 패킷 (HS), 및 데이터 스트림 패킷(DS), 및 명령 패킷(CP)을 포함한다. 여기서, 패킷은 비트들의 집합이다.
수직 동기 패킷(VS)은 영상 신호(또는 이미지 데이터)를 디스플레이하기 위해 필요한 수직 동기 신호에 관련된(또는 연관된) 정보를 포함하고, 수평 동기 패킷(HS)은 상기 영상 신호를 디스플레이하기 위해 필요한 수평 동기 신호에 관련된 정보를 포함한다.
따라서, 디스플레이 드라이버(200A)는 수직 동기 패킷(VS)으로부터 수직 동기 신호를 복원(restore)할 수 있고 수평 동기 패킷(HS)으로부터 수평 동기 신호를 복원할 수 있다. 이때, 클락 신호(CLK)가 상기 복원에 사용될 수 있다.
데이터 스트림 패킷(DS)은 디스플레이(300)에서 디스플레이될 영상 신호를 포함하고, 명령 패킷(CP)은 디스플레이 드라이버(200A)의 동작 및/또는 디스플레이 (300)의 동작에 관련된 명령을 포함한다. 예컨대, 명령 패킷(CP)은 모드 전환 명령을 포함할 수 있다.
호스트(100)는 디스플레이 드라이버(200)로부터 출력된 티어링 효과(tearing effect(TE)) 제어 신호(TE)를 수신하고, 수신된 TE 제어 신호(TE)에 따라 패킷 (PAC)의 생성 타이밍 또는 전송 타이밍을 제어할 수 있다. 따라서, 패킷(PAC)의 생성 타이밍 또는 전송 타이밍에 따라 수직 동기 신호 및/또는 수평 동기 신호의 복원 타이밍이 제어될 수 있다. 여기서, 상기 TE 제어 신호(TE)는 티어링(tearing) 또는 스크린 티어링(screen teraing)을 방지하기 위한 제어 신호이다.
예컨대, 수직 동기 신호(Vsync)의 생성 타이밍은 TE 제어 신호(TE)의 생성 타이밍에 따라 결정될 수 있다. 또한, TE 제어 신호(TE)의 생성 타이밍은 호스트 (100)에 의해 설정된 제어 값(TEV)에 따라 디스플레이 드라이버(200)에 의해 제어될 수 있다. 즉, 제어 값(TEV)에 따라, TE 제어 신호(TE)의 생성 타이밍, 수직 동기 신호(Vsync)의 생성 타이밍, 및/또는 수평 동기 신호(Hsync)의 생성 타이밍은 제어될 수 있다.
실시 예에 따라, 호스트(100)는 TE 제어 신호(TE)와 오차 정보(EI)를 이용하여 패킷(PAC)의 생성 타이밍 또는 전송 타이밍을 제어할 수 있다. 다른 실시 예에 따라, 호스트(100)는 오차 정보(EI)를 이용하여 제어 값(TEV)을 조절할 수 있다.
디스플레이 드라이버(200A)는 호스트(100)로부터 출력된 패킷(PAC)에 포함된 데이터 스트림 패킷(DS)을 처리 또는 복원하고, 호스트(100)로부터 출력된 패킷 (PAC)의 명령 패킷(CP)에 포함된 모드 전환 명령에 응답하여, 처리된 또는 복원된 데이터(DDATA)를 프레임 메모리를 통하여 디스플레이(300)로 전송할지 또는 상기 프레임 메모리를 바이패스하여 디스플레이(300)로 전송할지를 결정할 수 있다.
이때, 비디오 모드(VM)에서 디스플레이 드라이버(200A)는 상기 프레임 메모리를 바이패스한 데이터(DDATA)와 함께 동기 신호(Sync)를 디스플레이(300)로 전송할 수 있다. 또한, 명령 모드(CM)에서 디스플레이 드라이버(200A)는 상기 프레임 메모리를 통하여 출력된 데이터(DDATA)를 내부 동기 신호(ISync)와 함께 디스플레이(300)로 전송할 수 있다.
디스플레이(300)는 동기 신호(Sync) 또는 내부 동기 신호(ISync)를 이용하여 디스플레이 드라이버(200)로부터 출력된 출력 영상 신호(DDATA)를 디스플레이할 수 있다.
예컨대, 디스플레이(300)는 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(Organic LED) 디스플레이, 또는 AMOLED(active-matrix OLED) 디스플레이로 구현될 수 있다.
도 3은 도 1에 도시된 디스플레이 드라이버의 블록도의 일 실시 예를 나타내고, 도 4는 도 3에 도시된 디스플레이 드라이버의 동작을 설명하기 위한 흐름도이고, 도 5는 도 3에 도시된 디스플레이 드라이버의 동작을 설명하기 위한 타이밍도이다.
도 1부터 도 3을 참조하면, 디스플레이 드라이버(200A)는 데이터/동기 디코더(210), 제1스위치 회로(211), 제2스위치 회로(213), 프레임 메모리(215), 프레임 메모리 컨트롤러(217), 제1선택 회로(219), 명령 디코더(220), 제어 회로(230), 제2선택 회로(240), 및 제3선택 회로(250)를 포함한다.
클락 신호(CLK)에 응답하여, 데이터/동기 디코더(210)는 패킷(PAC)에 포함된 데이터 스트림 패킷(DS)으로부터 영상 신호(DATA)를 복원(restore)하고, 수직 동기 패킷(VS)으로부터 수직 동기 신호(Vsync)를 복원하고, 수평 동기 패킷(HS)으로부터 수평 동기 신호(Hsync)를 복원한다. 실시 예에 따라, 데이터/동기 디코더(210)는 디시리얼라이저(deserializer)로 구현될 수 있다.
제1스위치 회로(211)는 복원 영상 신호(DATA)를 제1스위칭 신호(SW1)에 응답하여 제1선택 회로(219)로 전송한다.
제2스위치 회로(213)는 복원 영상 신호(DATA)를 제2스위칭 신호(SW2)에 응답하여 프레임 메모리(215)로 전송한다. 실시 예에 따라, 각 스위치 회로(211과 213)는 NMOS 트랜지스터로 구현된 적어도 하나의 스위치를 포함할 수 있다. 다른 실시 예에 따라, 각 스위치 회로(211과 213)는 버스 컨트롤러의 기능을 수행할 수 있다.
예컨대, 제1스위치 회로(211)는 프레임 메모리(215)를 통하지 않고 동영상 신호를 처리하는 MIPI® 비디오 모드(vodeo mode)를 지원하는 인터페이스 또는 RGB 인터페이스 일수 있다.
제2스위치 회로(213)는 정지 영상 신호를 처리하기 위해 프레임 메모리(215)를 사용하는 MIPI® 명령 모드(command mode)를 지원하는 인터페이스, CPU(central processing unit) 인터페이스 또는 MCU(micro controller unit) 인터페이스 일수 있다.
프레임 메모리 컨트롤러(217)의 제어에 따라, 프레임 메모리(215)는 제2스위치 회로(213)를 통하여 입력된 복원 영상 신호(DATA)를 수신하여 저장한다. 예컨대, 프레임 메모리(215)는 그래픽 메모리(graphic memory)로 구현될 수 있다.
프레임 메모리 컨트롤러(217)는 명령 디코더(220)로부터 출력된 액세스 제어 신호(ACC)에 따라 프레임 메모리(215)의 라이트 동작 또는 리드 동작을 제어할 수 있다. 실시 예에 따라 액세스 제어 신호(ACC)는 라이트 동작에 관련된 제어 신호들 또는 리드 동작에 관련된 제어 신호들일 수 있다.
제1선택 신호(SEL1)에 따라 제1선택 회로(219)는 제1스위치 회로(211)를 통하여 입력된 복원 영상 신호(DATA) 또는 프레임 메모리(215)로부터 출력된 영상 신호를 출력 영상 신호(DDATA)로서 디스플레이(300)로 전송할 수 있다.
예컨대, 제1선택 신호(SEL1)가 논리 0 또는 로우 레벨을 때 제1선택 회로 (219)는 제1스위치 회로(211)를 통하여 입력된 복원 영상 신호(DATA)를 출력하고, 제1선택 신호(SEL1)가 논리 1 또는 하이 레벨을 때 제1선택 회로(219)는 프레임 메모리(215)로부터 출력된 영상 신호를 출력한다. 예컨대, 제1선택 회로(219)는 멀티플렉서로 구현될 수 있다.
명령 디코더(220)는 클락 신호(CLK)에 따라 패킷(PAC)에 포함된 명령 패킷 (CP)을 디코딩하고 디코딩 결과에 따라 액세스 제어 신호(ACC), 다수의 스위칭 신호들(SW1과 SW2), 다수의 선택 신호들(SEL1과 SEL2), 및 인에이블 신호(EN)를 생성한다.
제어 회로(230)는 TE 제어 신호(TE) 및/또는 에러 정보(EI)를 호스트(100)로 출력할 수 있다.
실시 예에 따라, 제어 회로(230)는 패킷(PAC)의 생성 타이밍 또는 출력 타이밍을 제어하기 위해 TE 제어 신호(TE)와 에러 정보(EI)를 호스트(100)로 전송할 수 있다.
다른 실시 예에 따라, 제어 회로(230)는 제어 회로(230)는 패킷(PAC)의 생성 타이밍 또는 출력 타이밍을 제어하기 위해 에러 정보(EI)만을 호스트(100)로 전송할 수 있다.
또 다른 실시 예에 따라, 제어 회로(230)는 패킷(PAC)의 생성 타이밍 또는 출력 타이밍을 제어하기 위해 제어 값(TEV)에 따라 TE 제어 신호(TE)의 생성 타이밍을 제어하고 그 결과로서 생성된 TE 제어 신호(TE)를 호스트(100)로 전송할 수 있다.
또한, 제어 회로(230)는, 인에이블 신호(EN)에 응답하여, 수직 동기 신호 (Vsync)의 주기와 동일한 주기를 갖는 내부 수직 동기 신호(IVsync)를 출력하고 수평 동기 신호(Hsync)의 주기와 동일한 주기를 갖는 내부 수평 동기 신호(IHsync)를 출력할 수 있다.
제2선택 신호(SEL2)에 따라 제2선택 회로(240)는 비디오 모드(VM) 동안에는 수직 동기 신호(Vsync)를 그리고 명령 모드(CM) 동안에는 내부 수직 동기 신호 (IVsync)를 출력할 수 있다.
제2선택 신호(SEL2)에 따라 제3선택 회로(250)는 비디오 모드(VM) 동안에는 수평 동기 신호(Hsync)를 그리고 명령 모드(CM) 동안에는 내부 수평 동기 신호 (IHsync)를 출력할 수 있다.
예컨대, 제2선택 신호(SEL2)가 논리 0 또는 로우 레벨을 때 각 선택 회로 (240과 250)는 비디오 모드(VM)를 수행하기 위해 각 동기 신호(Vsync와 Hsync)를 출력하고, 제2선택 신호(SEL2)가 논리 1 또는 하이 레벨을 때 각 선택 회로(240과 250)는 명령 모드(CM)를 수행하기 위해 각 내부 동기 신호(IVsync와 IHsync)를 출력한다.
예시적으로 명령 패킷(CP)에 포함된 모드 전환 명령이 2-비트들로 구현될 때, 상기 모드 전환 명령에 따른 디스플레이 드라이버(200A)의 동작 모드와 각 제어 신호(SW1, SW2, SEL1, 및 SEL2)의 상태는 표 1과 같다.
Bit of CP Operation Mode SW1 SW2 SEL1 SEL2
00 Command Mode OFF ON H H
01 Video Mode with Frame Memory OFF ON H H
10 Video Mode without Frame Memory ON OFF L L
11 Overlap Mode ON ON L L
이때, 오버랩 모드는, 비디오 모드(VM)로부터 명령 모드(CM)로의 전환을 지시하는 모드 전환 명령(도 5의 MCC)에 따라, 디스플레이 드라이버(200A)가 상기 명령 모드(CM)를 수행하기 이전에 적어도 한 프레임 동안 상기 비디오 모드(VM)에서 입력된 이미지 데이터를 디스플레이(300)로 바이패스하는 동시에 프레임 메모리 (215)에 라이트하는 동작을 의미한다.
디스플레이 드라이버(200A)의 동작 모드가 모드 전환 명령에 따라 프레임 메모리(215)를 바이패스하여 제1이미지 데이터를 디스플레이(300)로 전송하는 비디오 모드(VM)로부터 프레임 메모리(215)를 통하여 제2이미지 데이터를 디스플레이(300)로 전송하는 명령 모드(CM)로 전환되는 과정을 도 1부터 도 5를 참조하여 설명하면 다음과 같다. 이때, 제1이미지 데이터의 프레임 레이트는 제2이미지 데이터의 프레임 레이트보다 크다.
비디오 모드(VM) 동안에, 데이터/동기 디코더(210)는 호스트(100)로부터 패킷(PAC)을 수신하고(S10), 패킷(PAC)에 포함된 수직 동기 패킷(VS)을 이용하여 수직 동기 신호(Vsync)를 복원하고, 패킷(PAC)에 포함된 수평 동기 패킷(HS)을 이용하여 수평 동기 신호(Hsync)를 복원하고, 패킷(PAC)에 포함된 데이터 스트림(DS)으로부터 데이터(DATA)를 복원한다(S20).
명령 디코더(220)는 패킷(PAC)에 포함된 명령 패킷(CP)에 따라 비디오 모드를 수행하기 위한 다수의 제어 신호들(SW1, SW2, SEL1, 및 SEL2)을 생성한다. 각 제어 신호(SW1, SW2, SEL1, 및 SEL2)의 레벨은 표 1과 같다.
제1선택 회로(219)는 제1스위치 회로(211)를 통하여 입력된 복원 데이터 (DATA)를 디스플레이(300)로 전송하고, 각 선택 회로(240과 250)는 각 동기 신호 (Vsync와 Hsync)를 디스플레이(300)로 전송한다(S30).
제1구간(INT1) 동안, 제어 회로(230)는 수직 동기 신호(Vsync)의 주기(T1)를 카운트하여 제1카운트 값을 생성하고 수평 동기 신호(Hsync)의 주기(T2)를 카운트하여 제2카운트 값을 생성한다(S40).
호스트(100)는 비디오 모드로부터 명령 모드로의 전환을 지시하는 모드 전환 명령(MCC)을 포함하는 명령 패킷(101)을 패킷(PAC)에 포함시켜 디스플레이 드라이버(200A)로 전송한다. 디스플레이 드라이버(200A)는 명령 패킷(101)을 수신한다 (S50). 모드 전환 명령(MCC)은 모드 전환 1프레임 전 또는 수 프레임 전에 디스플레이(200A)로 전송될 수 있다.
명령 디코더(220)는 명령 패킷(101)에 포함된 비트들, 예컨대 00을 디코딩하고 디코딩 결과에 따라 다수의 제어 신호들(SW1, SW2, SEL1, 및 SEL2)을 생성한다.
이때, 오버랩 구간(INT2) 동안, 복원 데이터(DATA)는 제1스위치 회로(211)와 제1선택 회로(219)를 통하여 디스플레이(300)로 바이패스되는 동시에 제2스위치 회로(213)를 통하여 프레임 메모리(215)에 라이트된다. 이때, 복원 데이터(DATA)와 함께 각 동기 신호(Vsync와 Hsync)는 디스플레이(300)로 전송될 수 있다. 따라서, 디스플레이(300)는 각 동기 신호(Vsync와 Hsync)를 이용하여 복원 데이터(DATA)를 디스플레이할 수 있다.
모드 전환 명령(MCC)을 수신한 후, 제어 회로(230)는 수직 동기 신호(Vsync)의 마지막 펄스(LP)를 수신한 후, 상기 제1카운트 값을 이용하여 수직 동기 신호 (Vsync)의 주기(T1)와 동일한 주기(T1)를 갖는 내부 수직 동기 신호(IVsync)를 생성한다. 또한, 제어 회로(230)는 내부 수직 동기 신호(IVsync)와 제2카운트 값을 이용하여 수평 동기 신호의 주기(T2)와 동일한 주기(T2)를 갖는 내부 수평 동기 신호(IHsync)를 생성한다(S60).
도 5에 도시된 바와 같이, 수직 동기 신호(Vsync)의 마지막 펄스(LP)와 내부 수직 동기 신호(IVsync)의 첫 번째 펄스(FP) 사이의 시간 간격(T1)은 수직 동기 신호(Vsync)의 주기(T1)와 동일하다.
즉, 비디오 모드로부터 명령 모드로 전환시, 디스플레이 드라이버(200A)는 수직 동기 신호(Vsync)와 연속적인 내부 수직 동기 신호(IVsync)를 발생할 수 있으므로, 디스플레이(300)에서 발생할 수 있는 영상 플리커(image flicker) 현상을 방지할 수 있다.
명령 디코더(220)는 제2선택 신호(SEL2)의 발생 시점을 조절함으로써 수직 동기 신호(Vsync)의 마지막 펄스(LP)와 내부 수직 동기 신호(IVsync)의 첫 번째 펄스(FP) 사이의 시간 간격(T1)이 수직 동기 신호(Vsync)의 주기(T1)와 동일하게 되도록 제2선택 회로(240)를 제어할 수 있다.
각 선택 회로(219, 240, 및 250)는 각 선택 신호(SEL1 및 SEL2)에 따라 복원 데이터(DATA)와 각 내부 동기 신호(IVsync와 IHsync)를 디스플레이(300)로 전송할 수 있다(S70). 따라서, 제2구간(INT3)부터 디스플레이 드라이버(200A)는 명령 모드를 수행할 수 있다.
이때, 제2구간(INT3)부터 호스트(100)는 호스트(100)에서 소모되는 전력을 줄이기 위해 수직 동기 패킷(VS)과 수평 동기 패킷(HS)을 디스플레이 드라이버 (200A)로 전송하지 않고 데이터 스트림 패킷(DS)만을 전송할 수 있다. 이에 따라, 디스플레이 드라이버(200A)는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)는 생성하지 않는다. 디스플레이 드라이버(200A)는 복원 데이터(DATA)를 프레임 메모리(215)를 통하여 디스플레이(300)로 전송한다.
도 6은 도 3에 도시된 제어 회로의 블록도를 나타낸다.
도 3, 도 5, 및 도 6을 참조하면, 제어 회로(230)는 수직 동기 신호 주기 카운터(231-1), 내부 수직 동기 신호 생성기(231-2), 수평 동기 신호 주기 카운터 (232-1), 내부 수평 동기 신호 생성기(232-2), 오실레이터(233), 오차 계산기 (234), TE 제어 신호 생성기(235), 제어 값 레지스터(236), 및 오차 정보 레지스터 (237)를 포함한다.
수직 동기 신호 주기 카운터 (231-1)는 클락 신호(CLK1)를 이용하여 수직 동기 신호(Vsync)의 주기(T1)를 카운트하고 제1카운트 값(CNT1)을 생성한다.
내부 수직 동기 신호 생성기(231-2)는 제1카운트 값(CNT1)과 오실레이터 (233)로부터 출력된 오실레이션 신호(OSC)를 이용하여 수직 동기 신호(Vsync)의 주기(T1)와 동일한 주기(T1)를 갖는 내부 수직 동기 신호(IVsync)를 생성한다.
수평 동기 신호 주기 카운터(232-1)는 클락 신호(CLK1)를 이용하여 수평 동기 신호(Hsync)의 주기(T2)를 카운트하고 제2카운트 값(CNT2)을 생성한다.
내부 수평 동기 신호 생성기(232-2)는 제2카운트 값(CNT2)과 오실레이터 (233)로부터 출력된 오실레이션 신호(OSC)를 이용하여 수평 동기 신호(Hsync)의 주기(T2)와 동일한 주기(T2)를 갖는 내부 수평 동기 신호(IHsync)를 생성한다.
각 동기 신호 생성기(231-2와 232-2)는 인에이블 신호(EN)에 응답하여 각 내부 동기 신호(IVsync와 IHsync)의 생성 타이밍 또는 출력 타이밍을 제어할 수 있다.
실시 예에 따라, 각 동기 신호 주기 카운터(231-1과 232-1)는 각 동기 신호 (Vsync와 Hsync)의 마지막 펄스를 검출하고 검출 결과에 따라 각 내부 동기 신호 생성기(231-2와 232-2)의 동작을 제어할 수 있는 각 제어 신호를 출력할 수도 있다. 이 경우, 각 동기 신호 주기 카운터(231-1과 232-1)는 마지막 펄스 검출기의 기능을 수행할 수 있다.
오차 계산기(234)는 수직 동기 신호(Vsync)의 주기(T1)와 내부 수직 동기 신호(IVsync)의 주기의 차이를 계산하고 제1오차 값을 생성하고, 수평 동기 신호 (Hsync)의 주기(T2)와 내부 수평 동기 신호(IHsync)의 주기의 차이를 계산하고 제2오차 값을 생성하고, 상기 제1오차 값과 상기 제2오차 값 각각을 오차 정보 레지스터(237)에 저장할 수 있다. 예컨대, 오차 계산기(234)는 클락 신호를 기반으로 상기 제1오차 값과 상기 제2오차 값 각각을 계산할 수 있다.
오차 정보 레지스터(237)에 저장된 상기 제1오차 값과 상기 제2오차 값 각각은 호스트(100)에 의하여 액세스 가능하다.
이론적으로는 수직 동기 신호(Vsync)의 주기와 동일한 주기를 갖는 내부 수직 동기 신호(IVsync)를 생성할 수 있으나, 실제 구현 예에서는 수직 동기 신호 (Vsync)의 주기와 내부 수직 동기 신호(IVsync)의 주기 사이에는 오차가 발생할 수 있다.
마찬가지로, 수평 동기 신호(Hsync)의 주기와 동일한 주기를 갖는 내부 수평 동기 신호(IHsync)를 생성할 수 있으나, 실제 구현 예에서는 수평 동기 신호 (Vsync)의 주기와 내부 수직 동기 신호(IVsync)의 주기 사이에는 오차가 발생할 수 있다.
TE 제어 신호 생성기(235)는 오차 계산기(234)로부터 제공된 상기 제1오차 값에 따라 TE 제어 신호(TE)의 생성 타이밍을 제어할 수 있다.
제어 값 레지스터(236)는 호스트(100)로부터 출력된 제어 값(TEV)을 저장할 수 있다. 이때, 오차 계산기(234)는 제어 값(TEV)을 수신하여 해석하고 해석 결과에 따라 TE 제어 신호 생성기(235)의 동작을 제어할 수 있다. 따라서, TE 제어 신호 생성기(235)는 제어 값(TEV)을 이용하여 TE 제어 신호(TE)의 발생 타이밍을 제어할 수 있다.
도 7은 본 발명의 실시 예에 따른 티어링 효과 제어 신호의 발생 타이밍을 제어하는 방법을 설명하기 위한 흐름도이고 도 8은 본 발명의 실시 예에 따른 티어링 효과 제어 신호의 발생 타이밍을 제어하는 방법을 설명하기 위한 타이밍도이다.
디스플레이 드라이버(200A)가 TE 제어 신호(TE)의 발생 시점을 제어하는 방법과 디스플레이 드라이버(200A)의 동작 모드가 모드 전환 명령(도 2의 103)에 따라 비디오 모드로부터 명령 모드로 전환되는 과정을 도 2, 도 3, 도 6, 도 7, 및 도 8을 참조하여 설명하면 다음과 같다.
모드 전환 시점에서, 각 내부 동기 신호(IVsync와 IHsync)로부터 각 동기 신호(Vsync와 Hsync)로의 핸드오버(handover)가 정확하게 수행될 때, 디스플레이 (300)에서 영상 플리커가 발생하지 않는다.
만일, 제2TE 제어 신호(TE2)가 호스트(100)로 전송되면, 호스트(100)는 제2TE 제어 신호(TE2)에 따라 수직 동기 신호(Vsync)에 연관된 수직 동기 패킷(VS)을 생성한다. 따라서 수직 동기 신호(Vsync)의 펄스(P2)는 제1시점(T1)이 아니 제2시점(T2)에서 생성된다.
즉, 수직 동기 신호(Vsync)가 지연 시간(TD) 만큼 지연되어 발생하면, 디스플레이(300)에서 영상 플리커가 발생한다. 따라서, 제2TE 제어 신호(TE2)의 생성 타이밍을 조절할 필요가 있다.
오차 계산기(234)는 수직 동기 신호(Vsync)의 주기와 내부 수직 동기 신호 (IVsync)의 주기의 차이, 제1오차 값을 계산하고 이를 오차 정보 레지스터(237)에 저장한다(S110).
오차 계산기(234)는 오차 정보 레지스터(237)에 저장된 제1오차 값에 따라 TE 제어 신호(TE)의 생성 타이밍을 제어하기 위한 제어 신호를 TE 제어 신호 생성기(235)로 전송한다(S120).
TE 제어 신호 생성기(235)는 상기 제어 신호에 따라 생성된 제1TE 제어 신호 (TE1)를 호스트(100)로 전송한다(S130). 호스트(100)는 제1TE 제어 신호(TE1)에 따라 제1시점(T1)에서 생성될 수직 동기 신호(Vsync)의 펄스(P1)에 연관된 수직 동기 패킷(VS)을 생성한다.
제1시점(T1)을 기준으로, 내부 수직 동기 신호(IVsync)로부터 수직 동기 신호(Vsync)로의 핸드오버가 정확하게 수행되므로, 디스플레이(300)에서는 영상 플리커가 발생하지 않는다. 즉, 수직 동기 신호(Vsync)의 첫 번째 펄스(P1)는 제2시점(T2)이 아닌 제1시점(T1)에서 생성될 수 있다.
도 9는 도 1에 도시된 호스트의 내부 블록도를 나타내고, 도 10은 도 9에 도시된 호스트의 동기 패킷 발생 타이밍을 제어하는 방법을 설명하기 위한 흐름도이다.
도 1, 도 9, 및 도 10을 참조하며, 실시 예에 따라, 호스트(100)는 제어 로직 (110)과 동기 패킷 생성기(120)를 포함할 수 있다. 다른 실시 예에 따라, 호스트(100)는 제어 로직(110)과 제어 값 조절 로직(130)을 포함할 수 있다. 또 다른 실시 예에 따라, 호스트(100)는 제어 로직(110), 동기 패킷 생성기(120), 및 제어 값 조절 로직(130)을 포함할 수 있다.
디스플레이 드라이버(200A)의 동작 모드가 모드 전환 명령(도 2의 103)에 따라 명령 모드로부터 비디오 모드로 전환되는 과정을 도 1, 도 2, 도 8, 도 9, 및 도 10을 참조하여 설명하면 다음과 같다.
상술한 바와 같이, 모드 전환 시점에서 각 내부 동기 신호(IVsync와 IHsync)로부터 각 동기 신호(Vsync와 Hsync)로의 핸드오버가 정확하게 수행될 때, 디스플레이(300)에서는 영상 플리커가 발생하지 않는다.
모드 전환 명령(도 2의 103)을 포함하는 패킷(PAC)이 디스플레이 드라이버 (200A)로 전송된 후, 제어 로직(110)은 디스플레이 드라이버(200A)로부터 출력된 TE 제어 신호(TE)와 오차 정보(EI)를 수신하고(S210), TE 제어 신호(TE)와 오차 정보(EI)를 이용하여 동기 패킷의 생성 타이밍을 조절하기 위한 제어 신호를 동기 패킷 생성기(120)로 출력한다.
TE 제어 신호(TE)의 상승 에지(rising edge)에 따라 수직 동기 신호(Vsync)의 첫 번째 펄스(FP)의 상승 에지의 타이밍이 결정되므로, 제어 로직(110)은 TE 제어 신호(TE)와 오차 정보(EI)를 이용하여 제1시점(T1)에서 수직 동기 신호(Vsync)의 첫 번째 펄스(P1)의 상승 에지가 생성될 수 있도록 제어 신호를 동기 패킷 생성기(120)로 출력한다.
따라서, 동기 패킷 생성기(120)는 제어 신호에 응답하여 제1시점(T1)에서 수직 동기 신호(Vsync)의 첫 번째 펄스(P1)의 상승 에지가 생성될 수 있도록 수직 동기 패킷(VS)을 생성하고 생성된 수직 동기 패킷(VS)을 디스플레이 드라이버(200A)로 전송할 수 있다.
즉, 동기 패킷 생성기(120)는 상기 제어 신호에 따라 각 동기 패킷(VS와 HS)의 생성 타이밍 또는 출력 타이밍을 조절할 수 있다(S220). 이에 따라 동기 패킷 생성기(120)는 생성된 각 동기 패킷(VS와 HS)을 포함하는 패킷(PAC)을 디스플레이 드라이버(200A)로 전송한다(S230).
도 11은 도 9에 도시된 호스트의 티어링 효과 제어 신호의 발생 타이밍을 조절하기 위한 제어 값을 생성하는 방법을 설명하기 위한 흐름도이다.
디스플레이 드라이버(200A)의 동작 모드가 모드 전환 명령(도 2의 103)에 따라 명령 모드로부터 비디오 모드로 전환되는 과정을 도 1, 도 2, 도 8, 도 9, 및 도 11을 참조하여 설명하면 다음과 같다.
모드 전환 시점에서 각 내부 동기 신호(IVsync와 IHsync)로부터 각 동기 신호(Vsync와 Hsync)로의 핸드오버가 정확하게 수행될 때, 디스플레이(300)에서는 영상 플리커가 발생하지 않는다.
모드 전환 명령(도 2의 103)을 포함하는 패킷(PAC)이 디스플레이 드라이버 (200A)로 전송된 후, 제어 로직(110)은 디스플레이 드라이버(200A)로부터 출력된 오차 정보(EI)를 수신하고(S310), 오차 정보(EI)를 제어 값 조절 로직(130)으로 출력한다.
제어 값 조절 로직(130)은 오차 정보(EI)에 따라 TE 제어 신호의 발생 타이밍을 제어하기 위한 제어 값(TEV)을 생성하고(S320), 생성된 제어 값(TEV)을 디스플레이 드라이버(200A)의 제어 값 레지스터(236)로 전송한다(S330).
따라서 TE 제어 신호 생성기(235)는 제어 값 레지스터(236)에 저장된 제어 값(TEV)에 따라 TE 제어 신호(TE)를 생성할 수 있다.
도 12는 본 발명의 다른 실시 예에 따른 영상 신호 처리 시스템의 블록도를 나타낸다.
영상 신호 처리 시스템(10B)은 호스트(100), 디스플레이 드라이버(200B), 및 디스플레이(300)를 포함한다.
호스트(100)는 데이터(DATA)와 명령(CMD), 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 및 제어 값(TEV)을 디스플레이 드라이버(200B)로 전송한다. 디스플레이 드라이버(200B)는 TE 제어 신호(TE) 및/또는 오차 정보(EI)를 호스트(100)로 전송한다.
디스플레이 드라이버(200B)는 동작 모드, 예컨대 비디오 모드에 따라 데이터 (DATA), 수직 동기 신호(Vsync), 및 수평 동기 신호(Hsync)를 디스플레이(300)로 전송한다. 또한, 디스플레이 드라이버(200B)는 동작 모드, 예컨대 명령 모드에 따라 데이터(DATA), 내부 수직 동기 신호(IVsync), 및 내부 수평 동기 신호(IHsync)를 디스플레이(300)로 전송한다.
도 13은 도 12에 도시된 디스플레이 드라이버의 블록도의 일 실시 예를 나타낸다.
도 3과 도 13을 참조하면, 데이터/동기 디코더(210)를 제외하면 도 13에 도시된 디스플레이 드라이버(200B)의 구조와 동작은 도 3에 도시된 디스플레이 드라이버(200A)의 구조와 동작과 실질적으로 동일하다.
도 14는 도 12에 도시된 디스플레이 드라이버의 동작을 설명하기 위한 흐름도이다.
도 2, 도 6, 도 12, 도 13, 및 도 14를 참조하면, 제어 회로(230)는 각 동기 신호(Vsync와 Hsync)의 주기를 카운트하고 각 카운트 값(CNT1과 CNT2)을 생성한다(S410).
명령 디코더(220)는 모드 전환 명령, 예컨대 디스플레이 드라이버(200B)의 동작 모드를 비디오 모드로부터 명령 모드로 변환하기 위한 모드 전환 명령을 포함하는 명령 패킷(101)을 수신한다(S420).
상술한 바와 같이 제어 회로(230)는 각 카운트 값(CNT1과 CNT2)을 이용하여 각 동기 신호(Vsync와 Hsync)의 주기와 동일한 주기를 갖는 각 내부 동기 신호 (IVsync와 IHsync)를 생성한다(S430). 명령 모드로 동작하는 디스플레이 드라이버 (200B)는 데이터(DATA)와 각 내부 동기 신호(IVsync와 IHsync)를 디스플레이 드라이버(300)로 전송한다(S440).
비디오 모드로 동작하는 디스플레이 드라이버(200B)는 데이터(DATA)와 각 동기 신호(Vsync와 Hsync)를 디스플레이 드라이버(300)로 전송한다.
실시 예에 따라 제어 값(TEV)과 오차 정보(EI)는 호스트(100) 또는 스플레이 드라이버(200A와 200B)에 구현된 불휘발성 메모리에 저장될 수 있다. 따라서, 호스트(100) 또는 스플레이 드라이버(200A와 200B)의 초기화 동작 시에 상기 불휘발성 메모리에 저장된 각 정보(TEV와 EI)는 각 레지스터(236과 237)에 로드될 수 있다.
다른 실시 예에 따라, 제어 값(TEV)과 오차 정보(EI)는 실시간으로 매 프레임마다 업-데이트될 수도 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10A, 10B; 영상 신호 처리 시스템
100; 호스트
200A, 200B; 디스플레이 드라이버
210; 데이터/동기 디코더
230; 제어 회로
300; 디스플레이

Claims (18)

  1. 호스트로부터 전송된 동기 패킷에 연관된 동기 신호의 주기를 카운트하여 카운트 값을 생성하는 단계;
    프레임 메모리를 바이패스하여 제1이미지 데이터를 디스플레이로 전송하는 비디오 모드로부터 상기 프레임 메모리를 통하여 제2이미지 데이터를 상기 디스플레이로 전송하는 명령 모드로의 전환을 지시하는 모드 전환 명령을 상기 호스트로부터 수신하는 단계; 및
    상기 동기 신호의 마지막 펄스가 생성된 후, 상기 모드 전환 명령에 따라 상기 카운트 값을 이용하여 상기 동기 신호의 상기 주기와 동일한 주기를 갖는 내부 동기 신호를 생성하는 단계를 포함하며,
    상기 동기 신호의 상기 마지막 펄스와 상기 내부 동기 신호의 첫 번째 펄스와의 시간 간격은 상기 동기 신호의 상기 주기와 동일한 디스플레이 드라이버의 동작 방법.
  2. 제1항에 있어서,
    상기 모드 전환 명령을 수신한 후, 적어도 한 프레임 동안 상기 제1이미지 데이터를 상기 디스플레이로 바이패스하는 동시에 상기 프레임 메모리에 라이트하는 단계를 더 포함하는 디스플레이 드라이버의 동작 방법.
  3. 제1항에 있어서,
    상기 시간 간격 동안 상기 제1이미지 데이터를 상기 디스플레이로 바이패스하는 동시에 상기 프레임 메모리에 라이트하는 단계를 더 포함하는 디스플레이 드라이버의 동작 방법.
  4. 제1항에 있어서,
    상기 제1이미지 데이터의 프레임 레이트(frame rate)는 상기 제2이미지 데이터의 프레임 레이트보다 큰 디스플레이 드라이버의 동작 방법.
  5. 제1항에 있어서,
    상기 동기 신호의 상기 주기와 상기 내부 동기 신호의 상기 주기와의 차이를 계산하는 단계; 및
    상기 차이를 이용하여 티어링 효과 제어 신호의 발생 타이밍을 조절하고 상기 티어링 효과 제어 신호를 상기 호스트로 전송하는 단계를 더 포함하는 디스플레이 드라이버의 동작 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 디스플레이 드라이버와 상기 디스플레이 드라이버의 동작을 제어하는 호스트를 포함하는 시스템에 있어서,
    상기 디스플레이 드라이버는,
    상기 호스트로부터 전송된 동기 패킷에 연관된 동기 신호의 주기를 카운트하여 카운트 값을 생성하고, 프레임 메모리를 바이패스하여 제1이미지 데이터를 디스플레이로 전송하는 비디오 모드로부터 상기 프레임 메모리를 통하여 제2이미지 데이터를 상기 디스플레이로 전송하는 명령 모드로의 전환을 지시하는 모드 전환 명령을 상기 호스트로부터 수신하고, 상기 동기 신호의 마지막 펄스가 생성된 후 상기 카운트 값을 이용하여 상기 동기 신호의 상기 주기와 동일한 주기를 갖는 내부 동기 신호를 생성하고,
    상기 동기 신호의 상기 마지막 펄스와 상기 내부 동기 신호의 첫 번째 펄스와의 시간 간격은 상기 동기 신호의 상기 주기와 동일하고,
    상기 비디오 모드로부터 상기 명령 모드로 전환된 후, 상기 호스트는 새로운 동기 패킷을 상기 디스플레이 드라이버로 전송하지 않는 시스템.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020110100727A 2011-09-02 2011-10-04 디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템 KR101885331B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020110100727A KR101885331B1 (ko) 2011-10-04 2011-10-04 디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템
DE102012107954A DE102012107954A1 (de) 2011-09-02 2012-08-29 Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host
US13/601,678 US8878995B2 (en) 2011-09-02 2012-08-31 Display driver, operating method thereof, host for controlling the display driver, and system having the display driver and the host
TW101131736A TWI576800B (zh) 2011-09-02 2012-08-31 顯示驅動器及其操作方法以及攜帶型通信裝置
JP2012192900A JP6300433B2 (ja) 2011-09-02 2012-09-03 ディスプレイドライバーの動作方法及びイメージ処理システム
CN201210321663.4A CN102982759B (zh) 2011-09-02 2012-09-03 显示驱动器及其操作方法、控制显示驱动器的主机及系统
US14/513,740 US9318072B2 (en) 2011-09-02 2014-10-14 Display driver, operating method thereof, host for controlling the display driver, and system having the display driver and the host

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110100727A KR101885331B1 (ko) 2011-10-04 2011-10-04 디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템

Publications (2)

Publication Number Publication Date
KR20130036783A KR20130036783A (ko) 2013-04-15
KR101885331B1 true KR101885331B1 (ko) 2018-08-07

Family

ID=48437960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110100727A KR101885331B1 (ko) 2011-09-02 2011-10-04 디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템

Country Status (1)

Country Link
KR (1) KR101885331B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10762870B2 (en) 2018-08-27 2020-09-01 Samsung Display Co., Ltd. Electronic device having a plurality of interfaces and method of driving the same
US11842670B2 (en) 2020-06-23 2023-12-12 Samsung Electronics Co., Ltd. Electronic device for dynamically adjusting refresh rate of display
WO2024072177A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 디스플레이로의 명령을 제어하는 전자 장치 및 방법
WO2024072173A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 모드의 변경을 위한 디스플레이를 포함하는 전자 장치 및 방법
WO2024072176A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 재생율에 기반하여 이미지 송신을 변경하는 전자 장치
WO2024072058A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 이미지의 적응적 스캔을 위한 전자 장치
WO2024072057A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 터치 회로로부터의 신호에 기반하여 이미지의 표시를 스케줄링하는 전자 장치 및 방법
WO2024071930A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 이미지를 적응적으로 저장하는 디스플레이 구동 회로를 포함하는 전자 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150071373A (ko) 2013-12-18 2015-06-26 삼성디스플레이 주식회사 디스플레이 드라이버 및 이를 포함하는 영상 신호 처리 시스템
US10943542B2 (en) * 2018-09-10 2021-03-09 Synaptics Incorporated Semiconductor device and method for driving a display panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003044008A (ja) * 2001-07-27 2003-02-14 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその制御装置
JP2003330433A (ja) 2002-03-06 2003-11-19 Hitachi Ltd 表示駆動制御装置および表示装置を備えた電子機器
JP2004271930A (ja) 2003-03-10 2004-09-30 Nec Electronics Corp 表示装置の駆動回路
US6924843B1 (en) 1999-02-26 2005-08-02 Canon Kabushiki Kaisha Image display apparatus control system and image display system control method
US7030871B2 (en) 2001-07-27 2006-04-18 Sanyo Electric Co., Ltd. Active matrix display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006268260A (ja) * 2005-03-23 2006-10-05 Seiko Epson Corp データ転送制御装置及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924843B1 (en) 1999-02-26 2005-08-02 Canon Kabushiki Kaisha Image display apparatus control system and image display system control method
JP2003044008A (ja) * 2001-07-27 2003-02-14 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその制御装置
US7030871B2 (en) 2001-07-27 2006-04-18 Sanyo Electric Co., Ltd. Active matrix display device
JP2003330433A (ja) 2002-03-06 2003-11-19 Hitachi Ltd 表示駆動制御装置および表示装置を備えた電子機器
JP2004271930A (ja) 2003-03-10 2004-09-30 Nec Electronics Corp 表示装置の駆動回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10762870B2 (en) 2018-08-27 2020-09-01 Samsung Display Co., Ltd. Electronic device having a plurality of interfaces and method of driving the same
US11842670B2 (en) 2020-06-23 2023-12-12 Samsung Electronics Co., Ltd. Electronic device for dynamically adjusting refresh rate of display
WO2024072177A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 디스플레이로의 명령을 제어하는 전자 장치 및 방법
WO2024072173A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 모드의 변경을 위한 디스플레이를 포함하는 전자 장치 및 방법
WO2024072176A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 재생율에 기반하여 이미지 송신을 변경하는 전자 장치
WO2024072058A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 이미지의 적응적 스캔을 위한 전자 장치
WO2024072057A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 터치 회로로부터의 신호에 기반하여 이미지의 표시를 스케줄링하는 전자 장치 및 방법
WO2024071930A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 이미지를 적응적으로 저장하는 디스플레이 구동 회로를 포함하는 전자 장치

Also Published As

Publication number Publication date
KR20130036783A (ko) 2013-04-15

Similar Documents

Publication Publication Date Title
KR101885331B1 (ko) 디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템
US9318072B2 (en) Display driver, operating method thereof, host for controlling the display driver, and system having the display driver and the host
KR101861723B1 (ko) 티어링과 플리커를 방지하기 위한 동기 신호를 조절하는 장치들과 그 방법
US10236073B2 (en) Shift register, gate driving circuit and display device
US8823721B2 (en) Techniques for aligning frame data
JP6462207B2 (ja) 表示デバイスの駆動装置
US9865194B2 (en) Display system and method for driving same between normal mode and panel self-refresh (PSR) mode
JP2006268260A (ja) データ転送制御装置及び電子機器
US10614743B2 (en) Display apparatus and a method of driving the same
KR20080049397A (ko) 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
US9417682B2 (en) Display unit driving device with reduced power consumption
US10775921B2 (en) Method of controlling timing for touch and display driver system and touch and display driver system using the same
JP2020101709A (ja) 表示ドライバ及びその動作方法
US20150138259A1 (en) Driving device for driving display unit
KR20150117849A (ko) 디스플레이 시스템
KR20150028075A (ko) 디스플레이 드라이버, 디스플레이 드라이버 구동방법 및 영상 표시 시스템
JP2009239899A (ja) 画像処理回路及びそれを含む電子機器
CN115151886A (zh) 基于帧更新延迟dsi时钟改变以提供更平滑的用户界面体验
CN114822377A (zh) 显示驱动电路、显示模组、显示屏的驱动方法及电子设备
KR101957970B1 (ko) 표시장치와 그 제어 방법
JP2008203482A (ja) 情報端末
CN113810644A (zh) 一种高清视频信号处理和转换的面板驱动系统
CN114982250A (zh) 信号处理方法及装置、显示装置
CN111613181A (zh) 显示驱动电路、显示模组、显示屏的驱动方法及电子设备
TW202101411A (zh) 源極驅動電路、顯示裝置及資訊處理裝置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant