CN113810644A - 一种高清视频信号处理和转换的面板驱动系统 - Google Patents

Abstract

本发明提出一种高清视频信号处理和转换的面板驱动系统。该系统包含以下几个模块：视频信号输入接口模块、集成型FPGA逻辑控制模块、电源管理模块、灰阶电压参考模块、电平移位模块、面板驱动控制模块。视频信号输入接口模块接收外部输入的视频信号；集成型FPGA逻辑控制模块将输入的视频信号转换为面板数据驱动信号；电源管理模块为系统提供需要的工作电平；灰阶电压参考模块为面板驱动模块提供像素灰阶电压参考标准；电平移位模块控制液晶面板逐行像素的开关；面板驱动控制模块配合电平移位模块实现面板图像的驱动和显示。有益效果为：可以兼容市面上多种高规格面板，大幅缩短开发周期，并可以实现自主化设计和调试，降低了产品成本。

Description

一种高清视频信号处理和转换的面板驱动系统

技术领域

本发明涉及液晶显示技术领域，尤其是涉及一种高清视频信号处理和转换的面板驱动系统。

背景技术

随着显示技术朝着超高分辨率和超高刷新率的方向发展，市场上出现种类繁多、型号多样的超高规格液晶面板。目前传统的面板驱动系统方案支持的分辨率和刷新率固定，视频信号输入接口和信号格式较为单一，无法同时兼容LVDS、HDMI、DP、V-by-One、eDP等格式的输入接口和视频信号。现有方案要实现面板的驱动和显示，必须采用SOC加专用ASIC芯片的分布式技术方案，系统复杂度高，且功能比较单一。并且，专用ASIC芯片无法兼容不同型号规格的面板，高端专用ASIC芯片被国外芯片厂商垄断，导致系统方案成本过高，开发周期较长，无法实现大规模市场化应用。

发明内容

本发明针对传统方案的不足，提出一种集成型高清视频信号处理和转换的面板驱动系统。本发明的系统方案具有超高灵活性，成本低，兼容性强，开发周期短，市场应用周期短，可被广泛应用于超高清显示领域。

技术方案：

一种高清视频信号处理和转换的面板驱动系统，以驱动高分辨率显示面板，所述系统包括：视频信号输入接口模块、集成型FPGA逻辑控制模块、电源管理模块、灰阶电压参考模块、面板驱动控制模块；

视频信号输入接口模块用于接收外部输入的图像信号；

集成型FPGA逻辑控制模块负责对接收视频信号进行解串和编码工作，并输出时序控制信号和图像数据至面板驱动控制模块，实现面板的驱动与显示；

电源管理模块为系统各模块提供稳定的工作电源，实现系统的正常工作；

灰阶电压参考模块为面板驱动控制模块提供像素灰阶电压参考标准；

面板驱动控制模块实现面板图像的驱动和显示。

所述集成型FPGA逻辑控制模块用于输入/输出信号接口协议的开发，时序控制开发、图像算法处理的开发、存储控制器模块开发以及通信接口协议的开发，实现液晶面板的时序控制和显示功能。

所述电源管理模块产生用于集成型FPGA逻辑控制模块的核供电2.5V，BANK IO供电3.3V；灰阶电压参考模块中伽马电压芯片的输入电平16.8V，液晶面板中栅极驱动模块的开启电压25V和关闭电平-6.1V。

所述灰阶电压参考模块包括伽马电压芯片、运放芯片、和VCOM快速掉电模块；运放芯片连接伽马电压芯片提升伽马电压芯片产生的公共电压VCOM的驱动能力；VCOM快速掉电模块连接液晶面板实现VCOM电平的快速释放。

所述VCOM快速掉电模块包括供电模块、电压比较模块、电压补偿稳定模块、控制模块和VCOM放电模块，在不增加外部电路的前提下，通过在IGZO显示面板掉电时将公共电极电压VCOM迅速拉低至GND，使得像素电极电压随之降低，加快液晶电容两端像素电极和公共电极的放电速度，有效消除关机残影现象，并通过电压补偿稳定模块，有效避免了电压不稳定导致的IGZO面板的显示异常以及控制掉电状态下VCOM电荷快速释放的稳定性。

优选的，它还包括电平移位模块，用于接收集成型FPGA逻辑控制模块产生的时钟信号和控制信号，产生多路相位不同的面板驱动时钟，用以实现液晶面板内部像素单元栅极开关电平的时序控制。

所述面板驱动控制模块配合电平移位模块实现面板图像的驱动和显示。

所述面板驱动系统执行以下操作：

S1、接收FHD 8bit的LVDS图像信号；

S2、将串行高速信号转换为低速的并行信号；

S3、解码图像信号，输出VS，HS，DE，RGB格式的控制信号和数据信号；

S4、对RGB图像数据进行双线性插值运算；

S5、缩放器将插值后的数据对应到UHD RGB图像数据；

S6、将UHD RGB图像数据编码为UHD 串行信号输出。

所述双线性插值运算根据现有的芯片资源，采用缓存两行数据的方案实现分辨率的提升：

首先读取一帧的两行数据，记作第一行和第二行；通过这两行数据采用双线性插值方案插出中间行数据并将第一行和第一中间行的数据发送出去，此时读取第三行数据，通过第二行和第三行继续插值出第二中间行数据，并发送第二行和第二中间行数据，按照这种方式实现两行数据的存储、发送和刷新直至一帧图像数据。

本发明采用以上技术方案与现有技术相比，具有以下技术效果：

1、通过FPGA实现硬件架构的重构，结合接口协议的开发。兼容不同类型的信号输入，通过算法实现分辨率转换，降低前端SOC成本，同时通过更改系统参数可以兼容不同分辨率和刷新率的面板（4K，8K等多种分辨率，支持60Hz，120hz及240Hz等多种刷新率的面板格式）。需要说明的是，在含FPGA的面板驱动系统整体架构提出的前提下，根据需要如何进行输入/输出信号接口协议的开发，时序控制开发、图像算法处理的开发、存储控制器模块开发以及通信接口协议的开发，为本领域技术人员可以实现的惯用编程手段，不作为本申请的创新点；

2、本发明根据现有的芯片资源，创造性的采用了缓存两行的方案来实现分辨率的提升，可以大幅降低芯片内部RAM资源的使用，为此类问题提供了一个新的解决方案，并起到了良好的发明效果：实现高规格面板的驱动，降低模组成本，提高显示质量；

3、本发明通过控制GAMMA电压和VCOM电压延时工作，消除开机状态时闪屏和白屏现象。

附图说明

图1是本发明的系统模块框架示意图。

图2是本发明的集成型FPGA逻辑控制模块内部系统示意图。

图3是本发明实施例的插值算法示意图。

图4是本发明实施例的电源管理模块示意图。

图5是本发明实施例的灰阶电压参考模块示意图。

图6是本发明实施例的系统模块框架示意图。

图7是本发明VCOM快速掉电模块示意图。

图8是本发明VCOM快速掉电模块消除掉电残影的方法流程图。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例一种高清视频信号处理和转换的面板驱动系统和实现方法进行详细的说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本发明所涉及的面板驱动系统主要包含以下几个模块：视频信号输入接口模块、集成型FPGA逻辑控制模块、电源管理模块、灰阶电压参考模块、电平移位模块、面板驱动控制模块。视频信号输入接口模块用于接收外部输入的视频信号；集成型FPGA逻辑控制模块负责对接收视频信号进行解串和编码工作，并输出时序控制信号和图像数据，实现液晶面板的驱动与显示；电源管理模块主要为系统各模块提供稳定的工作电源，实现系统的正常工作；灰阶电压参考模块为面板驱动模块提供像素灰阶电压参考标准；电平移位模块用于接收集成型FPGA逻辑控制模块产生的时钟信号和控制信号，产生多路相位不同的面板驱动时钟，用以实现面板内部像素单元栅极开关电平的时序控制；面板驱动模块配合电平移位模块实现面板图像的驱动和显示。

所述视频信号输入接口模块，接收SOC端HDMI/LVDS/V-BY-ONE图像信号，并根据接口协议将信号传输到集成型FPGA逻辑控制模块，进行图像处理。

所述集成型FPGA逻辑控制模块，采用基于FPGA作为核心控制芯片，接收所述视频信号输入接口模块的输入视频信号，基于该芯片完成输入输出信号接口协议IP设计、视频信号的编解码和图像算法的开发和设计，实现液晶面板的时序控制和显示功能。该芯片具有成本低廉，逻辑资源丰富，主要包括：用户I/O共184个，包括44对真LVDS和48对伪LVDS；LVDS接收最大频率800MHz；真LVDS最大发送频率600MHz，伪LVDS最大发送频率200MHz；9kbits的BRAM共48块，32kbits的BRAM共2块；拥有2个PLL和16个全局时钟资源；高达10k等效4输入LE。

所述实现一种高清视频信号处理和转换的面板驱动系统的方法，是基于集成型FPGA逻辑控制模块完成输入/输出信号接口协议的软件开发，时序控制信号产生模块开发、图像算法处理的开发、存储控制器模块开发以及通信接口协议的开发，主要包括HDMI/LVDS/V-BY-ONE输入接口协议的开发，MINI_LVDS信号输出接口协议的开发，I2C/SPI通信接口模块开发、图像算法模块开发以及DDR控制器模块的开发。如图2所示，LVDS接收模块接口将输入的高速的串行信号进行7:1解串为低速的并行信号；视频解码模块对并行信号进行解码，输出VS，HS，DE，RGB格式；如图3所示，经过LVDS接收模块处理后的RGB数据以间隔形式储存在BRAM组中，中间像素值以双线性插值算法得出，HS、VS和DE同步信号通过列选择器处理，输出同步信号与列选择信号和储存在BRAM组中的RGB数据通过缩放器映射像素转换为4路480x2160分辨率的数据；图像算法模块根据具体的屏和扫描模式，结合OD，Dithering、Demura等图像处理算法进行调整和实现最佳的显示效果；发送模块接口根据不同的屏产生不同的控制信号，并将处理后的视频信号通过mini-LVDS发送到屏端。

所述高清视频信号处理和转换的面板驱动系统内部的信号处理流程为：

1.接收FHD 8bit的LVDS图像信号；

2.解码图像信号，还原为RGB图像数据；

3.对RGB图像数据进行双线性插值运算；

4.缩放器将插值后的数据对应到UHD RGB图像数据；

5.将UHD RGB图像数据编码为UHD mini-LVDS信号输出。

所述电源管理模块用于满足不同模块的供电需求，主要包括集成型FPGA逻辑控制模块的核供电、灰阶电压参考模块供电以及面板驱动控制模块的供电工作，确保系统各模块正常工作。如图4所示，针对本发明实施例系统的供电需求，须产生的电压有FPGA核供电（Vcore）2.5V,BANK IO供电（VCC_IO）3.3V，伽马参考电压模块输入电平（AVDD）16.8V，栅极驱动IC开启电压（VGH）25V和关闭电平（VGL）-6.1V。本发明实施例选用的电源管理芯片为致新科技的G2562作为电源芯片，该芯片以12V作为输入，芯片内部具有2路同步降压转换BUCK电路产生VCC_IO和Vcore,1路BOOST升压电路产生AVDD以及2个电荷泵电路分别用来产生VGH和VGL，并且该芯片具有可编程的I2C协议通信接口，可以针对不同的面板系统设计需求，通过寄存器配置，实现不同引脚特定电平的输出。

所述灰阶电压参考模块，接收所述电源管理模块产生的灰阶参考输入电压，并将输入参考电压转换成多路伽马参考电压作为面板的像素灰阶的参考电压，并且配合集成型FPGA逻辑控制模块的控制信号通过面板源极驱动部分的DA（数模）转换成液晶面板的像素灰阶电压，为面板驱动模块提供像素灰阶电压参考标准，实现面板的显示和控制。如图5所示，本发明实施例选用的是NOVATEK公司的50115B系列多通道可编程伽马电压产生芯片作为主IC芯片，通过外围电路的配置实现14路伽马参考电压和VCOM公共电压的产生。由于本发明实施例选用的IGZO面板为10bit液晶面板，所能显示像素灰阶为1024灰阶，因此需要伽马参考电压对像素灰阶电压进行D/A转换为对应的不同灰阶的显示亮度的像素电压，从而保证液晶显示产品规范满足γ=2.2的标准。本发明实施例选用的50115B伽马芯片参数：14通道rail to rail可编程伽马缓冲器；伽马通道位数达到10bit；1通道轨至轨VCOM缓冲器；公共电压通道位宽达到7bit。在本发明实施例的面板驱动电路设计过程中，由于大尺寸IGZO液晶面板的工作特性，通过采用致新的G1583P81U芯片来提升伽马电压芯片产生的公共电压VCOM的驱动能力，保证负载端VCOM电压的工作稳定，从而确保液晶面板显示质量。在放电过程中，由于面板的自身特性，导致在系统掉电的过程中，VCOM电压电平无法快速下降，导致面板关机残影问题的出现。本发明实施例在设计过程中，针对这一问题，通过VCOM快速掉电回路实现VCOM电平的快速释放，有效地消除残影现象的产生。如图7和图8所示，所述消除面板掉电残影的电路，包括供电模块110、电压比较模块120、电压补偿稳定模块130、控制模块140和VCOM放电模块150。在不增加外部电路的前提下，通过在IGZO显示面板掉电时将公共电极电压VCOM迅速拉低至GND，使得像素电极电压随之降低，加快液晶电容两端像素电极和公共电极的放电速度，有效消除关机残影现象，并通过电压补偿稳定模块，有效避免了电压不稳定导致的IGZO面板的显示异常以及控制掉电状态下VCOM电荷快速释放的稳定性。

所述电平移位模块，针对内部集成了栅极驱动IC的面板，通过设计信号电平移位模块，实现对GOA面板内部栅极驱动的开关和信号的控制。所述电平移位模块设计时考虑接收时序逻辑的时序驱动信号（STC,CPV,CLR,LC,CK等信号）和电源管理模块输出的像素开关电平信号（VGH和VGL信号），从而输出电平移位后的控制信号和开关信号。GOA面板集成栅极驱动部分，配合源极驱动模块的像素数据写入，完成图像的显示。针对这一功能需求，本发明实施例选用的是立琦科技的集成型电平移位（Level Shifter）芯片RT8946，该芯片为宽电源范围供电，可工作在-18V到40V，该模块接收时序信号和像素开关电平信号，输出8路不同相位的栅极电平移位控制信号（CK1,CK2…CK8）并配合像素开关电平信号，实现每8行为一循环周期的栅极扫描驱动方式。在本发明实施例中，场频为120hz,共有4320行，故每一个行的扫描时间为1.93us,每个循环扫描的周期为15.4us,每个移位控制信号的相位相差为45度。

所述面板驱动控制模块，主要用于接收所述前端各模块的输入信号，进行信号的处理，按照面板像素排列的方式来驱动，实现4K面板的驱动和显示。

本发明实施例实现的一种高清视频信号处理和转换的面板驱动系统，如图6所示，通过集成型FPGA逻辑控制模块对输入的图像信号进行处理，通过接口IP协议和图像算法的设计，完成图像数据的编码转换后的数据通过发送端输出到液晶面板的源极驱动单元,源极驱动单元通过FPGA输出的控制信号（TP,POL）的控制和灰阶参考电压，并基于FPGA输出的栅极驱动控制信号（CPV,STV,OE）的时序配合栅极开关电压（VGL,VGH）驱动栅极驱动单元实现像素开关的控制，将接收到的图像信号进行DAC转换成液晶面板的像素电压驱动液晶面板的显示和驱动。本发明实施例实现的4K面板驱动方案主要是通过将输入的FHD 2K高速串行信号转换为低速的并行信号后，基于FPGA通过差值算法转换到4K分辨率从而驱动和控制4K液晶面板进行图像显示。

本发明实施例的方案主要是针对目前市场上主流的4K显示方案，采用基于FPGA的2K转4K的面板驱动方案，在满足产品的整体功能和性能要求的前提下，可以大幅降低4KSOC板卡整机方案的成本，市场应用需求广泛，通过产品的信赖性测试，满足国标的相关要求，性能可靠，稳定，市场应用前景广泛。

以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进，这些改进应视为本发明的保护范围。

Claims (8)

1.一种高清视频信号处理和转换的面板驱动系统，以驱动高分辨率显示面板，其特征在于所述系统包括：视频信号输入接口模块、集成型FPGA逻辑控制模块、电源管理模块、灰阶电压参考模块、面板驱动控制模块；

视频信号输入接口模块用于接收外部输入的图像信号；

集成型FPGA逻辑控制模块负责对接收视频信号进行解串和编码工作，并输出时序控制信号和图像数据至面板驱动控制模块，实现面板的驱动与显示；

电源管理模块为系统各模块提供稳定的工作电源，实现系统的正常工作；

灰阶电压参考模块为面板驱动控制模块提供像素灰阶电压参考标准；

面板驱动控制模块实现面板图像的驱动和显示；

所述面板驱动系统执行以下操作：

S1、接收FHD 8bit的LVDS图像信号；

S2、将串行高速信号转换为低速的并行信号；

S3、解码图像信号，输出VS，HS，DE，RGB格式的控制信号和数据信号；

S4、对RGB图像数据进行双线性插值运算；

S5、缩放器将插值后的数据对应到UHD RGB图像数据；

S6、将UHD RGB图像数据编码为UHD 串行信号输出。

2.根据权利要求1所述的面板驱动系统，其特征在于所述集成型FPGA逻辑控制模块用于输入/输出信号接口协议的开发，时序控制开发、图像算法处理的开发、存储控制器模块开发以及通信接口协议的开发，实现液晶面板的时序控制和显示功能。

3.根据权利要求1所述的面板驱动系统，其特征在于所述电源管理模块产生用于集成型FPGA逻辑控制模块的核供电2.5V，BANK IO供电3.3V；灰阶电压参考模块中伽马电压芯片的输入电平16.8V，液晶面板中栅极驱动模块的开启电压25V和关闭电平-6.1V。

4.根据权利要求1所述的面板驱动系统，其特征在于所述灰阶电压参考模块包括伽马电压芯片、运放芯片、和VCOM快速掉电模块；运放芯片连接伽马电压芯片提升伽马电压芯片产生的公共电压VCOM的驱动能力；VCOM快速掉电模块连接液晶面板实现VCOM电平的快速释放。

5.根据权利要求4所述的面板驱动系统，其特征在于所述VCOM快速掉电模块包括供电模块、电压比较模块、电压补偿稳定模块、控制模块和VCOM放电模块，在不增加外部电路的前提下，通过在IGZO显示面板掉电时将公共电极电压VCOM迅速拉低至GND，使得像素电极电压随之降低，加快液晶电容两端像素电极和公共电极的放电速度，有效消除关机残影现象，并通过电压补偿稳定模块，有效避免了电压不稳定导致的IGZO面板的显示异常以及控制掉电状态下VCOM电荷快速释放的稳定性。

6.根据权利要求1所述的面板驱动系统，其特征在于它还包括电平移位模块，用于接收集成型FPGA逻辑控制模块产生的时钟信号和控制信号，产生多路相位不同的面板驱动时钟，用以实现液晶面板内部像素单元栅极开关电平的时序控制。

7.根据权利要求6所述的面板驱动系统，其特征在于面板驱动控制模块配合电平移位模块实现面板图像的驱动和显示。

8.根据权利要求1所述的面板驱动系统，其特征在于所述双线性插值运算根据现有的芯片资源，采用缓存两行数据的方案实现分辨率的提升：

首先读取一帧的两行数据，记作第一行和第二行；通过这两行数据采用双线性插值方案插出中间行数据并将第一行和第一中间行的数据发送出去，此时读取第三行数据，通过第二行和第三行继续插值出第二中间行数据，并发送第二行和第二中间行数据，按照这种方式实现两行数据的存储、发送和刷新直至一帧图像数据。

Images