CN111429346A - 一种基于fpga的实时视频图像放大方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的实时视频图像放大方法。其中，方法包括获取原始图像数据并存储；根据需要读取存储的图像数据，缓存至FPGA芯片的RAM中；通过双线性插值算法对缓存至FPGA芯片的RAM中的图像数据进行放大处理。本发明在保证了图像放大的实时性和流畅性的同时，仅用一块入门级FPGA芯片即可实现图像放大，相比传统的GPU或DSP实现方式，降低了硬件成本，提高了资源利用效率。

Description

一种基于FPGA的实时视频图像放大方法

技术领域

本发明涉及图像放大技术领域，尤其是涉及一种基于FPGA的实时视频图像放大方法。

背景技术

随着图像处理技术的进步，以及工业电子设备和电子消费品的自动化和智能化水平的提高，越来越多的电子产品都搭载了图像处理专用的GPU或采用DSP来做图像处理算法，图像放大是目前较常用的一种图像处理算法。在实现实时的图像放大功能时，因为需要每个像素依次处理，为保证图像显示的实时性和流畅性，通常需要硬件上增加GPU或DSP实现算法，如此使电子产品的图像处理功能越来越强大，同时也使整机硬件成本变得越来越高，提高了硬件设计的复杂度。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种基于FPGA的实时视频图像放大方法，能够在保证图像放大的实时性和流畅性的同时，降低硬件成本，提高资源利用效率。

本发明的一个实施例提供了一种基于FPGA的实时视频图像放大方法，包括以下步骤：

获取原始图像数据并存储；

根据需要读取存储的图像数据，缓存至FPGA芯片的RAM中；

通过双线性插值算法对缓存至FPGA芯片的RAM中的图像数据进行放大处理。

本发明实施例的基于FPGA的实时视频图像放大方法，至少具有如下有益效果：

在保证图像放大的实时性和流畅性的同时，仅用一块入门级FPGA芯片即可实现图像放大，相比传统的GPU或DSP实现方式，降低了硬件成本，提高了资源利用效率。

根据本发明的另一些实施例的基于FPGA的实时视频图像放大方法，所述步骤根据需要读取存储的图像数据，缓存至FPGA芯片的RAM中，具体包括：

根据需要读取存储的图像数据；

将读取的图像数据缓存至FPGA芯片的RAM中；

定义一个与读取的图像数据相应的数组寄存器；

将FPGA芯片的RAM中的图像数据依次存放至所述数组寄存器中。

根据本发明的另一些实施例的基于FPGA的实时视频图像放大方法，还包括步骤：

通过计算所述数组寄存器列方向和行方向的图像数据是否需要更新，来更新所述数组寄存器的大小以及缓存至所述数组寄存器中的图像数据。

附图说明

图1是本发明实施例中基于FPGA的实时视频图像放大方法的流程示意图；

图2是图1中步骤S200的流程示意图；

图3是本发明实施例中双线性插值算法的示意图。

具体实施方式

以下将结合实施例对本发明的构思及产生的技术效果进行清楚、完整地描述，以充分地理解本发明的目的、特征和效果。显然，所描述的实施例只是本发明的一部分实施例，而不是全部实施例，基于本发明的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本发明保护的范围。

在本发明的描述中，如果涉及到方位描述，例如“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。如果某一特征被称为“设置”、“固定”、“连接”、“安装”在另一个特征，它可以直接设置、固定、连接在另一个特征上，也可以间接地设置、固定、连接、安装在另一个特征上。

在本发明实施例的描述中，如果涉及到“若干”，其含义是一个以上，如果涉及到“多个”，其含义是两个以上，如果涉及到“大于”、“小于”、“超过”，均应理解为不包括本数，如果涉及到“以上”、“以下”、“以内”，均应理解为包括本数。如果涉及到“第一”、“第二”，应当理解为用于区分技术特征，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

如图1所示，本发明实施例中的基于FPGA的实时视频图像放大方法，包括以下步骤：

S100.获取原始图像数据并存储；

S200.根据需要读取存储的图像数据，缓存至FPGA芯片的RAM中；

S300.通过双线性插值算法对缓存至FPGA芯片的RAM中的图像数据进行放大处理。

具体地，首先获取原始图像，通过流水线的方式处理后存储至DDR(双倍速率同步动态随机存储器)中。根据需要读取DDR中存储的图像数据，缓存到FPGA芯片的RAM(随机存取存储器)中，通过双线性插值算法对RAM中的图像数据进行放大处理。

如图2所示，其中，步骤S200具体包括：

S210：根据需要读取存储的图像数据；

S220：将读取的图像数据缓存至FPGA芯片的RAM中；

S230：定义一个与读取的图像数据相应的数组寄存器；

S240：将FPGA芯片的RAM中的图像数据依次存放至所述数组寄存器中。

具体地，若需要对两行图像数据进行放大，则读取DDR中存储的两行图像数据，缓存至FPGA芯片的RAM中。在FPGA中定义一个2*2的数组寄存器，依次将RAM中的两行图像数据存放到2*2的数组寄存器中。具体地，缓存在RAM中的数据，按时钟节拍依次读出，每次读出两行中的各一个，与上一个时钟节拍的两个数据组成2*2的矩阵数组，数据在每个时钟节拍都会更新。

更进一步地，该图像放大方法还包括：通过计算数组寄存器列方向和行方向的图像数据是否需要更新，来更新数组寄存器的大小以及缓存至数组寄存器中的图像数据。具体地，当获取一个新的原始图像后，先判断已经定义的数组寄存器列方向的图像数据是否需要更新，若需要，则数组寄存器在列方向上进行扩展，并更新缓存至列方向上的图像数据；再判断数组寄存器行方向的图像数据是否需要更新，若需要，则数组寄存器在行方向上进行扩展，并更新缓存至行方向上的图像数据，从而使得数组寄存器能够存放新的原始图像的图像数据，保证图像处理的实时性和流畅性。

结合上述，对本实施例进行更详细的说明：

先设定原始图像(下文称为图像A)分辨率参数为h*l，放大后的图像(下文称为图像B)分辨率参数为H*L。将原始图像A缓存两行数据到RAM中，定义一个2*2的数组寄存器，依次将RAM中的数据读取存放到2*2的数组寄存器中。如图3所示，P11、P12、P21、P22是原始图像A的4个像素点，P为待插值点。2*2数组寄存器在原始图像A上进行移动，先进行行向移动，再进行列向移动，行向步进距离为(l+1)/(L+1)，列向步进距离为(h+1)/(H+1)。举例说明：1280*720像素的图像A放大到1920*1080像素的图像B，l是1280，h是720，L是1920，H是1080，分别+1做图像边界处理，计算可参考到整个图像。

每次移动，其步进距离都会进行累加，(l+1)/(L+1)的累加值和(h+1)/(H+1)的累加值的整数部分决定P11当前的像素位置，P12为在原始图像A行方向上P11的下一个像素数据，P21为在原始图像A列方向上P11的下一个像素数据，P22为在原始图像A行方向上P21的下一个像素数据，小数部分决定权重参数u1、u2、v1、v2。计算出权重参数u1、u2、v1、v2后，FPGA每个时钟通过对2*2数组寄存器中的图像数据进行双线性插值算法处理，计算得到放大图像B的像素数据。

此处值得说明的是，双线性插值算法是先计算出待插值点P与周围四个像素点P11、P12、P21、P22在水平方向和垂直方向上的距离，此距离与四个像素点的权重呈一个线性的反比关系，待插值点距离哪个像素点越近，哪个像素点的权重也就越大。由于待插值点P的计算参考了周围四个像素点的值，距离越近相关性越强，是一个连续变化的量，从而可以较好地解决灰度值不连续的问题。

本发明在保证了图像放大的实时性和流畅性的同时，仅用一块入门级FPGA芯片即可实现图像放大，相比传统的GPU或DSP实现方式，降低了硬件成本，提高了资源利用效率。

上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所述技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。此外，在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。

Claims (3)

1.一种基于FPGA的实时视频图像放大方法，其特征在于，包括以下步骤：

获取原始图像数据并存储；

根据需要读取存储的图像数据，缓存至FPGA芯片的RAM中；

通过双线性插值算法对缓存至FPGA芯片的RAM中的图像数据进行放大处理。

2.根据权利要求1所述的一种基于FPGA的实时视频图像放大方法，其特征在于，所述步骤根据需要读取存储的图像数据，缓存至FPGA芯片的RAM中，具体包括：

根据需要读取存储的图像数据；

将读取的图像数据缓存至FPGA芯片的RAM中；

定义一个与读取的图像数据相应的数组寄存器；

将FPGA芯片的RAM中的图像数据依次存放至所述数组寄存器中。

3.根据权利要求2所述的一种基于FPGA的实时视频图像放大方法，其特征在于，还包括步骤：

通过计算所述数组寄存器列方向和行方向的图像数据是否需要更新，来更新所述数组寄存器的大小以及缓存至所述数组寄存器中的图像数据。

Images