JP2009239899A - 画像処理回路及びそれを含む電子機器 - Google Patents

Abstract

【課題】仮に画像処理用データが破壊された場合であっても、画像表示の異常等を解消することが可能な画像処理回路等を提供する。
【解決手段】液晶タイミングコントローラＩＣ３０は、非表示期間を検出する垂直ブランク監視回路３２と、ＥＥＰＲＯＭ（登録商標）４０から読み出されたルックアップテーブルをバッファリングするためのバッファメモリ３４と、ルックアップテーブルを記憶するためのルックアップテーブル格納部３６と、ルックアップテーブル格納部３６に記憶されたルックアップテーブルを用いて画像処理を行うための画像処理コア部３７と、ＥＥＰＲＯＭ４０からバッファメモリ３４へのデータの転送を制御し、その後非表示期間に、バッファメモリ３４からルックアップテーブル格納部３６へのデータの転送を制御するためのメモリコントローラ３３と、を含む。
【選択図】図３

Description

本発明は、画像処理回路及びそれを含む電子機器等に関する。

近年、液晶装置は、低消費電力、省スペースの表示装置として広く普及している。このような液晶装置は、コンピュータのモニタ装置のみならず、携帯電話機に代表される携帯機器向けの表示装置や、テレビ受信機用の表示装置としても急速に普及している。その一方、液晶装置の高性能化は目覚ましく、応答速度やコントラスト比の向上により、デスクトップ型のコンピュータやワークステーションのＣＲＴ表示装置に置換可能な液晶装置が登場するに至っている。

近年、大画面の表示装置や小型の表示装置では、動画表示の用途（例えば、テレビ等）が増加している。液晶装置をテレビ等に利用する場合には、動画表示の応答を高速にすることや、クリア且つメリハリのある映像を表示すること等が求められている。

動画表示の応答を高速にすることに関しては、液晶の高速応答を実現する液晶装置の駆動制御としていわゆるオーバードライブ駆動補償が知られている。

次に、クリア且つメリハリのある映像を表示することに関しては、液晶装置では、画面を見る角度や、映画等におけるシーンの内容によって、表示される映像が不自然に感じられてしまうことが少なくない。また、同一機種の液晶装置であっても、いわゆるプロセス誤差により、表示される映像に違いが発生してしまうことがある。このような問題を解決する技術として、色補正処理技術が知られている。色補正処理の実現の仕方としては、ルックアップテーブルを利用することが多い。

関連する技術として、下記の特許文献１には、映像信号をＡ／Ｄ変換しルックアップテーブルを利用して映像ガンマ補正を行うビデオ信号処理装置において、映像ガンマ補正用の補正データを予め記憶しておく記憶手段と、Ａ／Ｄ変換、ガンマ補正の動作タイミング用のサンプリングクロックを生成するクロック生成手段と、サンプリングクロックの位相と映像信号の水平同期信号との位相差を検出する位相比較手段と、サンプリングクロックを所与の分周比にて分周し補正データを記憶手段から読出し、ルックアップテーブルへ書き込むためのタイミングパルスを生成する分周手段と、映像信号の垂直同期信号を検出する同期検出手段とを有し、サンプリングクロックを利用してルックアップテーブルへ書き込むためのタイミングパルスを生成し、垂直ブランキング期間中に補正デ−タをルックアップテーブルヘ書き込むことを特徴とするビデオ信号処理装置が掲載されている。
特許文献１掲載の技術によれば、垂直ブランキング期間中に補正データをルックアップテーブルへ書き込むことができる。

特開平８−２３７５１９号公報

ところで、ルックアップテーブルのデータ量は膨大であるため、外部記憶装置（例えば、ＥＥＰＲＯＭ等）に予め格納しておき、パワーオン時等に外部記憶装置から画像処理回路内の記憶装置（例えば、ＲＡＭマクロ等）にリードすることが広く行われている。しかしながら、画像処理回路内のＲＡＭマクロ等にリードされたルックアップテーブルが、外的な刺激（例えば、静電気、ノイズ等）により、破壊されてしまう事例が報告されている。ルックアップテーブルのデータが破壊されると、画像表示の異常、欠陥を招く。そして、ルックアップテーブルのデータがひとたび破壊されると、それ以降画像表示の異常、欠陥が発生、継続することになる。

本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、仮に画像処理用データが破壊された場合であっても、画像表示の異常等を解消することが可能な画像処理回路を提供できる。また、本発明の他の態様によれば、そのような画像処理回路を搭載した電子機器を提供できる。

本発明の一態様は、外部記憶装置に記憶されているデータを読み出して画像処理を行うための画像処理回路であって、画像を表示しない期間である非表示期間を検出する非表示期間検出手段と、外部記憶装置から読み出されたデータをバッファリングするためのバッファリング手段と、バッファリング手段によってバッファリングされたデータを記憶するための記憶手段と、記憶手段に記憶されたデータを用いて画像処理を行うための画像処理手段と、所与のタイミング又は所与のときに、外部記憶装置からバッファリング手段へのデータの転送を行うように外部記憶装置及びバッファリング手段を制御し、その後非表示期間検出手段が非表示期間を検出したときに、バッファリング手段から記憶手段へのデータの転送を行うようにバッファリング手段及び記憶手段を制御するための制御手段と、を含む、画像処理回路に関係する。

これによれば、画像処理に用いるデータを外部記憶装置から再転送することができる。これにより、仮にデータが破壊され画像表示の異常等が発生した場合であっても、画像表示の異常等を解消することができるようになる。また高い信頼性を有するとともに高機能、高性能な電子機器を顧客に提供することができるようになる。

また、本発明では、非表示期間検出手段が、垂直ブランキング期間を非表示期間として検出し、制御手段が、非表示期間検出手段が垂直ブランキング期間を非表示期間として検出したときに、バッファリング手段から記憶手段へのデータの転送を行うようにバッファリング手段及び記憶手段を制御するようにしても良い。

このようにすれば、垂直ブランキング期間を非表示期間として利用して、バッファリング手段から記憶手段へのデータの転送を行うことができるようになる。

また、本発明では、非表示期間検出手段が、垂直ブランキング期間及び／又は水平ブランキング期間を非表示期間として検出し、制御手段が、非表示期間検出手段が垂直ブランキング期間及び／又は水平ブランキング期間を非表示期間として検出したときに、バッファリング手段から記憶手段へのデータの転送を行うようにバッファリング手段及び記憶手段を制御するようにしても良い。

このようにすれば、垂直ブランキング期間及び／又は水平ブランキング期間を非表示期間として利用して、バッファリング手段から記憶手段へのデータの転送を行うことができるようになる。

また、本発明では、制御手段が、所与の数のフレーム毎に、外部記憶装置からバッファリング手段へのデータの転送を行うように外部記憶装置及びバッファリング手段を制御するようにしても良い。

このようにすれば、仮にデータが破壊され画像表示の異常等が発生した場合であっても、所与の数のフレーム毎に画像表示の異常等を解消することができるようになる。

また、本発明の他の一態様は、外部記憶装置に記憶されているデータを用いて画像処理を行うための画像処理回路であって、外部記憶装置から読み出されたデータを記憶するための第１の記憶手段と、外部記憶装置から読み出されたデータを記憶するための第２の記憶手段と、外部記憶装置から読み出されたデータを第１の記憶手段又は第２の記憶手段に選択的に出力するための第１の選択手段と、第１の記憶手段に記憶されているデータ又は第２の記憶手段に記憶されているデータを選択するための第２の選択手段と、第２の選択手段によって選択されたデータを用いて画像処理を行うための画像処理手段と、所与のタイミング又は所与のときに、外部記憶装置から第１の記憶手段へのデータの転送を行うように外部記憶装置、第１の選択手段、及び、第１の記憶手段を制御し、その後第１の記憶手段に記憶されているデータを選択するように第２の選択手段を制御し、所与のタイミング又は所与のときに、外部記憶装置から第２の記憶手段へのデータの転送を行うように外部記憶装置、第１の選択手段、及び、第２の記憶手段を制御し、その後第２の記憶手段に記憶されているデータを選択するように第２の選択手段を制御する制御手段と、を含む、画像処理回路に関係する。

これによれば、第１、第２の記憶手段に交互にデータを転送することができる。これにより、データ量が多い場合や、非表示期間が短い場合であっても、タイミング的な破綻を起こすことを防止することができるようになる。

また、本発明では、外部記憶装置から読み出されたデータをバッファリングするためのバッファリング手段を更に含み、制御手段が、所与のタイミング又は所与のときに、外部記憶装置からバッファリング手段へのデータの転送及びバッファリング手段から第１の記憶手段へのデータの転送を行うように外部記憶装置、バッファリング手段、第１の選択手段、及び、第１の記憶手段を制御し、その後第１の記憶手段に記憶されているデータを選択するように第２の選択手段を制御し、所与のタイミング又は所与のときに、外部記憶装置からバッファリング手段へのデータの転送及びバッファリング手段から第２の記憶手段へのデータの転送を行うように外部記憶装置、バッファリング手段、第１の選択手段、及び、第２の記憶手段を制御し、その後第２の記憶手段に記憶されているデータを選択するように第２の選択手段を制御することとしても良い。

このようにすれば、第１、第２の記憶手段に交互にデータを転送することができる。これにより、データ量が多い場合や、非表示期間が短い場合であっても、タイミング的な破綻を起こすことを防止することができるようになる。

また、本発明では、画像を表示しない期間である非表示期間を検出する非表示期間検出手段を更に含み、制御手段が、非表示期間検出手段が非表示期間を検出したときに、第１の記憶手段に記憶されているデータ又は第２の記憶手段に記憶されているデータの選択を切り換えるように第２の選択手段を制御するようにしても良い。

このようにすれば、第２の選択手段の選択の切り換えに伴う画像の乱れを招く可能性をなくすことができるようになる。

また、本発明では、非表示期間検出手段が、垂直ブランキング期間及び／又は水平ブランキング期間を非表示期間として検出し、制御手段が、非表示期間検出手段が垂直ブランキング期間及び／又は水平ブランキング期間を非表示期間として検出したときに、第１の記憶手段に記憶されているデータ又は第２の記憶手段に記憶されているデータの選択を切り換えるように第２の制御手段を制御するようにしても良い。

このようにすれば、垂直ブランキング期間及び／又は水平ブランキング期間を非表示期間として利用して、第２の選択手段の選択の切り換えを行うことができるようになる。

また、本発明の更に他の一態様は、本発明に係る画像処理回路が搭載されていることを特徴とする電子機器に関係する。

これによれば、画像処理に用いるデータを外部記憶装置から再転送することができる。これにより、仮にデータが破壊され画像表示の異常等が発生した場合であっても、画像表示の異常等を解消することができるようになる。また高い信頼性を有するとともに高機能、高性能な電子機器を顧客に提供することができるようになる。

比較例の液晶タイミングコントローラＩＣを示す図。 比較例の動作を示すフローチャート。 本発明の第１の実施形態に係る液晶タイミングコントローラＩＣを示す図。 図３の液晶タイミングコントローラＩＣのタイミングチャート。 図３の液晶タイミングコントローラＩＣの動作を示すフローチャート。 本発明の第２の実施形態に係る液晶タイミングコントローラＩＣを示す図。 本発明の第３の実施形態に係る液晶タイミングコントローラＩＣを示す図。 図３の液晶タイミングコントローラＩＣを用いた液晶装置を示す図。

以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照番号を付して説明を省略する。

１． 比較例
図１に本実施形態の比較例としての液晶タイミングコントローラＩＣを示す。この液晶タイミングコントローラＩＣ１０は、タイミングコントローラ１１と、メモリコントローラ１２と、バッファメモリ１３と、画像処理ＩＰ１４と、を含んでいる。画像処理ＩＰ１４は、ルックアップテーブル格納部１５と、画像処理コア部１６と、を含んでいる。

タイミングコントローラ１１は、前段の回路（図示せず）から同期信号（例えば、ドットクロック、データイネーブル信号等）の入力を受けて水平タイミング信号及び垂直タイミング信号を生成し、後段の回路（図示せず）に出力する。

メモリコントローラ１２及びバッファメモリ１３は、バスＢ１を介して外部のＥＥＰＲＯＭ２０に接続されている。バスＢ１としては、例えば、Ｉ^２Ｃ（Inter-Integrated Circuit）バス等を利用することができる。ＥＥＰＲＯＭ２０には、画像補正（例えば、色補正、ガンマ補正等）を行うためのルックアップテーブルが予め書き込まれている。ＥＥＰＲＯＭ２０の動作周波数は一般に数百ｋＨｚ程度であり、液晶タイミングコントローラ１０内部の動作周波数（例えば、ドットクロックの周波数、ドットクロックの逓倍の周波数等）と比べて低い。これらの動作周波数間の差を緩衝するため、液晶タイミングコントローラＩＣ１０では、バッファメモリ１３が用いられている。ＥＥＰＲＯＭ４０からバッファメモリ３４へのデータのリードと、バッファメモリ３４からルックアップテーブル格納部３６へのデータの転送（展開）とは、非同期で行われる。バッファメモリ１３としては、例えば、ＲＡＭマクロ等を利用することができる。

メモリコントローラ１２は、初期時（例えば、パワーオン時、リセット時等）において、ＥＥＰＲＯＭ２０からデータを読み出すための制御信号（以下、「ＥＥＰＲＯＭリード制御信号」という。）をバスＢ１を介してＥＥＰＲＯＭ２０に出力するとともに、バッファメモリ１３へデータを書き込むための制御信号（以下、「バッファメモリライト制御信号」という。）をバッファメモリ１３に出力する。これにより、ＥＥＰＲＯＭ２０内のルックアップテーブルがバスＢ１上に出力され、バッファメモリ１３に一時蓄積される。

メモリコントローラ１２は、ルックアップテーブルがバッファメモリ１３に蓄積されると、バッファメモリ１３からデータを読み出すための制御信号（以下、「バッファメモリリード制御信号」という。）をバッファメモリ１３に出力するとともに、ルックアップテーブル格納部１５へデータを書き込むための制御信号（以下、「ルックアップテーブル格納部ライト制御信号」という。）をルックアップテーブル格納部１５に出力する。これにより、バッファメモリ１３に蓄積されたルックアップテーブルは、ルックアップテーブル格納部１５に転送（展開）される。ルックアップテーブル格納部１５としては、例えば、ＲＡＭマクロ等を利用することができる。

画像処理コア部１６には、前段の回路（図示せず）から入力画像信号が入力される。画像処理コア部１６は、ルックアップテーブル格納部１５の入力画像信号の値に応じたアドレスからデータを読み出し、読み出したデータを出力画像信号として後段の回路（図示せず）に出力する。

ところで、先に説明したように、ルックアップテーブル格納部１５に格納されたルックアップテーブルのデータが、外的な刺激（例えば、静電気、ノイズ等）により、破壊されてしまう事例が報告されている。ルックアップテーブルのデータが破壊されると、画像表示の異常、欠陥を招く。そして、ルックアップテーブルのデータがひとたび破壊されると、それ以降画像表示の異常、欠陥が発生、継続することになる。そのような画像表示の異常等を解消するためには、ＥＥＰＲＯＭ２０からのルックアップテーブルの読み出しを再度実行する必要がある。

図２は、液晶タイミングコントローラＩＣ１０の動作を示すフローチャートである。
液晶タイミングコントローラＩＣ１０は、電源オンにより動作を開始し（ステップＳ１１）、電源が安定するまで待つ（ステップＳ１２）。

次に、液晶タイミングコントローラＩＣ１０のメモリコントローラ１２は、ＥＥＰＲＯＭリード制御信号をバスＢを介してＥＥＰＲＯＭ４０に出力するとともにバッファメモリライト制御信号をバッファメモリ３４に出力することにより、ＥＥＰＲＯＭ４０からバッファメモリ３４へのルックアップテーブルのリードを開始し、リードが終了するまで待つ（ステップＳ１３）。

次に、液晶タイミングコントローラＩＣ１０のメモリコントローラ１２は、バッファメモリリード制御信号をバッファメモリ３４に出力するとともにルックアップテーブル格納部ライト制御信号をルックアップテーブル格納部３６に出力することにより、ルックアップテーブル格納部３６をライトモードにし、バッファメモリ３４からルックアップテーブル格納部３６へのルックアップテーブルの転送（展開）を行い、転送（展開）が終了するのを待つ（ステップＳ１４）。

液晶タイミングコントローラＩＣ１０の画像処理コア部１６は、バッファメモリ１３からルックアップテーブル格納部１５へのルックアップテーブルの転送（展開）が終了すると、画像の表示をオンにする（ステップＳ１５）。

液晶タイミングコントローラＩＣ１０は、ルックアップテーブル格納部１５内のルックアップテーブルの破壊による画像表示の異常等が発生していなければ、処理をステップＳ１５に戻して表示を続行する。一方、液晶タイミングコントローラＩＣ１０は、ルックアップテーブル格納部１５内のルックアップテーブルの破壊による画像表示の異常等が発生していれば、一旦電源をオフした後にステップＳ１１からの処理を再度実行して、電源をオンしＥＥＰＲＯＭ２０からのルックアップテーブルの読み出しを再度実行する（ステップＳ１６）。

このように、本比較例では、ルックアップテーブル格納部１５内のルックアップテーブルが破壊された場合には、一旦電源をオフした後に、電源オン及びＥＥＰＲＯＭ２０からのルックアップテーブルの読み出しを再度実行する必要がある。しかしながら、ルックアップテーブル格納部１５内のルックアップテーブルが破壊されたか否かを判定し、一旦電源をオフした後に電源オン及びＥＥＰＲＯＭ２０からのルックアップテーブルの読み出しを再度実行するというシーケンスを自動的に行うことは、容易ではない。また、電源をオフしてから電源オン及びＥＥＰＲＯＭ２０からのルックアップテーブルの読み出しを再度実行し表示が再開されるまでの期間は、画像が表示されない。

２． 第１の実施形態
２．１ 構成
図３に、以上のような問題を解決できる本実施形態の液晶タイミングコントローラＩＣの例を示す。本実施形態は、本発明を液晶タイミングコントローラＩＣに適用した例である。

この液晶タイミングコントローラＩＣ３０は、タイミングコントローラ３１と、垂直ブランク監視回路３２（広義には、非表示期間検出手段）と、メモリコントローラ３３（広義には、制御手段）と、バッファメモリ３４（広義には、バッファリング手段）と、画像処理ＩＰ３５と、を含んでいる。画像処理ＩＰ３５は、ルックアップテーブル格納部３６（広義には、記憶手段）と、画像処理コア部３７（広義には、画像処理手段）と、を含んでいる。

タイミングコントローラ３１は、前段の回路（図示せず）から同期信号（例えば、ドットクロック、データイネーブル信号等）の入力を受けて水平タイミング信号及び垂直タイミング信号を生成し、後段の回路（図示せず）に出力する。

垂直ブランク監視回路３２は、前段の回路（図示せず）から同期信号（例えば、ドットクロック、データイネーブル信号等）の入力を受けて、垂直ブランキング期間を画像を表示しない期間である非表示期間として監視し、垂直ブランキング期間を表す制御信号（以下、「非表示期間制御信号」という。）をメモリコントローラ３３に出力する。なお、垂直ブランキング期間の監視は、ドットクロック、データイネーブル信号等の信号レベルを監視したり、計数したりすること等により実現可能である。

図４は、同期信号としてデータイネーブル信号が利用される場合における画像表示期間及び垂直ブランキング期間を示すタイミングチャートである。図４では、第（ｎ−１）フレームの表示期間及び第ｎフレームの表示期間、並びに、これらのフレーム間の垂直ブランキング期間を示している。

データイネーブル信号は、第（ｎ−１）フレーム及び第ｎフレームを構成する複数のラインをそれぞれ表示する複数の期間中ハイレベルとなり、第（ｎ−１）フレーム及び第ｎフレームを構成する或るラインの表示期間と次のラインの表示期間との間の期間（水平ブランキング期間）中、及び、第（ｎ−１）フレーム表示期間と第ｎフレーム表示期間との間の期間（垂直ブランキング期間）中ローレベルとなる。垂直ブランク監視回路３２は、第（ｎ−１）フレーム表示期間中及び第ｎフレーム表示期間中には、非表示期間制御信号を非活性化し、第（ｎ−１）フレーム及び第ｎフレーム非表示期間（垂直ブランキング期間）中には、非表示期間制御信号を活性化する。

また、垂直ブランク監視回路３２は、所与の数（例えば、２０４８等）のフレームを表示する毎に、そのことを表す制御信号（以下、「フレーム数カウント制御信号」という。）を活性化する。なお、所与の数は、ルックアップテーブルのデータ破壊の頻度等を考慮して定めるようにしても良い。

再び図３を参照すると、メモリコントローラ３３及びバッファメモリ３４は、バスＢを介して外部のＥＥＰＲＯＭ４０に接続されている。バスＢとしては、例えば、Ｉ^２Ｃバス等を利用することができる。ＥＥＰＲＯＭ４０には、画像補正（例えば、色補正、ガンマ補正等）を行うためのルックアップテーブルが予め書き込まれている。ＥＥＰＲＯＭ４０の動作周波数は一般に数百ｋＨｚ程度であり、液晶タイミングコントローラＩＣ３０内部の動作周波数（例えば、ドットクロックの周波数、ドットクロックの逓倍の周波数等）と比べて低い。これらの動作周波数間の差を緩衝するため、液晶タイミングコントローラＩＣ３０では、バッファメモリ３４が用いられている。ＥＥＰＲＯＭ４０からバッファメモリ３４へのデータのリードと、バッファメモリ３４からルックアップテーブル格納部３６へのデータの転送（展開）とは、非同期で行われる。バッファメモリ３４としては、例えば、ＲＡＭマクロ等を利用することができる。

メモリコントローラ３３は、ＥＥＰＲＯＭ４０からデータを読み出すための制御信号（以下、「ＥＥＰＲＯＭリード制御信号」という。）をバスＢを介してＥＥＰＲＯＭ４０に出力するとともに、バッファメモリ３４へデータを書き込むための制御信号（以下、「バッファメモリライト制御信号」という。）をバッファメモリ３４に出力する。これにより、ＥＥＰＲＯＭ４０内のルックアップテーブルがバスＢ上に出力され、バッファメモリ３４に一時蓄積される。

メモリコントローラ３３は、ルックアップテーブルがバッファメモリ３４に蓄積されると、非表示期間制御信号が活性化されているとき（垂直ブランキング期間であるとき）に、バッファメモリ３４からデータを読み出すための制御信号（以下、「バッファメモリリード制御信号」という。）をバッファメモリ３４に出力するとともに、ルックアップテーブル格納部３６へデータを書き込むための制御信号（以下、「ルックアップテーブル格納部ライト制御信号」という。）をルックアップテーブル格納部３６に出力する。これにより、バッファメモリ３４に蓄積されたルックアップテーブルは、ルックアップテーブル格納部３６に転送（展開）される。ルックアップテーブル格納部３６としては、例えば、ＲＡＭマクロ等を利用することができる。

画像処理コア部３７には、前段の回路（図示せず）から入力画像信号が入力される。画像処理コア部３７は、ルックアップテーブル格納部３４の入力画像信号の値に応じたアドレスからデータを読み出し、読み出したデータを出力画像信号として後段の回路（図示せず）に出力する。

２．２ 動作
図５は、液晶タイミングコントローラＩＣ３０の動作を示すフローチャートである。
液晶タイミングコントローラＩＣ３０は、電源オンにより動作を開始し（ステップＳ２１）、同期信号及び／又は画像信号が入力されるまで待つ（ステップＳ２２）。

次に、液晶タイミングコントローラＩＣ３０のメモリコントローラ３３は、ＥＥＰＲＯＭリード制御信号をバスＢを介してＥＥＰＲＯＭ４０に出力するとともにバッファメモリライト制御信号をバッファメモリ３４に出力することにより、ＥＥＰＲＯＭ４０からバッファメモリ３４へのルックアップテーブルのリードを開始し、リードが終了するまで待つ（ステップＳ２３）。

一般に、コスト等の観点から、ルックアップテーブル格納部３６としては、１ポートのＲＡＭが用いられることが多いと考えられる。その場合には、表示期間（画像処理コア部３７がルックアップテーブル格納部３６をリードモードで利用（リードアクセス））中は、バッファメモリ３４からルックアップテーブル格納部３６へのルックアップテーブルの転送（ライトアクセス）を行うことは出来ない。

そこで、液晶タイミングコントローラＩＣ３０のメモリコントローラ３３は、非表示期間制御信号が活性化されるまで（非表示期間（垂直ブランキング期間）になるまで）待つ（ステップＳ２４）。そして、液晶タイミングコントローラＩＣ３０のメモリコントローラ３３は、非表示期間制御信号が活性化されると、バッファメモリリード制御信号をバッファメモリ３４に出力するとともにルックアップテーブル格納部ライト制御信号をルックアップテーブル格納部３６に出力することにより、ルックアップテーブル格納部３６をライトモードにし、バッファメモリ３４からルックアップテーブル格納部３６へのルックアップテーブルの転送（展開）を行う（ステップＳ２５）。

液晶タイミングコントローラＩＣ３０の画像処理コア部３７は、バッファメモリ３４からルックアップテーブル格納部３６へのルックアップテーブルの転送が終了すると、画像の表示をオンにする（ステップＳ２６）。

一方、液晶タイミングコントローラＩＣ３０の垂直ブランク監視回路３１は、所与の数（例えば、２０４８等）のフレームを表示する毎に、フレーム数カウント制御信号を活性化する。フレーム数カウント制御信号が非活性化されている場合（所与の数のフレームを表示していない場合）には、液晶タイミングコントローラＩＣ３０は、画像の表示をオンに保ったまま（ステップＳ２８）、処理をステップＳ２４に戻す。

一方、フレーム数カウント制御信号が活性化されている場合（所与の数のフレームを表示した場合）には、液晶タイミングコントローラＩＣ３０のメモリコントローラ３３は、処理をステップＳ２３に戻し、ステップＳ２３からの処理を再度実行してＥＥＰＲＯＭ４０からのルックアップテーブルの読み出しを再度実行する（ステップＳ２７）。なお、このとき、液晶タイミングコントローラＩＣ３０の画像処理コア部３７は、処理をステップＳ２６に戻して画像の表示をオンに保つことができる（ステップＳ２７）。

液晶タイミングコントローラＩＣ３０のメモリコントローラ３３は、処理をステップＳ２３に戻すと、ＥＥＰＲＯＭ４０からバッファメモリ３４へのルックアップテーブルのリードを行い（ステップＳ２３）、非表示期間制御信号が活性化されたときに（ステップＳ２４）、バッファメモリ３４からルックアップテーブル格納部３６へのルックアップテーブルの転送（展開）を行う（ステップＳ２５）。

以上説明したように、本実施形態に係る液晶タイミングコントローラＩＣ３０によれば、所与のタイミング（本実施形態においては、所与の数のフレームを表示する毎）にルックアップテーブルを再リードすることができる。これにより、仮にルックアップテーブル格納部３６内のルックアップテーブルのデータが破壊され画像表示の異常等が発生した場合であっても、画像表示の異常等を解消することができる。また、バッファメモリ３４からルックアップテーブル格納部３６へのルックアップテーブルの転送（展開）を非表示期間（本実施形態においては、垂直ブランキング期間）に行うので、画像表示が中断されることはない。これにより、高い信頼性を有するとともに高機能、高性能な液晶装置を顧客に提供することができる。

なお、本実施形態においては、ルックアップテーブル格納部３６として１ポートのＲＡＭを用いることとしているが、マルチポートのＲＡＭを用いることとしても良い。

また、本実施形態においては、所与の数のフレームを表示する毎にルックアップテーブルを再リードすることとしているが、タイマ回路等を利用して、所与の時間が経過する毎にルックアップテーブルを再リードするようにしても良い。

また、本実施形態においては、垂直ブランク監視回路３２が表示フレーム数をカウントすることとしているが、メモリコントローラ３３が表示フレーム数をカウントすることとしても良い。

２．３ 変形例
次に、本実施形態の変形例について説明する。
本実施形態において、垂直ブランク監視回路３２が、垂直ブランキング期間中に代えて又は垂直ブランキング期間中に加えて水平ブランキング期間（フレームを構成する或るライン（走査線）の表示期間と次のライン（走査線）の表示期間との間の期間）中に非表示期間制御信号を活性化し、メモリコントローラ３３が、ステップＳ２４〜Ｓ２５において、垂直ブランキング期間中に代えて又は垂直ブランキング期間中に加えて水平ブランキング期間中にバッファメモリ３４からルックアップテーブル格納部３６へのルックアップテーブルの転送（展開）を行うようにしても良い。

一般に、液晶装置では、電源が投入され、ルックアップテーブルを格納する記憶回路へのルックアップテーブルの転送が終了した時点でバックライトが点灯し、画像を表示する。しかしながら、ルックアップテーブルのデータ量が膨大であると、電源が投入されてから画像が表示されるまでの時間が長くなり、それが使用者に違和感として感じられることが少なくない。そこで、初期におけるバッファメモリ３４からルックアップテーブル格納部３６へのルックアップテーブルの転送をより速やかに実行するため、垂直ブランキング期間に代えて又は垂直ブランキング期間中に加えて水平ブランキング期間にバッファメモリ３４からルックアップテーブル格納部３６へのルックアップテーブルの転送を行うようにすると、好適である。

また、後で詳しく説明するように、近年ルックアップテーブルのデータ量が増加する傾向にあり、さらにいわゆる倍速駆動方式が採用される場合も多い。このようにルックアップテーブルのデータ量が増加する一方、垂直ブランキング期間が短くなると、垂直ブランキング期間中にルックアップテーブルの転送を行うのではタイミング的に破綻を起こすことも考え得る。そこで、垂直ブランキング期間に加えて水平ブランキング期間にもバッファメモリ３４からルックアップテーブル格納部３６へのルックアップテーブルの転送を行うようにすると、タイミング的な破綻を起こし難くなり、好適である。

３． 第２の実施形態
先に触れたように、近年、液晶装置では、動画表示の用途（例えば、テレビ等）が増加している。液晶装置をテレビ等に利用する場合には、クリア且つメリハリのある映像を表示できること、すなわちより精密な色補正処理が求められており、そのためルックアップテーブルのデータ量が増加する傾向にある。

さらに、液晶装置をテレビ等に利用する場合には、動画表示の応答を高速にすることが求められており、いわゆる倍速駆動方式が採用される場合が多い。倍速駆動方式が採用される場合、垂直ブランキング期間のマージンが削られる（垂直ブランキング期間が短くなる）方向になる。

このように、ルックアップテーブルのデータ量が増加する一方、垂直ブランキング期間が短くなると、第１の実施形態ではルックアップテーブルの転送がタイミング的に破綻を起こすことも考え得る。

図６に、以上のような問題を解決できる本実施形態の液晶タイミングコントローラＩＣの例を示す。本実施形態は、本発明を液晶タイミングコントローラＩＣに適用した例である。

この液晶タイミングコントローラＩＣ５０は、タイミングコントローラ３１と、垂直ブランク監視回路３２（広義には、非表示期間検出手段）と、メモリコントローラ３３（広義には、制御手段）と、バッファメモリ３４（広義には、バッファリング手段）と、セレクタ３８（広義には、第１の選択手段）と、画像処理ＩＰ６０と、を含んでいる。画像処理ＩＰ６０は、画像処理コア部３７（広義には、画像処理手段）と、第１のルックアップテーブル格納部６１（広義には、第１の記憶手段）と、第２のルックアップテーブル格納部６２（広義には、第２の記憶手段）と、セレクタ６３（広義には、第２の選択手段）と、を含んでいる。

ルックアップテーブル格納部６１、ルックアップテーブル格納部６２、セレクタ３８、及び、セレクタ６３は、いずれもメモリコントローラ３３からの制御信号によって制御される。

メモリコントローラ３３は、まず、ルックアップテーブル格納部６１をライトモードにする制御信号を出力するとともに、セレクタ３８及びセレクタ６３にルックアップテーブル格納部６１を選択させる制御信号を出力する。そして、メモリコントローラ３３は、第１の実施形態において説明したような手順により、ＥＥＰＲＯＭ４０〜バッファメモリ３４〜セレクタ３８〜ルックアップテーブル格納部６１という経路でルックアップテーブルをルックアップテーブル格納部６１に転送した後、ルックアップテーブル格納部６１をリードモードにする制御信号を出力する。画像処理コア部３７は、セレクタ６３から出力されるルックアップテーブル格納部６１内のルックアップテーブルを参照し、画像処理を行う。

上記のようにしてルックアップテーブルがルックアップテーブル格納部６１に転送された後（このとき、画像処理コア部３７はルックアップテーブル格納部６１内のルックアップテーブルを利用して画像処理を行うことが可能である。）、メモリコントローラ３３は、ルックアップテーブル格納部６２をライトモードにする制御信号を出力するとともに、セレクタ３８にルックアップテーブル格納部６２を選択させる制御信号を出力する。さらに、メモリコントローラ３３は、第１の実施形態において説明したような手順により、ＥＥＰＲＯＭ４０〜バッファメモリ３４〜セレクタ３８〜ルックアップテーブル格納部６２という経路でルックアップテーブルをルックアップテーブル格納部６２に転送した後、ルックアップテーブル格納部６２をリードモードにする制御信号を出力する。

そして、メモリコントローラ３３は、垂直ブランク監視回路３２から出力されるフレーム数カウント制御信号が活性化されると（所与の数（例えば、２０４８等）のフレームが表示されると）、セレクタ６３にルックアップテーブル格納部６２を選択させる制御信号を出力する。画像処理コア部３７は、セレクタ６３から出力されるルックアップテーブル格納部６２内のルックアップテーブルを参照し、画像処理を行う。

なお、セレクタ６３の選択の切り換えを非表示期間制御信号が活性化されている間（垂直ブランキング期間中及び／又は水平ブランキング期間）に行うようにすると好適である。これにより、セレクタ６３の選択の切り換えに伴う画像の乱れを招く可能性をなくすことができる。また、多少の画像の乱れを伴う可能性はあるが、非表示期間制御信号を利用することなく、セレクタ６３の選択の切り換えを非表示期間中、表示期間中を問わず任意のタイミングで行うようにしても良い。

上記のようにしてルックアップテーブルがルックアップテーブル格納部６２に転送された後（このとき、画像処理コア部３７はルックアップテーブル格納部６２内のルックアップテーブルを利用して画像処理を行うことが可能である。）、メモリコントローラ３３は、ＥＥＰＲＯＭ４０〜バッファメモリ３４〜セレクタ３８〜ルックアップテーブル格納部６１という経路でルックアップテーブルをルックアップテーブル格納部６１に転送する。

メモリコントローラ３３は、上記の動作を繰り返すことにより、ルックアップテーブル格納部６１へのルックアップテーブルの再リードとルックアップテーブル格納部６２へのルックアップテーブルの再リードを繰り返す。

以上説明したように、本実施形態に係る液晶タイミングコントローラＩＣ５０によれば、２つのルックアップテーブル格納部６１、６２に交互にルックアップテーブルを転送することができる。これにより、ルックアップテーブルのデータ量が多い場合や、垂直ブランキング期間が短い場合であっても、タイミング的な破綻を起こすことを防止することができる。

なお、本実施形態においては、垂直ブランク監視回路３２が表示フレーム数をカウントすることとしているが、メモリコントローラ３３が表示フレーム数をカウントすることとしても良い。

また、本実施形態においては、２つのルックアップテーブル格納部６１、６２を含むこととしているが、３つ以上のルックアップテーブル格納部を含むこととし、ルックアップテーブルをこれらのルックアップテーブル格納部に順次転送するようにしても良い。

４． 第３の実施形態
図７に、本発明の第３の実施形態に係る液晶タイミングコントローラＩＣの例を示す。本実施形態は、本発明を液晶タイミングコントローラＩＣに適用した例である。

この液晶タイミングコントローラＩＣ８０は、タイミングコントローラ３１と、垂直ブランク監視回路３２と、メモリコントローラ３３と、バッファメモリ３４と、セレクタ３８と、画像処理ＩＰ６０と、を含んでいる。画像処理ＩＰ６０は、画像処理コア部３７と、第１のルックアップテーブル格納部６１と、第２のルックアップテーブル格納部６２と、セレクタ６３と、を含んでいる。

本実施形態に係る液晶タイミングコントローラＩＣ８０は、第２の実施形態に係る液晶タイミングコントローラＩＣ５０（図６参照）に比べて、バッファメモリ３４を省いた構成となっている。

先に説明したような手順により、ルックアップテーブルを２つのルックアップテーブル格納部６１、６２の内の一方に転送した後、２つのルックアップテーブル格納部６１、６２の内の他方にルックアップテーブルを転送することができる。このとき、２つのルックアップテーブル格納部６１、６２の内の一方を利用して画像処理を行うことが可能であるので、２つのルックアップテーブル格納部６１、６２の内の他方への転送を必ずしも急いで行う必要はない。従って、ルックアップテーブル格納部６１、６２への書き込みの速度をＥＥＰＲＯＭ４０からの読み出しの速度に合わせることができる。そこで、図７に示すように、バッファメモリ３４（図６参照）を省いた構成とすることが可能である。

５． 電子機器
図８は、本発明の実施形態に係る液晶タイミングコントローラＩＣ３０を利用した電子機器（ここでは、ＬＣＤモニタ）の例を示す図である。
ＬＣＤモニタ９０は、プリント基板９１と、ＬＣＤモジュール１００と、を含んでいる。

プリント基板９１には、スケーラＩＣ９１ａと、動画像の見栄えを良くするための処理を実行する動画像処理ＩＣ９１ｂと、発色性を良くするための処理を実行する色補正処理ＩＣ９１ｃと、が実装されている。

ＬＣＤモジュール１００は、ＬＣＤパネル１０１と、プリント基板１０２と、を含んでいる。
プリント基板１０２には、液晶タイミングコントローラＩＣ３０が実装されている。

ＬＣＤパネル１０１は、ケーブル１１４を介してプリント基板１０２に接続され、プリント基板１０２は、ケーブル１１２、１１３を介してプリント基板９１に接続され、プリント基板９１は、ケーブル１１１を介して外部の機器（図示せず）に接続されている。

このように、本発明の実施形態に係る液晶タイミングコントローラＩＣをＬＣＤモジュールやＬＣＤモニタに利用することが可能である。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。本発明は、色補正回路やガンマ補正回路のほか種々の画像処理回路に利用することが可能である。また、制御シーケンス、記憶手段の数、ＲＡＭのポート構成、外部記憶装置等も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。

１０、３０、５０ 液晶タイミングコントローラＩＣ、２０、４０ ＥＥＰＲＯＭ、１１、３１ タイミングコントローラ、１２、３３ メモリコントローラ、１３、３４ バッファメモリ、１４、３５、６０ 画像処理ＩＰ、１５、３６、６１、６２ ルックアップテーブル格納部、１６、３７ 画像処理コア部、３２ 垂直ブランク監視回路、３８、６３ セレクタ、９０ ＬＣＤモニタ、９１、１０２ プリント基板、９１ａ スケーラＩＣ、９１ｂ 動画像処理ＩＣ、９１ｃ 色補正処理ＩＣ、１００ ＬＣＤモジュール、１０１ ＬＣＤパネル、１１１〜１１４ ケーブル

Claims (9)

1. 外部記憶装置に記憶されているデータを読み出して画像処理を行うための画像処理回路であって、
   画像を表示しない期間である非表示期間を検出する非表示期間検出手段と、
   前記外部記憶装置から読み出された前記データをバッファリングするためのバッファリング手段と、
   前記バッファリング手段によってバッファリングされた前記データを記憶するための記憶手段と、
   前記記憶手段に記憶された前記データを用いて画像処理を行うための画像処理手段と、
   所与のタイミング又は所与のときに、前記外部記憶装置から前記バッファリング手段への前記データの転送を行うように前記外部記憶装置及び前記バッファリング手段を制御し、その後前記非表示期間検出手段が非表示期間を検出したときに、前記バッファリング手段から前記記憶手段への前記データの転送を行うように前記バッファリング手段及び前記記憶手段を制御するための制御手段と、
   を含む、画像処理回路。
2. 請求項１において、
   前記非表示期間検出手段が、
   垂直ブランキング期間を非表示期間として検出し、
   前記制御手段が、
   前記非表示期間検出手段が垂直ブランキング期間を非表示期間として検出したときに、前記バッファリング手段から前記記憶手段への前記データの転送を行うように前記バッファリング手段及び前記記憶手段を制御する、画像処理回路。
3. 請求項１又は２において、
   前記非表示期間検出手段が、
   垂直ブランキング期間及び／又は水平ブランキング期間を非表示期間として検出し、
   前記制御手段が、
   前記非表示期間検出手段が垂直ブランキング期間及び／又は水平ブランキング期間を非表示期間として検出したときに、前記バッファリング手段から前記記憶手段への前記データの転送を行うように前記バッファリング手段及び前記記憶手段を制御する、画像処理回路。
4. 請求項１乃至３のいずれかにおいて、
   前記制御手段が、
   所与の数のフレーム毎に、前記外部記憶装置から前記バッファリング手段への前記データの転送を行うように前記外部記憶装置及び前記バッファリング手段を制御する、画像処理回路。
5. 外部記憶装置に記憶されているデータを用いて画像処理を行うための画像処理回路であって、
   前記外部記憶装置から読み出された前記データを記憶するための第１の記憶手段と、
   前記外部記憶装置から読み出された前記データを記憶するための第２の記憶手段と、
   前記外部記憶装置から読み出された前記データを前記第１の記憶手段又は前記第２の記憶手段に選択的に出力するための第１の選択手段と、
   前記第１の記憶手段に記憶されている前記データ又は前記第２の記憶手段に記憶されている前記データを選択するための第２の選択手段と、
   前記第２の選択手段によって選択された前記データを用いて画像処理を行うための画像処理手段と、
   所与のタイミング又は所与のときに、前記外部記憶装置から前記第１の記憶手段への前記データの転送を行うように前記外部記憶装置、前記第１の選択手段、及び、前記第１の記憶手段を制御し、その後前記第１の記憶手段に記憶されている前記データを選択するように前記第２の選択手段を制御し、所与のタイミング又は所与のときに、前記外部記憶装置から前記第２の記憶手段への前記データの転送を行うように前記外部記憶装置、前記第１の選択手段、及び、前記第２の記憶手段を制御し、その後前記第２の記憶手段に記憶されている前記データを選択するように前記第２の選択手段を制御する制御手段と、
   を含む、画像処理回路。
6. 前記外部記憶装置から読み出された前記データをバッファリングするためのバッファリング手段を更に含み、
   前記制御手段が、
   所与のタイミング又は所与のときに、前記外部記憶装置から前記バッファリング手段への前記データの転送及び前記バッファリング手段から前記第１の記憶手段への前記データの転送を行うように前記外部記憶装置、前記バッファリング手段、前記第１の選択手段、及び、前記第１の記憶手段を制御し、その後前記第１の記憶手段に記憶されている前記データを選択するように前記第２の選択手段を制御し、所与のタイミング又は所与のときに、前記外部記憶装置から前記バッファリング手段への前記データの転送及び前記バッファリング手段から前記第２の記憶手段への前記データの転送を行うように前記外部記憶装置、前記バッファリング手段、前記第１の選択手段、及び、前記第２の記憶手段を制御し、その後前記第２の記憶手段に記憶されている前記データを選択するように前記第２の選択手段を制御する、画像処理回路。
7. 請求項５又は６において、
   画像を表示しない期間である非表示期間を検出する非表示期間検出手段を更に含み、
   前記制御手段が、
   前記非表示期間検出手段が非表示期間を検出したときに、前記第１の記憶手段に記憶されている前記データ又は前記第２の記憶手段に記憶されている前記データの選択を切り換えるように前記第２の選択手段を制御する、画像処理回路。
8. 請求項７において、
   前記非表示期間検出手段が、
   垂直ブランキング期間及び／又は水平ブランキング期間を非表示期間として検出し、
   前記制御手段が、
   前記非表示期間検出手段が垂直ブランキング期間及び／又は水平ブランキング期間を非表示期間として検出したときに、前記第１の記憶手段に記憶されている前記データ又は前記第２の記憶手段に記憶されている前記データの選択を切り換えるように前記第２の制御手段を制御する、画像処理回路。
9. 請求項１乃至８のいずれか１項に記載の画像処理回路を含むことを特徴とする電子機器。

Images