WO2024072176A1 - 재생율에 기반하여 이미지 송신을 변경하는 전자 장치 - Google Patents

재생율에 기반하여 이미지 송신을 변경하는 전자 장치 Download PDF

Info

Publication number
WO2024072176A1
WO2024072176A1 PCT/KR2023/015155 KR2023015155W WO2024072176A1 WO 2024072176 A1 WO2024072176 A1 WO 2024072176A1 KR 2023015155 W KR2023015155 W KR 2023015155W WO 2024072176 A1 WO2024072176 A1 WO 2024072176A1
Authority
WO
WIPO (PCT)
Prior art keywords
image
processor
display
driving circuit
display driving
Prior art date
Application number
PCT/KR2023/015155
Other languages
English (en)
French (fr)
Inventor
이재성
권경환
배종곤
김동휘
양병덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020230001471A external-priority patent/KR20240045961A/ko
Priority claimed from PCT/KR2023/014711 external-priority patent/WO2024071930A1/ko
Priority claimed from PCT/KR2023/014940 external-priority patent/WO2024072056A1/ko
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of WO2024072176A1 publication Critical patent/WO2024072176A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players

Definitions

  • the descriptions below relate to electronic devices that change image transmission based on refresh rate.
  • An electronic device may include a display panel.
  • the electronic device may include a display driving circuit operably or operatively coupled to the display panel.
  • the display driving circuit may display an image obtained from a processor of the electronic device on the display panel.
  • the electronic device may include a processor.
  • the electronic device may include a display driver circuit including a memory and a display including a display panel.
  • the electronic device may include an interface connecting the processor and the display driving circuit.
  • the processor may be configured to transmit a first image from the processor to the display driving circuit through the interface.
  • the processor identifies from the start timing of the first image transmission based on a length of an emission period for display on the display panel within at least a portion of the first time period that provides a first maximum refresh rate higher than a reference refresh rate. and execute a second image transmission from the processor to the display driving circuit through the interface at first timings.
  • the processor is configured to display the display based on the shortest length of a time interval that can execute the display through the display driving circuit within a second time interval that provides a second maximum refresh rate that is lower than or equal to the reference refresh rate. and execute the image transmission via the interface at second timings identified from a start timing.
  • the at least part of the first time period and at least some of the displays on the display panel within the second time period of the second time period may be executed using the memory.
  • the length may be shorter than the shortest length.
  • the electronic device may include a processor.
  • the electronic device may include a display driver circuit including a memory and a display including a display panel.
  • the electronic device may include an interface connecting the processor and the display driving circuit.
  • the processor may be configured to transmit a first image from the processor to the display driving circuit through the interface.
  • the processor is configured to, within at least a portion of the first time interval at least partially deactivate scanning of images from the memory for display on the display panel, determine the first image based on the length of the emitting interval for display. and execute a second image transmission from the processor to the display driving circuit via the interface at first timings identified from a start timing of transmission.
  • the processor is configured to, within a second time interval activating the scan, open the interface at second timings identified from the start timing based on the shortest length of a time interval capable of executing the display through the display driver circuit. It may be configured to execute the second image transmission through.
  • the length may be shorter than the shortest length.
  • FIG. 1 is a simplified block diagram illustrating an example electronic device.
  • FIG. 2 shows an example of image transmission within at least a portion of a first time interval and image transmission within a second time interval.
  • 3 and 4 show examples of image transmission within at least another portion of the first time interval.
  • Figure 5 shows an example of re-display of an image starting a reference time later from the start timing of display of the image while the memory in the display driving circuit is activated.
  • Figure 6 shows an example of re-display of an image starting a reference time after the start timing of display of the image while the memory in the display driving circuit is deactivated.
  • 7 and 8 show examples of image transmission within a first time interval after changing from the first maximum refresh rate to the second maximum refresh rate.
  • FIG. 9 shows an example of an operation executed in response to a loss of a control command from the processor to the display driving circuit.
  • Figure 10 shows an example of operations executed in response to loss of image from the processor to the display drive circuitry.
  • FIG. 11 is a block diagram of an electronic device in a network environment, according to various embodiments.
  • FIG. 12 is a block diagram of a display module, according to various embodiments.
  • FIG. 1 is a simplified block diagram illustrating an example electronic device.
  • the electronic device 100 may include a processor 110 and a display 115.
  • the processor 110 may include at least a portion of the processor 1120 of FIG. 11 .
  • the processor 110 may be operably or operatively coupled with the display driving circuit 120 (or display 115).
  • the fact that the processor 110 is operatively coupled to the display driving circuit 120 may indicate that the processor 110 is directly or indirectly connected to the display driving circuit 120.
  • the fact that the processor 110 is operatively coupled to the display driving circuit 120 may indicate that the processor 110 is connected to the display driving circuit 120 through the first interface 111.
  • the first interface 111 may be used to transmit images from the processor 110 to the display driving circuit 120.
  • the fact that the processor 110 is operatively coupled to the display driving circuit 120 may indicate that the processor 110 is connected to the display driving circuit 120 through the second interface 112.
  • the second interface 112, separated from the first interface 111 may be used to provide signals from the processor 110 to the display driving circuit 120.
  • the signal may include a pulse signal.
  • the pulse signal is transmitted from the processor 110 to the display driving circuit to synchronize at least some of the operations of the display 115 (or the operations of the display driving circuit 120) with at least some of the operations of the processor 110. It can be provided to (120). As a non-limiting example, the pulse signal may be referred to as an external synchronization signal (Esync).
  • Esync external synchronization signal
  • the period of the pulse signal transmitted from the processor 110 to the display driving circuit 120 may be the period of the horizontal synchronization signal for the processor 110.
  • the processor 110 may inform the display driving circuit 120 of the period of the horizontal synchronization signal for the processor 110 through the period of the pulse signal.
  • the waveform (or pulse width) of the pulse signal may change at each start timing of the light emission synchronization signal for the processor 110.
  • the light emission synchronization signal may indicate a light emission section for display on the display panel 140 or may indicate the timing of a light emission signal from the display driving circuit 120 to the display panel 140.
  • the processor 110 may provide the display driving circuit 120 at the start timing of the horizontal synchronization signal for the processor 110 that does not overlap with the start timing of the light emission synchronization signal for the processor 110.
  • a processor 110 that sets the waveform (or pulse width) of the pulse signal to be transmitted to a first waveform (or first pulse width) and overlaps the start timing of the light emission synchronization signal for the processor 110.
  • the period of the light emission synchronization signal for the processor 110 may be notified to the display driving circuit 120.
  • the waveform (or pulse width) of the pulse signal may be changed or further changed at each start timing of the vertical synchronization signal for the processor 110.
  • the processor 110 may cause the display driving circuit 120 to operate at the start timing of the horizontal sync signal for the processor 110 that does not overlap with the start timing of the vertical sync signal for the processor 110.
  • a processor that sets the waveform (or the pulse width) of the pulse signal to be transmitted to the first waveform (or the first pulse width) and overlaps the start timing of the vertical synchronization signal for the processor 110 ( 110), the waveform (or pulse width) of the pulse signal transmitted to the display driving circuit 120 at the start timing of the horizontal synchronization signal for the second waveform (or second pulse width) or third Based on setting the waveform (or third pulse width), the period of the vertical synchronization signal for the processor 110 can be informed to the display driving circuit 120.
  • the waveform (or pulse width) of the pulse signal may be used to represent a control command provided from the processor 110 to the display driving circuit 120.
  • the processor 110 may have another waveform (or other pulse width) that is distinct from the second waveform (or the second pulse width) and/or the third waveform (or the third pulse width).
  • the control command can be indicated.
  • the control command may be referred to as a still indication.
  • the still indication may include a sticky flag indication and/or an on-the-fly indication.
  • the second interface 112 may be used to provide signals from the display driving circuit 120 to the processor 110.
  • the signal may be provided or transmitted from the display driving circuit 120 to the processor 110 to request image transmission.
  • the signal may be provided from display driving circuit 120 to processor 110 to indicate loss of an image transmitted from processor 110 to display driving circuit 120.
  • the signal is transmitted from the display driving circuit 120 to the processor 110 through another interface (e.g., a third interface (not shown in FIG. 1)) separate from the second interface 112. may be provided.
  • the display 115 may include at least a portion of the display module 1160 of FIGS. 11 and 12 .
  • the display 115 may include a display driving circuit 120 and a display panel 140.
  • the display driving circuit 120 may include at least a portion of the DDI 1230 of FIG. 12 .
  • the display driving circuit 120 may include a memory 130.
  • Memory 130 may include at least a portion of memory 1233 of FIG. 12 .
  • Memory 130 may be referred to as graphic random access memory (GRAM) or frame buffer memory.
  • GRAM graphic random access memory
  • the display panel 140 may include at least a portion of the display 1210 of FIG. 12 .
  • the display driving circuit 120 transmits an image from the processor 110 to the display driving circuit 120 based on the timing identified by the processor 110 among the processor 110 and the display driving circuit 120.
  • the memory 130 can be used or activated.
  • the mode may be different from the command mode of a mobile industry processor interface (MIPI) display serial interface (DSI).
  • the mode may include a video mode of MIPI DSI.
  • the display driving circuit 120 in the mode, stores the image received from the processor 110 in the memory 130, and stores the image in the memory 130 (or the image from the memory 130). The image may be displayed on the display panel 140 based on scanning the image.
  • the display driving circuit 120 displays the image on a display panel while storing the image in memory 130 in the mode, thereby Displaying an image may mean displaying the image again.
  • the display driving circuit 120 may scan the image in the memory 130 to reduce the occurrence of afterimages on the display panel 140 and/or the occurrence of flicker on the display panel 140. The image can be displayed again based on the
  • redisplaying the image based on scanning the image in memory 130 may be transparent to processor 110.
  • the processor 110 cannot recognize whether the display driver circuit 120 will redisplay the image based on scanning the image in memory 130, the image in memory 130
  • the image transmission can be performed while redisplaying the image based on scanning. Because the image transmission performed while redisplaying the image, for example based on scanning the image in memory 130, may reduce the quality of service provided through display 115, the processor 110 may perform the image transmission within a second time interval, unlike the image transmission performed within at least a portion of the first time interval.
  • the processor 110 may perform the image transmission within at least another part of the first time interval, unlike the image transmission performed within the at least part of the first time interval.
  • the image transmission performed within the second time interval that is at least partially different from the image transmission performed within the at least part of the first time interval may be illustrated within the description of FIG. 2 .
  • FIG. 2 shows an example of image transmission within at least a portion of a first time interval and image transmission within a second time interval.
  • the processor 110 may periodically transmit the pulse signal to the display driving circuit 120 through the second interface 112.
  • the horizontal synchronization signal for the display driving circuit 120 is the horizontal synchronization signal for the processor 110.
  • the vertical synchronization signal for the display driving circuit 120 is, based on the pulse signal, the vertical synchronization signal for the processor 110 and the vertical synchronization signal for the processor 110. can be synchronized.
  • the light emission synchronization signal for the display driving circuit 120 is, based on the pulse signal, the light emission synchronization signal for the processor 110 and can be synchronized.
  • the processor 110 is within at least a portion 200 of the first time period.
  • the image transmission may be performed based on the timing of the emission synchronization signal for the processor 110 that is synchronized with the emission synchronization signal for the display driving circuit 120. For example, timings (or opportunities) of the image transmission that processor 110 may execute within at least a portion 200 of the first time interval may be indicated, such as arrow 291 .
  • the first time section may represent a time section in which a first maximum refresh rate higher than the reference refresh rate is provided.
  • the first time section 200 may include a time section 201, a time section 202, and a time section 203.
  • the refresh rate corresponding to each of the time section 201, time section 202, and time section 203 may be higher than the reference refresh rate.
  • the reference refresh rate is approximately 30 (Hz) (hertz)
  • time interval 201 corresponds to a refresh rate of approximately 80 (Hz)
  • time interval 202 is approximately 48 (Hz).
  • time interval 203 may correspond to a refresh rate of approximately 34.3 (Hz).
  • the first time interval may represent a time interval that at least partially disables scanning of images from memory 130 (or said images within memory 130) for display on display panel 140. You can.
  • memory 130 may be deactivated within at least a portion 200 of the first time period, as indicated by bar 292 .
  • the processor 110 may transmit a first image from the processor 110 to the display driving circuit 120 through the first interface 111.
  • the processor 110 may, within at least a portion 200 of the first time period, emit a light emission period for display on the display panel 140 (e.g., the light emission synchronization signal for the processor 110). execute the second image transmission from the processor 110 to the display driving circuit 120 through the first interface 111 at first timings identified from the start timing of the first image transmission based on the length of the period of You can.
  • the processor 110 sends the first image, as in the state 211, to the display driving circuit 120 through the first interface 111, based on the timing indicated by the arrow 291-1. Can be sent.
  • the transmission of the first image may correspond to the transmission of the first image.
  • the display driving circuit 120 may display the first image on the display panel 140 by scanning the first image, as indicated by the arrow 221.
  • the processor 110 may display a second image following the first image through the first interface 111, such as state 212, based on the timing indicated by arrow 291-2. It can be transmitted to the display driving circuit 120.
  • the transmission of the second image may correspond to the transmission of the second image.
  • the length of time between the timing indicated by the arrow 291-1 and the timing indicated by the arrow 291-2 is longer than the length of the light emission section, and the length of the time indicated by the arrow 291-2 is longer than the length of the light emission section. It can be a multiple of the length.
  • time interval 201 may include the timing at which the transmission of the first image was performed (e.g., the timing indicated by arrow 291-1) and the timing at which the transmission of the second image was performed. It may be a time interval between the timings (eg, the timing indicated by arrow 291-2).
  • the time interval 201 may be determined by the transmission of the second image performed after the transmission of the first image.
  • the length of the vertical sync signal for display drive circuit 120 may be determined by the transmission of the first image at the timing indicated by arrow 291-1 and by arrow 291-2. Depending on the transmission of the second image at the timing indicated, it may be determined.
  • the length of the vertical synchronization signal for the display driving circuit 120 may correspond to a time interval 201.
  • the processor 110 may display a third image following the second image through the first interface 111, such as state 213, based on the timing indicated by the arrow 291-3. It can be transmitted to the display driving circuit 120.
  • the display driving circuit 120 may display the third image on the display panel 140 by scanning the third image, as indicated by the arrow 223.
  • time interval 202 may include the timing at which the transmission of the second image was performed (e.g., the timing indicated by arrow 291-2) and the timing at which the transmission of the third image was performed. It may be a time interval between the timings (eg, the timing indicated by arrow 291-3).
  • time interval 202 may be determined by the transmission of the third image performed after the transmission of the second image.
  • the length of the vertical sync signal for display drive circuit 120 may be determined by the transmission of the second image at the timing indicated by arrow 291-2 and by arrow 291-3. Depending on the transmission of the third image at the timing indicated, it may be determined.
  • the length of the vertical synchronization signal for the display driving circuit 120 may correspond to a time interval 202.
  • the processor 110 may display a fourth image following the third image through the first interface 111, such as state 214, based on the timing indicated by arrow 294-1. It can be transmitted to the display driving circuit 120.
  • the display driving circuit 120 may display the fourth image on the display panel 140 by scanning the fourth image, as indicated by the arrow 224.
  • the time interval 203 may include the timing at which the transmission of the third image was performed (e.g., the timing indicated by arrow 291-3) and the timing at which the transmission of the fourth image was performed. It may be a time interval between the timings (e.g., the timing indicated by arrow 294-1).
  • the time interval 203 may be determined by the transmission of the fourth image performed after the transmission of the third image.
  • the length of the vertical sync signal for display drive circuit 120 may be determined by the transmission of the third image at the timing indicated by arrow 291-3 and by arrow 294-1. Depending on the transmission of the fourth image at the timing indicated, it may be determined.
  • the length of the vertical synchronization signal for the display driving circuit 120 may correspond to a time interval 203.
  • the processor 110 within at least a portion 200 of the first time interval, generates the light emission synchronization signal (e.g., the light emission synchronization signal for the processor 110 and/or the display driving circuit 120
  • the image transmission may be performed through the first interface 111 based on the timings (e.g., the timings indicated by the arrow 291) of the light emission synchronization signal for ).
  • the processor 110 drives the display within the second time interval 250.
  • the image transmission may be performed based on the start timing of the vertical sync signal for circuit 120.
  • the timings (or opportunities) of the image transmission that processor 110 may execute within second time interval 250 may be indicated, such as arrow 294 .
  • the processor 110 may drive the display from the processor 110 that was executed before (or immediately before) the new image transmission. Being able to identify the length of time between transmitting an image to circuit 120 and transmitting the new image, processor 110 may determine whether the new image transmission is performed within at least a portion 200 of the first time interval or It is possible to identify whether it is executed within the second time interval 250. For example, the processor 110 may identify the timing of the new image transmission as the timing for the second time interval 250 based on the time length that is longer than the reference length. For example, the timing for the second time interval 250 can be identified from the start timing of the image transmission, based on the shortest length as will be illustrated below.
  • the processor 110 may select one of the timing for at least a portion of the first time interval 200 and the timing for the second time interval 250 based on the time length that is longer than the reference length.
  • the new image transmission may be performed.
  • the processor 110 may determine the timing of the new image transmission for at least a portion 200 of the first time interval, based on the time length being less than or equal to the reference length. It can be identified as:
  • the timing for at least a portion 200 of the first time interval may be identified from the start timing of the image transmission, based on the length of the emission interval.
  • the processor 110 indicates that the first maximum refresh rate is changed to a second maximum refresh rate that is lower than or equal to the reference refresh rate or executes storage of the image using the memory 130.
  • a control command indicating (e.g., still indication) may be transmitted to the display driving circuit 120 along with (or before transmitting) the new image.
  • the processor 110 may identify the time section after the control command as the second time section 250. For example, processor 110 may determine that the image transmission performed at the timing indicated by arrow 294-1 and the image transmission performed at the timing indicated by arrow 294-2 are performed at a second time. It can be identified that it is executed within the section 250.
  • the second time section 250 may represent a time section in which a second maximum refresh rate that is lower than or equal to the reference refresh rate is provided.
  • the second time section 250 may include a time section 204 and a time section 205.
  • the refresh rate corresponding to each of the time intervals 204 and 205 may be lower than or equal to the reference refresh rate.
  • the reference refresh rate is approximately 30 (Hz)
  • time interval 204 may correspond to a refresh rate of approximately 30 (Hz)
  • time interval 205 may correspond to approximately 24 (Hz). .
  • the second time period 250 may represent a time period activating the scanning of an image from memory 130 (or the image within memory 130) for display on display panel 140. there is.
  • memory 130 may be activated within second time period 250, as indicated by bar 293.
  • the processor 110 may transmit a first image from the processor 110 to the display driving circuit 120 through the first interface 111.
  • the processor 110 may determine the start timing of transmission of the first image based on the shortest length of the time interval that can execute the display through the display driving circuit 120, within the second time interval 250.
  • a second image may be transmitted from the processor 110 to the display driving circuit 120 through the first interface 111 at the second timings identified from .
  • the shortest length of the time interval that can execute the display via the display driving circuit 120 is, supportable by the first interface 111, from the processor 110 to the display driving circuit. It may correspond to (or be equal to) the maximum frequency (or maximum rate) of the image transmission to 120.
  • the shortest length may be longer than the length of the light emission section.
  • the shortest length may be longer than the length of the light-emitting section and may be a multiple of the length of the light-emitting section.
  • the processor 110 may display the fourth image following the third image through the first interface 111, as in state 214, based on the timing indicated by arrow 294-1. It can be transmitted to the display driving circuit 120 through.
  • the transmission of the fourth image may correspond to the transmission of the first image.
  • the display driving circuit 120 may display the fourth image on the display panel 140 by scanning the fourth image, as indicated by the arrow 224.
  • the display driving circuit 120 may store the fourth image in the memory 130, as indicated by the arrow 225. As a non-limiting example, storing the fourth image in memory 130 may be performed for redisplay of the fourth image.
  • storing the fourth image in the memory 130 may be performed to reduce the occurrence of the afterimage on the display panel 140.
  • storing the fourth image in memory 130 may be performed to reduce the occurrence of flicker on display panel 140.
  • display drive circuit 120 may redisplay the fourth image on display panel 140 by scanning the fourth image stored in memory 130, as indicated by arrow 226. You can. For example, re-displaying the fourth image on the display panel 140 by scanning the fourth image stored in memory 130 may be transparent to the processor 110. For example, because the processor 110 cannot identify the fourth image to be displayed again, the processor 110 may determine the arrow 294 based on the shortest length within the second time interval 250. The image transmission may be performed through the first interface 111 at the second timings identified from the timing indicated by -1) (eg, the start timing of the transmission of the fourth image).
  • the timings of the light emission synchronization signal for the display driving circuit 120 within the second time interval 250 may include third timings that overlap the second timings. (e.g. timings indicated by arrow 294-3) and fourth timings between the third timings (e.g. timings between the timings indicated by arrow 294-3 (e.g. timings between the timings indicated by arrow 294-3) : timings indicated by arrow 294-4, arrow 294-5, arrow 294-6, and arrow 294-7)).
  • the third timings may include a second time interval for scanning each of the images stored in the memory 130 to re-display each of the images received from the processor 110 through the first interface 111.
  • the fourth timings may be located (or are) within the portion within the second time interval 250 .
  • timings indicated by arrows 294-4 among the fourth timings are related to the image transmission (e.g., the transmission of the fourth image), such as state 214.
  • those indicated by arrows 294-4 may be identified by the processor 110.
  • the timings indicated by the arrow 294-5 among the fourth timings are related to the re-display of the fourth image that is transparent to the processor 110, so the arrows 294-5 among the fourth timings
  • the timings indicated by 5) may not be identified by the processor 110 for transmitting the image.
  • processor 110 may, within second time interval 250, use arrows (The image transmission may be performed through the first interface 111 based on the timings (eg, the second timings) indicated by 294-3). For example, the interval between the timings indicated by arrow 294-3 may correspond to or be equal to the shortest length.
  • the processor 110 may, based on the timing indicated by arrow 294-2, display a fifth image following the fourth image through the first interface 111, such as state 215. It can be transmitted to the display driving circuit 120.
  • the transmission of the fifth image may correspond to the second image transmission illustrated for the second time interval 250.
  • the time between the timing indicated by arrow 294-1 and the timing indicated by arrow 294-2 may be a multiple of the shortest length.
  • the display driving circuit 120 may display the fifth image on the display panel 140 by scanning the fifth image, as indicated by the arrow 227.
  • display driving circuit 120 may store the fifth image in memory 130, as indicated by arrow 228.
  • time interval 204 may include the timing at which the transmission of the fourth image was performed (e.g., the timing indicated by arrow 294-1) and the timing at which the transmission of the fifth image was performed. It may be a time interval between the timings (e.g., the timing indicated by arrow 294-2).
  • time interval 204 may be determined by the transmission of the fifth image performed after the transmission of the fourth image.
  • the length of the vertical sync signal for display drive circuit 120 may be determined by the transmission of the fourth image at the timing indicated by arrow 294-1 and by arrow 294-2. Depending on the transmission of the fifth image at the timing indicated, it may be determined. For example, the length may correspond to a time interval 204.
  • display driving circuit 120 may display the fifth image again on display panel 140 by scanning the fifth image stored in memory 130, as indicated by arrow 229. You can. For example, re-displaying the fifth image on the display panel 140 by scanning the fifth image stored in memory 130 may be transparent to the processor 110. For example, because processor 110 cannot identify displaying the fifth image again, processor 110 may determine arrow 294- The image transmission may be performed through the first interface 111 at the second timings identified from the timing indicated by 1) (eg, the start timing of the transmission of the fourth image).
  • timings indicated by arrows 294-6 among the fourth timings are related to the image transmission (e.g., the transmission of the fifth image), such as state 215.
  • those indicated by arrows 294-6 may be identified by the processor 110.
  • the timings indicated by the arrow 294-7 among the fourth timings are related to the re-display of the fifth image that is transparent to the processor 110, so the arrows 294-7 among the fourth timings The timings indicated by 7) may not be identified by the processor 110 for transmitting the image.
  • processor 110 may, within second time interval 250, use arrows (The image transmission may be performed through the first interface 111 based on the timings (eg, the second timings) indicated by 294-3).
  • the processor 110 may transmit the image through the first interface 111 within the second time interval 250 based on the second timings. For example, within the second time interval 250, the processor 110 may output the image through the first interface 111 based on the fourth timing among the third and fourth timings. You can refrain from executing the transmission or bypass it.
  • processor 110 is configured to: within at least another portion of the first time interval, from the start timing of the first image transmission within the at least another portion of the first time interval based on the shortest length; The image transmission may be performed through the first interface 111 at the identified timing.
  • the processor 110 may perform the image transmission within the at least another portion of the first time interval, similar to the image transmission within the second time interval 250.
  • the image transmission performed within the at least another portion of the first time interval may be illustrated within the description of Figures 3 and 4.
  • Figures 3 and 4 show examples of image transmission within at least another portion of the first time interval.
  • the processor 110 may periodically transmit the pulse signal to the display driving circuit 120 through the second interface 112.
  • the horizontal synchronization signal for the display driving circuit 120 is the horizontal synchronization signal for the processor 110.
  • the vertical synchronization signal for the display driving circuit 120 is, based on the pulse signal, the vertical synchronization signal for the processor 110 and the vertical synchronization signal for the processor 110. can be synchronized.
  • the light emission synchronization signal for the display driving circuit 120 is, based on the pulse signal, the light emission synchronization signal for the processor 110 and can be synchronized.
  • the display driving circuit 120 may, within a second time period 250, based on scanning the first image stored in the memory 130, as indicated by the arrow 321, The first image may be displayed on the display panel 140.
  • the display of the first image may mean displaying the first image again.
  • display driving circuit 120 may, within a second time interval 250, based on scanning the image stored in memory 130, as indicated by arrow 322, 1 The image can be displayed again on the display panel 140.
  • the re-display of the first image may be transparent to processor 110.
  • processor 110 may determine the timing used for transmission of the first image and the transmission of the second image (e.g., state The refresh rate corresponding to the time interval (not shown in FIG. 3) between the timings used for (311)) (e.g., the timing indicated by arrow 391-1) can be identified as the refresh rate of the first image. You can.
  • the refresh rate of the first image identified by the processor 110 may be the refresh rate of the first image identified by the display driving circuit 120 (e.g., a refresh rate corresponding to a time interval 301 and It may be different from the refresh rate corresponding to the time interval 302). Meanwhile, the refresh rate of the first image identified by the processor 110 may be lower than or equal to the reference refresh rate.
  • the processor 110 may transmit the display driving circuit 120 from the processor 110 within at least another portion of the first time period from the timing of changing the second maximum refresh rate to the first maximum refresh rate. ) can be performed through the first interface 111.
  • the processor 110 may, within the at least another portion of the first time interval, open the first interface 111 at a timing identified from the start timing of transmission of the third image based on the shortest length.
  • the fourth image can be transmitted from the processor 110 to the display driving circuit 120.
  • the processor 110 based on the timing indicated by the arrow 391-1, sends the second image as state 311 to the display driving circuit 120 through the first interface 111. ) can be sent to.
  • the transmission of the second image may correspond to the transmission of the third image.
  • the display driving circuit 120 may display the second image on the display panel 140 by scanning the second image, as indicated by the arrow 323.
  • display driving circuit 120 may store the second image in memory 130, as indicated by arrow 324. For example, displaying a new image (e.g., the second image) following an image that is maintained for a certain period of time on the display panel 140, such as the first image, causes the afterimage on the display panel 140. can do.
  • the display driving circuit 120 may store the second image in memory 130 for the redisplay of the second image indicated by arrow 325 to reduce the afterimage.
  • storing the second image may be executed independently of a control command from the processor 110.
  • the display driving circuit 120 may display the second image even if it receives a control command from the processor 110 indicating to bypass or refrain from storing the image in the memory 130 before the second image is received. Images can be stored in memory 130.
  • display drive circuit 120 may redisplay the second image on display panel 140 by scanning the second image stored in memory 130, as indicated by arrow 325. You can.
  • the display driving circuit 120 stores the second image based on a time interval 302 (e.g., a time interval corresponding to a refresh rate that is lower than or equal to the reference refresh rate). and re-displaying the second image by scanning the second image in the memory 130.
  • the display driving circuit 120 may indicate the timing at which the refresh rate (e.g., the second maximum refresh rate) that is lower than or equal to the reference refresh rate is changed to the first maximum refresh rate that is higher than the reference refresh rate.
  • the display driving circuit 120 may store the second image and store the second image in memory 130 based on the time interval 305 during which the first image is maintained on the display panel 140. 2 By scanning the image, the second image can be displayed again.
  • the display driving circuit 120 may store the second image and scan the second image in memory 130, further based on the second image being different from the first image. 2 You can display the image again.
  • scanning the second image stored in memory 130 and redisplaying it on display panel 140 may be transparent to processor 110 .
  • processor 110 may display at least another portion 303 of the first time interval illustrated within the description of FIG. ), the image transmission may be performed through the first interface 111 at a timing identified from the start timing of transmission of the second image, such as state 311, based on the shortest length.
  • At least another part 303 of the first time period starts from the timing at which the second maximum refresh rate is changed to the first maximum refresh rate (e.g., the timing indicated by arrow 391-1). It can be.
  • the timing may be the start timing of the first image transmission performed after the second maximum refresh rate is changed to the first maximum refresh rate.
  • the timings of the light emission synchronization signal within at least another portion 303 of the first time interval are indicated by arrow 391-1 based on the shortest length.
  • Fifth timings identified from the timing e.g., the timings indicated by arrow 391-2
  • sixth timings between the fifth timings e.g., the timings indicated by arrow 391-2
  • Timings between timings may be included.
  • timings indicated by arrows 391-3 are the image transmission (e.g., the transmission of the second image, the second image transmission), such as state 311 and state 312, respectively. 3 transmission of images), the timings indicated by arrows 391-3 among the sixth timings may be identified by the processor 110.
  • the timings indicated by the arrow 391-4 among the sixth timings are related to the re-display of the second image that is transparent to the processor 110, so the arrows 391-4 among the sixth timings
  • the timings indicated by 4) may not be identified by the processor 110 for the image transmission within at least another part 303 of the first time interval.
  • processor 110 may, within at least another portion 303 of the first time interval, use arrows 391-4. Based on the timings indicated by 2), the image transmission can be performed through the first interface 111.
  • the interval between the timings indicated by arrow 391-2 may correspond to or be equal to the shortest length.
  • the display driving circuit 120 may deactivate the memory 130 after the re-display of the second image, as indicated by bars 292 and 293.
  • the processor 110 may transmit a third image following the second image to the display driving circuit 120 through the first interface 111, as in state 312.
  • the processor 110 may transmit the third image to the display driving circuit 120 at at least some of the timings indicated by arrow 391-4, but may transmit the third image to the display driver circuit 120 by sending the third image as arrow (391-4). may refrain from transmitting at least some of the timings indicated by 391-4) and transmit the third image at the timing indicated by arrow 391-2, as in state 312.
  • the processor 110 may postpone transmission of the third image.
  • the time section 304 related to the third image may be included in at least a part 200 of the first time section following at least another part 303 of the first time section.
  • the display driving circuit 120 may display the third image on the display panel 140 by scanning the third image, as indicated by the arrow 326.
  • the processor 110 may, within at least another portion 303 of the first time interval from the timing of changing the second maximum refresh rate to the first maximum refresh rate, based on the fifth timings.
  • the image transmission can be performed through the first interface 111.
  • the processor 110 may refrain from executing the image transmission through the first interface 111 based on the sixth timings, within at least another portion 303 of the first time period, or You can bypass it.
  • the processor 110 may configure the timings of the emission synchronization signal within at least a portion 200 of the first time interval following at least another portion 303 of the first time interval.
  • the image transmission may be performed through the first interface 111 based on the length of the light emission section.
  • the at least another portion of the first time period is after a control command is received indicating to bypass or refrain from storing images from processor 110 in memory 130 or to deactivate memory 130. can be initiated.
  • the image transmission within the at least another portion of the first time interval starting after the control command may be illustrated within the description of FIG. 4 .
  • the processor 110 may periodically transmit the pulse signal to the display driving circuit 120 through the second interface 112.
  • the horizontal synchronization signal for the display driving circuit 120 is the horizontal synchronization signal for the processor 110.
  • the vertical synchronization signal for the display driving circuit 120 is, based on the pulse signal, the vertical synchronization signal for the processor 110 and the vertical synchronization signal for the processor 110. can be synchronized.
  • the light emission synchronization signal for the display driving circuit 120 is, based on the pulse signal, the light emission synchronization signal for the processor 110 and can be synchronized.
  • the display driving circuit 120 scans the first image stored in the memory 130, such as the bar 293, within the second time period 250, thereby displaying the above image on the display panel 140.
  • the first image may be displayed.
  • activating memory 130 may be executed based on a control command from processor 110 indicating storing an image in memory 130.
  • the display of the first image may be a re-display of the first image.
  • control command 490 may indicate bypassing or refraining from storing images from processor 110 in memory 130 or deactivate memory 130 .
  • the control command 490 may be represented by the pulse signal received through the second interface 112 . However, it is not limited to this.
  • control command 490 may indicate a change from the second maximum refresh rate to the first maximum refresh rate such that the at least another portion of the first time period illustrated within the description of FIG. 2 is It may be initiated after the control command 490.
  • at least another part of the first time section may include a time section 401.
  • the processor 110 may transmit the second image to the display driving circuit 120 through the first interface 111 after the control command 490 is obtained, as in the state 411.
  • the display driving circuit 120 may display the second image on the display panel 140 by scanning the second image, as indicated by the arrow 421.
  • display driving circuit 120 may deactivate memory 130, as indicated by bar 292 and bar 293, after control command 490 is obtained.
  • the display driving circuit 120 may determine the time the first image was maintained on the display panel 140 (or the time the first image was last displayed (e.g., from timing 422 to timing 423).
  • the memory 130 may be deactivated based on the time of, the time from timing 424 to timing 423, or the time from timing 422 to timing 424).
  • the display driving circuit 120 may deactivate the memory 130 based on the control command 490.
  • display driver circuit 120 may display the second image on display panel 140 based on bypassing storing the second image in memory 130 by deactivating memory 130. Images can be displayed.
  • the display driving circuit 120 unlike the illustration in FIG. 4, stores the second image in the memory 130 after receiving the control command 490, and stores the second image in the memory 130. The second image may be displayed again by scanning the second image.
  • processor 110 may refrain from performing the image transmission at timings indicated by arrow 491 within time interval 401 included within the at least another portion of the first time interval. You can do it or postpone it.
  • the processor 110 provides a control command 490 to the display driving circuit 120, and then the display driving circuit 120 operates within the memory 130 to reduce the afterimage and/or the flicker.
  • the processor 110 provides a control command 490 to the display driving circuit 120, and then the display driving circuit 120 operates within the memory 130 to reduce the afterimage and/or the flicker.
  • the display driving circuit 120 operates within the memory 130 to reduce the afterimage and/or the flicker.
  • At least another part of the first time interval may be 2 or 3 times the shortest length.
  • whether the display driving circuit 120 stores the second image in memory 130 and whether the display driving circuit 120 scans the second image in memory 130 may be determined by the processor ( 110), and the re-display of the first image within the second time interval 250 may be transparent to processor 110.
  • the processor 110 provides the control command 490 to the display driving circuit 120 and then starts the first operation.
  • a third image following the second image may be transmitted at a timing identified from the start timing of the transmission of the second image based on the shortest length.
  • the processor 110 even if the processor 110 obtains the third image before the timings indicated by the arrow 491, the processor 110 sends the third image to the display driving circuit 120 through the first interface 111. Sending can be postponed.
  • the processor 110 after the timings indicated by the arrow 491, such as state 412, sends the third image to the display driving circuit 120 through the first interface 111. Can be sent.
  • the display driving circuit 120 may display the third image on the display panel 140 by scanning the third image, as indicated by arrow 425.
  • the processor 110 may configure the first interface 111 based on the length of the light emitting section within the at least a portion of the first time section following the at least another portion of the first time section.
  • the image transmission can be performed through.
  • the time section 402 may be included in at least part of the first time section, or may be included in at least another part of the first time section, depending on the settings of the processor 110.
  • the image transmission executed based on the shortest length within the at least another portion of the first time interval after changing from the second maximum refresh rate to the first maximum refresh rate can be replaced.
  • processor 110 may, after the change from the second maximum refresh rate to the first maximum refresh rate,
  • the image transmission can be performed based on the length of the light emission section.
  • the timing of the re-display of the image can be illustrated within the description of Figures 5 and 6.
  • Figure 5 shows an example of re-display of an image starting a reference time later from the start timing of display of the image while the memory in the display driving circuit is activated.
  • the processor 110 outputs an image at timing 511 to the display driving circuit through the first interface 111, based on the light emission synchronization signal for the processor 110, such as in state 501. It can be sent to (120).
  • the display driving circuit 120 may store the image in the memory 130 (531).
  • storing the image 531 may be performed based on a control command provided to the display driving circuit 120 from the processor 110 before the image is received.
  • the control command may indicate a change from the first maximum refresh rate to the second maximum refresh rate.
  • the control command may indicate storing at least one image including the image.
  • the control command may indicate activating the memory 130.
  • the display driving circuit 120 may display (541) the image on the display panel (140).
  • sending the image as in state 501, storing the image 531, and displaying the image 541 may effect display on the display panel 140. It can be executed for the shortest length of the time interval (e.g., 1/120 (s)(seconds)) (520).
  • the shortest length 520 may correspond to the maximum frequency supportable by the first interface 111.
  • the display driving circuit 120 may identify whether the reference time 525 has elapsed from timing 511, which is the start timing of displaying the image (or transmitting the image). For example, display drive circuit 120 may perform scanning 532 of the image stored in memory 130 in response to timing 512, which is a reference time 525 after timing 511. . For example, the display driving circuit 120 may redisplay (542) the image based on scanning (532) the image. For example, scanning 532 the image and redisplaying the image may be performed within the shortest length 520.
  • the display driving circuit 120 may refrain from performing the display 542 of the image again before the reference time 525 elapses from the timing 511. For example, because the processor 110 recognizes the timing 511, the reference time 525, and the shortest length 520, the processor 110 operates the display driving circuit 120 in the time section 530. ), it can be recognized that the image is not re-displayed.
  • Figure 6 shows an example of re-display of an image starting a reference time after the start timing of display of the image while the memory in the display driving circuit is deactivated.
  • the processor 110 displays an image through the first interface 111 at timing 611 based on the light emission synchronization signal for the processor 110, such as in state 601. It can be sent to (120).
  • the display driving circuit 120 may display the image on the display panel 140 (641).
  • transmitting the image as in state 601 and displaying the image 641 may involve the shortest length of time interval that can effect display on the display panel 140 (e.g., 1 It can run for /120 (s))(520).
  • the shortest length 520 may correspond to the maximum frequency supportable by the first interface 111.
  • memory 130 may be deactivated while the image is being received and the image is being displayed.
  • memory 130 may be in an off state 631 .
  • disabling memory 130 may be executed based on a control command provided to display driving circuit 120 from processor 110 before the image is received.
  • the control command may indicate a change from the second maximum refresh rate to the first maximum refresh rate.
  • the control command may indicate bypassing (or refraining from) storing at least one image including the image.
  • the control command may indicate deactivating the memory 130.
  • the processor 110 may identify whether the reference time 525 has elapsed from timing 611, which is the start timing of displaying the image (or transmitting the image). For example, the processor 110 may send a message to the display driving circuit 120 through the first interface 111, such as state 602, in response to timing 612, which is a reference time 525 after timing 611. The image can be transmitted again. For example, processor 110 may retransmit the image based on identifying that reference time 525 has elapsed from timing 611 and that a new image following the image has not been acquired. For example, the retransmission of the image may be performed to reduce the occurrence of afterimages and/or flicker on the display panel 140.
  • the display driving circuit 120 may redisplay (642) the image on the display panel (140).
  • transmitting the image as in state 602 and displaying the image 642 may include the shortest length of time interval that can effect display on the display panel 140 (e.g., 1 It can run for /120 (s))(520).
  • the processor 110 may refrain from executing the display 642 of the image again before the reference time 525 has elapsed from the timing 611. For example, because the processor 110 recognizes the timing 611, the reference time 525, and the shortest length 520, the processor 110 operates the display driving circuit 120 in the time section 530. ), it can be recognized that the image is not re-displayed.
  • the processor 110 and the display driving circuit 120 may determine a reference time (e.g., a reference time) from the start timing of display of an image (or image transmission), as illustrated within the description of FIGS. 5 and 6 525))
  • a reference time e.g., a reference time
  • the processor 110 executes the image transmission based on the shortest length after changing from the first maximum refresh rate to the second maximum refresh rate.
  • the image transmission can be performed based on the length of the light-emitting section.
  • the processor 110 and the display driving circuit 120 may determine the reference time (e.g., the reference time) from the start timing of display of an image (or image transmission), as illustrated within the description of FIGS. 5 and 6.
  • At least another part of the first time interval may be used or undefined.
  • the image transmission within the first time interval after the change from the first maximum refresh rate to the second maximum refresh rate can be illustrated within the description of FIGS. 7 and 8.
  • 7 and 8 show examples of image transmission within a first time interval after changing from the first maximum refresh rate to the second maximum refresh rate.
  • the processor 110 within the second time interval 250, from the timing 711, such as state 701, to the display driving circuit 120 through the first interface 111.
  • the first image can be transmitted.
  • the display driving circuit 120 may store the first image (731).
  • storing the first image 731 may be executed based on a control command provided from the processor 110 to the display driving circuit 120 before the first image is received.
  • the control command may indicate a change from the first maximum refresh rate to the second maximum refresh rate.
  • the control command may indicate storing at least one image including the first image until another control command is obtained.
  • the control command may indicate activating the memory 130.
  • the display driving circuit 120 may display the first image on the display panel 140 (741).
  • transmitting the first image as in state 701, storing the first image (731), and displaying the first image (741) may include display panel 140.
  • the display on the image may be executed for the shortest length of the time interval (e.g., 1/120 (s)) 520.
  • the shortest length 520 may correspond to the maximum frequency supportable by the first interface 111.
  • the display driving circuit 120 may identify whether the reference time 525 has elapsed from timing 711, which is the start timing of display of the first image (or transmission of the image). For example, display driving circuit 120 may, in response to timing 712 a reference time 525 after timing 711, execute scanning 732 of the first image stored in memory 130. You can. For example, the display driving circuit 120 may perform redisplay (742) of the first image based on scanning (732) the first image. For example, scanning the first image (732) and redisplaying the first image (742) may be performed within the shortest length (520).
  • processor 110 may, within a second time interval 250, send a signal from timing 713, such as state 702, to display driving circuit 120 via first interface 111. 2 Images can be transmitted.
  • processor 110 may execute the transmission of the second image at timing 713 identified from timing 711, based on shortest length 520.
  • the time length 791 between timing 711 and timing 713 may be a multiple of the shortest length 520.
  • the display driving circuit 120 may store the second image (733). For example, saving the second image (733) may be executed based on the control command. For example, the display driving circuit 120 may display the second image on the display panel 140 (743). For example, transmitting the second image as in state 702, storing the second image (733), and displaying the second image (743) may include display panel 140.
  • the display may be executed during the shortest length (520) of the time interval in which the display can be performed.
  • the shortest length 520 may correspond to the maximum frequency supportable by the first interface 111.
  • the display driving circuit 120 may identify whether the reference time 525 has elapsed from timing 713, which is the start timing of display of the second image (or transmission of the image). For example, display drive circuit 120 may, in response to timing 714 a reference time 525 after timing 713, execute scanning 734 of the second image stored in memory 130. You can. For example, the display driving circuit 120 may perform redisplay (744) of the second image based on scanning (734) the second image. For example, scanning the second image (734) and redisplaying the second image (744) may be performed within the shortest length (520).
  • the processor 110 may transmit the third image from timing 715, such as state 703, to the display driving circuit 120 through the first interface 111.
  • timing 715 may be identified from timing 713 based on shortest length 520.
  • the length of time 792 between timing 713 and timing 715 may be a multiple of the shortest length 520. However, it is not limited to this.
  • the processor 110 may provide the other control command to the display driving circuit 120 before transmitting the third image.
  • the other control command may indicate a change from the second maximum refresh rate to the first maximum refresh rate.
  • the control command may indicate bypassing (or refraining from) storing at least one image including the third image until the control command is obtained.
  • the other control command may indicate deactivating the memory 130.
  • transmission of the third image may be executed within at least a portion 200 of the first time interval. there is. However, it is not limited to this.
  • the display driving circuit 120 may store the third image (735).
  • the display driving circuit 120 may store the third image in the memory 130 (735) to reduce the occurrence of afterimages on the display panel 140.
  • saving the third image 735 may be executed independently of the other control commands.
  • the display driving circuit 120 may display the third image on the display panel 140 (745).
  • transmitting the third image as in state 703, storing the third image (735), and displaying the third image (745) may include display panel 140.
  • the display may be executed during the shortest length (520) of the time interval in which the display can be performed.
  • the shortest length 520 may correspond to the maximum frequency supportable by the first interface 111.
  • the display driving circuit 120 may identify whether the reference time 525 has elapsed from timing 715, which is the start timing of display of the third image (or transmission of the image).
  • processor 110 may display the fourth image and first interface 111 at timing 716, such as state 704. It can be transmitted to the display driving circuit 120 through.
  • the transmission of the fourth image at timing 716 may be the image transmission that occurs within at least a portion 200 (or the first time interval) of the first time interval.
  • the processor 110 may identify the timing for transmission of the fourth image based on the length of the emission section (or the emission synchronization signal). For example, the length of time between timing 715 and timing 716 may not be a multiple of the shortest length 520.
  • the processor 110 can transmit the fourth image at the timing 716.
  • the display driving circuit 120 may display the fourth image on the display panel 140 (746).
  • display driver circuit 120 may, in response to the fourth image received from timing 716, deactivate memory 130 (736).
  • the state of the memory 130 may be changed to the off state in response to the fourth image.
  • transmitting the fourth image as in state 704 and displaying the fourth image 746 include the shortest length of time interval that can effect display on the display panel 140 ( 520).
  • the shortest length 520 may correspond to the maximum frequency supportable by the first interface 111.
  • the processor 110 may transmit the fifth image to the display driving circuit 120 through the first interface 111 at timing 717, such as state 705.
  • the transmission of the fifth image at timing 717 may be the image transmission performed within at least a portion 200 (or the first time interval) of the first time interval.
  • the processor 110 may identify the timing for transmission of the fifth image based on the length of the emission section (or the emission synchronization signal). For example, the length of time between timing 716 and timing 717 may not be a multiple of the shortest length 520.
  • the display driving circuit 120 may display the fifth image on the display panel 140 (747).
  • transmitting the fifth image as in state 705 and displaying the fifth image 747 are the shortest length of time interval that can perform display on the display panel 140 ( 520).
  • the shortest length 520 may correspond to the maximum frequency supportable by the first interface 111.
  • the processor 110 within the second time interval 250, from the timing 811, such as state 801, to the display driving circuit 120 through the first interface 111.
  • the first image can be transmitted.
  • the display driving circuit 120 may store the first image (831).
  • storing the first image 831 may be executed based on a control command provided from the processor 110 to the display driving circuit 120 before the first image is received.
  • the control command may indicate a change from the first maximum refresh rate to the second maximum refresh rate.
  • the control command may indicate storing at least one image including the first image until another control command is obtained.
  • the control command may indicate activating the memory 130.
  • the display driving circuit 120 may display the first image on the display panel 140 (841).
  • the display driving circuit 120 may identify whether the reference time 525 has elapsed from timing 811, which is the start timing of display of the first image (or transmission of the image). For example, display driving circuit 120 may, in response to timing 812 a reference time 525 after timing 811, execute scanning 832 of the first image stored in memory 130. You can. For example, the display driving circuit 120 may perform redisplay (842) of the first image based on scanning (832) the first image. For example, scanning the first image (832) and redisplaying the first image (842) may be performed within the shortest length (520).
  • the display driving circuit 120 may, within the second time period 250, reduce the refresh rate of the first image to reduce power consumed for display on the display panel 140. there is.
  • the display driving circuit 120 may perform at least one scan of the first image to gradually reduce the refresh rate of the first image.
  • the timing of the scan may be identified based on a reference time 525.
  • the processor 110 may provide the other control command to the display driving circuit 120 before transmitting the second image.
  • the other control command may indicate a change from the second maximum refresh rate to the first maximum refresh rate.
  • the control command may indicate bypassing (or refraining from) storing at least one image including the second image until the control command is obtained.
  • the other control command may indicate deactivating the memory 130.
  • transmission of the second image may be executed within at least a portion 200 of the first time period. there is. However, it is not limited to this.
  • the display driving circuit 120 may store the second image (833).
  • the display driving circuit 120 stores the second image in the memory 130 (833) to reduce the occurrence of afterimages (and/or flickering) on the display panel 140. You can.
  • saving the second image 833 may be executed independently of the other control commands.
  • the display driving circuit 120 may display the second image on the display panel 140 (843).
  • transmitting the second image as in state 802, storing the second image 833, and displaying the second image 843 may include display panel 140.
  • the display may be executed during the shortest length (520) of the time interval in which the display can be performed.
  • the shortest length 520 may correspond to the maximum frequency supportable by the first interface 111.
  • the display driving circuit 120 may identify whether the reference time 525 has elapsed from the timing 813, which is the start timing of displaying the second image (or transmitting the image).
  • processor 110 displays a third image and first interface 111 at timing 814, such as state 803. It can be transmitted to the display driving circuit 120 through.
  • the transmission of the third image at timing 814 may be the image transmission that occurs within at least a portion 200 (or the first time interval) of the first time interval.
  • the processor 110 may identify the timing for transmission of the third image based on the length of the emission section (or the emission synchronization signal). For example, the length of time between timing 813 and timing 814 may not be a multiple of the shortest length 520.
  • the processor 110 can transmit the third image at the timing 814.
  • the display driving circuit 120 may display the third image on the display panel 140 (844).
  • display driver circuit 120 may perform deactivation 834 of memory 130 in response to the third image received from timing 814 .
  • the state of the memory 130 may be changed to the off state in response to the third image.
  • transmitting the third image as in state 803 and displaying the third image 844 include the shortest length of time interval that can perform display on the display panel 140 ( 520).
  • the shortest length 520 may correspond to the maximum frequency supportable by the first interface 111.
  • the processor 110 may transmit the fourth image to the display driving circuit 120 through the first interface 111 at timing 815, such as state 804.
  • the transmission of the fourth image at timing 815 may be the image transmission performed within at least a portion 200 (or the first time interval) of the first time interval.
  • the processor 110 may identify the timing for transmission of the fourth image based on the length of the emission section (or the emission synchronization signal). For example, the length of time between timing 814 and timing 815 may not be a multiple of the shortest length 520.
  • the display driving circuit 120 may display the fourth image on the display panel 140 (845).
  • transmitting the fourth image as in state 804 and displaying the fourth image 845 may include the shortest length of time interval that can perform display on the display panel 140 ( 520).
  • the shortest length 520 may correspond to the maximum frequency supportable by the first interface 111.
  • processor 110 may execute the image transmission based on the length of the emission period in response to changing the first maximum refresh rate to the second maximum refresh rate.
  • processor 110 activates memory 130 within at least a portion of the first time interval illustrated within the description of FIG. 2 to provide the second maximum refresh rate.
  • the indicated control command may be provided to the display driving circuit 120, and after providing the control command, an image to be stored in the memory 130 may be transmitted to the display driving circuit 120 through the first interface.
  • the control command may be lost or missing.
  • the processor 110 can operate according to the second maximum refresh rate.
  • the processor 110 may not be able to identify that transmission of a new image to be displayed on the display panel 140 is required.
  • the display driving circuit 120 may execute operations to request transmission of the new image to be displayed on the display panel 140. The above operations can be illustrated within the description of FIG. 9 .
  • FIG. 9 shows an example of an operation executed in response to a loss of a control command from the processor to the display driving circuit.
  • the processor 110 may periodically transmit the pulse signal to the display driving circuit 120 through the second interface 112. For example, since the period of the pulse signal corresponds to the period of the horizontal synchronization signal for the processor 110, the horizontal synchronization signal for the display driving circuit 120 is the horizontal synchronization signal for the processor 110. can be synchronized with Although not shown in FIG. 9, as illustrated in the description of FIG. 1, the vertical synchronization signal for the display driving circuit 120 is, based on the pulse signal, the vertical synchronization signal for the processor 110 and the vertical synchronization signal for the processor 110. can be synchronized.
  • the processor 110 provides a control command 990 indicating activating the memory 130 to the display driving circuit 120, and then sends the first image to the first interface, as in the state 911. It can be transmitted to the display driving circuit 120 through (111). For example, while the control command 990 is provided from the processor 110 to the display driving circuit 120, the control command 990 may be lost.
  • the display driving circuit 120 does not obtain the control command 990 from the processor 110, unlike the successfully received first image, the display driving circuit 120 has a bar ( As shown in 292), the memory 130 may be kept deactivated.
  • display drive circuit 120 may, based on bypassing storing the first image in memory 130, drive the first image on display panel 140, as indicated by arrow 921. 1 Images can be displayed.
  • the processor 110 recognizes that the first image is stored in the memory 130 according to the control command 990, the processor 110 sends the first image to the display driving circuit 120. After transmitting, new images may not be acquired. For example, after transmitting the first image, the processor 110 may change the state of the processor 110 from a wake-up state to a sleep state.
  • display drive circuit 120 may provide signal 991 to processor 110 in response to identifying that an image following the first image is not received.
  • the signal 991 may be provided through the third interface 980.
  • signal 991 may be provided through second interface 112.
  • the signal 991 may be referred to as a tearing effect (TE) signal or a refresh window (RW) signal (or RW).
  • display drive circuit 120 may provide signal 991 prior to timing when a new image is required.
  • the display driving circuit 120 may provide the signal 991 at a timing before the reference time from the above timing.
  • the reference time may be identified, determined, defined, or configured based on the time at which the state of the processor 110 changes from the sleep state to the wake up state.
  • the display driving circuit 120 may determine the timing 922 of the vertical synchronization signal for the display driving circuit 120 before the timing 921 when transmission of a new image is required to reduce the occurrence of flicker (or At a timing (922) before the time corresponding to the shortest length from timing (921), a signal (991) may be provided.
  • a signal (991) may be provided.
  • the processor 110 may transmit a second image, such as a state 912, to the display driving circuit 120 through the first interface 111 in response to the signal 991.
  • the processor 110 may identify the time period after transmitting the second image to the display driving circuit 120 in response to the signal 991 as the second time period 250.
  • display driver circuit 120 may, in response to the second image, activate memory 130, as indicated by bar 293, and display panel, as indicated by arrow 923.
  • the second image may be displayed on 140 and stored in memory 130 as indicated by arrow 924.
  • display driver circuit 120 may display the second image on display panel 140 based on scanning the second image from memory 130, as indicated by arrow 925. can be displayed again.
  • display driving circuit 120 may maintain memory 130 activated, such as bar 293, after the second image is received.
  • display driver circuit 120 may display the second image on display panel 140 based on scanning the second image from memory 130, as indicated by arrow 926. can be displayed again.
  • the electronic device 100 can maintain the quality of the service provided through the display 115 even if the control command 990 is lost.
  • loss of the image may occur while the image is transmitted from the processor 110 to the display driving circuit 120 through the first interface 111.
  • the display driving circuit 120 can execute operations to request transmission of the image. The above operations can be illustrated within the description of FIG. 10 .
  • Figure 10 shows an example of operations executed in response to loss of image from the processor to the display drive circuitry.
  • the processor 110 may periodically transmit the pulse signal to the display driving circuit 120 through the second interface 112. For example, since the period of the pulse signal corresponds to the period of the horizontal synchronization signal for the processor 110, the horizontal synchronization signal for the display driving circuit 120 is the horizontal synchronization signal for the processor 110. can be synchronized with Although not shown in FIG. 10, as illustrated in the description of FIG. 1, the vertical synchronization signal for the display driving circuit 120 is, based on the pulse signal, the vertical synchronization signal for the processor 110 and the vertical synchronization signal for the processor 110. can be synchronized.
  • the processor 110 may transmit the first image, as in state 1011, to the display driving circuit 120 through the first interface 111. While the first image is provided from the processor 110 to the display driving circuit 120 through the first interface 111, loss of the first image may occur.
  • the loss of the first image may reduce the quality of service provided through display 115 or cause a failure of display of the first image.
  • display drive circuit 120 may provide signal 1091 to processor 110, such as arrow 1021, in response to detecting or identifying the loss of the image.
  • signal 1091 may be referred to as a TE signal or RW signal.
  • the signal 1091 may be provided through the third interface 980. However, it is not limited to this.
  • signal 1091 may be provided through second interface 112.
  • signal 1091 may be comprised of signal 991 in FIG. 9 .
  • processor 110 may transmit the first image, such as state 1012, back to display driving circuit 120 through first interface 111 in response to signal 1091. .
  • the display driving circuit 120 may display the first image on the display panel 140 by scanning the first image, as indicated by the arrow 1022.
  • the electronic device 100 can maintain the quality of the service provided through the display 115 even if loss of the image transmitted from the processor 110 occurs.
  • FIG. 11 is a block diagram of an electronic device 1101 in a network environment 1100, according to various embodiments.
  • the electronic device 1101 communicates with the electronic device 1102 through a first network 1198 (e.g., a short-range wireless communication network) or a second network 1199. It is possible to communicate with at least one of the electronic device 1104 or the server 1108 through (e.g., a long-distance wireless communication network).
  • the electronic device 1101 may communicate with the electronic device 1104 through the server 1108.
  • the electronic device 1101 includes a processor 1120, a memory 1130, an input module 1150, an audio output module 1155, a display module 1160, an audio module 1170, and a sensor module ( 1176), interface 1177, connection terminal 1178, haptic module 1179, camera module 1180, power management module 1188, battery 1189, communication module 1190, subscriber identification module 1196. , or may include an antenna module 1197.
  • at least one of these components eg, the connection terminal 1178) may be omitted, or one or more other components may be added to the electronic device 1101.
  • some of these components e.g., sensor module 1176, camera module 1180, or antenna module 1197) are integrated into one component (e.g., display module 1160). It can be.
  • the processor 1120 executes software (e.g., program 1140) to operate at least one other component (e.g., hardware or software component) of the electronic device 1101 connected to the processor 1120. It can be controlled and various data processing or calculations can be performed. According to one embodiment, as at least part of data processing or computation, the processor 1120 stores commands or data received from another component (e.g., sensor module 1176 or communication module 1190) in volatile memory 1132. The commands or data stored in the volatile memory 1132 can be processed, and the resulting data can be stored in the non-volatile memory 1134.
  • software e.g., program 1140
  • the processor 1120 stores commands or data received from another component (e.g., sensor module 1176 or communication module 1190) in volatile memory 1132.
  • the commands or data stored in the volatile memory 1132 can be processed, and the resulting data can be stored in the non-volatile memory 1134.
  • the processor 1120 may include a main processor 1121 (e.g., a central processing unit or an application processor) or an auxiliary processor 1123 that can operate independently or together (e.g., a graphics processing unit, a neural network processing unit ( It may include a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor).
  • a main processor 1121 e.g., a central processing unit or an application processor
  • auxiliary processor 1123 e.g., a graphics processing unit, a neural network processing unit ( It may include a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor.
  • the electronic device 1101 includes a main processor 1121 and a auxiliary processor 1123
  • the auxiliary processor 1123 may be set to use lower power than the main processor 1121 or be specialized for a designated function. You can.
  • the auxiliary processor 1123 may be implemented separately from the main processor 1121 or as part of it.
  • the auxiliary processor 1123 may, for example, act on behalf of the main processor 1121 while the main processor 1121 is in an inactive (e.g., sleep) state, or while the main processor 1121 is in an active (e.g., application execution) state. ), together with the main processor 1121, at least one of the components of the electronic device 1101 (e.g., the display module 1160, the sensor module 1176, or the communication module 1190) At least some of the functions or states related to can be controlled.
  • coprocessor 1123 e.g., image signal processor or communication processor
  • may be implemented as part of another functionally related component e.g., camera module 1180 or communication module 1190. there is.
  • the auxiliary processor 1123 may include a hardware structure specialized for processing artificial intelligence models.
  • Artificial intelligence models can be created through machine learning. For example, such learning may be performed in the electronic device 1101 itself on which the artificial intelligence model is performed, or may be performed through a separate server (e.g., server 1108).
  • Learning algorithms may include, for example, supervised learning, unsupervised learning, semi-supervised learning, or reinforcement learning, but It is not limited.
  • An artificial intelligence model may include multiple artificial neural network layers.
  • Artificial neural networks include deep neural network (DNN), convolutional neural network (CNN), recurrent neural network (RNN), restricted boltzmann machine (RBM), belief deep network (DBN), bidirectional recurrent deep neural network (BRDNN), It may be one of deep Q-networks or a combination of two or more of the above, but is not limited to the examples described above.
  • artificial intelligence models may additionally or alternatively include software structures.
  • the memory 1130 may store various data used by at least one component (eg, the processor 1120 or the sensor module 1176) of the electronic device 1101. Data may include, for example, input data or output data for software (e.g., program 1140) and instructions related thereto.
  • Memory 1130 may include volatile memory 1132 or non-volatile memory 1134.
  • the program 1140 may be stored as software in the memory 1130 and may include, for example, an operating system 1142, middleware 1144, or application 1146.
  • the input module 1150 may receive commands or data to be used in a component of the electronic device 1101 (e.g., the processor 1120) from outside the electronic device 1101 (e.g., a user).
  • the input module 1150 may include, for example, a microphone, mouse, keyboard, keys (eg, buttons), or digital pen (eg, stylus pen).
  • the sound output module 1155 may output sound signals to the outside of the electronic device 1101.
  • the sound output module 1155 may include, for example, a speaker or receiver. Speakers can be used for general purposes such as multimedia playback or recording playback.
  • the receiver can be used to receive incoming calls. According to one embodiment, the receiver may be implemented separately from the speaker or as part of it.
  • the display module 1160 can visually provide information to the outside of the electronic device 1101 (eg, a user).
  • the display module 1160 may include, for example, a display, a hologram device, or a projector, and a control circuit for controlling the device.
  • the display module 1160 may include a touch sensor configured to detect a touch, or a pressure sensor configured to measure the intensity of force generated by the touch.
  • the audio module 1170 can convert sound into an electrical signal or, conversely, convert an electrical signal into sound. According to one embodiment, the audio module 1170 acquires sound through the input module 1150, the sound output module 1155, or an external electronic device (e.g., directly or wirelessly connected to the electronic device 1101). Sound may be output through an electronic device 1102 (e.g., speaker or headphone).
  • an electronic device 1102 e.g., speaker or headphone
  • the sensor module 1176 detects the operating state (e.g., power or temperature) of the electronic device 1101 or the external environmental state (e.g., user state) and generates an electrical signal or data value corresponding to the detected state. can do.
  • the sensor module 1176 includes, for example, a gesture sensor, a gyro sensor, an air pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, It may include a temperature sensor, humidity sensor, or light sensor.
  • the interface 1177 may support one or more designated protocols that can be used to directly or wirelessly connect the electronic device 1101 to an external electronic device (eg, the electronic device 1102).
  • the interface 1177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • HDMI high definition multimedia interface
  • USB universal serial bus
  • SD card interface Secure Digital Card
  • connection terminal 1178 may include a connector through which the electronic device 1101 can be physically connected to an external electronic device (eg, the electronic device 1102).
  • the connection terminal 1178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 1179 can convert electrical signals into mechanical stimulation (e.g., vibration or movement) or electrical stimulation that the user can perceive through tactile or kinesthetic senses.
  • the haptic module 1179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 1180 can capture still images and moving images.
  • the camera module 1180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 1188 can manage power supplied to the electronic device 1101. According to one embodiment, the power management module 1188 may be implemented as at least a part of, for example, a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 1189 may supply power to at least one component of the electronic device 1101.
  • the battery 1189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • Communication module 1190 provides a direct (e.g., wired) communication channel or wireless communication channel between the electronic device 1101 and an external electronic device (e.g., electronic device 1102, electronic device 1104, or server 1108). It can support establishment and communication through established communication channels. Communication module 1190 operates independently of processor 1120 (e.g., an application processor) and may include one or more communication processors that support direct (e.g., wired) communication or wireless communication.
  • processor 1120 e.g., an application processor
  • the communication module 1190 may be a wireless communication module 1192 (e.g., a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 1194 (e.g., : LAN (local area network) communication module, or power line communication module) may be included.
  • a wireless communication module 1192 e.g., a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module
  • GNSS global navigation satellite system
  • wired communication module 1194 e.g., : LAN (local area network) communication module, or power line communication module
  • the corresponding communication module is a first network 1198 (e.g., a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)) or a second network 1199 (e.g., legacy It may communicate with an external electronic device 1104 through a telecommunication network such as a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (e.g., LAN or WAN).
  • a telecommunication network such as a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (e.g., LAN or WAN).
  • a telecommunication network such as a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (e.g., LAN or WAN).
  • a telecommunication network such as a cellular network, a 5G network, a next-generation communication network
  • the wireless communication module 1192 uses subscriber information (e.g., International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 1196 within a communication network such as the first network 1198 or the second network 1199.
  • subscriber information e.g., International Mobile Subscriber Identifier (IMSI)
  • IMSI International Mobile Subscriber Identifier
  • the wireless communication module 1192 may support 5G networks and next-generation communication technologies after 4G networks, for example, NR access technology (new radio access technology).
  • NR access technology provides high-speed transmission of high-capacity data (eMBB (enhanced mobile broadband)), minimization of terminal power and access to multiple terminals (mMTC (massive machine type communications)), or high reliability and low latency (URLLC (ultra-reliable and low latency). -latency communications)) can be supported.
  • the wireless communication module 1192 may support high frequency bands (e.g., mmWave bands), for example, to achieve high data rates.
  • the wireless communication module 1192 uses various technologies to secure performance in high frequency bands, for example, beamforming, massive array multiple-input and multiple-output (MIMO), and full-dimensional multiplexing. It can support technologies such as input/output (FD-MIMO: full dimensional MIMO), array antenna, analog beam-forming, or large scale antenna.
  • the wireless communication module 1192 may support various requirements specified in the electronic device 1101, an external electronic device (e.g., electronic device 1104), or a network system (e.g., second network 1199).
  • the wireless communication module 1192 supports peak data rate (e.g., 20 Gbps or more) for realizing eMBB, loss coverage (e.g., 164 dB or less) for realizing mmTC, or U-plane latency (e.g., 164 dB or less) for realizing URLLC.
  • peak data rate e.g., 20 Gbps or more
  • loss coverage e.g., 164 dB or less
  • U-plane latency e.g., 164 dB or less
  • the antenna module 1197 may transmit or receive signals or power to or from the outside (e.g., an external electronic device).
  • the antenna module 1197 may include an antenna including a radiator made of a conductor or a conductive pattern formed on a substrate (eg, PCB).
  • the antenna module 1197 may include a plurality of antennas (eg, an array antenna).
  • at least one antenna suitable for the communication method used in the communication network such as the first network 1198 or the second network 1199, is connected to the plurality of antennas by, for example, the communication module 1190.
  • the communication module 1190 can be selected Signals or power may be transmitted or received between the communication module 1190 and an external electronic device through the selected at least one antenna.
  • other components eg, radio frequency integrated circuit (RFIC) in addition to the radiator may be additionally formed as part of the antenna module 1197.
  • RFIC radio frequency integrated circuit
  • antenna module 1197 may form a mmWave antenna module.
  • a mmWave antenna module includes: a printed circuit board, an RFIC disposed on or adjacent to a first side (e.g., bottom side) of the printed circuit board and capable of supporting a designated high frequency band (e.g., mmWave band); And a plurality of antennas (e.g., array antennas) disposed on or adjacent to the second side (e.g., top or side) of the printed circuit board and capable of transmitting or receiving signals in the designated high frequency band. can do.
  • a mmWave antenna module includes: a printed circuit board, an RFIC disposed on or adjacent to a first side (e.g., bottom side) of the printed circuit board and capable of supporting a designated high frequency band (e.g., mmWave band); And a plurality of antennas (e.g., array antennas) disposed on or adjacent to the second side (e.g., top or side) of
  • peripheral devices e.g., bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • signal e.g. commands or data
  • commands or data may be transmitted or received between the electronic device 1101 and the external electronic device 1104 through the server 1108 connected to the second network 1199.
  • Each of the external electronic devices 1102 or 1104 may be of the same or different type as the electronic device 1101.
  • all or part of the operations performed in the electronic device 1101 may be executed in one or more of the external electronic devices 1102, 1104, or 1108.
  • the electronic device 1101 needs to perform a certain function or service automatically or in response to a request from a user or another device, the electronic device 1101 does not execute the function or service on its own.
  • one or more external electronic devices may be requested to perform at least part of the function or service.
  • One or more external electronic devices that have received the request may execute at least part of the requested function or service, or an additional function or service related to the request, and transmit the result of the execution to the electronic device 1101.
  • the electronic device 1101 may process the result as is or additionally and provide it as at least part of a response to the request.
  • cloud computing distributed computing, mobile edge computing (MEC), or client-server computing technology can be used.
  • the electronic device 1101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing.
  • the external electronic device 1104 may include an Internet of Things (IoT) device.
  • Server 1108 may be an intelligent server using machine learning and/or neural networks.
  • the external electronic device 1104 or server 1108 may be included in the second network 1199.
  • the electronic device 1101 may be applied to intelligent services (e.g., smart home, smart city, smart car, or healthcare) based on 5G communication technology and IoT-related technology.
  • FIG. 12 is a block diagram 1200 of the display module 1160, according to various embodiments.
  • the display module 1160 may include a display 1210 and a display driver IC (DDI) 1230 for controlling the display 1210.
  • the DDI 1230 may include an interface module 1231, a memory 1233 (eg, buffer memory), an image processing module 1235, or a mapping module 1237.
  • the DDI 1230 transmits image information, including image data or an image control signal corresponding to a command for controlling the image data, to other components of the electronic device 1101 through the interface module 1231. It can be received from.
  • the image information is stored in the processor 1120 (e.g., the main processor 1121 (e.g., an application processor) or the auxiliary processor 1123 ( For example: a graphics processing unit).
  • the DDI 1230 can communicate with the touch circuit 1250 or the sensor module 1176, etc. through the interface module 1231.
  • the DDI 1230 can communicate with the touch circuit 1250 or the sensor module 1176, etc.
  • At least a portion of the received image information may be stored, for example, in frame units, in the memory 1233.
  • the image processing module 1235 may, for example, store at least a portion of the image data in accordance with the characteristics or characteristics of the image data.
  • Preprocessing or postprocessing may be performed based at least on the characteristics of the display 1210.
  • the mapping module 1237 performs preprocessing or postprocessing through the image processing module 1235.
  • a voltage value or current value corresponding to the image data may be generated.
  • the generation of the voltage value or current value may be performed by, for example, an attribute of the pixels of the display 1210 (e.g., an arrangement of pixels ( RGB stripe or pentile structure), or the size of each subpixel). At least some pixels of the display 1210 may be performed at least in part based on, for example, the voltage value or the current value.
  • visual information eg, text, image, or icon
  • corresponding to the image data may be displayed through the display 1210.
  • the display module 1160 may further include a touch circuit 1250.
  • the touch circuit 1250 may include a touch sensor 1251 and a touch sensor IC 1253 for controlling the touch sensor 1251.
  • the touch sensor IC 1253 may control the touch sensor 1251 to detect a touch input or hovering input for a specific position on the display 1210.
  • the touch sensor IC 1253 may detect a touch input or hovering input by measuring a change in a signal (e.g., voltage, light amount, resistance, or charge amount) for a specific position of the display 1210.
  • the touch sensor IC 1253 may provide information (e.g., location, area, pressure, or time) about the detected touch input or hovering input to the processor 1120.
  • At least a portion of the touch circuit 1250 is disposed as part of the display driver IC 1230, the display 1210, or outside the display module 1160. It may be included as part of other components (e.g., auxiliary processor 1123).
  • the display module 1160 may further include at least one sensor (eg, a fingerprint sensor, an iris sensor, a pressure sensor, or an illumination sensor) of the sensor module 1176, or a control circuit therefor.
  • the at least one sensor or control circuit therefor may be embedded in a part of the display module 1160 (eg, the display 1210 or the DDI 1230) or a part of the touch circuit 1250.
  • the sensor module 1176 embedded in the display module 1160 includes a biometric sensor (e.g., a fingerprint sensor)
  • the biometric sensor records biometric information associated with a touch input through a portion of the display 1210. (e.g. fingerprint image) can be acquired.
  • the pressure sensor may acquire pressure information associated with a touch input through part or the entire area of the display 1210. You can.
  • the touch sensor 1251 or the sensor module 1176 may be disposed between pixels of a pixel layer of the display 1210, or above or below the pixel layer.
  • the electronic device 100 includes a processor 110, a display driving circuit 120 including a memory 130, a display 115 including a display panel 140, and the processor 110. ) and an interface connecting the display driving circuit 120.
  • the processor 110 may be configured to transmit a first image from the processor 110 to the display driving circuit 120 through the interface.
  • the processor 110 determines the length of the light emission section for display on the display panel 140 within at least a portion of the first time section providing a first maximum refresh rate higher than the reference refresh rate. Based on this, it may be configured to execute a second image transmission from the processor 110 to the display driving circuit 120 through the interface at first timings identified from the start timing of the first image transmission.
  • the processor 110 executes the display through the display driving circuit 120 within a second time period providing a second refresh rate that is lower than or equal to the reference refresh rate. and execute the second image transmission through the identified interface from the start timing based on the shortest possible length of time interval.
  • the at least part of the first time period and at least some of the displays on the display panel 140 within the second time period use the memory 130. It can be executed.
  • the length may be shorter than the shortest length.
  • the timings of the light emission synchronization signal within the second time period representing the light emission period include third timings that respectively overlap with the second timings and fourth timings between the third timings. It can be included.
  • the processor 110 within the second time interval, operates the processor 110 through the interface based on the fourth timing among the third timings and the fourth timings. may be configured to refrain from performing image transmission from to the display driving circuit 120.
  • the third timings include the second times for scanning each of the images stored in the memory 130 to re-display each of the images received from the processor 110 through the interface. It may be located outside part of the section. According to one embodiment, the fourth timings may be located within the portion of the second time period.
  • the display driving circuit 120 stores each of the first images received through the interface in accordance with the second image transmission performed within the at least part of the first time period in the memory ( Based on bypassing storage in 130), each of the first images may be configured to display on the display panel 140.
  • the display driving circuit 120 stores each of the second images received through the interface according to the second image transmission performed within a portion of the second time period into the memory 130.
  • Each of the second images may be configured to be displayed on the display panel 140 based on storage within the display panel 140 .
  • the processor 110 within at least another part of the first time interval from the timing of changing the second maximum refresh rate to the first maximum refresh rate, the processor 110 according to the change. ) may be configured to transmit a third image to the display driving circuit 120 through the interface.
  • the processor 110 is configured to, within the at least another portion of the first time period, via the interface at a timing identified from the start timing of the third image transmission based on the shortest length. It may be configured to transmit a fourth image from the processor 110 to the display driving circuit 120.
  • the processor 110 within the at least part of the first time interval next to the at least another part of the first time interval, via the interface based on the length. ) may be configured to execute image transmission from the display driving circuit 120.
  • the processor 110 transmits the third image by transmitting the first image to the display driving circuit 120 through the interface within at least another part of the first time period. Can be configured to run According to one embodiment, the processor 110 transmits a second image following the first image through the interface before the end timing of the time interval of the shortest length from the start timing of the third image transmission. It may be configured to refrain from performing the fourth image transmission by transmitting to the display driving circuit 120. According to one embodiment, the processor 110 may be configured to execute the image transmission through the interface based on the length within the at least part of the first time interval.
  • the display driving circuit 120 may be configured to display the first image on the display panel 140 and store the first image in the memory 130. According to one embodiment, the display driving circuit 120 displays the first image stored in the memory 130 before the end timing of the time interval of the shortest length from the start timing of the third image transmission. It may be configured to display the first image again on the display panel 140 by scanning.
  • the display driving circuit 120 stores the first image and scans the first image in the memory 130 based on the refresh rate of the image displayed before the timing. and may be configured to perform displaying the first image again.
  • the display driving circuit 120 is based on identifying that the image is maintained on the display panel 140 for a time longer than a reference time within the second time period before the timing, Store the first image and display the first image again by scanning the first image in the memory 130 .
  • the display driving circuit 120 further based on the first image different from the image, stores the first image and scans the first image in the memory 130. and be configured to perform displaying the first image again.
  • the display driving circuit 120 sends a control command from the processor 110 before the timing indicating execution of display on the display panel 140 by bypassing the memory 130. It can be configured to obtain. According to one embodiment, the display driving circuit 120, after the control command is obtained, stores the first image and scans the first image in the memory 130 to determine the first image. It can be configured to perform a re-display.
  • the electronic device 100 includes a processor 110, a display driving circuit 120 including a memory 130, a display 115 including a display panel 140, and the processor 110. ) and an interface connecting the display driving circuit 120.
  • the processor 110 may be configured to transmit a first image from the processor 110 to the display driving circuit 120 through the interface.
  • the processor 110 within at least a portion of a first time period the processor 110 at least partially deactivates scanning of images from the memory 130 for display on the display panel 140, Transmission of a second image from the processor 110 to the display driving circuit 120 through the interface at first timings identified from the start timing of the first image transmission based on the length of the light emission section for the display.
  • the processor 110 within a second time interval for activating the scan, starts the scan based on the shortest length of a time interval that can execute the display through the display driving circuit 120. and execute transmission of the second image via the interface at second timings identified from timing.
  • the length may be shorter than the shortest length.
  • the timings of the light emission synchronization signal within the second time period representing the light emission period include third timings respectively overlapping with the second timings and fourth timings between the third timings. can do.
  • the processor 110 within the second time interval, operates the processor 110 through the interface based on the fourth timing among the third timings and the fourth timings. may be configured to refrain from performing image transmission from to the display driving circuit 120.
  • the third timings may be located partially outside the second time period for the scan. According to one embodiment, the fourth timings may be located within the portion of the second time period.
  • the display driving circuit 120 stores each of the first images received through the interface in accordance with the second image transmission performed within the at least part of the first time period in the memory ( Based on bypassing storage in 130), each of the first images may be configured to display on the display panel 140.
  • the display driving circuit 120 stores each of the second images received through the interface according to the second image transmission performed within a portion of the second time period into the memory 130.
  • Each of the second images may be configured to be displayed on the display panel 140 based on storage within the display panel 140 .
  • the processor 110 within at least another part of the first time interval from the timing of changing the second maximum refresh rate to the first maximum refresh rate, the processor 110 according to the change. ) may be configured to transmit a third image to the display driving circuit 120 through the interface.
  • the processor 110 is configured to, within the at least another portion of the first time period, via the interface at a timing identified from the start timing of the third image transmission based on the shortest length. It may be configured to transmit a fourth image from the processor 110 to the display driving circuit 120.
  • the processor 110 within the at least part of the first time interval next to the at least another part of the first time interval, via the interface based on the length. ) may be configured to execute image transmission from the display driving circuit 120.
  • the processor 110 the processor 110
  • the third image transmission may be performed by transmitting a first image to the display driving circuit 120 through the interface.
  • the processor 110 transmits a second image following the first image through the interface before the end timing of the time interval of the shortest length from the start timing of the third image transmission. It may be configured to refrain from performing the fourth image transmission by transmitting to the display driving circuit 120.
  • the processor 110 may be configured to execute the image transmission through the interface based on the length within the at least part of the first time interval.
  • the display driving circuit 120 may be configured to display the first image on the display panel 140 and store the first image in the memory 130. According to one embodiment, the display driving circuit 120 scans the first image stored in the memory 130 before the end timing of the time period of the shortest length from the start timing of the third image transmission. By doing so, it can be configured to display the first image again on the display panel 140.
  • Electronic devices may be of various types.
  • Electronic devices may include, for example, portable communication devices (e.g., smartphones), computer devices, portable multimedia devices, portable medical devices, cameras, wearable devices, or home appliances.
  • Electronic devices according to embodiments of this document are not limited to the above-described devices.
  • first, second, or first or second may be used simply to distinguish one component from another, and to refer to that component in other respects (e.g., importance or order) is not limited.
  • One (e.g., first) component is said to be “coupled” or “connected” to another (e.g., second) component, with or without the terms “functionally” or “communicatively.”
  • any of the components can be connected to the other components directly (e.g. wired), wirelessly, or through a third component.
  • module used in various embodiments of this document may include a unit implemented in hardware, software, or firmware, and is interchangeable with terms such as logic, logic block, component, or circuit, for example. It can be used as A module may be an integrated part or a minimum unit of the parts or a part thereof that performs one or more functions. For example, according to one embodiment, the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • Various embodiments of this document are one or more instructions stored in a storage medium (e.g., built-in memory 1136 or external memory 1138) that can be read by a machine (e.g., electronic device 1101). It may be implemented as software (e.g., program 1140) including these.
  • a processor e.g., processor 1120 of a device (e.g., electronic device 1101) may call at least one command among one or more commands stored from a storage medium and execute it. This allows the device to be operated to perform at least one function according to the at least one instruction called.
  • the one or more instructions may include code generated by a compiler or code that can be executed by an interpreter.
  • a storage medium that can be read by a device may be provided in the form of a non-transitory storage medium.
  • 'non-transitory' only means that the storage medium is a tangible device and does not contain signals (e.g. electromagnetic waves), and this term refers to cases where data is semi-permanently stored in the storage medium. There is no distinction between temporary storage cases.
  • Computer program products are commodities and can be traded between sellers and buyers.
  • the computer program product may be distributed in the form of a machine-readable storage medium (e.g. compact disc read only memory (CD-ROM)) or through an application store (e.g. Play StoreTM) or on two user devices (e.g. It can be distributed (e.g. downloaded or uploaded) directly between smart phones) or online.
  • a machine-readable storage medium e.g. compact disc read only memory (CD-ROM)
  • an application store e.g. Play StoreTM
  • two user devices e.g. It can be distributed (e.g. downloaded or uploaded) directly between smart phones) or online.
  • at least a portion of the computer program product may be at least temporarily stored or temporarily created in a machine-readable storage medium, such as the memory of a manufacturer's server, an application store's server, or a relay server.
  • each component (e.g., module or program) of the above-described components may include a single or plural entity, and some of the plurality of entities may be separately placed in other components. there is.
  • one or more of the components or operations described above may be omitted, or one or more other components or operations may be added.
  • multiple components eg, modules or programs
  • the integrated component may perform one or more functions of each component of the plurality of components in the same or similar manner as those performed by the corresponding component of the plurality of components prior to the integration. .
  • operations performed by a module, program, or other component may be executed sequentially, in parallel, iteratively, or heuristically, or one or more of the operations may be executed in a different order, or omitted. Alternatively, one or more other operations may be added.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

전자 장치(electronic device)가 제공된다. 상기 전자 장치는, 프로세서를 포함할 수 있다. 상기 전자 장치는, 메모리를 포함하는 디스플레이 구동 회로 및 디스플레이 패널을 포함하는 디스플레이를 포함할 수 있다. 상기 전자 장치는, 상기 프로세서와 상기 디스플레이 구동 회로를 연결하는 인터페이스를 포함할 수 있다. 상기 프로세서는, 상기 프로세서로부터 상기 디스플레이 구동 회로로의 제1 이미지 송신을 상기 인터페이스를 통해 실행하도록 구성될 수 있다. 상기 프로세서는, 기준 재생율보다 높은 제1 최대 재생율을 제공하는 제1 시간 구간의 적어도 일부 내에서, 상기 디스플레이 패널 상에서의 표시를 위한 발광 구간의 길이에 기반하여 상기 제1 이미지 송신의 시작 타이밍으로부터 식별된 제1 타이밍들에서 상기 인터페이스를 통해 상기 프로세서로부터 상기 디스플레이 구동 회로로의 제2 이미지 송신을 실행하도록 구성될 수 있다. 상기 프로세서는, 상기 기준 재생율보다 낮거나 상기 기준 재생율과 같은 제2 최대 재생율을 제공하는 제2 시간 구간 내에서, 상기 디스플레이 구동 회로를 통해 상기 표시를 실행할 수 있는 시간 구간의 최단 길이에 기반하여 상기 시작 타이밍으로부터 식별된 제2 타이밍들에서 상기 인터페이스를 통해 상기 이미지 송신을 실행하도록, 구성될 수 있다. 상기 제1 시간 구간의 상기 적어도 일부 및 상기 제2 시간 구간 중 상기 제2 시간 구간 내에서의 상기 디스플레이 패널 상의 표시들의 적어도 일부는, 상기 메모리를 이용하여 실행될 수 있다. 상기 길이는, 상기 최단 길이보다 짧을 수 있다.

Description

재생율에 기반하여 이미지 송신을 변경하는 전자 장치
아래의 설명들은, 재생율에 기반하여 이미지 송신을 변경하는 전자 장치에 관한 것이다.
전자 장치(electronic device)는, 디스플레이 패널을 포함할 수 있다. 예를 들면, 상기 전자 장치는, 상기 디스플레이 패널과 작동적으로(operably 또는 operatively) 결합된, 디스플레이 구동 회로를 포함할 수 있다. 예를 들면, 상기 디스플레이 구동 회로는, 상기 전자 장치의 프로세서로부터 획득된 이미지를 상기 디스플레이 패널 상에서 표시할 수 있다.
상술한 정보는 본 개시에 대한 이해를 돕기 위한 목적으로 하는 배경 기술(related art)로 제공될 수 있다. 상술한 내용 중 어느 것도 본 개시와 관련된 종래 기술(prior art)로서 적용될 수 있는지에 대하여 어떠한 주장이나 결정이 제기되지 않는다.
전자 장치(electronic device)가 제공된다. 상기 전자 장치는, 프로세서를 포함할 수 있다. 상기 전자 장치는, 메모리를 포함하는 디스플레이 구동 회로 및 디스플레이 패널을 포함하는 디스플레이를 포함할 수 있다. 상기 전자 장치는, 상기 프로세서와 상기 디스플레이 구동 회로를 연결하는 인터페이스를 포함할 수 있다. 상기 프로세서는, 상기 프로세서로부터 상기 디스플레이 구동 회로로의 제1 이미지 송신을 상기 인터페이스를 통해 실행하도록 구성될 수 있다. 상기 프로세서는, 기준 재생율보다 높은 제1 최대 재생율을 제공하는 제1 시간 구간의 적어도 일부 내에서, 상기 디스플레이 패널 상에서의 표시를 위한 발광 구간의 길이에 기반하여 상기 제1 이미지 송신의 시작 타이밍으로부터 식별된 제1 타이밍들에서 상기 인터페이스를 통해 상기 프로세서로부터 상기 디스플레이 구동 회로로의 제2 이미지 송신을 실행하도록 구성될 수 있다. 상기 프로세서는, 상기 기준 재생율보다 낮거나 상기 기준 재생율과 같은 제2 최대 재생율을 제공하는 제2 시간 구간 내에서, 상기 디스플레이 구동 회로를 통해 상기 표시를 실행할 수 있는 시간 구간의 최단 길이에 기반하여 상기 시작 타이밍으로부터 식별된 제2 타이밍들에서 상기 인터페이스를 통해 상기 이미지 송신을 실행하도록, 구성될 수 있다. 상기 제1 시간 구간의 상기 적어도 일부 및 상기 제2 시간 구간 중 상기 제2 시간 구간 내에서의 상기 디스플레이 패널 상의 표시들의 적어도 일부는, 상기 메모리를 이용하여 실행될 수 있다. 상기 길이는, 상기 최단 길이보다 짧을 수 있다.
전자 장치가 제공된다. 상기 전자 장치는, 프로세서를 포함할 수 있다. 상기 전자 장치는, 메모리를 포함하는 디스플레이 구동 회로 및 디스플레이 패널을 포함하는 디스플레이를 포함할 수 있다. 상기 전자 장치는, 상기 프로세서와 상기 디스플레이 구동 회로를 연결하는 인터페이스를 포함할 수 있다. 상기 프로세서는, 상기 프로세서로부터 상기 디스플레이 구동 회로로의 제1 이미지 송신을 상기 인터페이스를 통해 실행하도록 구성될 수 있다. 상기 프로세서는, 상기 디스플레이 패널 상에서의 표시를 위해 상기 메모리로부터의 이미지의 스캔을 적어도 부분적으로 비활성화하는 제1 시간 구간의 적어도 일부 내에서, 상기 표시를 위한 발광 구간의 길이에 기반하여 상기 제1 이미지 송신의 시작 타이밍으로부터 식별된 제1 타이밍들에서 상기 인터페이스를 통해 상기 프로세서로부터 상기 디스플레이 구동 회로로의 제2 이미지 송신을 실행하도록 구성될 수 있다. 상기 프로세서는, 상기 스캔을 활성화하는 제2 시간 구간 내에서, 상기 디스플레이 구동 회로를 통해 상기 표시를 실행할 수 있는 시간 구간의 최단 길이에 기반하여 상기 시작 타이밍으로부터 식별된 제2 타이밍들에서 상기 인터페이스를 통해 상기 제2 이미지 송신을 실행하도록, 구성될 수 있다. 상기 길이는, 상기 최단 길이보다 짧을 수 있다.
도 1은, 예시적인 전자 장치를 도시하는 간소화된 블록도이다.
도 2는, 제1 시간 구간의 적어도 일부 내의 이미지 송신과 제2 시간 구간 내의 이미지 송신의 예를 도시한다.
도 3 및 도 4는, 제1 시간 구간의 적어도 다른 일부 내의 이미지 송신의 예를 도시한다.
도 5는, 디스플레이 구동 회로 내의 메모리가 활성화되는 동안, 이미지의 표시의 시작 타이밍으로부터 기준 시간 후 시작되는 이미지의 재표시의 예를 도시한다.
도 6은, 디스플레이 구동 회로 내의 메모리가 비활성화되는 동안 이미지의 표시의 시작 타이밍으로부터 기준 시간 후 시작되는 이미지의 재표시의 예를 도시한다.
도 7 및 도 8은, 제1 최대 재생율로부터 제2 최대 재생율로의 변경 후의 제1 시간 구간 내에서의 이미지 송신의 예를 도시한다.
도 9는, 프로세서로부터 디스플레이 구동 회로로의 제어 명령의 손실(loss)에 응답하여 실행되는 동작의 예를 도시한다.
도 10은, 프로세서로부터 디스플레이 구동 회로로의 이미지의 손실에 응답하여 실행되는 동작의 예를 도시한다.
도 11은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 12는, 다양한 실시예들에 따른, 디스플레이 모듈의 블록도이다.
도 1은 예시적인 전자 장치를 도시하는 간소화된 블록도이다.
도 1을 참조하면, 전자 장치(100)는, 프로세서(110) 및 디스플레이(115)를 포함할 수 있다.
프로세서(110)는, 도 11의 프로세서(1120)의 적어도 일부를 포함할 수 있다. 프로세서(110)는, 디스플레이 구동 회로(120)(또는 디스플레이(115))와 작동적으로(operably 또는 operatively) 결합될(coupled with) 수 있다. 프로세서(110)가 디스플레이 구동 회로(120)와 작동적으로 결합됨은, 프로세서(110)가 디스플레이 구동 회로(120)와 직접적으로 또는 간접적으로 연결됨을 나타낼 수 있다. 예를 들면, 프로세서(110)가 디스플레이 구동 회로(120)와 작동적으로 결합됨은, 프로세서(110)가 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)와 연결됨을 나타낼 수 있다. 제1 인터페이스(111)는, 프로세서(110)로부터 디스플레이 구동 회로(120)로의 이미지 송신을 위해 이용될 수 있다. 예를 들면, 프로세서(110)가 디스플레이 구동 회로(120)와 작동적으로 결합됨은, 프로세서(110)가 제2 인터페이스(112)를 통해 디스플레이 구동 회로(120)와 연결됨을 나타낼 수 있다. 제1 인터페이스(111)로부터 분리된 제2 인터페이스(112)는, 신호를 프로세서(110)로부터 디스플레이 구동 회로(120)에게 제공하기 위해 이용될 수 있다.
상기 신호는, 펄스 신호를 포함할 수 있다.
상기 펄스 신호는, 디스플레이(115)의 동작들(또는 디스플레이 구동 회로(120)의 동작들)의 적어도 일부를 프로세서(110)의 동작들의 적어도 일부와 동기화하기 위해, 프로세서(110)로부터 디스플레이 구동 회로(120)에게 제공될 수 있다. 제한되지 않는 예로, 상기 펄스 신호는, 외부 동기 신호(external synchronization signal, Esync)로 참조될 수 있다.
예를 들면, 프로세서(110)로부터 디스플레이 구동 회로(120)에게 송신되는 상기 펄스 신호의 주기는, 프로세서(110)를 위한 수평 동기 신호의 주기일 수 있다. 예를 들면, 프로세서(110)는, 상기 펄스 신호의 상기 주기를 통해 프로세서(110)를 위한 상기 수평 동기 신호의 상기 주기를 디스플레이 구동 회로(120)에게 알릴 수 있다.
예를 들면, 상기 펄스 신호의 파형(또는 펄스 폭(pulse width))은, 프로세서(110)를 위한 발광 동기 신호의 시작 타이밍마다 변경될 수 있다. 상기 발광 동기 신호는, 디스플레이 패널(140) 상에서의 표시를 위한 발광 구간을 나타내거나 디스플레이 구동 회로(120)로부터 디스플레이 패널(140)로의 발광 신호의 타이밍을 나타낼 수 있다. 예를 들면, 프로세서(110)는, 프로세서(110)를 위한 상기 발광 동기 신호의 상기 시작 타이밍과 중첩하지 않는 프로세서(110)를 위한 상기 수평 동기 신호의 상기 시작 타이밍에서 디스플레이 구동 회로(120)에게 송신되는 상기 펄스 신호의 상기 파형(또는 상기 펄스 폭)을 제1 파형(또는 제1 펄스 폭)으로 설정하고, 프로세서(110)를 위한 상기 발광 동기 신호의 상기 시작 타이밍과 중첩하는 프로세서(110)를 위한 상기 수평 동기 신호의 상기 시작 타이밍에서 디스플레이 구동 회로(120)에게 송신되는 상기 펄스 신호의 상기 파형(또는 상기 펄스 폭)을 제2 파형(또는 제2 펄스 폭)으로 설정하는 것에 기반하여, 프로세서(110)를 위한 상기 발광 동기 신호의 주기를 디스플레이 구동 회로(120)에게 알릴 수 있다.
예를 들면, 상기 펄스 신호의 상기 파형(또는 상기 펄스 폭)은, 프로세서(110)를 위한 수직 동기 신호의 시작 타이밍마다 변경되거나 더 변경될 수 있다. 예를 들면, 프로세서(110)는, 프로세서(110)를 위한 상기 수직 동기 신호의 상기 시작 타이밍과 중첩하지 않는 프로세서(110)를 위한 상기 수평 동기 신호의 상기 시작 타이밍에서 디스플레이 구동 회로(120)에게 송신되는 상기 펄스 신호의 상기 파형(또는 상기 펄스 폭)을 상기 제1 파형(또는 상기 제1 펄스 폭)으로 설정하고, 프로세서(110)를 위한 상기 수직 동기 신호의 상기 시작 타이밍과 중첩하는 프로세서(110)를 위한 상기 수평 동기 신호의 상기 시작 타이밍에서 디스플레이 구동 회로(120)에게 송신되는 상기 펄스 신호의 상기 파형(또는 상기 펄스 폭)을 상기 제2 파형(또는 상기 제2 펄스 폭) 또는 제3 파형(또는 제3 펄스 폭)으로 설정하는 것에 기반하여, 프로세서(110)를 위한 상기 수직 동기 신호의 주기를 디스플레이 구동 회로(120)에게 알릴 수 있다.
예를 들면, 상기 펄스 신호의 상기 파형(또는 상기 펄스 폭)은, 프로세서(110)로부터 디스플레이 구동 회로(120)에게 제공되는 제어 명령을 나타내기 위해 이용될 수 있다. 예를 들면, 프로세서(110)는, 상기 제2 파형(또는 상기 제2 펄스 폭) 및/또는 상기 제3 파형(또는 상기 제3 펄스 폭)과 구별되는 다른 파형(또는 다른 펄스 폭)을 가지는 상기 펄스 신호를 디스플레이 구동 회로(120)에게 송신함으로써, 상기 제어 명령을 나타낼 수 있다. 제한되지 않는 예로, 상기 제어 명령은, 스틸 인디케이션(still indication)으로 참조될 수 있다. 상기 스틸 인디케이션은, 스티키 플래그 인디케이션(sticky flag indication) 및/또는 온 더 플라이 인디케이션(on-the-fly indication)을 포함할 수 있다.
예를 들면, 제2 인터페이스(112)는, 신호를 디스플레이 구동 회로(120)로부터 프로세서(110)에게 제공하기 위해 이용될 수 있다. 예를 들면, 상기 신호는, 이미지 송신을 요청하기 위해 디스플레이 구동 회로(120)로부터 프로세서(110)에게 제공되거나 송신될 수 있다. 예를 들면, 상기 신호는, 프로세서(110)로부터 디스플레이 구동 회로(120)에게 송신된 이미지의 손실을 나타내기 위해 디스플레이 구동 회로(120)로부터 프로세서(110)에게 제공될 수 있다. 실시예들에 따라, 상기 신호는, 제2 인터페이스(112)와 분리된 다른 인터페이스(예: 제3 인터페이스(도 1 내에서 미도시))를 통해 디스플레이 구동 회로(120)로부터 프로세서(110)에게 제공될 수도 있다.
디스플레이(115)는, 도 11 및 도 12의 디스플레이 모듈(1160)의 적어도 일부를 포함할 수 있다. 디스플레이(115)는, 디스플레이 구동 회로(120) 및 디스플레이 패널(140)을 포함할 수 있다.
디스플레이 구동 회로(120)는, 도 12의 DDI(1230)의 적어도 일부를 포함할 수 있다. 디스플레이 구동 회로(120)는, 메모리(130)를 포함할 수 있다. 메모리(130)는, 도 12의 메모리(1233)의 적어도 일부를 포함할 수 있다. 메모리(130)는, GRAM(graphic random access memory) 또는 프레임 버퍼 메모리(frame buffer memory)로 참조될 수 있다.
디스플레이 패널(140)은, 도 12의 디스플레이(1210)의 적어도 일부를 포함할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 프로세서(110) 및 디스플레이 구동 회로(120) 중 프로세서(110)에 의해 식별된 타이밍에 기반하여 프로세서(110)로부터 디스플레이 구동 회로(120)로의 이미지 송신(image transmission)을 실행하는 모드 내에서, 메모리(130)를 이용하거나 활성화할 수 있다. 제한되지 않는 예로, 상기 모드는, MIPI(mobile industry processor interface) DSI(display serial interface)의 커맨드 모드(command mode)와 다를 수 있다. 제한되지 않는 예로, 상기 모드는, MIPI DSI의 비디오 모드(video mode)를 포함할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 모드 내에서, 프로세서(110)로부터 수신되는 이미지를 메모리(130) 내에 저장하고, 메모리(130) 내의 상기 이미지(또는 메모리(130)로부터의 상기 이미지)를 스캔하는 것에 기반하여 상기 이미지를 디스플레이 패널(140) 상에서 표시할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는 상기 모드 내에서 상기 이미지를 메모리(130) 내에 저장하는 동안 상기 이미지를 디스플레이 패널 상에서 표시하기 때문에, 메모리(130) 내의 상기 이미지를 스캔하는 것에 기반하여 상기 이미지를 표시하는 것은, 상기 이미지를 다시 표시하는 것일 수 있다. 제한되지 않는 예로, 디스플레이 구동 회로(120)는, 디스플레이 패널(140) 상에서의 잔상의 발생 및/또는 디스플레이 패널(140) 상에서의 깜빡임의 발생을 감소시키기 위해, 메모리(130) 내의 상기 이미지를 스캔하는 것에 기반하여 상기 이미지를 다시 표시할 수 있다.
예를 들면, 메모리(130) 내의 상기 이미지를 스캔하는 것에 기반하여 상기 이미지를 다시 표시하는 것은, 프로세서(110)에게 투명할(transparent) 수 있다. 예를 들면, 프로세서(110)는 디스플레이 구동 회로(120)가 메모리(130) 내의 상기 이미지를 스캔하는 것에 기반하여 상기 이미지를 다시 표시하는지 여부를 인식할 수 없기 때문에, 메모리(130) 내의 상기 이미지를 스캔하는 것에 기반하여 상기 이미지를 다시 표시하는 동안 상기 이미지 송신을 실행할 수 있다. 예를 들면, 메모리(130) 내의 상기 이미지를 스캔하는 것에 기반하여 상기 이미지를 다시 표시하는 동안 실행되는 상기 이미지 송신은, 디스플레이(115)를 통해 제공되는 서비스의 품질을 감소시킬 수 있기 때문에, 프로세서(110)는, 제1 시간 구간의 적어도 일부 내에서 실행되는 상기 이미지 송신과 다르게, 제2 시간 구간 내에서 상기 이미지 송신을 실행할 수 있다. 예를 들면, 메모리(130) 내의 상기 이미지를 스캔하는 것에 기반하여 상기 이미지를 다시 표시하는 동안 실행되는 상기 이미지 송신은, 디스플레이(115)를 통해 제공되는 서비스의 품질을 감소시킬 수 있기 때문에, 프로세서(110)는, 상기 제1 시간 구간의 상기 적어도 일부 내에서 실행되는 상기 이미지 송신과 다르게, 상기 제1 시간 구간의 적어도 다른 일부 내에서 상기 이미지 송신을 실행할 수 있다.
상기 제1 시간 구간의 상기 적어도 일부 내에서 실행되는 상기 이미지 송신과 적어도 부분적으로 다른 상기 제2 시간 구간 내에서 실행되는 상기 이미지 송신은 도 2의 설명 내에서 예시될 수 있다.
도 2는 제1 시간 구간의 적어도 일부 내의 이미지 송신과 제2 시간 구간 내의 이미지 송신의 예를 도시한다.
도 2를 참조하면, 프로세서(110)는, 제2 인터페이스(112)를 통해 디스플레이 구동 회로(120)에게, 상기 펄스 신호를 주기적으로 송신할 수 있다. 예를 들면, 상기 펄스 신호의 주기는, 프로세서(110)를 위한 상기 수평 동기 신호의 주기에 대응하기 때문에, 디스플레이 구동 회로(120)를 위한 수평 동기 신호는 프로세서(110)를 위한 상기 수평 동기 신호와 동기화될 수 있다. 도 2 내에서 도시되지 않았으나, 도 1의 설명 내에서 예시된 바와 같이, 디스플레이 구동 회로(120)를 위한 수직 동기 신호는, 상기 펄스 신호에 기반하여, 프로세서(110)를 위한 상기 수직 동기 신호와 동기화될 수 있다. 도 2 내에서 도시되지 않았으나, 도 1의 설명 내에서 예시된 바와 같이, 디스플레이 구동 회로(120)를 위한 발광 동기 신호는, 상기 펄스 신호에 기반하여, 프로세서(110)를 위한 상기 발광 동기 신호와 동기화될 수 있다.
예를 들면, 디스플레이 구동 회로(120)를 위한 상기 발광 동기 신호는 프로세서(110)를 위한 상기 발광 동기 신호와 동기화되기 때문에, 프로세서(110)는, 상기 제1 시간 구간의 적어도 일부(200) 내에서, 디스플레이 구동 회로(120)를 위한 상기 발광 동기 신호와 동기화된 프로세서(110)를 위한 상기 발광 동기 신호의 타이밍에 기반하여 상기 이미지 송신을 실행할 수 있다. 예를 들면, 프로세서(110)가 상기 제1 시간 구간의 적어도 일부(200) 내에서 실행할 수 있는 상기 이미지 송신의 타이밍들(또는 기회들)은 화살표(291)와 같이, 나타내어질 수 있다.
예를 들면, 상기 제1 시간 구간은, 기준 재생율보다 높은 제1 최대 재생율이 제공되는 시간 구간을 나타낼 수 있다. 예를 들면, 상기 제1 시간 구간의 적어도 일부(200)는, 시간 구간(201), 시간 구간(202), 및 시간 구간(203)을 포함할 수 있다. 예를 들면, 시간 구간(201), 시간 구간(202), 및 시간 구간(203) 각각에 대응하는 재생율은, 상기 기준 재생율보다 높을 수 있다. 제한되지 않는 예로, 상기 기준 재생율이 대략 30 (Hz)(hertz)인 경우, 시간 구간(201)은, 대략 80 (Hz)인 재생율에 대응하고 시간 구간(202)은, 대략 48 (Hz)인 재생율에 대응하며 시간 구간(203)은, 대략 34.3 (Hz)인 재생율에 대응할 수 있다.
예를 들면, 상기 제1 시간 구간은, 디스플레이 패널(140) 상에서의 표시를 위해 메모리(130)로부터의 이미지(또는 메모리(130) 내의 상기 이미지)의 스캔을 적어도 부분적으로 비활성화하는 시간 구간을 나타낼 수 있다. 예를 들면, 메모리(130)는, 바(292)에 의해 나타내어지는 바와 같이, 상기 제1 시간 구간의 적어도 일부(200) 내에서 비활성화될 수 있다.
예를 들면, 프로세서(110)는, 프로세서(110)로부터 디스플레이 구동 회로(120)로의 제1 이미지 송신을 제1 인터페이스(111)를 통해 실행할 수 있다. 예를 들면, 프로세서(110)는, 상기 제1 시간 구간의 적어도 일부(200) 내에서, 상기 디스플레이 패널(140) 상에서의 표시를 위한 발광 구간(예: 프로세서(110)를 위한 상기 발광 동기 신호의 주기)의 길이에 기반하여 상기 제1 이미지 송신의 시작 타이밍으로부터 식별된 제1 타이밍들에서 제1 인터페이스(111)를 통해 프로세서(110)로부터 디스플레이 구동 회로(120)로의 제2 이미지 송신을 실행할 수 있다.
예를 들면, 프로세서(110)는, 화살표(291-1)에 의해 나타내어지는 타이밍에 기반하여, 상태(211)와 같이 제1 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 상기 제1 이미지의 상기 송신은, 상기 제1 이미지 송신에 대응할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 화살표(221)에 의해 나타내어지는 바와 같이, 상기 제1 이미지를 스캔함으로써 상기 제1 이미지를 디스플레이 패널(140) 상에서 표시할 수 있다.
예를 들면, 프로세서(110)는, 화살표(291-2)에 의해 나타내어지는 타이밍에 기반하여, 상태(212)와 같이, 상기 제1 이미지 다음의 제2 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 상기 제2 이미지의 상기 송신은, 상기 제2 이미지 송신에 대응할 수 있다. 예를 들면, 화살표(291-1)에 의해 나타내어지는 상기 타이밍과 화살표(291-2)에 의해 나타내어지는 상기 타이밍 사이의 시간의 길이는, 상기 발광 구간의 상기 길이보다 길고, 상기 발광 구간의 상기 길이의 배수일 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 화살표(222)에 의해 나타내어지는 바와 같이, 상기 제2 이미지를 스캔함으로써 상기 제2 이미지를 디스플레이 패널(140) 상에서 표시할 수 있다. 예를 들면, 시간 구간(201)은, 상기 제1 이미지의 상기 송신이 실행된 상기 타이밍(예: 화살표(291-1)에 의해 나타내어지는 상기 타이밍) 및 상기 제2 이미지의 상기 송신이 실행된 상기 타이밍(예: 화살표(291-2)에 의해 나타내어지는 상기 타이밍) 사이의 시간 구간일 수 있다. 예를 들면, 시간 구간(201)은, 상기 제1 이미지의 상기 송신 후 실행된 상기 제2 이미지의 상기 송신에 의해 결정될 수 있다. 예를 들면, 디스플레이 구동 회로(120)를 위한 상기 수직 동기 신호의 길이는, 화살표(291-1)에 의해 나타내어지는 상기 타이밍에서의 상기 제1 이미지의 상기 송신 및 화살표(291-2)에 의해 나타내어지는 상기 타이밍에서의 상기 제2 이미지의 상기 송신에 따라, 결정될 수 있다. 예를 들면, 디스플레이 구동 회로(120)를 위한 상기 수직 동기 신호의 상기 길이는, 시간 구간(201)에 대응할 수 있다.
예를 들면, 프로세서(110)는, 화살표(291-3)에 의해 나타내어지는 타이밍에 기반하여, 상태(213)와 같이, 상기 제2 이미지 다음의 제3 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 화살표(223)에 의해 나타내어지는 바와 같이, 상기 제3 이미지를 스캔함으로써 상기 제3 이미지를 디스플레이 패널(140) 상에서 표시할 수 있다. 예를 들면, 시간 구간(202)은, 상기 제2 이미지의 상기 송신이 실행된 상기 타이밍(예: 화살표(291-2)에 의해 나타내어지는 상기 타이밍)과 상기 제3 이미지의 상기 송신이 실행된 상기 타이밍(예: 화살표(291-3)에 의해 나타내어지는 상기 타이밍) 사이의 시간 구간일 수 있다. 예를 들면, 시간 구간(202)은, 상기 제2 이미지의 상기 송신 후 실행된 상기 제3 이미지의 상기 송신에 의해 결정될 수 있다. 예를 들면, 디스플레이 구동 회로(120)를 위한 상기 수직 동기 신호의 길이는, 화살표(291-2)에 의해 나타내어지는 상기 타이밍에서의 상기 제2 이미지의 상기 송신 및 화살표(291-3)에 의해 나타내어지는 상기 타이밍에서의 상기 제3 이미지의 상기 송신에 따라, 결정될 수 있다. 예를 들면, 디스플레이 구동 회로(120)를 위한 상기 수직 동기 신호의 상기 길이는, 시간 구간(202)에 대응할 수 있다.
예를 들면, 프로세서(110)는, 화살표(294-1)에 의해 나타내어지는 타이밍에 기반하여, 상태(214)와 같이, 상기 제3 이미지 다음의 제4 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 화살표(224)에 의해 나타내어지는 바와 같이, 상기 제4 이미지를 스캔함으로써 상기 제4 이미지를 디스플레이 패널(140) 상에서 표시할 수 있다. 예를 들면, 시간 구간(203)은, 상기 제3 이미지의 상기 송신이 실행된 상기 타이밍(예: 화살표(291-3)에 의해 나타내어지는 상기 타이밍)과 상기 제4 이미지의 상기 송신이 실행된 상기 타이밍(예: 화살표(294-1)에 의해 나타내어지는 상기 타이밍) 사이의 시간 구간일 수 있다. 예를 들면, 시간 구간(203)은, 상기 제3 이미지의 상기 송신 후 실행된 상기 제4 이미지의 상기 송신에 의해 결정될 수 있다. 예를 들면, 디스플레이 구동 회로(120)를 위한 상기 수직 동기 신호의 길이는, 화살표(291-3)에 의해 나타내어지는 상기 타이밍에서의 상기 제3 이미지의 상기 송신 및 화살표(294-1)에 의해 나타내어지는 상기 타이밍에서의 상기 제4 이미지의 상기 송신에 따라, 결정될 수 있다. 예를 들면, 디스플레이 구동 회로(120)를 위한 상기 수직 동기 신호의 상기 길이는, 시간 구간(203)에 대응할 수 있다.
상술한 바와 같이, 프로세서(110)는, 상기 제1 시간 구간의 적어도 일부(200) 내에서, 상기 발광 동기 신호(예: 프로세서(110)를 위한 상기 발광 동기 신호 및/또는 디스플레이 구동 회로(120)를 위한 상기 발광 동기 신호)의 타이밍들(예: 화살표(291)에 의해 나타내어지는 상기 타이밍들)에 기반하여 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행할 수 있다.
예를 들면, 디스플레이 구동 회로(120)를 위한 상기 수직 동기 신호는 프로세서(110)를 위한 상기 수직 동기 신호와 동기화되기 때문에, 프로세서(110)는, 제2 시간 구간(250) 내에서, 디스플레이 구동 회로(120)를 위한 상기 수직 동기 신호의 시작 타이밍에 기반하여 상기 이미지 송신을 실행할 수 있다. 예를 들면, 프로세서(110)가 제2 시간 구간(250) 내에서 실행할 수 있는 상기 이미지 송신의 타이밍들(또는 기회들)은 화살표(294)와 같이, 나타내어질 수 있다.
예를 들면, 프로세서(110)는, 프로세서(110)로부터 디스플레이 구동 회로(120)로의 새로운 이미지 송신이 스케줄링될 시, 상기 새로운 이미지 송신 이전에(또는 직전에) 실행되었던 프로세서(110)로부터 디스플레이 구동 회로(120)로의 이미지 송신과 상기 새로운 이미지 송신 사이의 시간 길이를 식별할 수 있기 때문에, 프로세서(110)는, 상기 새로운 이미지 송신이 상기 제1 시간 구간의 적어도 일부(200) 내에서 실행되는지 또는 제2 시간 구간(250) 내에서 실행되는지 여부를 식별할 수 있다. 예를 들면, 프로세서(110)는, 기준 길이보다 긴 상기 시간 길이에 기반하여, 상기 새로운 이미지 송신의 타이밍을 제2 시간 구간(250)을 위한 타이밍으로 식별할 수 있다. 예를 들면, 제2 시간 구간(250)을 위한 상기 타이밍은, 아래에서 예시될 최단 길이에 기반하여, 상기 이미지 송신의 시작 타이밍으로부터 식별될 수 있다. 예를 들면, 프로세서(110)는, 상기 기준 길이보다 긴 상기 시간 길이에 기반하여, 상기 제1 시간 구간의 적어도 일부(200)를 위한 상기 타이밍과 제2 시간 구간(250)을 위한 상기 타이밍 중 제2 시간 구간(250)을 위한 상기 타이밍(예: 화살표(294-3)에 의해 나타내어지는 타이밍)에서, 상기 새로운 이미지 송신을 실행할 수 있다. 예를 들면, 프로세서(110)는, 상기 기준 길이보다 짧거나 상기 기준 길이와 같은 상기 시간 길이에 기반하여, 상기 새로운 이미지 송신의 상기 타이밍을 상기 제1 시간 구간의 적어도 일부(200)를 위한 타이밍으로 식별할 수 있다. 예를 들면, 상기 제1 시간 구간의 적어도 일부(200)를 위한 상기 타이밍은, 상기 발광 구간의 상기 길이에 기반하여, 상기 이미지 송신의 시작 타이밍으로부터 식별될 수 있다.
예를 들면, 프로세서(110)는, 상기 제1 최대 재생율을 상기 기준 재생율보다 낮거나 상기 기준 재생율과 같은 제2 최대 재생율로 변경함을 나타내거나 메모리(130)를 이용하여 이미지의 저장을 실행함을 나타내는 제어 명령(예: 스틸 인디케이션)을, 상기 새로운 이미지 송신과 함께(또는 상기 새로운 이미지 송신 전), 디스플레이 구동 회로(120)에게 송신할 수 있다. 프로세서(110)는, 상기 제어 명령 후의 시간 구간을 제2 시간 구간(250)으로 식별할 수 있다. 예를 들면, 프로새서(110)는, 화살표(294-1)에 의해 나타내어지는 타이밍에서 실행되는 상기 이미지 송신 및 화살표(294-2)에 의해 나타내어지는 타이밍에서 실행되는 상기 이미지 송신이 제2 시간 구간(250) 내에서 실행됨을 식별할 수 있다.
예를 들면, 제2 시간 구간(250)은, 상기 기준 재생율보다 낮거나 상기 기준 재생율과 같은 제2 최대 재생율이 제공되는 시간 구간을 나타낼 수 있다. 예를 들면, 제2 시간 구간(250)은, 시간 구간(204) 및 시간 구간(205)을 포함할 수 있다. 예를 들면, 시간 구간(204) 및 시간 구간(205) 각각에 대응하는 재생율은, 상기 기준 재생율보다 낮거나 상기 기준 재생율과 같을 수 있다. 제한되지 않는 예로, 상기 기준 재생율이 대략 30 (Hz)인 경우, 시간 구간(204)은, 대략 30 (Hz)인 재생율에 대응하며 시간 구간(205)은, 대략 24 (Hz)에 대응할 수 있다.
예를 들면, 제2 시간 구간(250)은, 디스플레이 패널(140) 상에서의 표시를 위해 메모리(130)로부터의 이미지(또는 메모리(130) 내의 상기 이미지)의 스캔을 활성화하는 시간 구간을 나타낼 수 있다. 예를 들면, 메모리(130)는, 바(293)에 의해 나타내어지는 바와 같이, 제2 시간 구간(250) 내에서 활성화될 수 있다.
예를 들면, 프로세서(110)는, 프로세서(110)로부터 디스플레이 구동 회로(120)로의 제1 이미지 송신을 제1 인터페이스(111)를 통해 실행할 수 있다. 예를 들면, 프로세서(110)는, 제2 시간 구간(250) 내에서, 디스플레이 구동 회로(120)를 통해 상기 표시를 실행할 수 있는 시간 구간의 최단 길이에 기반하여 상기 제1 이미지 송신의 시작 타이밍으로부터 식별된 제2 타이밍들에서 제1 인터페이스(111)를 통해 프로세서(110)로부터 디스플레이 구동 회로(120)로의 제2 이미지 송신을 실행할 수 있다. 제한되지 않는 예로, 디스플레이 구동 회로(120)를 통해 상기 표시를 실행할 수 있는 상기 시간 구간의 상기 최단 길이는, 제1 인터페이스(111)에 의해 지원가능한(supportable), 프로세서(110)로부터 디스플레이 구동 회로(120)로의 상기 이미지 송신의 최대 주파수(또는 최대 속도)에 대응할(또는 상기 이미지 송신의 최대 주파수와 같을) 수 있다. 예를 들면, 상기 최단 길이는, 상기 발광 구간의 상기 길이보다 길 수 있다. 예를 들면, 상기 최단 길이는, 상기 발광 구간의 상기 길이보다 길고 상기 발광 구간의 상기 길이의 배수일 수 있다.
예를 들면, 프로세서(110)는, 화살표(294-1)에 의해 나타내어지는 타이밍에 기반하여, 상태(214)와 같이, 상기 제3 이미지 다음의 상기 제4 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 상기 제4 이미지의 상기 송신은, 상기 제1 이미지 송신에 대응할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 화살표(224)에 의해 나타내어지는 바와 같이, 상기 제4 이미지를 스캔함으로써 상기 제4 이미지를 디스플레이 패널(140) 상에서 표시할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 화살표(225)에 의해 나타내어지는 바와 같이, 상기 제4 이미지를 메모리(130) 내에 저장할 수 있다. 제한되지 않는 예로, 상기 제4 이미지를 메모리(130) 내에 저장하는 것은, 상기 제4 이미지의 재표시를 위해 실행될 수 있다. 제한되지 않는 예로, 상기 제4 이미지를 메모리(130) 내에 저장하는 것은, 디스플레이 패널(140) 상에서의 상기 잔상의 발생을 감소시키기 위해, 실행될 수 있다. 제한되지 않는 예로, 상기 제4 이미지를 메모리(130) 내에 저장하는 것은, 디스플레이 패널(140) 상에서의 상기 깜빡임의 발생을 감소시키기 위해, 실행될 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 화살표(226)에 의해 나타내어지는 바와 같이, 메모리(130) 내에 저장된 상기 제4 이미지를 스캔함으로써 디스플레이 패널(140) 상에서 상기 제4 이미지를 다시 표시할 수 있다. 예를 들면, 메모리(130) 내에 저장된 상기 제4 이미지를 스캔함으로써 디스플레이 패널(140) 상에서 상기 제4 이미지를 다시 표시하는 것은, 프로세서(110)에게 투명할 수 있다. 예를 들면, 프로세서(110)는, 상기 제4 이미지를 다시 표시하는 것을 식별할 수 없기 때문에, 프로세서(110)는, 제2 시간 구간(250) 내에서, 상기 최단 길이에 기반하여 화살표(294-1)에 의해 나타내어지는 상기 타이밍(예: 상기 제4 이미지의 상기 송신의 시작 타이밍)으로부터 식별된 상기 제2 타이밍들에서 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행할 수 있다.
예를 들면, 화살표(294)에 의해 나타내어지는 타이밍들인 제2 시간 구간(250) 내의 디스플레이 구동 회로(120)를 위한 상기 발광 동기 신호의 타이밍들은, 상기 제2 타이밍들과 중첩하는 제3 타이밍들(예: 화살표(294-3)에 의해 나타내어지는 타이밍들) 및 상기 제3 타이밍들 사이의 제4 타이밍들(예: 화살표(294-3)에 의해 나타내어지는 상기 타이밍들 사이의 타이밍들(예: 화살표(294-4), 화살표(294-5), 화살표(294-6), 및 화살표(294-7)에 의해 나타내어지는 타이밍들))을 포함할 수 있다. 예를 들면, 상기 제3 타이밍들은, 프로세서(110)로부터 제1 인터페이스(111)를 통해 수신된 이미지들 각각을 다시 표시하기 위해 메모리(130) 내에 저장된 상기 이미지들 각각을 스캔하는 제2 시간 구간(250) 내의 일부 밖에 위치되고(또는 있고), 상기 제4 타이밍들은, 상기 제2 시간 구간(250) 내의 상기 일부 내에 위치될(또는 있을) 수 있다.
예를 들면, 상기 제4 타이밍들 중 화살표(294-4)에 의해 나타내어지는 타이밍들은, 상태(214)와 같은 상기 이미지 송신(예: 상기 제4 이미지의 상기 송신)과 관련되기 때문에, 상기 제4 타이밍들 중 화살표(294-4)에 의해 나타내어지는 상기 타이밍들은, 프로세서(110)에 의해 식별될 수 있다. 반면, 상기 제4 타이밍들 중 화살표(294-5)에 의해 나타내어지는 타이밍들은, 프로세서(110)에게 투명한 상기 제4 이미지의 상기 재표시와 관련되기 때문에, 상기 제4 타이밍들 중 화살표(294-5)에 의해 나타내어지는 상기 타이밍들은, 상기 이미지 송신을 위해 프로세서(110)에 의해 식별되지 않을 수 있다. 화살표(294-5)에 의해 나타내어지는 상기 타이밍들은, 프로세서(110)에게 투명하거나 프로세서(110)에 의해 식별되지 않기 때문에, 프로세서(110)는, 제2 시간 구간(250) 내에서, 화살표(294-3)에 의해 나타내어지는 상기 타이밍들(예: 상기 제2 타이밍들)에 기반하여 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행할 수 있다. 예를 들면, 화살표(294-3)에 의해 나타내어지는 상기 타이밍들 사이의 간격은, 상기 최단 길이에 대응하거나 상기 최단 길이와 동일할 수 있다.
예를 들면, 프로세서(110)는, 화살표(294-2)에 의해 나타내어지는 타이밍에 기반하여, 상태(215)와 같이, 상기 제4 이미지 다음의 제5 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 상기 제5 이미지의 상기 송신은, 제2 시간 구간(250)에 대하여 예시되었던 상기 제2 이미지 송신에 대응할 수 있다. 예를 들면, 화살표(294-1)에 의해 나타내어지는 상기 타이밍과 화살표(294-2)에 의해 나타내어지는 상기 타이밍 사이의 시간은, 상기 최단 길이의 배수일 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 화살표(227)에 의해 나타내어지는 바와 같이, 상기 제5 이미지를 스캔함으로써 상기 제5 이미지를 디스플레이 패널(140) 상에서 표시할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 화살표(228)에 의해 나타내어지는 바와 같이, 상기 제5 이미지를 메모리(130) 내에 저장할 수 있다. 제한되지 않는 예로, 상기 제5 이미지를 메모리(130) 내에 저장하는 것은, 상기 제5 이미지의 재표시를 위해 실행될 수 있다. 제한되지 않는 예로, 상기 제5 이미지를 메모리(130) 내에 저장하는 것은, 디스플레이 패널(140) 상에서의 상기 잔상의 발생을 감소시키기 위해, 실행될 수 있다. 제한되지 않는 예로, 상기 제5 이미지를 메모리(130) 내에 저장하는 것은, 디스플레이 패널(140) 상에서의 상기 깜빡임의 발생을 감소시키기 위해, 실행될 수 있다. 예를 들면, 시간 구간(204)은, 상기 제4 이미지의 상기 송신이 실행된 상기 타이밍(예: 화살표(294-1)에 의해 나타내어지는 상기 타이밍)과 상기 제5 이미지의 상기 송신이 실행된 상기 타이밍(예: 화살표(294-2)에 의해 나타내어지는 상기 타이밍) 사이의 시간 구간일 수 있다. 예를 들면, 시간 구간(204)은, 상기 제4 이미지의 상기 송신 후 실행된 상기 제5 이미지의 상기 송신에 의해 결정될 수 있다. 예를 들면, 디스플레이 구동 회로(120)를 위한 상기 수직 동기 신호의 길이는, 화살표(294-1)에 의해 나타내어지는 상기 타이밍에서의 상기 제4 이미지의 상기 송신 및 화살표(294-2)에 의해 나타내어지는 상기 타이밍에서의 상기 제5 이미지의 상기 송신에 따라, 결정될 수 있다. 예를 들면, 상기 길이는, 시간 구간(204)에 대응할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 화살표(229)에 의해 나타내어지는 바와 같이, 메모리(130) 내에 저장된 상기 제5 이미지를 스캔함으로써 디스플레이 패널(140) 상에서 상기 제5 이미지를 다시 표시할 수 있다. 예를 들면, 메모리(130) 내에 저장된 상기 제5 이미지를 스캔함으로써 디스플레이 패널(140) 상에서 상기 제5 이미지를 다시 표시하는 것은, 프로세서(110)에게 투명할 수 있다. 예를 들면, 프로세서(110)는, 상기 제5 이미지를 다시 표시하는 것을 식별할 수 없기 때문에, 프로세서(110)는, 제2 시간 구간(250) 내에서 상기 최단 길이에 기반하여 화살표(294-1)에 의해 나타내어지는 상기 타이밍(예: 상기 제4 이미지의 상기 송신의 시작 타이밍)으로부터 식별된 상기 제2 타이밍들에서 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행할 수 있다.
예를 들면, 상기 제4 타이밍들 중 화살표(294-6)에 의해 나타내어지는 타이밍들은, 상태(215)와 같은 상기 이미지 송신(예: 상기 제5 이미지의 상기 송신)과 관련되기 때문에, 상기 제4 타이밍들 중 화살표(294-6)에 의해 나타내어지는 상기 타이밍들은, 프로세서(110)에 의해 식별될 수 있다. 반면, 상기 제4 타이밍들 중 화살표(294-7)에 의해 나타내어지는 타이밍들은, 프로세서(110)에게 투명한 상기 제5 이미지의 상기 재표시와 관련되기 때문에, 상기 제4 타이밍들 중 화살표(294-7)에 의해 나타내어지는 상기 타이밍들은, 상기 이미지 송신을 위해 프로세서(110)에 의해 식별되지 않을 수 있다. 화살표(294-7)에 의해 나타내어지는 상기 타이밍들은, 프로세서(110)에게 투명하거나 프로세서(110)에 의해 식별되지 않기 때문에, 프로세서(110)는, 제2 시간 구간(250) 내에서, 화살표(294-3)에 의해 나타내어지는 상기 타이밍들(예: 상기 제2 타이밍들)에 기반하여 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행할 수 있다.
상술한 바와 같이, 프로세서(110)는, 제2 시간 구간(250) 내에서, 상기 제2 타이밍들에 기반하여 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행할 수 있다. 예를 들면, 프로세서(110)는, 제2 시간 구간(250) 내에서, 상기 제3 타이밍들 및 상기 제4 타이밍들 중 상기 제4 타이밍들에 기반하여 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행하는 것을 삼가하거나 우회할 수 있다.
다시 1을 참조하면, 프로세서(110)는, 상기 제1 시간 구간의 적어도 다른 일부 내에서, 상기 최단 길이에 기반하여 상기 제1 시간 구간의 상기 적어도 다른 일부 내에서의 최초 이미지 송신의 시작 타이밍으로부터 식별된 타이밍에서 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행할 수 있다. 예를 들면, 프로세서(110)는, 상기 제1 시간 구간의 상기 적어도 다른 일부 내에서, 제2 시간 구간(250) 내에서의 상기 이미지 송신과 유사하게, 상기 이미지 송신을 실행할 수 있다. 상기 제1 시간 구간의 상기 적어도 다른 일부 내에서 실행되는 상기 이미지 송신은 도 3 및 4의 설명 내에서 예시될 수 있다.
도 3 및 4는 제1 시간 구간의 적어도 다른 일부 내의 이미지 송신의 예를 도시한다.
도 3을 참조하면, 프로세서(110)는, 제2 인터페이스(112)를 통해 디스플레이 구동 회로(120)에게, 상기 펄스 신호를 주기적으로 송신할 수 있다. 예를 들면, 상기 펄스 신호의 주기는, 프로세서(110)를 위한 상기 수평 동기 신호의 주기에 대응하기 때문에, 디스플레이 구동 회로(120)를 위한 수평 동기 신호는 프로세서(110)를 위한 상기 수평 동기 신호와 동기화될 수 있다. 도 3 내에서 도시되지 않았으나, 도 1의 설명 내에서 예시된 바와 같이, 디스플레이 구동 회로(120)를 위한 수직 동기 신호는, 상기 펄스 신호에 기반하여, 프로세서(110)를 위한 상기 수직 동기 신호와 동기화될 수 있다. 도 3 내에서 도시되지 않았으나, 도 1의 설명 내에서 예시된 바와 같이, 디스플레이 구동 회로(120)를 위한 발광 동기 신호는, 상기 펄스 신호에 기반하여, 프로세서(110)를 위한 상기 발광 동기 신호와 동기화될 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 제2 시간 구간(250) 내에서, 화살표(321)에 의해 나타내어지는 바와 같이, 메모리(130) 내에 저장된 제1 이미지를 스캔하는 것에 기반하여, 상기 제1 이미지를 디스플레이 패널(140) 상에서 표시할 수 있다. 예를 들면, 상기 제1 이미지의 상기 표시는, 상기 제1 이미지를 다시 표시하는 것일 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 제2 시간 구간(250) 내에서, 화살표(322)에 의해 나타내어지는 바와 같이, 메모리(130) 내에 저장된 상기 이미지를 스캔하는 것에 기반하여, 상기 제1 이미지를 디스플레이 패널(140) 상에서 다시 표시할 수 있다.
예를 들면, 화살표(321) 및 화살표(322)에 의해 각각 나타내어지는 상기 제1 이미지의 상기 재표시는, 프로세서(110)에게 투명할 수 있다. 제한되지 않는 예로, 상기 제1 이미지의 상기 재표시는 프로세서(110)에게 투명하기 때문에, 프로세서(110)는, 상기 제1 이미지의 송신을 위해 이용된 타이밍과 제2 이미지의 송신(예: 상태(311))을 위해 이용된 타이밍(예: 화살표(391-1)에 의해 나타내어지는 타이밍) 사이의 시간 구간(도 3 내에서 미도시)에 대응하는 재생율을 상기 제1 이미지의 재생율로 식별할 수 있다. 예를 들면, 프로세서(110)에 의해 식별되는 상기 제1 이미지의 상기 재생율은, 디스플레이 구동 회로(120)에 의해 식별되는 상기 제1 이미지의 재생율(예: 시간 구간(301)에 대응하는 재생율 및 시간 구간(302)에 대응하는 재생율)과 다를 수 있다. 한편, 프로세서(110)에 의해 식별된 상기 제1 이미지의 상기 재생율은 상기 기준 재생율보다 낮거나 같을 수 있다.
예를 들면, 프로세서(110)는, 상기 제2 최대 재생율을 상기 제1 최대 재생율로 변경한 타이밍으로부터의 상기 제1 시간 구간의 상기 적어도 다른 일부 내에서, 프로세서(110)로부터 디스플레이 구동 회로(120)로의 제3 이미지 송신을 제1 인터페이스(111)를 통해 실행할 수 있다. 예를 들면, 프로세서(110)는, 상기 제1 시간 구간의 상기 적어도 다른 일부 내에서, 상기 최단 길이에 기반하여 상기 제3 이미지의 송신의 시작 타이밍으로부터 식별된 타이밍에서 제1 인터페이스(111)를 통해 프로세서(110)로부터 디스플레이 구동 회로(120)로의 제4 이미지 송신을 실행할 수 있다.
예를 들면, 프로세서(110)는, 화살표(391-1)에 의해 나타내어지는 상기 타이밍에 기반하여, 상태(311)와 같이 상기 제2 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 상기 제2 이미지의 상기 송신은, 상기 제3 이미지 송신에 대응할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 화살표(323)에 의해 나타내어지는 바와 같이, 상기 제2 이미지를 스캔함으로써 상기 제2 이미지를 디스플레이 패널(140) 상에서 표시할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 화살표(324)에 의해 나타내어지는 바와 같이, 상기 제2 이미지를 메모리(130) 내에 저장할 수 있다. 예를 들면, 상기 제1 이미지와 같이 디스플레이 패널(140) 상에서 일정 시간 유지되는 이미지 다음에, 새로운 이미지(예: 상기 제2 이미지)를 표시하는 것은, 디스플레이 패널(140) 상에서의 상기 잔상을 야기할 수 있다. 디스플레이 구동 회로(120)는, 상기 잔상을 감소시키도록, 화살표(325)에 의해 나타내어지는 상기 제2 이미지의 상기 재표시를 위해, 상기 제2 이미지를 메모리(130) 내에 저장할 수 있다. 예를 들면, 상기 제2 이미지를 저장하는 것은, 프로세서(110)로부터의 제어 명령과 독립적으로 실행될 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 제2 이미지가 수신되기 전 메모리(130) 내에 이미지를 저장하는 것을 우회하거나 삼가함을 나타내는 제어 명령을 프로세서(110)로부터 수신하더라도, 상기 제2 이미지를 메모리(130) 내에 저장할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 화살표(325)에 의해 나타내어지는 바와 같이, 메모리(130) 내에 저장된 상기 제2 이미지를 스캔함으로써 디스플레이 패널(140) 상에서 상기 제2 이미지를 다시 표시할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 시간 구간(302)(예: 상기 기준 재생율보다 낮거나 상기 기준 재생율과 같은 재생율에 대응하는 시간 구간)에 기반하여, 상기 제2 이미지를 저장하는 것 및 메모리(130) 내의 상기 제2 이미지를 스캔함으로써 상기 제2 이미지를 다시 표시하는 것을 실행할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 기준 재생율보다 낮거나 상기 기준 재생율과 같은 상기 재생율(예: 상기 제2 최대 재생율)이 상기 기준 재생율보다 높은 상기 제1 최대 재생율로 변경된 타이밍인 화살표(391-1)에 의해 나타내어지는 타이밍 이전의 재생율(예: 시간 구간(302)에 대응하는 재생율)에 기반하여, 상기 제2 이미지를 저장하는 것 및 메모리(130) 내의 상기 제2 이미지를 스캔함으로써 상기 제2 이미지를 다시 표시하는 것을 실행할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 제1 이미지가 디스플레이 패널(140) 상에서 유지된 시간 구간(305)에 기반하여, 상기 제2 이미지를 저장하는 것 및 메모리(130) 내의 상기 제2 이미지를 스캔함으로써 상기 제2 이미지를 다시 표시하는 것을 실행할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 제1 이미지와 다른 상기 제2 이미지에 더 기반하여, 상기 제2 이미지를 저장하는 것 및 메모리(130) 내의 상기 제2 이미지를 스캔함으로써 상기 제2 이미지를 다시 표시하는 것을 실행할 수 있다.
예를 들면, 메모리(130) 내에 저장된 상기 제2 이미지를 스캔함으로써 디스플레이 패널(140) 상에서 다시 표시하는 것은, 프로세서(110)에게 투명할 수 있다. 예를 들어, 프로세서(110)는, 상기 제2 이미지를 다시 표시하는 것을 식별할 수 없기 때문에, 프로세서(110)는, 도 2의 설명 내에서 예시된 상기 제1 시간 구간의 적어도 다른 일부(303) 내에서, 상기 최단 길이에 기반하여 상태(311)와 같은 상기 제2 이미지의 송신의 시작 타이밍으로부터 식별된 타이밍에서, 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행할 수 있다.
예를 들면, 상기 제1 시간 구간의 적어도 다른 일부(303)는, 상기 제2 최대 재생율을 상기 제1 최대 재생율로 변경한 타이밍(예: 화살표(391-1)에 의해 나타내어지는 타이밍)으로부터 개시될 수 있다. 예를 들면, 상기 타이밍은, 상기 제2 최대 재생율이 상기 제1 최대 재생율로 변경된 후 실행된 최초 이미지 송신의 시작 타이밍일 수 있다.
예를 들면, 화살표(391)에 의해 나타내어지는 타이밍들인 상기 제1 시간 구간의 적어도 다른 일부(303) 내의 발광 동기 신호의 타이밍들은, 상기 최단 길이에 기반하여 화살표(391-1)에 의해 나타내어지는 타이밍으로부터 식별된 제5 타이밍들(예: 화살표(391-2)에 의해 나타내어지는 타이밍들) 및 상기 제5 타이밍들 사이의 제6 타이밍들(예: 화살표(391-2)에 의해 나타내어지는 상기 타이밍들 사이의 타이밍들(예: 화살표(391-3) 및 화살표(391-4)에 의해 나타내어지는 타이밍들))을 포함할 수 있다.
예를 들면, 상기 제6 타이밍들 중 화살표(391-3)에 의해 나타내어지는 타이밍들은, 상태(311) 및 상태(312) 각각과 같은 상기 이미지 송신(예: 상기 제2 이미지의 상기 송신, 제3 이미지의 송신)과 관련되기 때문에, 상기 제6 타이밍들 중 화살표(391-3)에 의해 나타내어지는 상기 타이밍들은, 프로세서(110)에 의해 식별될 수 있다. 반면, 상기 제6 타이밍들 중 화살표(391-4)에 의해 나타내어지는 타이밍들은, 프로세서(110)에게 투명한 상기 제2 이미지의 상기 재표시와 관련되기 때문에, 상기 제6 타이밍들 중 화살표(391-4)에 의해 나타내어지는 상기 타이밍들은, 상기 제1 시간 구간의 적어도 다른 일부(303) 내에서 상기 이미지 송신을 위해 프로세서(110)에 의해 식별되지 않을 수 있다. 화살표(391-4)에 의해 나타내어지는 상기 타이밍들은, 프로세서(110)에 의해 식별되지 않기 때문에, 프로세서(110)는, 상기 제1 시간 구간의 적어도 다른 일부(303) 내에서, 화살표(391-2)에 의해 나타내어지는 상기 타이밍들에 기반하여, 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행할 수 있다. 예를 들면, 화살표(391-2)에 의해 나타내어지는 상기 타이밍들 사이의 간격은, 상기 최단 길이에 대응하거나 상기 최단 길이와 동일할 수 있다.
한편, 디스플레이 구동 회로(120)는, 바(292) 및 바(293)에 의해 나타내어지는 바와 같이, 상기 제2 이미지의 상기 재표시 후 메모리(130)를 비활성화할 수 있다.
한편, 프로세서(110)는, 상태(312)와 같이, 상기 제2 이미지 다음의 제3 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 프로세서(110)는, 화살표(391-4)에 의해 나타내어지는 상기 타이밍들의 적어도 일부에서 상기 제3 이미지를 디스플레이 구동 회로(120)에게 송신할 수 있더라도, 상기 제3 이미지를 화살표(391-4)에 의해 나타내어지는 상기 타이밍들의 상기 적어도 일부에서 송신하는 것을 삼가하고, 상기 제3 이미지를 화살표(391-2)에 의해 나타내어지는 타이밍에서, 상태(312)와 같이, 송신할 수 있다. 예를 들면, 프로세서(110)는, 상기 제3 이미지의 송신을 연기할 수 있다. 한편, 상기 제3 이미지와 관련된 시간 구간(304)은, 상기 제1 시간 구간의 적어도 다른 일부(303) 다음의 상기 제1 시간 구간의 적어도 일부(200) 내에 포함될 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 화살표(326)에 의해 나타내어지는 바와 같이, 상기 제3 이미지를 스캔함으로써 상기 제3 이미지를 디스플레이 패널(140) 상에서 표시할 수 있다.
상술한 바와 같이, 프로세서(110)는, 상기 제2 최대 재생율을 상기 제1 최대 재생율로 변경한 타이밍으로부터의 상기 제1 시간 구간의 적어도 다른 일부(303) 내에서, 상기 제5 타이밍들에 기반하여 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행할 수 있다. 예를 들면, 프로세서(110)는, 상기 제1 시간 구간의 적어도 다른 일부(303) 내에서, 상기 제6 타이밍들에 기반하여 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행하는 것을 삼가하거나 우회할 수 있다. 예를 들면, 프로세서(110)는, 상기 제1 시간 구간의 적어도 다른 일부(303) 다음의 상기 제1 시간 구간의 적어도 일부(200) 내에서, 상기 발광 동기 신호의 상기 타이밍들(예: 상기 발광 구간의 상기 길이에 기반하여 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행할 수 있다.
상기 제1 시간 구간의 상기 적어도 다른 일부는, 프로세서(110)로부터의 이미지를 메모리(130) 내에 저장하는 것을 우회하거나 삼가함을 나타내거나 메모리(130)를 비활성화하는 것을 나타내는 제어 명령이 수신된 후 개시될 수 있다. 상기 제어 명령 후 개시되는 상기 제1 시간 구간의 상기 적어도 다른 일부 내에서의 상기 이미지 송신은 도 4의 설명 내에서 예시될 수 있다.
도 4를 참조하면, 프로세서(110)는, 제2 인터페이스(112)를 통해 디스플레이 구동 회로(120)에게, 상기 펄스 신호를 주기적으로 송신할 수 있다. 예를 들면, 상기 펄스 신호의 주기는, 프로세서(110)를 위한 상기 수평 동기 신호의 주기에 대응하기 때문에, 디스플레이 구동 회로(120)를 위한 수평 동기 신호는 프로세서(110)를 위한 상기 수평 동기 신호와 동기화될 수 있다. 도 4 내에서 도시되지 않았으나, 도 1의 설명 내에서 예시된 바와 같이, 디스플레이 구동 회로(120)를 위한 수직 동기 신호는, 상기 펄스 신호에 기반하여, 프로세서(110)를 위한 상기 수직 동기 신호와 동기화될 수 있다. 도 4 내에서 도시되지 않았으나, 도 1의 설명 내에서 예시된 바와 같이, 디스플레이 구동 회로(120)를 위한 발광 동기 신호는, 상기 펄스 신호에 기반하여, 프로세서(110)를 위한 상기 발광 동기 신호와 동기화될 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 제2 시간 구간(250) 내에서, 바(293)와 같이 활성화된 메모리(130) 내에 저장된 제1 이미지를 스캔함으로써, 디스플레이 패널(140) 상에서 상기 제1 이미지를 표시할 수 있다. 제한되지 않는 예로, 메모리(130)를 활성화하는 것은, 메모리(130) 내에 이미지를 저장함을 나타내는 프로세서(110)로부터의 제어 명령에 기반하여, 실행될 수 있다. 예를 들면, 상기 제1 이미지의 상기 표시는, 상기 제1 이미지의 재표시일 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제1 이미지의 상기 재표시 후, 제어 명령(490)을 프로세서(110)로부터 획득할 수 있다. 예를 들면, 제어 명령(490)은, 프로세서(110)로부터의 이미지를 메모리(130) 내에 저장하는 것을 우회하거나 삼가함을 나타내거나 메모리(130)를 비활성화하는 것을 나타낼 수 있다. 도 4 내에서 도시되지 않았으나, 제어 명령(490)은, 제2 인터페이스(112)를 통해 수신되는 상기 펄스 신호에 의해 나타내어질 수 있다. 하지만, 이에 제한되지 않는다.
예를 들면, 제어 명령(490)은, 상기 제2 최대 재생율로부터 상기 제1 최대 재생율로의 변경을 나타낼 수 있기 때문에, 도 2의 설명 내에서 예시된 상기 제1 시간 구간의 상기 적어도 다른 일부는 제어 명령(490) 후 개시될 수 있다. 예를 들면, 상기 제1 시간 구간의 상기 적어도 다른 일부는, 시간 구간(401)을 포함할 수 있다.
예를 들면, 프로세서(110)는, 상태(411)와 같이, 제어 명령(490)가 획득된 후 제2 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 화살표(421)에 의해 나타내어지는 바와 같이, 상기 제2 이미지를 스캔함으로써, 디스플레이 패널(140) 상에서 상기 제2 이미지를 표시할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 제어 명령(490)이 획득된 후, 바(292) 및 바(293)에 의해 나타내어지는 바와 같이, 메모리(130)를 비활성화할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 제1 이미지가 디스플레이 패널(140) 상에서 유지된 시간(또는 상기 제1 이미지가 마지막으로 표시된 시간(예: 타이밍(422)으로부터 타이밍(423)으로의 시간, 타이밍(424)로부터 타이밍(423)으로의 시간, 또는 타이밍(422)로부터 타이밍(424)로의 시간))에 기반하여, 메모리(130)를 비활성화할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 제어 명령(490)에 기반하여, 메모리(130)를 비활성화할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 메모리(130)를 비활성화하는 것에 따라, 메모리(130) 내에 상기 제2 이미지를 저장하는 것을 우회하는 것에 기반하여, 디스플레이 패널(140) 상에서 상기 제2 이미지를 표시할 수 있다. 실시예들에 따라, 디스플레이 구동 회로(120)는, 도 4의 도시와 달리, 제어 명령(490)이 수신된 후, 상기 제2 이미지를 메모리(130) 내에 저장하고, 메모리(130) 내에 저장된 상기 제2 이미지를 스캔함으로써 상기 제2 이미지를 다시 표시할 수도 있다.
예를 들면, 프로세서(110)는, 상기 제1 시간 구간의 상기 적어도 다른 일부 내에 포함된 시간 구간(401) 내에서, 화살표(491)에 의해 나타내어지는 타이밍들에서 상기 이미지 송신을 실행하는 것을 삼가하거나 연기할 수 있다. 예를 들면, 프로세서(110)는, 제어 명령(490)을 디스플레이 구동 회로(120)에게 제공한 후, 디스플레이 구동 회로(120)가 상기 잔상 및/또는 상기 깜빡임을 감소시키기 위해 메모리(130) 내의 이미지를 스캔함으로써 상기 이미지를 표시할 수 있는 상기 제1 시간 구간의 상기 적어도 다른 일부 내에서, 화살표(491)에 의해 나타내어지는 상기 타이밍들에서 상기 이미지 송신을 실행하는 것을 삼가할 수 있다. 제한되지 않는 예로, 상기 제1 시간 구간의 상기 적어도 다른 일부는, 상기 최단 길이의 2배 또는 3배일 수 있다.
제한되지 않는 예로, 디스플레이 구동 회로(120)가 메모리(130) 내에 상기 제2 이미지를 저장하는지 여부 및 디스플레이 구동 회로(120)가 메모리(130) 내의 상기 제2 이미지를 스캔하는지 여부는, 프로세서(110)에게 투명하고, 제2 시간 구간(250) 내의 상기 제1 이미지의 상기 재표시는 프로세서(110)에게 투명할 수 있다. 예를 들면, 디스플레이 구동 회로(120)의 상기 동작들은 프로세서(110)에게 투명하기 때문에, 프로세서(110)는, 제어 명령(490)을 디스플레이 구동 회로(120)에게 제공한 후 개시되는 상기 제1 시간 구간의 상기 적어도 다른 일부 내에서, 상기 최단 길이에 기반하여 상기 제2 이미지의 상기 송신의 시작 타이밍으로부터 식별된 타이밍에서 상기 제2 이미지 다음의 제3 이미지를 송신할 수 있다.
예를 들면, 프로세서(110)는, 화살표(491)에 의해 나타내어지는 상기 타이밍들 전 상기 제3 이미지를 획득하더라도, 상기 제3 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신하는 것을 연기할 수 있다. 예를 들면, 프로세서(110)는, 상태(412)와 같이, 화살표(491)에 의해 나타내어지는 상기 타이밍들 후, 상기 제3 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 화살표(425)에 의해 나타내어지는 바와 같이, 상기 제3 이미지를 스캔함으로써, 디스플레이 패널(140) 상에서 상기 제3 이미지를 표시할 수 있다.
예를 들면, 프로세서(110)는, 상기 제1 시간 구간의 상기 적어도 다른 일부 다음의 상기 제1 시간 구간의 상기 적어도 일부 내에서, 상기 발광 구간의 상기 길이에 기반하여 제1 인터페이스(111)를 통해 상기 이미지 송신을 실행할 수 있다. 예를 들면, 시간 구간(402)은, 프로세서(110)의 설정에 따라, 상기 제1 시간 구간의 상기 적어도 일부 내에 포함될 수도 있고, 상기 제1 시간 구간의 상기 적어도 다른 일부 내에 포함될 수도 있다.
상기 제2 최대 재생율로부터 상기 제1 최대 재생율로의 변경 후 상기 제1 시간 구간의 상기 적어도 다른 일부 내에서 상기 최단 길이에 기반하여 실행되는 상기 이미지 송신(예: 도 4의 설명 내에서 예시된 상기 이미지 송신)은, 대체될 수 있다. 예를 들어, 디스플레이 구동 회로(120)에 의해 실행되는 이미지의 재표시의 타이밍이 설정되거나 미리 결정된 경우, 프로세서(110)는, 상기 제2 최대 재생율로부터 상기 제1 최대 재생율로의 상기 변경 후 상기 발광 구간의 상기 길이에 기반하여 상기 이미지 송신을 실행할 수 있다. 예를 들면, 상기 이미지의 상기 재표시의 상기 타이밍은, 도 5 및 도 6의 설명 내에서 예시될 수 있다.
도 5는 디스플레이 구동 회로 내의 메모리가 활성화되는 동안, 이미지의 표시의 시작 타이밍으로부터 기준 시간 후 시작되는 이미지의 재표시의 예를 도시한다.
도 5를 참조하면, 프로세서(110)는, 상태(501)와 같이, 프로세서(110)를 위한 발광 동기 신호에 기반하여, 타이밍(511)에서 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 이미지를 메모리(130) 내에 저장하는 것(531)을 실행할 수 있다. 예를 들면, 상기 이미지를 저장하는 것(531)은, 상기 이미지가 수신되기 전, 프로세서(110)로부터 디스플레이 구동 회로(120)에게 제공된 제어 명령에 기반하여, 실행될 수 있다. 예를 들면, 상기 제어 명령은, 상기 제1 최대 재생율로부터 상기 제2 최대 재생율로의 변경을 나타낼 수 있다. 예를 들면, 상기 제어 명령은, 상기 이미지를 포함하는 적어도 하나의 이미지를 저장함을 나타낼 수 있다. 예를 들면, 상기 제어 명령은, 메모리(130)를 활성화함을 나타낼 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 디스플레이 패널(140) 상에서 상기 이미지를 표시하는 것(541)을 실행할 수 있다. 예를 들면, 상태(501)와 같이 상기 이미지를 송신하는 것, 상기 이미지를 저장하는 것(531), 및 상기 이미지를 표시하는 것(541)은, 디스플레이 패널(140) 상에서의 표시를 실행할 수 있는 시간 구간의 최단 길이(예: 1/120 (s)(seconds))(520) 동안 실행될 수 있다. 예를 들면, 최단 길이(520)는, 제1 인터페이스(111)에 의해 지원가능한 최대 주파수에 대응할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 이미지의 표시(또는 상기 이미지의 송신)의 시작 타이밍인 타이밍(511)으로부터 기준 시간(525)이 경과되는지 여부를 식별할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 타이밍(511)으로부터 기준 시간(525) 후의 타이밍(512)에 응답하여, 메모리(130) 내에 저장된 상기 이미지를 스캔하는 것(532)을 실행할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 이미지를 스캔하는 것(532)에 기반하여, 상기 이미지를 다시 표시하는 것(542)을 실행할 수 있다. 예를 들면, 상기 이미지를 스캔하는 것(532) 및 상기 이미지를 다시 표시하는 것은, 최단 길이(520) 내에서 실행될 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 타이밍(511)으로부터 기준 시간(525)이 경과되기 전, 상기 이미지를 다시 표시하는 것(542)을 실행하는 것을 삼가할 수 있다. 예를 들면, 프로세서(110)는, 타이밍(511), 기준 시간(525), 및 최단 길이(520)를 인식하고 있기 때문에, 프로세서(110)는, 디스플레이 구동 회로(120)가 시간 구간(530) 내에서 상기 이미지의 재표시를 실행하지 않음을 인식할 수 있다.
도 6은 디스플레이 구동 회로 내의 메모리가 비활성화되는 동안 이미지의 표시의 시작 타이밍으로부터 기준 시간 후 시작되는 이미지의 재표시의 예를 도시한다.
도 6을 참조하면, 프로세서(110)는, 상태(601)와 같이, 프로세서(110)를 위한 발광 동기 신호에 기반하여, 타이밍(611)에서 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 디스플레이 패널(140) 상에서 상기 이미지를 표시하는 것(641)을 실행할 수 있다. 예를 들면, 상태(601)와 같이 상기 이미지를 송신하는 것 및 상기 이미지를 표시하는 것(641)은, 디스플레이 패널(140) 상에서의 표시를 실행할 수 있는 시간 구간의 상기 최단 길이(예: 1/120 (s))(520) 동안 실행될 수 있다. 예를 들면, 최단 길이(520)는, 제1 인터페이스(111)에 의해 지원가능한 최대 주파수에 대응할 수 있다. 예를 들면, 메모리(130)는, 상기 이미지가 수신되고 상기 이미지가 표시되는 동안 비활성화될 수 있다. 예를 들면, 메모리(130)는, 오프 상태(631) 내에서 있을 수 있다. 예를 들면, 메모리(130)를 비활성화하는 것은, 상기 이미지가 수신되기 전 프로세서(110)로부터 디스플레이 구동 회로(120)에게 제공된 제어 명령에 기반하여 실행될 수 있다. 예를 들면, 상기 제어 명령은, 상기 제2 최대 재생율로부터 상기 제1 최대 재생율로의 변경을 나타낼 수 있다. 예를 들면, 상기 제어 명령은, 상기 이미지를 포함하는 적어도 하나의 이미지를 저장하는 것을 우회함(또는 삼가함)을 나타낼 수 있다. 예를 들면, 상기 제어 명령은, 메모리(130)를 비활성화함을 나타낼 수 있다.
예를 들면, 프로세서(110)는, 상기 이미지의 표시(또는 상기 이미지의 송신)의 시작 타이밍인 타이밍(611)으로부터 기준 시간(525)이 경과되는지 여부를 식별할 수 있다. 예를 들면, 프로세서(110)는, 타이밍(611)으로부터 기준 시간(525) 후의 타이밍(612)에 응답하여, 상태(602)와 같이 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 상기 이미지를 다시 송신할 수 있다. 예를 들면, 프로세서(110)는, 기준 시간(525)가 타이밍(611)으로부터 경과됨 및 상기 이미지 다음의 새로운 이미지가 획득되지 않음을 식별하는 것에 기반하여, 상기 이미지를 다시 송신할 수 있다. 예를 들면, 상기 이미지의 상기 재송신은, 디스플레이 패널(140) 상에서의 잔상 및/또는 깜빡임의 발생을 감소시키기 위해, 실행될 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 디스플레이 패널(140) 상에서 상기 이미지를 다시 표시하는 것(642)을 실행할 수 있다. 예를 들면, 상태(602)와 같이 상기 이미지를 송신하는 것 및 상기 이미지를 표시하는 것(642)은, 디스플레이 패널(140) 상에서의 표시를 실행할 수 있는 시간 구간의 상기 최단 길이(예: 1/120 (s))(520) 동안 실행될 수 있다.
예를 들면, 프로세서(110)는, 타이밍(611)으로부터 기준 시간(525)이 경과되기 전, 상기 이미지를 다시 표시하는 것(642)을 실행하는 것을 삼가할 수 있다. 예를 들면, 프로세서(110)는, 타이밍(611), 기준 시간(525), 및 최단 길이(520)를 인식하고 있기 때문에, 프로세서(110)는, 디스플레이 구동 회로(120)가 시간 구간(530) 내에서 상기 이미지의 재표시를 실행하지 않음을 인식할 수 있다.
예를 들어, 프로세서(110) 및 디스플레이 구동 회로(120)가 도 5 및 도 6의 설명 내에서 예시된 바와 같이, 이미지의 표시(또는 이미지 송신)의 시작 타이밍으로부터 기준 시간(예: 기준 시간(525)) 후의 타이밍으로부터 상기 이미지의 재표시를 실행하는 경우, 프로세서(110)는, 상기 제1 최대 재생율로부터 상기 제2 최대 재생율로의 변경 후 상기 최단 길이에 기반하여 상기 이미지 송신을 실행하는 것 없이 상기 발광 구간의 상기 길이에 기반하여 상기 이미지 송신을 실행할 수 있다. 예를 들어, 프로세서(110) 및 디스플레이 구동 회로(120)가 도 5 및 도 6의 설명 내에서 예시된 바와 같이, 이미지의 표시(또는 이미지 송신)의 시작 타이밍으로부터 상기 기준 시간(예: 기준 시간(525)) 후의 타이밍으로부터 상기 이미지의 재표시를 실행하는 경우, 상기 제1 시간 구간의 상기 적어도 다른 일부는 이용되거나 정의되지 않을 수 있다. 상기 제1 최대 재생율로부터 상기 제2 최대 재생율로의 상기 변경 후의 상기 제1 시간 구간 내에서의 상기 이미지 송신은 도 7 및 도 8의 설명 내에서 예시될 수 있다.
도 7 및 도 8은 제1 최대 재생율로부터 제2 최대 재생율로의 변경 후의 제1 시간 구간 내에서의 이미지 송신의 예를 도시한다.
도 7을 참조하면, 프로세서(110)는, 제2 시간 구간(250) 내에서, 상태(701)와 같이, 타이밍(711)으로부터, 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게, 제1 이미지를 송신할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 제1 이미지를 저장하는 것(731)을 실행할 수 있다. 예를 들면, 상기 제1 이미지를 저장하는 것(731)은, 상기 제1 이미지가 수신되기 전, 프로세서(110)로부터 디스플레이 구동 회로(120)에게 제공된 제어 명령에 기반하여, 실행될 수 있다. 예를 들면, 상기 제어 명령은, 상기 제1 최대 재생율로부터 상기 제2 최대 재생율로의 변경을 나타낼 수 있다. 예를 들면, 상기 제어 명령은, 상기 제1 이미지를 포함하는 적어도 하나의 이미지를 다른 제어 명령이 획득될 때까지 저장함을 나타낼 수 있다. 예를 들면, 상기 제어 명령은, 메모리(130)를 활성화함을 나타낼 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 디스플레이 패널(140) 상에서 상기 제1 이미지를 표시하는 것(741)을 실행할 수 있다. 예를 들면, 상태(701)와 같이 상기 제1 이미지를 송신하는 것, 상기 제1 이미지를 저장하는 것(731), 및 상기 제1 이미지를 표시하는 것(741)은, 디스플레이 패널(140) 상에서의 표시를 실행할 수 있는 시간 구간의 최단 길이(예: 1/120 (s))(520) 동안 실행될 수 있다. 예를 들면, 최단 길이(520)는, 제1 인터페이스(111)에 의해 지원가능한 최대 주파수에 대응할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제1 이미지의 표시(또는 상기 이미지의 송신)의 시작 타이밍인 타이밍(711)으로부터 기준 시간(525)이 경과되는지 여부를 식별할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 타이밍(711)으로부터 기준 시간(525) 후의 타이밍(712)에 응답하여, 메모리(130) 내에 저장된 상기 제1 이미지를 스캔하는 것(732)을 실행할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 제1 이미지를 스캔하는 것(732)에 기반하여, 상기 제1 이미지를 다시 표시하는 것(742)을 실행할 수 있다. 예를 들면, 상기 제1 이미지를 스캔하는 것(732) 및 상기 제1 이미지를 다시 표시하는 것(742)은, 최단 길이(520) 내에서 실행될 수 있다.
예를 들면, 프로세서(110)는, 제2 시간 구간(250) 내에서, 상태(702)와 같이, 타이밍(713)으로부터, 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게, 제2 이미지를 송신할 수 있다. 예를 들면, 프로세서(110)는, 최단 길이(520)에 기반하여, 타이밍(711)으로부터 식별된 타이밍(713)에서 상기 제2 이미지의 상기 송신을 실행할 수 있다. 예를 들면, 타이밍(711)과 타이밍(713) 사이의 시간 길이(791)는, 최단 길이(520)의 배수일 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제2 이미지를 저장하는 것(733)을 실행할 수 있다. 예를 들면, 상기 제2 이미지를 저장하는 것(733)은, 상기 제어 명령에 기반하여 실행될 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 디스플레이 패널(140) 상에서 상기 제2 이미지를 표시하는 것(743)을 실행할 수 있다. 예를 들면, 상태(702)와 같이 상기 제2 이미지를 송신하는 것, 상기 제2 이미지를 저장하는 것(733), 및 상기 제2 이미지를 표시하는 것(743)은, 디스플레이 패널(140) 상에서의 표시를 실행할 수 있는 시간 구간의 최단 길이(520) 동안 실행될 수 있다. 예를 들면, 최단 길이(520)는, 제1 인터페이스(111)에 의해 지원가능한 최대 주파수에 대응할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제2 이미지의 표시(또는 상기 이미지의 송신)의 시작 타이밍인 타이밍(713)으로부터 기준 시간(525)이 경과되는지 여부를 식별할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 타이밍(713)으로부터 기준 시간(525) 후의 타이밍(714)에 응답하여, 메모리(130) 내에 저장된 상기 제2 이미지를 스캔하는 것(734)을 실행할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 제2 이미지를 스캔하는 것(734)에 기반하여, 상기 제2 이미지를 다시 표시하는 것(744)을 실행할 수 있다. 예를 들면, 상기 제2 이미지를 스캔하는 것(734) 및 상기 제2 이미지를 다시 표시하는 것(744)은, 최단 길이(520) 내에서 실행될 수 있다.
예를 들면, 프로세서(110)는, 상태(703)와 같이, 타이밍(715)으로부터, 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게, 제3 이미지를 송신할 수 있다. 제한되지 않는 예로, 타이밍(715)은, 최단 길이(520)에 기반하여 타이밍(713)으로부터 식별될 수 있다. 예를 들면, 타이밍(713)과 타이밍(715) 사이의 시간 길이(792)는, 최단 길이(520)의 배수일 수 있다. 하지만, 이에 제한되지 않는다.
예를 들면, 프로세서(110)는, 상기 제3 이미지를 송신하기 전, 상기 다른 제어 명령을 디스플레이 구동 회로(120)에게 제공할 수 있다. 예를 들면, 상기 다른 제어 명령은, 상기 제2 최대 재생율로부터 상기 제1 최대 재생율로의 변경을 나타낼 수 있다. 예를 들면, 상기 제어 명령은, 상기 제3 이미지를 포함하는 적어도 하나의 이미지를 상기 제어 명령이 획득될 때까지 저장하는 것을 우회함(또는 삼가함)을 나타낼 수 있다. 예를 들면, 상기 다른 제어 명령은, 메모리(130)를 비활성화함을 나타낼 수 있다. 예를 들어, 상기 다른 제어 명령이 상기 제3 이미지가 송신되기 전 디스플레이 구동 회로(120)에게 제공된 경우, 상기 제3 이미지의 송신은, 상기 제1 시간 구간의 적어도 일부(200) 내에서 실행될 수 있다. 하지만, 이에 제한되지 않는다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제3 이미지를 저장하는 것(735)을 실행할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 디스플레이 패널(140) 상에서의 잔상의 발생을 감소시키기 위해, 상기 제3 이미지를 메모리(130) 내에 저장하는 것(735)을 수 있다. 예를 들면, 상기 제3 이미지를 저장하는 것(735)은, 상기 다른 제어 명령과 독립적으로, 실행될 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 제3 이미지를 디스플레이 패널(140) 상에서 표시하는 것(745)을 실행할 수 있다. 예를 들면, 상태(703)와 같이 상기 제3 이미지를 송신하는 것, 상기 제3 이미지를 저장하는 것(735), 및 상기 제3 이미지를 표시하는 것(745)은, 디스플레이 패널(140) 상에서의 표시를 실행할 수 있는 시간 구간의 최단 길이(520) 동안 실행될 수 있다. 예를 들면, 최단 길이(520)는, 제1 인터페이스(111)에 의해 지원가능한 최대 주파수에 대응할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제3 이미지의 표시(또는 상기 이미지의 송신)의 시작 타이밍인 타이밍(715)으로부터 기준 시간(525)이 경과되는지 여부를 식별할 수 있다.
예를 들면, 기준 시간(525)이 타이밍(715)으로부터 경과되기 전, 프로세서(110)는, 상태(704)와 같이, 타이밍(716)에서, 제4 이미지를, 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 타이밍(716)에서의 상기 제4 이미지의 상기 송신은, 상기 제1 시간 구간의 적어도 일부(200)(또는 상기 제1 시간 구간) 내에서 실행되는 상기 이미지 송신일 수 있다. 예를 들면, 프로세서(110)는, 상기 제4 이미지의 상기 송신을 위한 타이밍을, 상기 발광 구간의 상기 길이(또는 상기 발광 동기 신호)에 기반하여, 식별할 수 있다. 예를 들면, 타이밍(715)과 타이밍(716) 사이의 시간 길이는, 최단 길이(520)의 배수가 아닐 수 있다. 예를 들면, 타이밍(716)은, 타이밍(715)으로부터 기준 시간(525)이 경과되기 전의 타이밍이기 때문에, 프로세서(110)는, 상기 제4 이미지를 타이밍(716)에서 송신할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제4 이미지를 디스플레이 패널(140) 상에서 표시하는 것(746)을 실행할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 타이밍(716)으로부터 수신되는 상기 제4 이미지에 응답하여, 메모리(130)를 비활성화하는 것(736)을 실행할 수 있다. 예를 들면, 메모리(130)의 상태는, 상기 제4 이미지에 응답하여, 오프 상태로 변경될 수 있다. 예를 들면, 상태(704)와 같이 상기 제4 이미지를 송신하는 것 및 상기 제4 이미지를 표시하는 것(746)은, 디스플레이 패널(140) 상에서의 표시를 실행할 수 있는 시간 구간의 최단 길이(520) 동안 실행될 수 있다. 예를 들면, 최단 길이(520)는, 제1 인터페이스(111)에 의해 지원가능한 최대 주파수에 대응할 수 있다.
예를 들면, 프로세서(110)는, 상태(705)와 같이, 타이밍(717)에서, 제5 이미지를, 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 타이밍(717)에서의 상기 제5 이미지의 상기 송신은, 상기 제1 시간 구간의 적어도 일부(200)(또는 상기 제1 시간 구간) 내에서 실행되는 상기 이미지 송신일 수 있다. 예를 들면, 프로세서(110)는, 상기 제5 이미지의 상기 송신을 위한 타이밍을, 상기 발광 구간의 상기 길이(또는 상기 발광 동기 신호)에 기반하여, 식별할 수 있다. 예를 들면, 타이밍(716)과 타이밍(717) 사이의 시간 길이는, 최단 길이(520)의 배수가 아닐 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제5 이미지를 디스플레이 패널(140) 상에서 표시하는 것(747)을 실행할 수 있다. 예를 들면, 상태(705)와 같이 상기 제5 이미지를 송신하는 것 및 상기 제5 이미지를 표시하는 것(747)은, 디스플레이 패널(140) 상에서의 표시를 실행할 수 있는 시간 구간의 최단 길이(520) 동안 실행될 수 있다. 예를 들면, 최단 길이(520)는, 제1 인터페이스(111)에 의해 지원가능한 최대 주파수에 대응할 수 있다.
도 8을 참조하면, 프로세서(110)는, 제2 시간 구간(250) 내에서, 상태(801)와 같이, 타이밍(811)으로부터, 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게, 제1 이미지를 송신할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 제1 이미지를 저장하는 것(831)을 실행할 수 있다. 예를 들면, 상기 제1 이미지를 저장하는 것(831)은, 상기 제1 이미지가 수신되기 전, 프로세서(110)로부터 디스플레이 구동 회로(120)에게 제공된 제어 명령에 기반하여, 실행될 수 있다. 예를 들면, 상기 제어 명령은, 상기 제1 최대 재생율로부터 상기 제2 최대 재생율로의 변경을 나타낼 수 있다. 예를 들면, 상기 제어 명령은, 상기 제1 이미지를 포함하는 적어도 하나의 이미지를 다른 제어 명령이 획득될 때까지 저장함을 나타낼 수 있다. 예를 들면, 상기 제어 명령은, 메모리(130)를 활성화함을 나타낼 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 디스플레이 패널(140) 상에서 상기 제1 이미지를 표시하는 것(841)을 실행할 수 있다. 예를 들면, 상태(801)와 같이 상기 제1 이미지를 송신하는 것, 상기 제1 이미지를 저장하는 것(831), 및 상기 제1 이미지를 표시하는 것(841)은, 디스플레이 패널(140) 상에서의 표시를 실행할 수 있는 시간 구간의 최단 길이(예: 1/120 (s))(520) 동안 실행될 수 있다. 예를 들면, 최단 길이(520)는, 제1 인터페이스(111)에 의해 지원가능한 최대 주파수에 대응할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제1 이미지의 표시(또는 상기 이미지의 송신)의 시작 타이밍인 타이밍(811)으로부터 기준 시간(525)이 경과되는지 여부를 식별할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 타이밍(811)으로부터 기준 시간(525) 후의 타이밍(812)에 응답하여, 메모리(130) 내에 저장된 상기 제1 이미지를 스캔하는 것(832)을 실행할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 제1 이미지를 스캔하는 것(832)에 기반하여, 상기 제1 이미지를 다시 표시하는 것(842)을 실행할 수 있다. 예를 들면, 상기 제1 이미지를 스캔하는 것(832) 및 상기 제1 이미지를 다시 표시하는 것(842)은, 최단 길이(520) 내에서 실행될 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 제2 시간 구간(250) 내에서, 디스플레이 패널(140) 상에서의 표시를 위해 소비되는 전력을 감소시키기 위해, 상기 제1 이미지의 재생율을 감소시킬 수 있다. 도 8 내에서 도시되지 않았으나, 디스플레이 구동 회로(120)는, 상기 제1 이미지의 상기 재생율을 점차적으로 감소시키기 위해, 상기 제1 이미지의 적어도 하나의 스캔을 실행할 수 있다. 예를 들면, 상기 스캔의 타이밍은, 기준 시간(525)에 기반하여, 식별될 수 있다.
예를 들면, 프로세서(110)는, 상태(802)와 같이, 타이밍(813)으로부터, 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게, 제2 이미지를 송신할 수 있다. 제한되지 않는 예로, 타이밍(813)은, 최단 길이(520)에 기반하여 타이밍(812)으로부터 식별될 수 있다. 예를 들면, 타이밍(812)과 타이밍(813) 사이의 시간 길이(892)는, 최단 길이(520)의 배수일 수 있다. 하지만, 이에 제한되지 않는다.
예를 들면, 프로세서(110)는, 상기 제2 이미지를 송신하기 전, 상기 다른 제어 명령을 디스플레이 구동 회로(120)에게 제공할 수 있다. 예를 들면, 상기 다른 제어 명령은, 상기 제2 최대 재생율로부터 상기 제1 최대 재생율로의 변경을 나타낼 수 있다. 예를 들면, 상기 제어 명령은, 상기 제2 이미지를 포함하는 적어도 하나의 이미지를 상기 제어 명령이 획득될 때까지 저장하는 것을 우회함(또는 삼가함)을 나타낼 수 있다. 예를 들면, 상기 다른 제어 명령은, 메모리(130)를 비활성화함을 나타낼 수 있다. 예를 들어, 상기 다른 제어 명령이 상기 제2 이미지가 송신되기 전 디스플레이 구동 회로(120)에게 제공된 경우, 상기 제2 이미지의 송신은, 상기 제1 시간 구간의 적어도 일부(200) 내에서 실행될 수 있다. 하지만, 이에 제한되지 않는다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제2 이미지를 저장하는 것(833)을 실행할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 디스플레이 패널(140) 상에서의 잔상(및/또는 깜빡임)의 발생을 감소시키기 위해, 상기 제2 이미지를 메모리(130) 내에 저장하는 것(833)을 수 있다. 예를 들면, 상기 제2 이미지를 저장하는 것(833)은, 상기 다른 제어 명령과 독립적으로, 실행될 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 제2 이미지를 디스플레이 패널(140) 상에서 표시하는 것(843)을 실행할 수 있다. 예를 들면, 상태(802)와 같이 상기 제2 이미지를 송신하는 것, 상기 제2 이미지를 저장하는 것(833), 및 상기 제2 이미지를 표시하는 것(843)은, 디스플레이 패널(140) 상에서의 표시를 실행할 수 있는 시간 구간의 최단 길이(520) 동안 실행될 수 있다. 예를 들면, 최단 길이(520)는, 제1 인터페이스(111)에 의해 지원가능한 최대 주파수에 대응할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제2 이미지의 표시(또는 상기 이미지의 송신)의 시작 타이밍인 타이밍(813)으로부터 기준 시간(525)이 경과되는지 여부를 식별할 수 있다.
예를 들면, 기준 시간(525)이 타이밍(813)으로부터 경과되기 전, 프로세서(110)는, 상태(803)와 같이, 타이밍(814)에서, 제3 이미지를, 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 타이밍(814)에서의 상기 제3 이미지의 상기 송신은, 상기 제1 시간 구간의 적어도 일부(200)(또는 상기 제1 시간 구간) 내에서 실행되는 상기 이미지 송신일 수 있다. 예를 들면, 프로세서(110)는, 상기 제3 이미지의 상기 송신을 위한 타이밍을, 상기 발광 구간의 상기 길이(또는 상기 발광 동기 신호)에 기반하여, 식별할 수 있다. 예를 들면, 타이밍(813)과 타이밍(814) 사이의 시간 길이는, 최단 길이(520)의 배수가 아닐 수 있다. 예를 들면, 타이밍(814)은, 타이밍(813)으로부터 기준 시간(525)이 경과되기 전의 타이밍이기 때문에, 프로세서(110)는, 상기 제3 이미지를 타이밍(814)에서 송신할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제3 이미지를 디스플레이 패널(140) 상에서 표시하는 것(844)을 실행할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 타이밍(814)으로부터 수신되는 상기 제3 이미지에 응답하여, 메모리(130)를 비활성화하는 것(834)을 실행할 수 있다. 예를 들면, 메모리(130)의 상태는, 상기 제3 이미지에 응답하여, 오프 상태로 변경될 수 있다. 예를 들면, 상태(803)와 같이 상기 제3 이미지를 송신하는 것 및 상기 제3 이미지를 표시하는 것(844)은, 디스플레이 패널(140) 상에서의 표시를 실행할 수 있는 시간 구간의 최단 길이(520) 동안 실행될 수 있다. 예를 들면, 최단 길이(520)는, 제1 인터페이스(111)에 의해 지원가능한 최대 주파수에 대응할 수 있다.
예를 들면, 프로세서(110)는, 상태(804)와 같이, 타이밍(815)에서, 제4 이미지를, 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 타이밍(815)에서의 상기 제4 이미지의 상기 송신은, 상기 제1 시간 구간의 적어도 일부(200)(또는 상기 제1 시간 구간) 내에서 실행되는 상기 이미지 송신일 수 있다. 예를 들면, 프로세서(110)는, 상기 제4 이미지의 상기 송신을 위한 타이밍을, 상기 발광 구간의 상기 길이(또는 상기 발광 동기 신호)에 기반하여, 식별할 수 있다. 예를 들면, 타이밍(814)과 타이밍(815) 사이의 시간 길이는, 최단 길이(520)의 배수가 아닐 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제4 이미지를 디스플레이 패널(140) 상에서 표시하는 것(845)을 실행할 수 있다. 예를 들면, 상태(804)와 같이 상기 제4 이미지를 송신하는 것 및 상기 제4 이미지를 표시하는 것(845)은, 디스플레이 패널(140) 상에서의 표시를 실행할 수 있는 시간 구간의 최단 길이(520) 동안 실행될 수 있다. 예를 들면, 최단 길이(520)는, 제1 인터페이스(111)에 의해 지원가능한 최대 주파수에 대응할 수 있다.
상술한 바와 같이, 프로세서(110)는, 상기 제2 최대 재생율을 상기 제1 최대 재생율을 변경하는 것에 응답하여, 상기 발광 구간의 상기 길이에 기반하여 상기 이미지 송신을 실행할 수 있다.
다시 도 1을 참조하면, 프로세서(110)는, 상기 제2 최대 재생율을 제공하기 위해, 도 2의 설명 내에서 예시된 상기 제1 시간 구간의 상기 적어도 일부 내에서 메모리(130)를 활성화함을 나타내는 제어 명령을 디스플레이 구동 회로(120)에게 제공하고, 상기 제어 명령을 제공한 후 메모리(130) 내에 저장될 이미지를 제1 인터페이스를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다.
예를 들면, 상기 제어 명령이 프로세서(110)로부터 디스플레이 구동 회로(120)에게 제공되는 과정에서, 상기 제어 명령의 손실(loss 또는 missing)이 발생할 수 있다. 예를 들면, 상기 손실은 프로세서(110)에게 투명하기 때문에, 프로세서(110)는, 상기 제2 최대 재생율에 따라 동작할 수 있다. 예를 들면, 프로세서(110)는, 디스플레이 패널(140) 상에서 표시될 새로운 이미지의 송신이 요구됨을, 식별하지 못할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 디스플레이 패널(140) 상에서 표시될 상기 새로운 이미지의 송신을 요청하기 위한 동작들을 실행할 수 있다. 상기 동작들은, 도 9의 설명 내에서 예시될 수 있다.
도 9는 프로세서로부터 디스플레이 구동 회로로의 제어 명령의 손실(loss)에 응답하여 실행되는 동작의 예를 도시한다.
도 9를 참조하면, 프로세서(110)는, 제2 인터페이스(112)를 통해 디스플레이 구동 회로(120)에게, 상기 펄스 신호를 주기적으로 송신할 수 있다. 예를 들면, 상기 펄스 신호의 주기는, 프로세서(110)를 위한 상기 수평 동기 신호의 주기에 대응하기 때문에, 디스플레이 구동 회로(120)를 위한 수평 동기 신호는 프로세서(110)를 위한 상기 수평 동기 신호와 동기화될 수 있다. 도 9 내에서 도시되지 않았으나, 도 1의 설명 내에서 예시된 바와 같이, 디스플레이 구동 회로(120)를 위한 수직 동기 신호는, 상기 펄스 신호에 기반하여, 프로세서(110)를 위한 상기 수직 동기 신호와 동기화될 수 있다.
예를 들면, 프로세서(110)는, 메모리(130)를 활성화함을 나타내는 제어 명령(990)을 디스플레이 구동 회로(120)에게 제공한 후, 상태(911)와 같이, 제1 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 예를 들면, 제어 명령(990)이 프로세서(110)로부터 디스플레이 구동 회로(120)에게 제공되는 동안, 제어 명령(990)의 손실이 발생할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 성공적으로 수신된 상기 제1 이미지와 달리, 제어 명령(990)을 프로세서(110)로부터 획득하지 못하기 때문에, 디스플레이 구동 회로(120)는, 바(292)와 같이, 메모리(130)를 비활성화하는 것을 유지할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 제1 이미지를 메모리(130) 내에 저장하는 것을 우회하는 것에 기반하여, 화살표(921)에 의해 나타내어지는 바와 같이, 디스플레이 패널(140) 상에서 상기 제1 이미지를 표시할 수 있다.
예를 들면, 프로세서(110)는 상기 제1 이미지가 제어 명령(990)에 따라 메모리(130) 내에 저장된 것으로 인식하기 때문에, 프로세서(110)는, 상기 제1 이미지를 디스플레이 구동 회로(120)에게 송신한 후, 새로운 이미지를 획득하지 않을 수 있다. 예를 들면, 프로세서(110)는, 상기 제1 이미지를 송신한 후, 프로세서(110)의 상태를 웨이크 업 상태로부터 슬립 상태로 변경할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제1 이미지 다음의 이미지가 수신되지 않음을 식별하는 것에 응답하여, 프로세서(110)에게 신호(991)를 제공할 수 있다. 예를 들면, 신호(991)는, 제3 인터페이스(980)를 통해 제공될 수 있다. 하지만, 이에 제한되지 않는다. 예를 들면, 신호(991)는, 제2 인터페이스(112)를 통해 제공될 수도 있다. 제한되지 않는 예로, 신호(991)는, TE(tearing effect) 신호 또는 RW(refresh window) 신호(또는 RW)로 참조될 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 신호(991)를, 새로운 이미지가 요구되는 타이밍 전에 제공할 수 있다. 제한되지 않는 예로, 디스플레이 구동 회로(120)는, 상기 타이밍으로부터 기준 시간 이전의 타이밍에서, 신호(991)를 제공할 수 있다. 예를 들면, 상기 기준 시간은, 프로세서(110)의 상태가 상기 슬립 상태로부터 상기 웨이크 업 상태로 변경되는 시간에 기반하여 식별되거나 결정되거나 정의되거나 구성될 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 새로운 이미지의 송신이 깜빡임의 발생의 감소를 위해 요구되는 타이밍(921) 이전의 디스플레이 구동 회로(120)를 위한 수직 동기 신호의 타이밍(922)(또는 타이밍(921)으로부터 상기 최단 길이에 대응하는 시간 이전의 타이밍(922))에서, 신호(991)를 제공할 수 있다. 하지만, 이에 제한되지 않는다.
예를 들면, 프로세서(110)는, 신호(991)에 응답하여, 상태(912)와 같이, 제2 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 제한되지 않는 예로, 프로세서(110)는, 신호(991)에 응답하여 상기 제2 이미지를 디스플레이 구동 회로(120)에게 송신한 후의 시간 구간을 제2 시간 구간(250)으로 식별할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제2 이미지에 응답하여, 바(293)에 의해 나타내어지는 바와 같이 메모리(130)를 활성화하고, 화살표(923)에 의해 나타내어지는 바와 같이 디스플레이 패널(140) 상에서 상기 제2 이미지를 표시하고, 화살표(924)에 의해 나타내어지는 바와 같이 메모리(130) 내에 상기 제2 이미지를 저장할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 화살표(925)에 의해 나타내어지는 바와 같이, 메모리(130)로부터의 상기 제2 이미지를 스캔하는 것에 기반하여, 디스플레이 패널(140) 상에서 상기 제2 이미지를 다시 표시할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 상기 제2 이미지가 수신된 후, 바(293)와 같이, 메모리(130)를 활성화하는 것을 유지할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 화살표(926)에 의해 나타내어지는 바와 같이, 메모리(130)로부터의 상기 제2 이미지를 스캔하는 것에 기반하여, 디스플레이 패널(140) 상에서 상기 제2 이미지를 다시 표시할 수 있다.
상술한 바와 같이, 전자 장치(100)는, 제어 명령(990)의 손실이 발생하더라도, 디스플레이(115)를 통해 제공되는 서비스의 품질을 유지할 수 있다.
다시 도 1을 참조하면, 도 9의 예와 달리, 이미지가 프로세서(110)로부터 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신되는 동안, 상기 이미지의 손실이 발생할 수 있다. 예를 들면, 상기 이미지의 상기 손실은 프로세서(110)에게 투명하기 때문에, 디스플레이 구동 회로(120)는, 상기 이미지의 송신을 요청하기 위한 동작들을 실행할 수 있다. 상기 동작들은, 도 10의 설명 내에서 예시될 수 있다.
도 10은 프로세서로부터 디스플레이 구동 회로로의 이미지의 손실에 응답하여 실행되는 동작의 예를 도시한다.
도 10을 참조하면, 프로세서(110)는, 제2 인터페이스(112)를 통해 디스플레이 구동 회로(120)에게, 상기 펄스 신호를 주기적으로 송신할 수 있다. 예를 들면, 상기 펄스 신호의 주기는, 프로세서(110)를 위한 상기 수평 동기 신호의 주기에 대응하기 때문에, 디스플레이 구동 회로(120)를 위한 수평 동기 신호는 프로세서(110)를 위한 상기 수평 동기 신호와 동기화될 수 있다. 도 10 내에서 도시되지 않았으나, 도 1의 설명 내에서 예시된 바와 같이, 디스플레이 구동 회로(120)를 위한 수직 동기 신호는, 상기 펄스 신호에 기반하여, 프로세서(110)를 위한 상기 수직 동기 신호와 동기화될 수 있다.
예를 들면, 프로세서(110)는, 상태(1011)와 같이, 제1 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 송신할 수 있다. 상기 제1 이미지가 프로세서(110)로부터 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 제공되는 동안, 상기 제1 이미지의 손실이 발생할 수 있다.
예를 들면, 상태(1013)와 같이, 상기 제1 이미지의 상기 손실은, 디스플레이(115)를 통해 제공되는 서비스의 품질을 감소시키거나, 상기 제1 이미지의 표시의 실패를 야기할 수 있다. 예를 들면, 디스플레이 구동 회로(120)는, 상기 이미지의 상기 손실을 검출하거나 식별하는 것에 응답하여, 화살표(1021)와 같이, 신호(1091)를 프로세서(110)에게 제공할 수 있다. 제한되지 않는 예로, 신호(1091)는, TE 신호 또는 RW 신호로 참조될 수 있다. 예를 들면, 신호(1091)는, 제3 인터페이스(980)를 통해 제공될 수 있다. 하지만, 이에 제한되지 않는다. 예를 들면, 신호(1091)는, 제2 인터페이스(112)를 통해 제공될 수도 있다. 예를 들면, 신호(1091)는, 도 9의 신호(991)로 구성될 수도 있다.
예를 들면, 프로세서(110)는, 신호(1091)에 응답하여, 상태(1012)와 같이, 상기 제1 이미지를 제1 인터페이스(111)를 통해 디스플레이 구동 회로(120)에게 다시 송신할 수 있다.
예를 들면, 디스플레이 구동 회로(120)는, 화살표(1022)에 의해 나타내어지는 바와 같이, 상기 제1 이미지를 스캔함으로써 상기 제1 이미지를 디스플레이 패널(140) 상에서 표시할 수 있다.
상술한 바와 같이, 전자 장치(100)는, 프로세서(110)로부터 송신된 이미지의 손실이 발생하더라도, 디스플레이(115)를 통해 제공되는 서비스의 품질을 유지할 수 있다.
도 11은, 다양한 실시예들에 따른, 네트워크 환경(1100) 내의 전자 장치(1101)의 블록도이다. 도 11을 참조하면, 네트워크 환경(1100)에서 전자 장치(1101)는 제 1 네트워크(1198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(1102)와 통신하거나, 또는 제 2 네트워크(1199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(1104) 또는 서버(1108) 중 적어도 하나와 통신할 수 있다. 일실시예에 따르면, 전자 장치(1101)는 서버(1108)를 통하여 전자 장치(1104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(1101)는 프로세서(1120), 메모리(1130), 입력 모듈(1150), 음향 출력 모듈(1155), 디스플레이 모듈(1160), 오디오 모듈(1170), 센서 모듈(1176), 인터페이스(1177), 연결 단자(1178), 햅틱 모듈(1179), 카메라 모듈(1180), 전력 관리 모듈(1188), 배터리(1189), 통신 모듈(1190), 가입자 식별 모듈(1196), 또는 안테나 모듈(1197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(1101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(1178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(1176), 카메라 모듈(1180), 또는 안테나 모듈(1197))은 하나의 구성요소(예: 디스플레이 모듈(1160))로 통합될 수 있다.
프로세서(1120)는, 예를 들면, 소프트웨어(예: 프로그램(1140))를 실행하여 프로세서(1120)에 연결된 전자 장치(1101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(1120)는 다른 구성요소(예: 센서 모듈(1176) 또는 통신 모듈(1190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(1132)에 저장하고, 휘발성 메모리(1132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(1134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(1120)는 메인 프로세서(1121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(1123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(1101)가 메인 프로세서(1121) 및 보조 프로세서(1123)를 포함하는 경우, 보조 프로세서(1123)는 메인 프로세서(1121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(1123)는 메인 프로세서(1121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(1123)는, 예를 들면, 메인 프로세서(1121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(1121)를 대신하여, 또는 메인 프로세서(1121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(1121)와 함께, 전자 장치(1101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(1160), 센서 모듈(1176), 또는 통신 모듈(1190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(1123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(1180) 또는 통신 모듈(1190))의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(1123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(1101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(1108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(1130)는, 전자 장치(1101)의 적어도 하나의 구성요소(예: 프로세서(1120) 또는 센서 모듈(1176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(1140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(1130)는, 휘발성 메모리(1132) 또는 비휘발성 메모리(1134)를 포함할 수 있다.
프로그램(1140)은 메모리(1130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(1142), 미들 웨어(1144) 또는 어플리케이션(1146)을 포함할 수 있다.
입력 모듈(1150)은, 전자 장치(1101)의 구성요소(예: 프로세서(1120))에 사용될 명령 또는 데이터를 전자 장치(1101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(1150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(1155)은 음향 신호를 전자 장치(1101)의 외부로 출력할 수 있다. 음향 출력 모듈(1155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(1160)은 전자 장치(1101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(1160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈(1160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(1170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(1170)은, 입력 모듈(1150)을 통해 소리를 획득하거나, 음향 출력 모듈(1155), 또는 전자 장치(1101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(1102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(1176)은 전자 장치(1101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(1176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(1177)는 전자 장치(1101)가 외부 전자 장치(예: 전자 장치(1102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(1177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(1178)는, 그를 통해서 전자 장치(1101)가 외부 전자 장치(예: 전자 장치(1102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(1178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(1179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(1179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(1180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(1180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(1188)은 전자 장치(1101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(1188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(1189)는 전자 장치(1101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(1189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(1190)은 전자 장치(1101)와 외부 전자 장치(예: 전자 장치(1102), 전자 장치(1104), 또는 서버(1108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(1190)은 프로세서(1120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(1190)은 무선 통신 모듈(1192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(1194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(1198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(1199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(1104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(1192)은 가입자 식별 모듈(1196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(1198) 또는 제 2 네트워크(1199)와 같은 통신 네트워크 내에서 전자 장치(1101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(1192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(1192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(1192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(1192)은 전자 장치(1101), 외부 전자 장치(예: 전자 장치(1104)) 또는 네트워크 시스템(예: 제 2 네트워크(1199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈(1192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(1197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(1197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(1197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(1198) 또는 제 2 네트워크(1199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(1190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(1190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(1197)의 일부로 형성될 수 있다.
다양한 실시예에 따르면, 안테나 모듈(1197)은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(1199)에 연결된 서버(1108)를 통해서 전자 장치(1101)와 외부의 전자 장치(1104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(1102, 또는 1104) 각각은 전자 장치(1101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(1101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(1102, 1104, 또는 1108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(1101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(1101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(1101)로 전달할 수 있다. 전자 장치(1101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(1101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(1104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(1108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치(1104) 또는 서버(1108)는 제 2 네트워크(1199) 내에 포함될 수 있다. 전자 장치(1101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
도 12는 다양한 실시예들에 따른, 디스플레이 모듈(1160)의 블록도(1200)이다. 도 12를 참조하면, 디스플레이 모듈(1160)은 디스플레이(1210), 및 이를 제어하기 위한 디스플레이 드라이버 IC(DDI)(1230)를 포함할 수 있다. DDI(1230)는 인터페이스 모듈(1231), 메모리(1233)(예: 버퍼 메모리), 이미지 처리 모듈(1235), 또는 맵핑 모듈(1237)을 포함할 수 있다. DDI(1230)은, 예를 들면, 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈(1231)을 통해 전자 장치(1101)의 다른 구성요소로부터 수신할 수 있다. 예를 들면, 일실시예에 따르면, 영상 정보는 프로세서(1120)(예: 메인 프로세서(1121)(예: 어플리케이션 프로세서) 또는 메인 프로세서(1121)의 기능과 독립적으로 운영되는 보조 프로세서(1123)(예: 그래픽 처리 장치)로부터 수신될 수 있다. DDI(1230)는 터치 회로(1250) 또는 센서 모듈(1176) 등과 상기 인터페이스 모듈(1231)을 통하여 커뮤니케이션할 수 있다. 또한, DDI(1230)는 상기 수신된 영상 정보 중 적어도 일부를 메모리(1233)에, 예를 들면, 프레임 단위로 저장할 수 있다. 이미지 처리 모듈(1235)은, 예를 들면, 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또는 디스플레이(1210)의 특성에 적어도 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행할 수 있다. 맵핑 모듈(1237)은 이미지 처리 모듈(1235)를 통해 전처리 또는 후처리된 상기 영상 데이터에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일실시예에 따르면, 전압 값 또는 전류 값의 생성은 예를 들면, 디스플레이(1210)의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 또는 pentile 구조), 또는 서브 픽셀들 각각의 크기)에 적어도 일부 기반하여 수행될 수 있다. 디스플레이(1210)의 적어도 일부 픽셀들은, 예를 들면, 상기 전압 값 또는 전류 값에 적어도 일부 기반하여 구동됨으로써 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이(1210)를 통해 표시될 수 있다.
일실시예에 따르면, 디스플레이 모듈(1160)은 터치 회로(1250)를 더 포함할 수 있다. 터치 회로(1250)는 터치 센서(1251) 및 이를 제어하기 위한 터치 센서 IC(1253)를 포함할 수 있다. 터치 센서 IC(1253)는, 예를 들면, 디스플레이(1210)의 특정 위치에 대한 터치 입력 또는 호버링 입력을 감지하기 위해 터치 센서(1251)를 제어할 수 있다. 예를 들면, 터치 센서 IC(1253)는 디스플레이(1210)의 특정 위치에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC(1253)는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서(1120)에 제공할 수 있다. 일실시예에 따르면, 터치 회로(1250)의 적어도 일부(예: 터치 센서 IC(1253))는 디스플레이 드라이버 IC(1230), 또는 디스플레이(1210)의 일부로, 또는 디스플레이 모듈(1160)의 외부에 배치된 다른 구성요소(예: 보조 프로세서(1123))의 일부로 포함될 수 있다.
일실시예에 따르면, 디스플레이 모듈(1160)은 센서 모듈(1176)의 적어도 하나의 센서(예: 지문 센서, 홍채 센서, 압력 센서 또는 조도 센서), 또는 이에 대한 제어 회로를 더 포함할 수 있다. 이 경우, 상기 적어도 하나의 센서 또는 이에 대한 제어 회로는 디스플레이 모듈(1160)의 일부(예: 디스플레이(1210) 또는 DDI(1230)) 또는 터치 회로(1250)의 일부에 임베디드될 수 있다. 예를 들면, 디스플레이 모듈(1160)에 임베디드된 센서 모듈(1176)이 생체 센서(예: 지문 센서)를 포함할 경우, 상기 생체 센서는 디스플레이(1210)의 일부 영역을 통해 터치 입력과 연관된 생체 정보(예: 지문 이미지)를 획득할 수 있다. 다른 예를 들면, 디스플레이 모듈(1160)에 임베디드된 센서 모듈(1176)이 압력 센서를 포함할 경우, 상기 압력 센서는 디스플레이(1210)의 일부 또는 전체 영역을 통해 터치 입력과 연관된 압력 정보를 획득할 수 있다. 일실시예에 따르면, 터치 센서(1251) 또는 센서 모듈(1176)은 디스플레이(1210)의 픽셀 레이어의 픽셀들 사이에, 또는 상기 픽셀 레이어의 위에 또는 아래에 배치될 수 있다.
상술한 바와 같은, 전자 장치(100)는, 프로세서(110)와, 메모리(130)를 포함하는 디스플레이 구동 회로(120) 및 디스플레이 패널(140)을 포함하는 디스플레이(115)와, 상기 프로세서(110)와 상기 디스플레이 구동 회로(120)를 연결하는 인터페이스를 포함할 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제1 이미지 송신을 상기 인터페이스를 통해 실행하도록 구성될 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 기준 재생율보다 높은 제1 최대 재생율을 제공하는 제1 시간 구간의 적어도 일부 내에서, 상기 디스플레이 패널(140) 상에서의 표시를 위한 발광 구간의 길이에 기반하여 상기 제1 이미지 송신의 시작 타이밍으로부터 식별된 제1 타이밍들에서 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제2 이미지 송신을 실행하도록 구성될 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 상기 기준 재생율보다 낮거나 상기 기준 재생율과 같은 제2 재생율을 제공하는 제2 시간 구간 내에서, 상기 디스플레이 구동 회로(120)를 통해 상기 표시를 실행할 수 있는 시간 구간의 최단 길이에 기반하여 상기 시작 타이밍으로부터 식별된 상기 인터페이스를 통해 상기 제2 이미지 송신을 실행하도록, 구성될 수 있다. 일 실시예에 따르면, 상기 제1 시간 구간의 상기 적어도 일부 및 상기 제2 시간 구간 중 상기 제2 시간 구간 내에서의 상기 디스플레이 패널(140) 상의 표시들의 적어도 일부는, 상기 메모리(130)를 이용하여 실행될 수 있다. 일 실시예에 따르면, 상기 길이는, 상기 최단 길이보다 짧을 수 있다.
일 실시예에 따르면, 상기 발광 구간을 나타내는 상기 제2 시간 구간 내의 상기 발광 동기 신호의 타이밍들은, 상기 제2 타이밍들과 각각 중첩하는 제3 타이밍들과 상기 제3 타이밍들 사이의 제4 타이밍들을 포함할 수 있다.
일 실시예에 따르면, 상기 프로세서(110)는, 상기 제2 시간 구간 내에서, 상기 제3 타이밍들 및 상기 제4 타이밍들 중 상기 제4 타이밍들에 기반하여 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 이미지 송신을 실행하는 것을 삼가하도록, 구성될 수 있다.
일 실시예에 따르면, 상기 제3 타이밍들은, 상기 프로세서(110)로부터 상기 인터페이스를 통해 수신된 이미지들 각각을 다시 표시하기 위해 상기 메모리(130) 내에 저장된 상기 이미지들 각각을 스캔하는 상기 제2 시간 구간 내의 일부 밖에 위치될 수 있다. 일 실시예에 따르면, 상기 제4 타이밍들은, 상기 제2 시간 구간의 상기 일부 내에 위치될 수 있다.
일 실시예에 따르면, 상기 디스플레이 구동 회로(120)는, 상기 제1 시간 구간의 상기 적어도 일부 내에서 실행된 상기 제2 이미지 송신에 따라 상기 인터페이스를 통해 수신되는 제1 이미지들 각각을 상기 메모리(130) 내에 저장하는 것을 우회하는 것에 기반하여, 상기 제1 이미지들 각각을 상기 디스플레이 패널(140) 상에서 표시하도록 구성될 수 있다. 일 실시예에 따르면, 상기 디스플레이 구동 회로(120)는, 상기 제2 시간 구간의 일부 내에서 실행된 상기 제2 이미지 송신에 따라 상기 인터페이스를 통해 수신되는 제2 이미지들 각각을 상기 메모리(130) 내에 저장하는 것에 기반하여, 상기 제2 이미지 각각을 상기 디스플레이 패널(140) 상에서 표시하도록, 구성될 수 있다.
일 실시예에 따르면, 상기 프로세서(110)는, 상기 제2 최대 재생율을 상기 제1 최대 재생율로 변경한 타이밍으로부터의 상기 제1 시간 구간의 적어도 다른 일부 내에서, 상기 변경에 따른 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제3 이미지 송신을 상기 인터페이스를 통해 실행하도록 구성될 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 상기 제1 시간 구간의 상기 적어도 다른 일부 내에서, 상기 최단 길이에 기반하여 상기 제3 이미지 송신의 시작 타이밍으로부터 식별된 타이밍에서 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제4 이미지 송신을 실행하도록 구성될 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 상기 제1 시간 구간의 상기 적어도 다른 일부 다음의 상기 제1 시간 구간의 상기 적어도 일부 내에서, 상기 길이에 기반하여 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 이미지 송신을 실행하도록, 구성될 수 있다.
일 실시예에 따르면, 상기 프로세서(110)는, 상기 제1 시간 구간의 상기 적어도 다른 일부 내에서, 제1 이미지를 상기 인터페이스를 통해 상기 디스플레이 구동 회로(120)에게 송신함으로써 상기 제3 이미지 송신을 실행하도록 구성될 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 상기 제3 이미지 송신의 상기 시작 타이밍으로부터의 상기 최단 길이의 상기 시간 구간의 종료 타이밍 전, 상기 제1 이미지 다음의 제2 이미지를 상기 인터페이스를 통해 상기 디스플레이 구동 회로(120)에게 송신함으로써 상기 제4 이미지 송신을 실행하는 것을 삼가하도록 구성될 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 상기 제1 시간 구간의 상기 적어도 일부 내에서, 상기 길이에 기반하여 상기 인터페이스를 통해 상기 이미지 송신을 실행하도록, 구성될 수 있다.
일 실시예에 따르면, 상기 디스플레이 구동 회로(120)는, 상기 제1 이미지를 상기 디스플레이 패널(140) 상에서 표시하고 상기 제1 이미지를 상기 메모리(130) 내에 저장하도록 구성될 수 있다. 일 실시예에 따르면, 상기 디스플레이 구동 회로(120)는, 상기 제3 이미지 송신의 상기 시작 타이밍으로부터의 상기 최단 길이의 상기 시간 구간의 종료 타이밍 전, 상기 메모리(130) 내에 저장된 상기 제1 이미지를 스캔함으로써 상기 디스플레이 패널(140) 상에서 상기 제1 이미지를 다시 표시하도록, 구성될 수 있다.
일 실시예에 따르면, 상기 디스플레이 구동 회로(120)는, 상기 타이밍 이전에 표시된 이미지의 재생율에 기반하여, 상기 제1 이미지를 저장하는 것 및 상기 메모리(130) 내의 상기 제1 이미지를 스캔함으로써 상기 제1 이미지를 다시 표시하는 것을 실행하도록, 구성될 수 있다.
일 실시예에 따르면, 상기 디스플레이 구동 회로(120)는, 이미지가 상기 타이밍 이전의 상기 제2 시간 구간 내에서 기준 시간보다 긴 시간 동안 상기 디스플레이 패널(140) 상에서 유지됨을 식별하는 것에 기반하여, 상기 제1 이미지를 저장하는 것 및 상기 메모리(130) 내의 상기 제1 이미지를 스캔함으로써 상기 제1 이미지를 다시 표시하는 것을 실행하도록, 구성될 수 있다.
일 실시예에 따르면, 상기 디스플레이 구동 회로(120)는, 상기 이미지와 다른 상기 제1 이미지에 더 기반하여, 상기 제1 이미지를 저장하는 것 및 상기 메모리(130) 내의 상기 제1 이미지를 스캔함으로써 상기 제1 이미지를 다시 표시하는 것을 실행하도록, 구성될 수 있다.
일 실시예에 따르면, 상기 디스플레이 구동 회로(120)는, 상기 타이밍 전 상기 프로세서(110)로부터, 상기 메모리(130)를 우회함으로써 상기 디스플레이 패널(140) 상에서의 표시를 실행함을 나타내는 제어 명령을 획득하도록 구성될 수 있다. 일 실시예에 따르면, 상기 디스플레이 구동 회로(120)는, 상기 제어 명령이 획득된 후, 상기 제1 이미지를 저장하는 것 및 상기 메모리(130) 내의 상기 제1 이미지를 스캔함으로써 상기 제1 이미지를 다시 표시하는 것을 실행하도록, 구성될 수 있다.
상술한 바와 같은, 전자 장치(100)는, 프로세서(110)와, 메모리(130)를 포함하는 디스플레이 구동 회로(120) 및 디스플레이 패널(140)을 포함하는 디스플레이(115)와, 상기 프로세서(110)와 상기 디스플레이 구동 회로(120)를 연결하는 인터페이스를 포함할 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제1 이미지 송신을 상기 인터페이스를 통해 실행하도록 구성될 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 상기 디스플레이 패널(140) 상에서의 표시를 위해 상기 메모리(130)로부터의 이미지의 스캔을 적어도 부분적으로 비활성화하는 제1 시간 구간의 적어도 일부 내에서, 상기 표시를 위한 발광 구간의 길이에 기반하여 상기 제1 이미지 송신의 시작 타이밍으로부터 식별된 제1 타이밍들에서 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제2 이미지 송신을 실행하도록 구성될 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 상기 스캔을 활성화하는 제2 시간 구간 내에서, 상기 디스플레이 구동 회로(120)를 통해 상기 표시를 실행할 수 있는 시간 구간의 최단 길이에 기반하여 상기 시작 타이밍으로부터 식별된 제2 타이밍들에서 상기 인터페이스를 통해 상기 제2 이미지 송신을 실행하도록, 구성될 수 있다. 일 실시예에 따르면, 상기 길이는, 상기 최단 길이보다 짧을 수 있다.
일 실시예에 따르면, 상기 발광 구간을 나타내는 상기 제2 시간 구간 내의 발광 동기 신호의 타이밍들은, 상기 제2 타이밍들과 각각 중첩하는 제3 타이밍들과 상기 제3 타이밍들 사이의 제4 타이밍들을 포함할 수 있다.
일 실시예에 따르면, 상기 프로세서(110)는, 상기 제2 시간 구간 내에서, 상기 제3 타이밍들 및 상기 제4 타이밍들 중 상기 제4 타이밍들에 기반하여 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 이미지 송신을 실행하는 것을 삼가하도록, 구성될 수 있다.
일 실시예에 따르면, 상기 제3 타이밍들은, 상기 스캔을 위한 상기 제2 시간 구간 내의 일부 밖에 위치될 수 있다. 일 실시예에 따르면, 상기 제4 타이밍들은, 상기 제2 시간 구간의 상기 일부 내에 위치될 수 있다.
일 실시예에 따르면, 상기 디스플레이 구동 회로(120)는, 상기 제1 시간 구간의 상기 적어도 일부 내에서 실행된 상기 제2 이미지 송신에 따라 상기 인터페이스를 통해 수신되는 제1 이미지들 각각을 상기 메모리(130) 내에 저장하는 것을 우회하는 것에 기반하여, 상기 제1 이미지들 각각을 상기 디스플레이 패널(140) 상에서 표시하도록 구성될 수 있다. 일 실시예에 따르면, 상기 디스플레이 구동 회로(120)는, 상기 제2 시간 구간의 일부 내에서 실행된 상기 제2 이미지 송신에 따라 상기 인터페이스를 통해 수신되는 제2 이미지들 각각을 상기 메모리(130) 내에 저장하는 것에 기반하여, 상기 제2 이미지 각각을 상기 디스플레이 패널(140) 상에서 표시하도록, 구성될 수 있다.
일 실시예에 따르면, 상기 프로세서(110)는, 상기 제2 최대 재생율을 상기 제1 최대 재생율로 변경한 타이밍으로부터의 상기 제1 시간 구간의 적어도 다른 일부 내에서, 상기 변경에 따른 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제3 이미지 송신을 상기 인터페이스를 통해 실행하도록 구성될 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 상기 제1 시간 구간의 상기 적어도 다른 일부 내에서, 상기 최단 길이에 기반하여 상기 제3 이미지 송신의 시작 타이밍으로부터 식별된 타이밍에서 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제4 이미지 송신을 실행하도록, 구성될 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 상기 제1 시간 구간의 상기 적어도 다른 일부 다음의 상기 제1 시간 구간의 상기 적어도 일부 내에서, 상기 길이에 기반하여 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 이미지 송신을 실행하도록, 구성될 수 있다.
일 실시예에 따르면, 상기 프로세서(110)는,
상기 제1 시간 구간의 상기 적어도 다른 일부 내에서, 제1 이미지를 상기 인터페이스를 통해 상기 디스플레이 구동 회로(120)에게 송신함으로써 상기 제3 이미지 송신을 실행하도록 구성될 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 상기 제3 이미지 송신의 상기 시작 타이밍으로부터의 상기 최단 길이의 상기 시간 구간의 종료 타이밍 전, 상기 제1 이미지 다음의 제2 이미지를 상기 인터페이스를 통해 상기 디스플레이 구동 회로(120)에게 송신함으로써 상기 제4 이미지 송신을 실행하는 것을 삼가하도록 구성될 수 있다. 일 실시예에 따르면, 상기 프로세서(110)는, 상기 제1 시간 구간의 상기 적어도 일부 내에서, 상기 길이에 기반하여 상기 인터페이스를 통해 상기 이미지 송신을 실행하도록, 구성될 수 있다.
일 실시예에 따르면, 상기 디스플레이 구동 회로(120)는, 상기 제1 이미지를 상기 디스플레이 패널(140) 상에서 표시하고 상기 제1 이미지를 상기 메모리(130) 내에 저장하도록 구성될 수 있다. 일 실시예에 따르면, 상기 디스플레이 구동 회로(120)는, 상기 제3 이미지 송신의 시작 타이밍으로부터의 상기 최단 길이의 상기 시간 구간의 종료 타이밍 전, 상기 메모리(130) 내에 저장된 상기 제1 이미지를 스캔함으로써 상기 디스플레이 패널(140) 상에서 상기 제1 이미지를 다시 표시하도록, 구성될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(1101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(1136) 또는 외장 메모리(1138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(1140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(1101))의 프로세서(예: 프로세서(1120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어™)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (15)

  1. 전자 장치(100)에 있어서,
    프로세서(110);
    메모리(130)를 포함하는 디스플레이 구동 회로(120) 및 디스플레이 패널(140)을 포함하는 디스플레이(115); 및
    상기 프로세서(110)와 상기 디스플레이 구동 회로(120)를 연결하는 인터페이스를 포함하고,
    상기 프로세서(110)는,
    상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제1 이미지 송신을 상기 인터페이스를 통해 실행하고,
    기준 재생율보다 높은 제1 최대 재생율을 제공하는 제1 시간 구간의 적어도 일부 내에서, 상기 디스플레이 패널(140) 상에서의 표시를 위한 발광 구간의 길이에 기반하여 상기 제1 이미지 송신의 시작 타이밍으로부터 식별된 제1 타이밍들에서 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제2 이미지 송신을 실행하고,
    상기 기준 재생율보다 낮거나 상기 기준 재생율과 같은 제2 최대 재생율을 제공하는 제2 시간 구간 내에서, 상기 디스플레이 구동 회로(120)를 통해 상기 표시를 실행할 수 있는 시간 구간의 최단 길이에 기반하여 상기 시작 타이밍으로부터 식별된 제2 타이밍들에서 상기 인터페이스를 통해 상기 제2 이미지 송신을 실행하도록, 구성되고,
    상기 제1 시간 구간의 상기 적어도 일부 및 상기 제2 시간 구간 중 상기 제2 시간 구간 내에서의 상기 디스플레이 패널(140) 상의 표시들의 적어도 일부는,
    상기 메모리(130)를 이용하여 실행되며,
    상기 길이는,
    상기 최단 길이보다 짧은,
    전자 장치.
  2. 청구항 1에 있어서, 상기 발광 구간을 나타내는 상기 제2 시간 구간 내의 발광 동기 신호의 타이밍들은,
    상기 제2 타이밍들과 각각 중첩하는 제3 타이밍들; 및
    상기 제3 타이밍들 사이의 제4 타이밍들을 포함하는,
    전자 장치.
  3. 청구항 2에 있어서, 상기 프로세서(110)는,
    상기 제2 시간 구간 내에서, 상기 제3 타이밍들 및 상기 제4 타이밍들 중 상기 제4 타이밍들에 기반하여 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 이미지 송신을 실행하는 것을 삼가하도록, 더 구성되는,
    전자 장치.
  4. 청구항 3에 있어서, 상기 제3 타이밍들은,
    상기 프로세서(110)로부터 상기 인터페이스를 통해 수신된 이미지들 각각을 다시 표시하기 위해 상기 메모리(130) 내에 저장된 상기 이미지들 각각을 스캔하는 상기 제2 시간 구간 내의 일부 밖에 위치되고,
    상기 제4 타이밍들은,
    상기 제2 시간 구간의 상기 일부 내에 위치되는,
    전자 장치.
  5. 청구항 1에 있어서, 상기 디스플레이 구동 회로(120)는,
    상기 제1 시간 구간의 상기 적어도 일부 내에서 실행된 상기 제2 이미지 송신에 따라 상기 인터페이스를 통해 수신되는 제1 이미지들 각각을 상기 메모리(130) 내에 저장하는 것을 우회하는 것에 기반하여, 상기 제1 이미지들 각각을 상기 디스플레이 패널(140) 상에서 표시하고,
    상기 제2 시간 구간의 일부 내에서 실행된 상기 제2 이미지 송신에 따라 상기 인터페이스를 통해 수신되는 제2 이미지들 각각을 상기 메모리(130) 내에 저장하는 것에 기반하여, 상기 제2 이미지 각각을 상기 디스플레이 패널(140) 상에서 표시하도록, 구성되는,
    전자 장치.
  6. 청구항 1에 있어서, 상기 프로세서(110)는,
    상기 제2 최대 재생율을 상기 제1 최대 재생율로 변경한 타이밍으로부터의 상기 제1 시간 구간의 적어도 다른 일부 내에서, 상기 변경에 따른 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제3 이미지 송신을 상기 인터페이스를 통해 실행하고,
    상기 제1 시간 구간의 상기 적어도 다른 일부 내에서, 상기 최단 길이에 기반하여 상기 제3 이미지 송신의 시작 타이밍으로부터 식별된 타이밍에서 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제4 이미지 송신을 실행하고,
    상기 제1 시간 구간의 상기 적어도 다른 일부 다음의 상기 제1 시간 구간의 상기 적어도 일부 내에서, 상기 길이에 기반하여 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 이미지 송신을 실행하도록, 구성되는,
    전자 장치.
  7. 청구항 6에 있어서, 상기 프로세서(110)는,
    상기 제1 시간 구간의 상기 적어도 다른 일부 내에서, 제1 이미지를 상기 인터페이스를 통해 상기 디스플레이 구동 회로(120)에게 송신함으로써 상기 제3 이미지 송신을 실행하고,
    상기 제3 이미지 송신의 상기 시작 타이밍으로부터의 상기 최단 길이의 상기 시간 구간의 종료 타이밍 전, 상기 제1 이미지 다음의 제2 이미지를 상기 인터페이스를 통해 상기 디스플레이 구동 회로(120)에게 송신함으로써 상기 제4 이미지 송신을 실행하는 것을 삼가하고,
    상기 제1 시간 구간의 상기 적어도 일부 내에서, 상기 길이에 기반하여 상기 인터페이스를 통해 상기 이미지 송신을 실행하도록, 구성되는,
    전자 장치.
  8. 청구항 7에 있어서, 상기 디스플레이 구동 회로(120)는,
    상기 제1 이미지를 상기 디스플레이 패널(140) 상에서 표시하고 상기 제1 이미지를 상기 메모리(130) 내에 저장하고,
    상기 제3 이미지 송신의 상기 시작 타이밍으로부터의 상기 최단 길이의 상기 시간 구간의 종료 타이밍 전, 상기 메모리(130) 내에 저장된 상기 제1 이미지를 스캔함으로써 상기 디스플레이 패널(140) 상에서 상기 제1 이미지를 다시 표시하도록, 더 구성되는,
    전자 장치.
  9. 청구항 8에 있어서, 상기 디스플레이 구동 회로(120)는,
    상기 타이밍 이전에 표시된 이미지의 재생율에 기반하여, 상기 제1 이미지를 저장하는 것 및 상기 메모리(130) 내의 상기 제1 이미지를 스캔함으로써 상기 제1 이미지를 다시 표시하는 것을 실행하도록, 구성되는,
    전자 장치.
  10. 청구항 8에 있어서, 상기 디스플레이 구동 회로(120)는,
    이미지가 상기 타이밍 이전의 상기 제2 시간 구간 내에서 기준 시간보다 긴 시간 동안 상기 디스플레이 패널(140) 상에서 유지됨을 식별하는 것에 기반하여, 상기 제1 이미지를 저장하는 것 및 상기 메모리(130) 내의 상기 제1 이미지를 스캔함으로써 상기 제1 이미지를 다시 표시하는 것을 실행하도록, 구성되는,
    전자 장치.
  11. 청구항 10에 있어서, 상기 디스플레이 구동 회로(120)는,
    상기 이미지와 다른 상기 제1 이미지에 더 기반하여, 상기 제1 이미지를 저장하는 것 및 상기 메모리(130) 내의 상기 제1 이미지를 스캔함으로써 상기 제1 이미지를 다시 표시하는 것을 실행하도록, 구성되는,
    전자 장치.
  12. 청구항 8에 있어서, 상기 디스플레이 구동 회로(120)는,
    상기 타이밍 전 상기 프로세서(110)로부터, 상기 메모리(130)를 우회함으로써 상기 디스플레이 패널(140) 상에서의 표시를 실행함을 나타내는 제어 명령을 획득하고,
    상기 제어 명령이 획득된 후, 상기 제1 이미지를 저장하는 것 및 상기 메모리(130) 내의 상기 제1 이미지를 스캔함으로써 상기 제1 이미지를 다시 표시하는 것을 실행하도록, 구성되는,
    전자 장치.
  13. 프로세서(110)와, 메모리(130)를 포함하는 디스플레이 구동 회로(120) 및 디스플레이 패널(140)을 포함하는 디스플레이(115)와, 상기 프로세서(110)와 상기 디스플레이 구동 회로(120)를 연결하는 인터페이스를 포함하는 전자 장치(100) 내에서 실행되는 방법에 있어서,
    상기 프로세서(110)가, 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제1 이미지 송신을 상기 인터페이스를 통해 실행하는 동작과,
    상기 프로세서(110)가, 기준 재생율보다 높은 제1 최대 재생율을 제공하는 제1 시간 구간의 적어도 일부 내에서, 상기 디스플레이 패널(140) 상에서의 표시를 위한 발광 구간의 길이에 기반하여 상기 제1 이미지 송신의 시작 타이밍으로부터 식별된 제1 타이밍들에서 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 제2 이미지 송신을 실행하는 동작과,
    상기 프로세서(110)가, 상기 기준 재생율보다 낮거나 상기 기준 재생율과 같은 제2 최대 재생율을 제공하는 제2 시간 구간 내에서, 상기 디스플레이 구동 회로(120)를 통해 상기 표시를 실행할 수 있는 시간 구간의 최단 길이에 기반하여 상기 시작 타이밍으로부터 식별된 제2 타이밍들에서 상기 인터페이스를 통해 상기 제2 이미지 송신을 실행하는 동작을 포함하고,
    상기 제1 시간 구간의 상기 적어도 일부 및 상기 제2 시간 구간 중 상기 제2 시간 구간 내에서의 상기 디스플레이 패널(140) 상의 표시들의 적어도 일부는,
    상기 메모리(130)를 이용하여 실행되며,
    상기 길이는,
    상기 최단 길이보다 짧은,
    방법.
  14. 청구항 13에 있어서, 상기 발광 구간을 나타내는 상기 제2 시간 구간 내의 발광 동기 신호의 타이밍들은,
    상기 제2 타이밍들과 각각 중첩하는 제3 타이밍들; 및
    상기 제3 타이밍들 사이의 제4 타이밍들을 포함하는,
    방법.
  15. 청구항 14에 있어서,
    상기 프로세서(110)가, 상기 제2 시간 구간 내에서, 상기 제3 타이밍들 및 상기 제4 타이밍들 중 상기 제4 타이밍들에 기반하여 상기 인터페이스를 통해 상기 프로세서(110)로부터 상기 디스플레이 구동 회로(120)로의 이미지 송신을 실행하는 것을 삼가하는 동작을, 더 포함하는,
    방법.
PCT/KR2023/015155 2022-09-30 2023-09-27 재생율에 기반하여 이미지 송신을 변경하는 전자 장치 WO2024072176A1 (ko)

Applications Claiming Priority (18)

Application Number Priority Date Filing Date Title
KR10-2022-0125365 2022-09-30
KR20220125365 2022-09-30
KR1020230001471A KR20240045961A (ko) 2022-09-30 2023-01-04 이미지를 적응적으로 저장하는 디스플레이 구동 회로를 포함하는 전자 장치
KR10-2023-0001471 2023-01-04
KR20230004350 2023-01-11
KR10-2023-0004350 2023-01-11
KR10-2023-0013290 2023-01-31
KR20230013290 2023-01-31
KR20230021665 2023-02-17
KR10-2023-0021665 2023-02-17
KR20230026723 2023-02-28
KR10-2023-0026723 2023-02-28
KR10-2023-0043725 2023-04-03
KR20230043725 2023-04-03
KRPCT/KR2023/014711 2023-09-25
PCT/KR2023/014711 WO2024071930A1 (ko) 2022-09-30 2023-09-25 이미지를 적응적으로 저장하는 디스플레이 구동 회로를 포함하는 전자 장치
KRPCT/KR2023/014940 2023-09-26
PCT/KR2023/014940 WO2024072056A1 (ko) 2022-09-30 2023-09-26 프로세서로부터 디스플레이로의 펄스 신호를 제어하는 전자 장치

Publications (1)

Publication Number Publication Date
WO2024072176A1 true WO2024072176A1 (ko) 2024-04-04

Family

ID=90478809

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/015155 WO2024072176A1 (ko) 2022-09-30 2023-09-27 재생율에 기반하여 이미지 송신을 변경하는 전자 장치

Country Status (1)

Country Link
WO (1) WO2024072176A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101158876B1 (ko) * 2012-03-09 2012-06-25 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
KR20180015038A (ko) * 2016-08-02 2018-02-12 삼성전자주식회사 디스플레이 구동 방법과 이를 지원하는 디스플레이 구동 회로 및 이를 포함하는 전자 장치
KR101885331B1 (ko) * 2011-10-04 2018-08-07 삼성전자 주식회사 디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템
KR20180118209A (ko) * 2016-03-08 2018-10-30 후아웨이 테크놀러지 컴퍼니 리미티드 디스플레이 방법 및 단말 장치
KR20210158458A (ko) * 2020-06-23 2021-12-31 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 영상 표시 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101885331B1 (ko) * 2011-10-04 2018-08-07 삼성전자 주식회사 디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템
KR101158876B1 (ko) * 2012-03-09 2012-06-25 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
KR20180118209A (ko) * 2016-03-08 2018-10-30 후아웨이 테크놀러지 컴퍼니 리미티드 디스플레이 방법 및 단말 장치
KR20180015038A (ko) * 2016-08-02 2018-02-12 삼성전자주식회사 디스플레이 구동 방법과 이를 지원하는 디스플레이 구동 회로 및 이를 포함하는 전자 장치
KR20210158458A (ko) * 2020-06-23 2021-12-31 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 영상 표시 시스템

Similar Documents

Publication Publication Date Title
WO2018182287A1 (ko) 디스플레이의 저전력 구동 방법 및 이를 수행하는 전자 장치
WO2021162436A1 (en) Electronic device including display and method for operating the same
WO2019124908A1 (ko) 영상 동기 신호에 기반하여 터치 센서 컨트롤러를 제어하기 위한 전자 장치 및 방법
WO2022030757A1 (ko) 화면의 부분 영역을 빠르게 업데이트하는 전자 장치 및 방법
WO2019050235A1 (en) ELECTRONIC DEVICE COMPRISING AN INACTIVE ZONE
WO2022010116A1 (ko) 디스플레이 화면 재생률 제어 방법 및 장치
WO2019164248A1 (en) Method for adaptively controlling low power display mode and electronic device thereof
WO2022030795A1 (ko) 디스플레이 화면 제어 방법 및 이를 지원하는 전자 장치
WO2020190028A1 (ko) 변형가능한 디스플레이 패널 내의 화면의 표시를 위한 전자 장치, 방법, 및 컴퓨터 판독가능 매체
WO2022030996A1 (ko) 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
WO2021153955A1 (ko) 표시 장치를 포함하는 전자 장치 및 그의 동작 방법
WO2024072176A1 (ko) 재생율에 기반하여 이미지 송신을 변경하는 전자 장치
WO2021261919A1 (ko) 디스플레이의 리프레쉬 레이트를 동적으로 조정하는 전자 장치
WO2024072173A1 (ko) 모드의 변경을 위한 디스플레이를 포함하는 전자 장치 및 방법
WO2024072177A1 (ko) 디스플레이로의 명령을 제어하는 전자 장치 및 방법
WO2024071932A1 (ko) 디스플레이 구동 회로로의 송신을 위한 전자 장치 및 방법
WO2024072055A1 (ko) 프로세서에게 제공되는 신호를 제어하는 전자 장치 및 방법
WO2024072171A1 (ko) 디스플레이 패널 상의 최초 이미지의 표시를 위한 전자 장치 및 방법
WO2024072099A1 (ko) 프로세서에게 신호를 제공하는 디스플레이를 포함하는 전자 장치
WO2024112005A1 (ko) 디스플레이를 포함하는 전자 장치 및 이의 동작 방법
WO2024029686A1 (ko) 재생율을 변경하는 전자 장치 및 방법
WO2024072057A1 (ko) 터치 회로로부터의 신호에 기반하여 이미지의 표시를 스케줄링하는 전자 장치 및 방법
WO2024076031A1 (ko) 클럭 레이트를 제어하는 디스플레이 구동 회로를 포함하는 전자 장치
WO2024085642A1 (ko) 디스플레이를 포함하는 전자 장치 및 이의 동작 방법
WO2024101879A1 (ko) 전자 장치 및 전자 장치에서 이미지 프레임 동기화 제어 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23873283

Country of ref document: EP

Kind code of ref document: A1