KR20150117849A

KR20150117849A - 디스플레이 시스템

Info

Publication number: KR20150117849A
Application number: KR1020140043479A
Authority: KR
Inventors: 노종호; 박봉일
Original assignee: 삼성전자주식회사
Priority date: 2014-04-11
Filing date: 2014-04-11
Publication date: 2015-10-21
Also published as: KR102105873B1; US20150294647A1; US10096302B2

Abstract

본 발명의 일 실시예에 따르면, 프레임 동기 신호를 수신하고, 상기 프레임 동기 신호의 적어도 하나의 펄스에 동기(synchronize)되어 M 및 N 값(상기 M 및 N은 자연수)을 변경하는 퍼프레임(perframe) 컨트롤러, 및 입력 클락을 N/M 분주(dividing)하여 픽셀 클락을 생성하고 출력하는 분수 분주기를 포함하는 디스플레이 시스템이 제공된다.

Description

디스플레이 시스템{Display System}

본 발명은 디스플레이 시스템에 관한 것이다.

모바일 시스템-온 칩(System-on Chip; SoC) 분야에서 디스플레이 패널의 해상도 증가에 따라, 디스플레이 인터페이스의 저전력 설계가 중요해지고 있다.

프레임 레이트(frame rate)를 적응적(adaptive)으로 조절하여 전력 소모를 줄일 수 있다. 예컨대 PLL(phase locked loop)로부터 출력되는 입력 주파수를 N분주(divide)(N은 자연수)하여 디스플레이 픽셀 클락으로 사용하고, N 값을 조절함으로써 프레임 레이트를 조절할 수 있다. 그러나 이러한 방식은 프레임 레이트의 조밀한 제어가 어렵고, 프레임 레이트가 큰 폭으로 변화할 경우 사용자가 프레임 레이트의 변화를 인지하는 사이드 효과가 발생하는 문제점이 있다.

본 발명이 이루고자 하는 기술적인 과제는 프레임 레이트를 세밀하게 조절하면서도 사이드 효과가 발생하지 않는 디스플레이 시스템을 제공하는 것이다.

상기 디스플레이 시스템은 적어도 하나의 룩업 테이블을 저장하는 메모리를 더 포함하고, 상기 퍼프레임 컨트롤러는 상기 적어도 하나의 룩업 테이블 중 하나를 참조하여 상기 M 및 N 값을 변경할 수 있다.

상기 퍼프레임 컨트롤러는 상기 프레임 동기 신호의 각 펄스에 동기되어, 상기 참조한 룩업 테이블에 따라 상기 M 및 N 값을 각 프레임마다 순차적으로 변경할 수 있다.

상기 퍼프레임 컨트롤러는 상기 디스플레이 시스템의 동작 시나리오와 관련된 시나리오 신호를 수신하고, 상기 시나리오 신호에 따라 상기 적어도 하나의 룩업 테이블 중 하나를 참조할 수 있다.

상기 퍼프레임 컨트롤러는 상기 프레임 동기 신호에서 상기 적어도 하나의 펄스가 발생하는 시간 구간 내 상기 M 및 N 값을 변경하며, 상기 분수 분주기는 상기 시간 구간 내 상기 픽셀 클락의 주파수를 상기 M 및 N 값에 따라 변경할 수 있다.

상기 픽셀 클락의 듀티비(duty ratio)는 50%보다 작거나 클 수 있다.

상기 프레임 동기 신호는 수직동기(Vertical Synchronization; VSYNC) 신호 또는 수평동기(Horizontal Synchronization; HSYNC) 신호일 수 있다.

상기 디스플레이 시스템은 상기 픽셀 클락에 따라 상기 디스플레이 시스템의 프레임 레이트를 조절하는 디스플레이 컨트롤러를 더 포함할 수 있다.

상기 디스플레이 시스템은 어플리케이션 프로세서(Application Processor; AP), 시스템-온 칩(System-on Chip; SoC) 및 TV(television) 시스템 중 하나로 구현될 수 있다.

상기 퍼프레임 컨트롤러 및 상기 분수 분주기는 상기 어플리케이션 프로세서의 CMU(Clock Management Unit)에 포함될 수 있다.

본 발명의 다른 실시예에 따르면, 프레임 동기 신호를 생성하는 디스플레이 컨트롤러, 및 상기 프레임 동기 신호의 적어도 하나의 펄스에 동기되어 픽셀 클락의 주파수를 변경하는 픽셀 클락 컨트롤러를 포함하며, 상기 디스플레이 컨트롤러는 상기 픽셀 클락에 따라 프레임 레이트를 변경하는 디스플레이 시스템이 제공된다.

상기 픽셀 클락 컨트롤러는 상기 적어도 하나의 펄스에 동기(synchronize)되어 M 및 N 값(상기 M, N은 자연수)을 변경하는 퍼프레임(perframe) 컨트롤러, 및 입력 클락을 N/M 분주(dividing)하여 상기 픽셀 클락으로 출력하는 분수 분주기를 포함할 수 있다.

상기 픽셀 클락 컨트롤러는 상기 프레임 동기 신호에서 상기 적어도 하나의 펄스가 발생하는 시간 구간 내 상기 픽셀 클락의 주파수를 변경할 수 있다.

본 발명의 실시예에 따르면 프레임 동기 신호의 싱크 구간에 프레임 레이트를 조절하고, 분수 분주기를 이용하여 프레임 레이트를 세밀하게 조절함으로써, 사용자가 프레임 레이트 변화를 인지하는 사이드 효과를 방지하면서 전력 소모를 줄일 수 있다.

도 1은 본 발명의 일 실시예에 따른 전자 시스템의 블록도이다.
도 2는 도 1의 디스플레이 컨트롤러의 동작을 나타낸 블록도이다.
도 3a는 도 2의 PCC의 일 실시예를 나타낸다.
도 3b는 M, N 값이 변경되는 타이밍도를 나타낸다.
도 4는 도 3의 PCC의 동작을 나타내는 순서도이다.
도 5는 도 3의 M, N 값 변경의 일례를 나타낸다.
도 6은 도 2의 PCC의 다른 실시예를 나타낸다.
도 7a 및 도 7b는 프레임 레이트의 변화를 예시적으로 나타낸 도면이다.
도 8은 도 1의 SoC를 포함하는 전자 시스템의 실시 예를 나타내는 블록도이다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.

본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.

제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 전자 시스템의 블록도이다.

도 1을 참조하면, 전자 시스템(10)은 이동 전화기, 스마트폰, 태블릿 컴퓨터(tablet computer), PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PDN(personal navigation device 또는 portable navigation device), 손으로 들고 다닐 수 있는 게임 콘솔(handheld game console), 또는 e-북(e-book)과 같이 손으로 들고 다닐 수 있는 장치(handheld device)로 구현될 수 있다.

전자 시스템(10)은 SoC(100), 메모리 장치(190) 및 디스플레이 장치(195)를 포함한다. SoC(100)는 어플리케이션 프로세서(Application Processor; AP)일 수 있다. SoC(100)는 중앙처리장치(Central Processing Unit; CPU, 110), ROM(Read Only Memory, 120), RAM(Random Access Memory, 130), 타이머(135), 그래픽 프로세싱 유닛(Graphics Processing Unit; GPU, 140), 클럭 관리부(Clock Management Unit; CMU, 145), 디스플레이 컨트롤러(Display Controller, 150), 메모리 인터페이스(Memory Interface, 170), 및 버스(180)를 포함할 수 있다. SoC(100)는 도시된 구성요소 외에도 다른 구성요소를 더 포함할 수 있다. 전자 시스템(10)은 또한 전원관리부(Power Management Unit; PMU, 155)를 더 포함할 수 있다.

도 1의 실시예에서는, PMU(155)는 SoC(100) 내에 구현되나, 다른 실시예에서는 PMU(155)가 SoC(100) 외부에 구현될 수 있다.

프로세서(processor)라고도 불릴 수 있는 CPU(110)는 메모리 장치(190)에 저장된 프로그램들 및/또는 데이터를 처리 또는 실행할 수 있다. 예컨대, CPU(110)는 클락 신호 발생기(미 도시)로부터 출력된 클락 신호에 응답하여 상기 프로그램들 및/또는 상기 데이터를 처리 또는 실행할 수 있다.

CPU(110)는 실시예에 따라 멀티-코어 프로세서(multi-core processor)로 구현될 수 있다. 상기 멀티-코어 프로세서는 두 개 또는 그 이상의 독립적인 실질적인 프로세서들('코어들(cores)'이라고 불림)을 갖는 하나의 컴퓨팅 컴포넌트(computing component)이고, 상기 프로세서들 각각은 프로그램 명령들(program instructions)을 읽고 실행할 수 있다. 상기 멀티-코어 프로세서는 다수의 가속기를 동시에 구동할 수 있으므로, 상기 멀티-코어 프로세서를 포함하는 데이터 처리 시스템은 멀티-가속(multi-acceleration)을 수행할 수 있다.

ROM(120), RAM(130), 및 메모리 장치(190)에 저장된 프로그램들 및/또는 데이터는 필요에 따라 CPU(110)의 메모리에 로드(load)될 수 있다.

ROM(120)은 영구적인 프로그램들 및/또는 데이터를 저장할 수 있다. ROM(120)은 EPROM(erasable programmable read-only memory) 또는 EEPROM(electrically erasable programmable read-only memory)으로 구현될 수 있다.

RAM(130)은 프로그램들, 데이터, 또는 명령들(instructions)을 일시적으로 저장할 수 있다. 예컨대, 메모리(120 또는 190)에 저장된 프로그램들 및/또는 데이터는 CPU(110)의 제어 또는 ROM(120)에 저장된 부팅 코드(booting code)에 따라 RAM(130)에 일시적으로 저장될 수 있다. RAM(130)은 실시예에 따라 DRAM(dynamic RAM) 또는 SRAM(static RAM)으로 구현될 수 있다.

GPU(140)는 메모리 컨트롤러(170)가 메모리 장치(190)로부터 리드(read)한 데이터를 디스플레이에 적합한 신호로 처리한다.

CMU(145)는 동작 클럭 신호를 생성하고 동작 클럭 신호 출력을 제어할 수 있다. CMU(145)는 위상 동기 루프 회로(Phase Locked Loop; PLL), 지연 동기 루프(Delayed Locked Loop; DLL), 수정자(crystal) 등의 클럭 생성 장치 및 클럭 제어부를 포함할 수 있다. CMU(145)는 각 구성요소들(110, 120, 130, ... , 170)로 동작 클럭 신호를 공급할 수 있다.

CMU(145)는 픽셀 클락 컨트롤러(Pixel Clock Controller; PCC, 160)를 포함할 수 있다. 다른 실시예에 따라 PCC(160)는 CMU(145) 외부에 구현될 수 있다. 설명의 편의를 위해 PCC(160)의 구성 및 동작에 대하여는 도 2 내지 도 4를 참조하여 후술한다.

메모리 인터페이스(170)는 메모리 장치(190)와 인터페이스하기 위한 블록이다. 메모리 인터페이스(170)는 메모리 장치(190)의 동작을 전반적으로 제어하며, 또한 호스트와 메모리 장치(190)간의 제반 데이터 교환을 제어한다. 예컨대, 메모리 인터페이스(170)는 호스트의 요청에 따라 메모리 장치(190)에 데이터를 쓰거나 메모리 장치(190)로부터 데이터를 독출한다.

여기서, 호스트는 CPU(110), GPU(140), 디스플레이 컨트롤러(150)와 같은 프로세싱 유닛일 수 있다.

메모리 장치(190)는 데이터를 저장하기 위한 저장 장소로서, OS(Operating System), 각종 프로그램들, 및 각종 데이터를 저장할 수 있다. 메모리 장치(190)는 DRAM일 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 메모리 장치(190)는 비휘발성 메모리 장치(플래시 메모리, Phase-change RAM; PRAM, Magnetoresistive RAM; MRAM, Resistive RAM; ReRAM, 또는 Ferroelectric RAM; FeRAM 장치)일 수도 있다. 본 발명의 다른 실시예에서는 메모리 장치(190)는 SoC(100) 내부에 구비되는 내장 메모리일 수 있다.

각 구성 요소(110, 120, 130, 140, 150, 155 및 170)는 버스(180)를 통하여 서로 통신할 수 있다.

디스플레이 디바이스(195)는 디스플레이 컨트롤러(150)로부터 프레임 동기 신호 및 출력 영상 신호를 수신하고, 프레임 동기 신호에 따라 출력 영상 신호를 디스플레이할 수 있다. 디스플레이 디바이스(195)는 LCD(liquid crystal display), LED(light emitting diode), OLED(Organic LED), 또는 AMOLED(active-matrix OLED) 디바이스로 구현될 수 있다.

실시예에 따라, 디스플레이 디바이스(195)는 MIPI(Mobile Industry Processor Interface)의 비디오 모드(video mode)에 따라 동작할 수 있으나, 본 발명의 실시예가 이에 한정되는 것은 아니다.

디스플레이 콘트롤러(150)는 디스플레이 디바이스(195)의 동작을 제어할 수 있다.

도 2는 도 1의 디스플레이 컨트롤러의 동작을 나타낸 블록도이다.

도 1 및 도 2를 참조하면, 디스플레이 컨트롤러(150)는 메모리 인터페이스(170)로부터 제1 데이터(DATA1)를 수신할 수 있다. 제1 데이터(DATA1)는 적어도 하나의 이미지에 관련된 데이터를 포함할 수 있다. 다른 실시예에 따라, 디스플레이 컨트롤러(150)는 CPU(110), ROM(120), RAM(130) 또는 GPU(140)로부터 제1 데이터(DATA1)를 수신할 수 있다.

디스플레이 컨트롤러(150)는 프레임 동기 신호(SYNC)를 생성할 수 있다. 프레임 동기 신호(SYNC)는 수직동기 신호(Vertical Syncronization signal; VSYNC), 수평동기 신호(Horizontal Syncronization signal; HSYNC) 또는 수직동기 신호 및 수평동기 신호 중 적어도 하나와 관련된 신호일 수 있다. 예컨대, 프레임 동기 신호(SYNC)는 시작 패킷 및 종료 패킷을 포함할 수 있으며, 시작 패킷은 수직동기 신호(VSYNC)의 라이징 엣지에 따라 발생하고, 종료 패킷은 수직동기 신호(VSYNC)의 폴링 엣지에 따라 발생할 수 있다.

디스플레이 컨트롤러(150)는 프레임 동기 신호(SYNC) 및 제어 신호(CON)를 PCC(160)로 출력할 수 있다. 다른 실시예에 따라, 제어 신호(CON)는 디스플레이 컨트롤러(150)가 아닌 다른 모듈(예컨대 CPU(110) 또는 GPU(140))에서 생성되어 출력될 수 있다.

제어 신호(CON)는 제1 데이터(DATA1) 또는 제2 데이터(DATA2)의 업데이트 레이트(update rate)에 관련된 신호일 수 있다. 업데이트 레이트는 제1 데이터(DATA1) 또는 제2 데이터(DATA2)의 데이터 특성과 관련된 값일 수 있다.

예컨대 제1 데이터(DATA1)가 정지 영상의 데이터를 포함하는 경우 업데이트 레이트가 낮으므로, 제어 신호(CON)는 업데이트 레이트에 따라 픽셀 클락(CKout)을 낮추라는 명령을 포함할 수 있다. 또는 제1 데이터(DATA1)가 동영상 데이터를 포함하는 경우 업데이트 레이트가 높으므로, 제어 신호(CON)는 업데이트 레이트에 따라 픽셀 클락(CKout)을 높이라는 명령을 포함할 수 있다. 영상의 변화가 적은 시간에는 픽셀 클락(CKout) 및 프레임 레이트를 낮춤으로써 전력을 절약할 수 있다.

예컨대 업데이트 레이트는 프레임 버퍼(frame buffer)가 업데이트되는 속도, 즉 제1 데이터(DATA1)가 업데이트되는 속도일 수 있다. CPU(110)가 소프트웨어를 실행시킴에 따라 CPU(110)는 여러 가지 모드(예컨대 비디오 플레이백 모드, 카메라 프리뷰 모드 등)로 동작할 수 있다. CPU(110)가 비디오 플레이백 모드로 동작하며, 제1 데이터(DATA1)가 업데이트 레이트가 30fps(frame per second)인 비디오 소스 데이터이고, 프레임 레이트가 60fps로 설정되어 있는 경우를 가정하면, 프레임 레이트를 업데이트 레이트에 따라 30fps로 낮춤으로써 전력을 절약할 수 있다.

PCC(160)는 프레임 동기 신호(SYNC) 및 제어 신호(CON)에 따라 픽셀 클락(CKout)을 생성하거나 생성한 픽셀 클락(CKout)의 주파수를 변경하고 디스플레이 컨트롤러(150)로 출력할 수 있다.

PCC(160)는 프레임 동기 신호(SYNC)에서 적어도 하나의 펄스가 발생하는 시간 구간(이하에서 싱크 구간이라 칭함) 내 픽셀 클락(CKout)의 주파수를 변경할 수 있다. 디스플레이 장치(195)가 싱크 구간에는 디스플레이를 하지 않으므로, 싱크 구간에 프레임 레이트를 조절함으로써 사용자가 프레임 레이트 변화를 인지하는 사이드 효과를 방지하고, 잠재적으로 화질에 영향을 주는 요인을 제거할 수 있다.

디스플레이 컨트롤러(150)는 픽셀 클락(CKout)에 따라 프레임 레이트(frame rate)를 조절하고, 프레임 동기 신호(SYNC)를 조절할 수 있다. 픽셀 클락(CKout) 및 프레임 레이트의 값은 비례할 수 있다.

디스플레이 컨트롤러(150)는 제1 데이터(DATA1)에 포함된 적어도 하나의 이미지를 처리(예컨대, 복수의 이미지를 블렌딩)하고, 프레임 동기 신호(SYNC)에 따라 출력 타이밍을 조절하여 제2 데이터(DATA2)를 생성할 수 있다. 디스플레이 컨트롤러(150)는 제2 데이터(DATA2)를 디스플레이 디바이스(195)로 출력할 수 있다.

도 3a는 도 2의 PCC의 일 실시예를 나타내고, 도 3b는 M, N 값이 변경되는 타이밍도를 나타내고, 도 4는 도 3의 PCC의 동작을 나타내는 순서도이며, 도 5는 도 3의 M, N 값 변경의 일례를 나타낸다.

도 1, 도 3 내지 도 5를 참조하면, PCC(160a)는 퍼프레임 컨트롤러(161a), 메모리(163a), 입력 클락 생성기(165) 및 분수 분주기(167)를 포함할 수 있다.

퍼프레임 컨트롤러(161a)는 디스플레이 컨트롤러(150)로부터 프레임 동기 신호(SYNC)를 수신할 수 있다(S11). 이하에서는 프레임 동기 신호(SYNC)가 수직동기신호(VSYNC)인 것으로 가정하고 설명하나, 본 발명의 실시예가 이에 한정되는 것은 아니다. 예컨대 프레임 동기 신호(SYNC)는 수직동기신호(VSYNC) 및 수평동기신호(HSYNC)와 관련된 신호일 수 있다. 퍼프레임 컨트롤러(161a)는 디스플레이 컨트롤러(150), CPU(110) 또는 GPU(140)로부터 제어 신호(CON)를 더 수신할 수 있다.

퍼프레임 컨트롤러(161a)는 섀도우 레지스터(shadow register, 162)를 포함할 수 있으며, 섀도우 레지스터(162)는 M, N 값(M, N은 자연수)을 저장할 수 있다. M, N 값은 픽셀 클락의 주파수를 결정하기 위한 값일 수 있다.

퍼프레임 컨트롤러(161a)는 프레임 동기 신호(SYNC)의 각 펄스에 동기(synchronize)되어 동작할 수 있다.

예컨대 퍼프레임 컨트롤러(161a)는 수직동기신호(VSYNC)의 각 펄스(P1, P2)를 카운트하여 프레임 번호를 추출할 수 있다. 퍼프레임 컨트롤러(161a)는 제어 신호(CON)에 따라 픽셀 클락(CKout)의 주파수 변경 여부를 결정하고, 메모리(163a)로 참조 요청 신호(REQ1)를 송신할 수 있다. 참조 요청 신호(REQ1)는 추출한 프레임 번호, 픽셀 클락(CKout)의 주파수 증가/감소 여부에 관한 정보 및 픽셀 클락(CKout)의 주파수 변경에 따른 목표 주파수 값 등을 포함할 수 있다.

메모리(163a)는 SFR(Special Function Register)로 구현될 수 있으며, 적어도 하나의 룩업 테이블(169a)을 포함할 수 있다. 룩업 테이블(169a)은 프레임 번호 및 프레임 번호에 따른 M', N' 값(상기 M', N'은 자연수) 또는 M', N' 값에 각각 상응하는 값을 저장할 수 있다. 룩업 테이블(169a)의 M', N' 값은 디스플레이 패널의 특성에 따라 설정될 수 있다.

도 3a에서 메모리(163a)는 CMU(145) 내의 PCC(160)에 포함되는 것으로 도시하였으나, 다른 실시예에 따라 메모리(163a)는 PCC(160) 외부 및 CMU(145) 외부에 위치할 수 있다.

퍼프레임 컨트롤러(161a)는 참조 요청 신호(REQ1)에 따라 적어도 하나의 룩업 테이블(169a) 중 하나를 참조하여 M', N' 값을 수신하고, 저장했던 M, N 값을 수신한 M', N' 값으로 변경할 수 있다(S13). M, N 값의 변경은 프레임 동기 신호(SYNC)가 특정한 레벨이 되는 싱크 구간(예컨대 수직동기신호(VSYNC)에서 펄스(P1, P2)가 발생한 구간) 내 이루어질 수 있다. 다른 실시예에 따라, M, N 값의 변경은 프레임 동기 신호(SYNC)의 레벨 천이 구간(예컨대 라이징 엣지(rising edge) 또는 폴링 엣지(falling edge))에 응답하여 이루어질 수 있다.

예컨대, 제어 신호(CON)에 따라 픽셀 클락(CKout)의 주파수를 변경하는 경우, 퍼프레임 컨트롤러(161a)는 메모리(163a)로 참조 요청 신호(REQ1)를 송신할 수 있다. 메모리(163a)는 M', N' 값으로 각각 M_1, N_1을 출력하다가, 참조 요청 신호(REQ1)에 따라 M', N' 값으로 각각 M_2, N_2를 출력할 수 있다. 메모리(163a)의 출력 값의 변경은 프레임 동기 신호(SYNC)와 무관한 시점에 일어날 수 있다. 한편, 퍼프레임 컨트롤러(161a)는 M, N 값으로 각각 M_1, N_1을 저장하고 있다가, 수직동기신호(VSYNC)의 라이징 엣지에 응답하여 M, N 값을 각각 M_2, N_2로 변경하고, 변경된 M, N 값을 분수 분주기(167)로 출력할 수 있다.

입력 클락 생성기(165)는 위상 동기 루프 회로(Phase Locked Loop; PLL), 지연 동기 루프(Delayed Locked Loop; DLL), 수정자(crystal) 등으로 구현되어, 입력 클락(CKin)을 생성할 수 있다.

분수 분주기(167)는 입력 클락(CKin) 및 퍼프레임 컨트롤러(161a)에 의해 변경된 M, N 값을 수신할 수 있다. 분수 분주기(167)는 입력 클락(CKin)을 N/M 분주(dividing)하여 픽셀 클락(CKout)을 생성하고 디스플레이 컨트롤러(150)로 출력할 수 있다(S15). 이때 픽셀 클락(CKout)의 듀티비(duty ratio)는 50%보다 작거나 클 수 있다.

실시예에 따라, 분수 분주기(167)는 복수의 T 플립-플롭 및 멀티플렉서를 이용하여 구현될 수 있으나, 본 발명의 실시예가 이에 한정되는 것은 아니며 분수 분주기(167)는 다양한 방법으로 구현될 수 있다.

분수 분주기(167)는 프레임 동기 신호(SYNC)의 싱크 구간 내 픽셀 클락(CKout)의 주파수를 M, N 값에 따라 변경하고, 이후 변경된 주파수에 따른 픽셀 클락(CKout)을 출력할 수 있다.

즉, 입력 클락(CKin)의 주파수를 Fin이라 하고, 픽셀 클락(CKout)의 주파수를 Fout이라 하면, Fout은 이하의 수학식 1에 따라 결정될 수 있다.

[수학식 1]

Fout = Fin × 1 / (N/M)

실시예에 따라, 퍼프레임 컨트롤러(161a)는 프레임 동기 신호(SYNC)의 각 펄스에 동기되어, 참조한 룩업 테이블에 따라 M, N 값을 각 프레임마다 순차적으로 변경할 수 있다.

예컨대, 프레임 동기 신호(SYNC)는 순차적으로 발생하는 제1 펄스, 제2 펄스 및 제3 펄스를 포함할 수 있다. 제1 펄스는 제X(X는 자연수) 프레임에 상응하고, 제2 펄스는 제(X+1) 프레임에 상응하고, 제3 펄스는 제(X+2) 프레임에 상응할 수 있다.

제1 펄스가 발생하는 시간 구간 내에서, 퍼프레임 컨트롤러(161a)는 M=60, N=60로 설정할 수 있다. 제2 펄스가 발생하는 시간 구간 내에서, 퍼프레임 컨트롤러(161a)는 M=55, N=60로 설정할 수 있다. 제3 펄스가 발생하는 시간 구간 내에서, 퍼프레임 컨트롤러(161a)는 M=53, N=60로 설정할 수 있다.

프레임 레이트는 픽셀 클락(CKout)의 주파수(Fout)에 비례하여 변경될 수 있다. 따라서 제X 프레임에서 M=60, N=60일 때 프레임 레이트가 60fps(frame per second)인 경우, 제(X+1) 프레임에서의 프레임 레이트는 60×55/60=55fps로 변경되고, 제(X+2) 프레임에서의 프레임 레이트는 60×53/60=53fps로 변경될 수 있다.

도 5에는 프레임 번호에 따라 M 값만이 가변되는 실시예가 도시되었으나, 다른 실시예에 따라, M 및 N 값이 동시에 가변될 수 있다.

실시예에 따라, M, N 값을 각각 6비트 값으로 설정함으로써 프레임 레이트를 1Hz 단위로 제어할 수 있다.

본 발명의 실시예에 따르면 입력 클락의 주파수를 증가시키지 않고 M, N 변수 값을 조절하여 프레임 레이트를 조절함으로써, 전력 소모를 적게 하면서 프레임 레이트를 보다 조밀하게 제어할 수 있는 효과가 있다.

도 6은 도 2의 PCC의 다른 실시예를 나타낸다. 도 6의 PCC(160b)의 구성은 도 3에 도시된 것과 대부분 동일하므로, 설명의 편의를 위해 이하에서 차이점을 위주로 설명한다.

퍼프레임 컨트롤러(161b)는 디스플레이 시스템의 동작 시나리오와 관련된 시나리오 신호(SCN)를 수신할 수 있다. 동작 시나리오는 예컨대 TV(television) 영상 출력, 카메라 프리뷰 및 동영상 재생 등일 수 있다. 동작 시나리오에 따라서 화질에 영향을 주는 특성이 다를 수 있으므로, 서로 다른 룩업 테이블을 적용하는 것이 보다 효율적일 수 있다.

메모리(163b)는 복수의 룩업 테이블들(169b-1~169b-k)을 저장할 수 있다. 각 룩업 테이블(169b-1~169b-k)은 각각의 동작 시나리오에 상응할 수 있다.

퍼프레임 컨트롤러(161b)는 시나리오 신호(SCN)에 따라 메모리(163b)에 참조 요청 신호(REQ2)를 송신하고, 시나리오 신호(SCN)에 상응하는 룩업 테이블을 참조하여, M 및 N 값을 변경할 수 있다.

도 7a 및 도 7b는 프레임 레이트의 변화를 예시적으로 나타낸 도면이다.

도 7a를 참조하면, S1 내지 S6은 프레임 동기 신호의 각 펄스의 발생 시점을 나타낸다. 디스플레이 시스템의 프레임 레이트를 60fps에서 40fps로 낮추는 경우, N분주기를 사용하면 프레임 레이트의 조밀한 제어가 불가능하다. 즉 S1 및 S2 펄스는 16ms 간격으로 출력(60fps)하다가 S3 및 S4 펄스는 25ms 간격으로 출력(40fps)하는 방식으로 동작하게 되므로, 플리커(flicker)가 발생할 수 있고 사용자가 프레임 레이트의 변화를 인지할 수 있다.

도 7b를 참조하면, N/M 분주를 함으로써 펄스 간의 간격을 16ms에서 25ms로 점차적으로 증가시킬 수 있고, 프레임 레이트를 보다 조밀하게 제어할 수 있다. 따라서 플리커를 방지할 수 있고, 사용자가 프레임 레이트 변화를 인지하는 것을 막을 수 있다.

도 8은 도 1의 SoC를 포함하는 전자 시스템의 실시 예를 나타내는 블록도이다.

도 8을 참조하면, 전자 시스템은 PC(personal computer) 또는 데이터 서버(200), 랩탑(laptop) 컴퓨터(300) 또는 휴대용 장치(400)로 구현될 수 있다. 휴대용 장치(400)는 이동 전화기, 스마트 폰(smart phone), 태블릿 (tablet) PC, PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PDN(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 또는 e-북(e-book)으로 구현될 수 있다.

전자 시스템(200, 300, 400)은 SoC(100), 파워 소스(410), 저장 장치(420), 메모리(430), 입출력 포트들(440), 확장 카드(450), 네트워크 장치(460), 및 디스플레이(470)를 포함한다. 실시 예에 따라. 전자 시스템(200, 300, 400)은 카메라 모듈(480)을 더 포함할 수 있다.

SoC(100)는 도 1에 도시된 SoC(100)를 의미한다. SoC(100)는 구성 요소들(elements; 410~480) 중에서 적어도 하나의 동작을 제어할 수 있다.

파워 소스(410)는 구성 요소들(100 및 420~480) 중에서 적어도 하나로 동작 전압을 공급할 수 있다.

저장 장치(420)는 하드디스크 드라이브(hard disk drive) 또는 SSD(solid state drive)로 구현될 수 있다.

메모리(430)는 휘발성 메모리 또는 불휘발성 메모리로 구현될 수 있으며, 도 1의 메모리 장치(190)에 해당할 수 있다. 실시 예에 따라, 메모리(430)에 대한 데이터 액세스 동작, 예컨대, 리드 동작, 라이트 동작(또는 프로그램 동작), 또는 이레이즈 동작을 제어할 수 있는 메모리 컨트롤러는 프로세서(100)에 집적 또는 내장될 수 있다. 다른 실시 예에 따라, 상기 메모리 컨트롤러는 프로세서(100)와 메모리(430) 사이에 구현될 수 있다.

입출력 포트들(440)은 전자 시스템(200, 300, 400)으로 데이터를 전송하거나 또는 전자 시스템(200, 300, 400)으로부터 출력된 데이터를 외부 장치로 전송할 수 있는 포트들을 의미한다. 예컨대, 입출력 포트들(440)은 컴퓨터 마우스와 같은 포인팅 장치(pointing device)를 접속하기 위한 포트, 프린터를 접속하기 위한 포트, 또는 USB 드라이브를 접속하기 위한 포트일 수 있다.

확장 카드(450)는 SD(secure digital) 카드 또는 MMC(multimedia card)로 구현될 수 있다. 실시 예에 따라, 확장 카드(450)는 SIM(Subscriber Identification Module) 카드 또는 USIM(Universal Subscriber Identity Module) 카드일 수 있다.

네트워크 장치(460)는 전자 시스템(200, 300, 400)을 유선 네트워크 또는 무선 네트워크에 접속시킬 수 있는 장치를 의미한다.

디스플레이(470)는 저장 장치(420), 메모리(430), 입출력 포트들(440), 확장 카드(450), 또는 네트워크 장치(460)로부터 출력된 데이터를 디스플레이할 수 있다.

카메라 모듈(480)은 광학 이미지를 전기적인 이미지로 변환할 수 있는 모듈을 의미한다. 따라서, 카메라 모듈(480)로부터 출력된 전기적인 이미지는 저장 장치(420), 메모리(430), 또는 확장 카드(450)에 저장될 수 있다. 또한, 카메라 모듈 (480)로부터 출력된 전기적인 이미지는 디스플레이(420)를 통하여 디스플레이될 수 있다.

본 발명은 또한 TV(television) 시스템 및 기타 디스플레이 시스템에 적용될 수 있다. 예컨대 디스플레이 디바이스의 화소 수가 증가할수록 전력 소모가 증가하며 이에 따라 열이 크게 발생할 수 있다. 본 발명의 실시예에 따라, 출력 영상의 업데이트 레이트를 고려하여 프레임 레이트를 조밀하게 조절함으로써 영상 화질에 영향을 주지 않으면서 전력 소모를 줄일 수 있다.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.

컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 본 발명에 따른 객체 정보 추정 방법을 수행하기 위한 프로그램 코드는 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 전송될 수도 있다.

또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

전자 시스템(10), SoC(100), 메모리 장치(190), 디스플레이 장치(195)
CPU(110), ROM(120), RAM(130), 타이머(135), GPU(140), CMU(145),
디스플레이 컨트롤러(150), 메모리 인터페이스(170), PMU(155), 버스(180)
PCC(160)

Claims

프레임 동기 신호를 수신하고, 상기 프레임 동기 신호의 적어도 하나의 펄스에 동기(synchronize)되어 M 및 N 값(상기 M 및 N은 자연수)을 변경하는 퍼프레임(perframe) 컨트롤러; 및
입력 클락을 N/M 분주(dividing)하여 픽셀 클락을 생성하고 출력하는 분수 분주기를 포함하는 디스플레이 시스템.
제1항에 있어서, 상기 디스플레이 시스템은
적어도 하나의 룩업 테이블을 저장하는 메모리를 더 포함하고,
상기 퍼프레임 컨트롤러는
상기 적어도 하나의 룩업 테이블 중 하나를 참조하여 상기 M 및 N 값을 변경하는 디스플레이 시스템.
제2항에 있어서, 상기 퍼프레임 컨트롤러는
상기 프레임 동기 신호의 각 펄스에 동기되어, 상기 참조한 룩업 테이블에 따라 상기 M 및 N 값을 각 프레임마다 순차적으로 변경하는 디스플레이 시스템.
제2항에 있어서, 상기 퍼프레임 컨트롤러는
상기 디스플레이 시스템의 동작 시나리오와 관련된 시나리오 신호를 수신하고, 상기 시나리오 신호에 따라 상기 적어도 하나의 룩업 테이블 중 하나를 참조하는 디스플레이 시스템.
제1항에 있어서, 상기 퍼프레임 컨트롤러는
상기 프레임 동기 신호에서 상기 적어도 하나의 펄스가 발생하는 시간 구간 내 상기 M 및 N 값을 변경하며,
상기 분수 분주기는
상기 시간 구간 내 상기 픽셀 클락의 주파수를 상기 M 및 N 값에 따라 변경하는 디스플레이 시스템.
제1항에 있어서, 상기 픽셀 클락의 듀티비(duty ratio)는
50%보다 작거나 큰 디스플레이 시스템.
제1항에 있어서, 상기 디스플레이 시스템은
상기 픽셀 클락에 따라 상기 디스플레이 시스템의 프레임 레이트를 조절하는 디스플레이 컨트롤러를 더 포함하는 디스플레이 시스템.
제1항에 있어서, 상기 디스플레이 시스템은
어플리케이션 프로세서(Application Processor; AP), 시스템-온 칩(System-on Chip; SoC) 및 TV(television) 시스템 중 하나로 구현되는 디스플레이 시스템.
프레임 동기 신호를 생성하는 디스플레이 컨트롤러; 및
상기 프레임 동기 신호의 적어도 하나의 펄스에 동기되어 픽셀 클락의 주파수를 변경하는 픽셀 클락 컨트롤러를 포함하며,
상기 디스플레이 컨트롤러는
상기 픽셀 클락에 따라 프레임 레이트를 변경하는 디스플레이 시스템.
제9항에 있어서, 상기 픽셀 클락 컨트롤러는
상기 프레임 동기 신호에서 상기 적어도 하나의 펄스가 발생하는 시간 구간 내 상기 픽셀 클락의 주파수를 변경하는 디스플레이 시스템.