KR102261962B1

KR102261962B1 - 디스플레이 구동 장치, 이를 포함하는 디스플레이 장치 및 시스템

Info

Publication number: KR102261962B1
Application number: KR1020150102894A
Authority: KR
Inventors: 김양효; 김도경; 우수영
Original assignee: 삼성전자주식회사
Priority date: 2015-07-21
Filing date: 2015-07-21
Publication date: 2021-06-07
Also published as: CN106373515A; KR20170011028A; CN106373515B; US10438526B2; US20170025055A1

Abstract

디스플레이 구동 장치, 이를 포함하는 디스플레이 장치 및 시스템이 개시된다. 본 발명의 디스플레이 구동 장치는 호스트로부터 이미지 데이터를 수신하는 인터페이스 회로, 상기 이미지 데이터에 기초하여 픽셀당 m(1이상의 정수) 비트 데이터를 저장하는 그래픽 메모리, 상기 그래픽 메모리에 저장된 상기 픽셀당 m비트 데이터를 픽셀당 n(m보다 큰 정수) 비트의 데이터로 변환하여 n비트 변환 데이터를 출력하는 칼라 변환기, 상기 n비트 변환 데이터와 상기 호스트로부터 수신된 상기 이미지 데이터 중 하나를 선택하여 출력하는 선택기, 및 상기 선택기의 출력 데이터에 기초하여 디스플레이 패널을 구동하는 소스 드라이버를 포함하며, 상기 n비트 변환 데이터는 변경될 수 있다.

Description

디스플레이 구동 장치, 이를 포함하는 디스플레이 장치 및 시스템{Display Driver, Display Device and System including The Same}

본 발명의 개념에 따른 실시예는 디스플레이 장치에 관한 것으로, 보다 상세하게는 디스플레이 패널을 구동하는 디스플레이 구동 장치, 상기 구동 장치를 포함하는 디스플레이 장치 및 시스템에 관한 것이다.

LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(Organic LED) 디스플레이, 또는 AMOLED(active-matrix OLED) 디스플레이 등의 디스플레이 패널을 제어하고 구동하기 위하여 디스플레이 구동 장치(display Driver IC)가 필요하다.

저가형 디스플레이 장치나 이를 포함하는 시스템(예컨대, 저가형 모바일 제품)의 경우, 가격 경쟁력 확보를 위하여 그래픽 메모리(GRAM: Graphic RAM)를 구비하지 않는 디스플레이 구동 장치가 선호된다. 그러나, 디스플레이 구동 장치 내 그래픽 메모리(GRAM)가 없는 경우, 호스트에서 디스플레이 장치로 이미지 데이터를 지속적으로 전송하여야 하므로, 시스템의 전력 소모가 증가할 수 있다.

한편, 그래픽 메모리(GRAM)를 포함하는 디스플레이 구동 장치의 경우에도, 디스플레이 화면의 작은 영역 또는 단순한 패턴을 디스플레이하기 위해 용량이 큰 그래픽 메모리를 사용하는 경우 전력 손실이 발생한다.

본 발명이 이루고자 하는 기술적인 과제는 적은 용량의 그래픽 메모리를 이용하여 풀 칼라(full color)를 구현할 수 있는 디스플레이 구동 장치, 이를 포함하는 디스플레이 장치 및 시스템을 제공하는 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 호스트로부터 이미지 데이터를 수신하는 인터페이스 회로; 상기 이미지 데이터에 기초하여 픽셀당 m(1 이상의 정수) 비트 데이터를 저장하는 그래픽 메모리; 상기 그래픽 메모리에 저장된 상기 픽셀당 m비트 데이터를 픽셀당 n(m보다 큰 정수) 비트의 데이터로 변환하여 n비트 변환 데이터를 출력하는 칼라 변환기; 상기 n비트 변환 데이터와 상기 호스트로부터 수신된 상기 이미지 데이터 중 하나를 선택하여 출력하는 선택기; 및 상기 선택기의 출력 데이터에 기초하여 디스플레이 패널을 구동하는 소스 드라이버를 포함하며, 상기 n비트 변환 데이터는 변경될 수 있는 디스플레이 구동 장치가 제공된다.

상기 n비트 변환 데이터는 상기 호스트의 명령에 의하여 변경되거나, 또는 레지스터의 설정에 의하여 변경될 수 있다.

상기 m은 1 또는 2일 수 있다.

상기 칼라 변환기는 상기 m비트 데이터가 '1'인 경우, 미리 설정된 제1 R, G, B 데이터를 상기 n비트 변환 데이터로서 출력하고, 상기 m비트 데이터가 '0'인 경우, 미리 설정된 제2 R, G, B 데이터를 상기 n비트 변환 데이터로서 출력할 수 있다.

상기 칼라 변환기는 상기 m비트 데이터가 제1 영역에 속하고, "1"인 경우, 미리 정해진 제1 R, G, B 데이터를 상기 n비트 변환 데이터로서 출력하고, 상기 m비트 데이터가 제2 영역에 속하고, "1"인 경우, 미리 정해진 제2 R, G, B 데이터를 상기 n비트 변환 데이터로서 출력하고, 상기 m비트 데이터가 상기 제1 영역에 속하고, "0"인 경우, 미리 정해진 제3 R, G, B 데이터를 상기 n비트 변환 데이터로서 출력하며. 상기 m비트 데이터가 상기 제2 영역에 속하고, "0"인 경우, 미리 정해진 제4 R, G, B 데이터를 상기 n비트 변환 데이터로서 출력할 수 있다.

상기 디스플레이 구동 장치는 상기 m비트 데이터 대 상기 n비트 변환 데이터 간의 매핑을 정의한 적어도 하나의 변환 데이터 세트를 저장하는 레지스터를 더 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 영상 신호를 디스플레이하는 디스플레이 패널; 및 상기 디스플레이 패널을 구동하는 디스플레이 구동 장치를 포함하고, 상기 디스플레이 구동 장치는 호스트로부터 픽셀당 적어도 1 비트의 이미지 데이터를 수신하는 인터페이스 회로; m(1이상 n보다 작은 정수) 비트 데이터 대 n비트 데이터 간의 매핑을 정의한 적어도 하나의 변환 데이터 세트에 기초하여, 픽셀당 n(m보다 큰 정수) 비트의 변환 데이터를 생성하는 변환 데이터 생성기; 및 상기 수신된 이미지 데이터 및 상기 변환 데이터 중에서 선택된 데이터에 기초하여 상기 디스플레이 패널을 구동하는 소스 드라이버를 포함하며, 상기 적어도 하나의 변환 데이터 세트는 시간에 따라 또는 복수의 디스플레이 영역에 따라 변경될 수 있는 디스플레이 장치가 제공된다.

상기 디스플레이 구동 장치는 상기 복수(2이상)의 구간(time period) 또는 상기 복수의 디스플레이 영역에 따라 서로 다른 변환 데이터 세트를 저장하는 레지스터를 더 포함할 수 있다.

상기 레지스터에 저장된 변환 데이터 세트는 상기 호스트의 레지스터 설정 명령에 의하여 변경될 수 있다.

상기 변환 데이터 생성기는 상기 픽셀당 m(1이상 n보다 작은 정수) 비트 데이터를 저장하는 그래픽 메모리; 및 상기 레지스터를 참조하여 상기 픽셀당 m(1이상 n보다 작은 정수) 비트 데이터를 상기 픽셀당 n비트 변환 데이터로 변환하는 칼라 변환기를 포함할 수 있다.

상기 변환 데이터 생성기는 상기 인터페이스 회로에 의해 수신된 상기 이미지 데이터의 픽셀당 n비트 데이터를, 미리 정해진 인코딩 규칙에 따라, 상기 픽셀당 m비트 데이터로 인코딩하는 픽셀 인코더를 더 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 영상 신호를 디스플레이하는 디스플레이 장치; 및 상기 디스플레이 장치를 제어하는 시스템 온 칩(SoC)을 포함하는 전자 시스템이 제공된다.

상기 디스플레이 장치는 상기 SoC로부터 프레임 단위로 이미지 데이터를 수신하는 인터페이스 회로; 상기 수신된 이미지 데이터에 기초하여 픽셀당 m(1이상의 정수) 비트 데이터를 저장하는 그래픽 메모리; m(1이상 n보다 작은 정수) 비트 데이터 대 n비트 데이터 간의 매핑을 정의한 적어도 하나의 변환 데이터 세트에 기초하여, 픽셀당 n(m보다 큰 정수) 비트의 변환 데이터를 출력하는 칼라 변환기; 및 상기 수신된 이미지 데이터 및 상기 변환 데이터 중에서 선택된 데이터에 기초하여 상기 디스플레이 패널을 구동하는 소스 드라이버를 포함하며, 상기 적어도 하나의 변환 데이터 세트는 시간에 따라 또는 복수의 디스플레이 영역에 따라 변경될 수 있다.

상기 디스플레이 구동 장치는 상기 적어도 하나의 변환 데이터 세트를 저장하는 레지스터를 더 포함할 수 있다.

상기 SoC는 레지스터 설정 명령을 상기 디스플레이 장치로 발급하고, 상기 디스플레이 장치는 상기 레지스터 설정 명령에 응답하여 상기 레지스터에 저장된 변환 데이터 세트를 변경할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 시스템 온 칩(SoC)과 접속되는 디스플레이 장치의 동작 방법이 제공된다.

상기 디스플레이 장치의 동작 방법은 상기 디스플레이 장치의 레지스터에 m(1이상 n보다 작은 정수) 비트 데이터 대 n비트 데이터 간의 매핑을 정의한 제1 변환 데이터 세트가 설정되는 단계; 상기 SoC로부터 제1 프레임 데이터를 수신하는 단계; 상기 제1 프레임 데이터에 기초하여 픽셀당 m(1이상의 정수) 비트 데이터를 그래픽 메모리에 저장하는 단계; 상기 제1 변환 데이터 세트에 기초하여, 상기 그래픽 메모리에 저장된 상기 픽셀당 m비트 데이터를 픽셀당 n(m보다 큰 정수) 비트의 제1 변환 데이터로 변환하는 단계; 및 상기 제1 변환 데이터에 기초하여 디스플레이 패널을 구동하는 단계를 포함한다.

상기 디스플레이 장치의 동작 방법은 상기 SoC로부터 레지스터 설정 명령에 응답하여 상기 제1 변환 데이터 세트를 제2 변환 데이터 세트로 변경하는 단계; 상기 SoC로부터 제2 프레임 데이터를 수신하는 단계; 상기 제2 프레임 데이터에 기초하여 픽셀당 m(1이상의 정수) 비트 데이터를 그래픽 메모리에 저장하는 단계; 상기 제2 변환 데이터 세트에 기초하여, 상기 그래픽 메모리에 저장된 상기 픽셀당 m비트 데이터를 픽셀당 n(m보다 큰 정수) 비트의 제2 변환 데이터로 변환하는 단계; 및 상기 제2 변환 데이터에 기초하여 상기 디스플레이 패널을 구동하는 단계를 더 포함한다.

본 발명의 실시예에 따른 디스플레이 구동 장치에 의하면, 적은 용량의 용량 그래픽 메모리를 이용하여 풀 칼라(full color)(예컨대, 픽셀당 24비트 데이터)를 구현할 수 있다. 따라서, 디스플레이 장치 및 이를 포함하는 시스템의 전력 소모가 줄어 들고, 또한, 적은 용량의 그래픽 메모리를 사용함으로써, 비용(cost)이 줄어든다.

도 1은 본 발명의 실시 예에 따른 반도체 집적회로 장치를 포함하는 전자 시스템의 블록도를 나타낸다.
도 2는 도 1에 도시된 SoC의 일 실시예를 나타내는 구성 블록도이다.
도 3a는 도 1에 도시된 디스플레이 구동 장치의 일 실시예를 나타내는 구성 블록도이다.
도 3b는 도 3a에 도시된 디스플레이 구동 장치의 변형예를 나타내는 구성 블록도이다.
도 4는 도 3a 및 도 3b에 도시된 변환 데이터 생성기의 일 실시예를 나타내는 구성 블록도이다.
도 5는 도 4의 변환 데이터 생성기의 동작의 일 예를 설명하기 위한 도면이다.
도 6은 도 4의 데이터 생성기의 동작의 다른 예를 설명하기 위한 도면이다.
도 7은 도 3a 및 도 3b에 도시된 변환 데이터 생성기의 일 실시예를 나타내는 구성 블록도이다.
도 8은 도 7의 변환 데이터 생성기의 동작을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 레지스터의 일 실시예를 나타내는 도면이다.
도 10a 내지 도 10d는 본 발명의 실시예에 따른 변환 데이터 세트를 나타내는 테이블들이다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 구동 장치의 동작 방법을 설명하기 위한 신호 타이밍도이다.
도 12은 본 발명의 실시예에 따른 디스플레이 장치를 포함하는 전자 시스템을 나타낸다.
도 13은 본 발명의 실시예에 따른 디스플레이 장치를 포함하는 이미지 처리 시스템의 블록도를 나타낸다.

본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명에 따른 실시예는 다양한 변경을 가할 수 있고 여러가지 형태를 가질 수 있으므로 특정실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 1은 본 발명의 실시 예에 따른 반도체 집적회로 장치를 포함하는 전자 시스템의 블록도를 나타낸다. 반도체 집적회로 장치는 시스템 온 칩(SoC; System-on-chip)(10)으로 구현될 수 있다. 도 2는 도 1에 도시된 SoC의 일 실시예를 나타내는 구성 블럭도이다.

도 1 및 도 2를 참조하면, 전자 시스템(1)은 휴대용 전자 장치로 구현될 수 있다. 상기 휴대용 전자 장치는 랩탑 컴퓨터(laptop computer), 이동 전화기, 스마트 폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant), EDA (enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), 모바일 인터넷 장치(mobile internet device(MID), 웨어러블 컴퓨터, 사물 인터넷 (internet of things(IoT)) 장치, 또는 만물 인터넷(internet of everything(IoE)) 장치로 구현될 수 있다.

전자 시스템(1)은 정지 영상 신호(또는 정지 영상) 또는 동영상 신호(또는 동영상)를 디스플레이 패널(25)에서 디스플레이할 수 있다.

디스플레이 장치(20)는 디스플레이 구동 장치(Display Driver, 200)와 디스플레이 패널(Display Panel, 25)을 포함한다. 실시 예에 따라, SoC(10)와 디스플레이 구동 장치(200)는 하나의 모듈(module), 하나의 시스템 온 칩(system on chip), 또는 하나의 패키지, 예컨대 멀티-칩 패키지(multi-chip package)로 구현될 수 있다. 다른 실시예에 따라, 디스플레이 구동 장치(200)와 디스플레이 패널(25)는 하나의 모듈로 구현될 수 있다.

디스플레이 구동 장치(200)는 SoC(10)에서 출력된 신호들에 따라 디스플레이 패널(25)의 동작을 제어한다. 예컨대, 디스플레이 구동 장치(200)는 SoC(10)로부터 수신한 이미지 데이터를 선택된 인터페이스를 통하여 출력 영상 신호로서 디스플레이 패널(25)로 전송할 수 있다.

디스플레이 패널(25)은 디스플레이 구동 장치(200)로부터 출력된 출력 영상 신호를 디스플레이 할 수 있다. 예컨대, 디스플레이 패널(25)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(Organic LED) 디스플레이, 또는 AMOLED(active-matrix OLED) 디스플레이로 구현될 수 있다.

외부 메모리(30)는 SoC(10)에서 실행되는 프로그램 명령들(program instructions)을 저장한다. 또한, 외부 메모리(30)는 디스플레이 장치(20)에 스틸 이미지들(still images) 또는 무빙 이미지(moving image)를 디스플레이하기 위한 이미지 데이터를 저장할 수 있다. 상기 무빙 이미지는 짧은 시간에 나타나는(presented) 일련의 서로 다른 스틸 이미지들이다.

외부 메모리(30)는 휘발성 메모리 또는 불휘발성 메모리일 수 있다. 상기 휘발성 메모리는 DRAM(dynamic random access memory), SRAM(static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)일 수 있다. 상기 불휘발성 메모리는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), PRAM(Phase change RAM), 저항 메모리일 수 있다.

SoC(10)는 외부 메모리(30) 및/또는 디스플레이 장치(20)를 제어한다. 실시 예에 따라 SoC(10)는 집적 회로(integrated circuit(IC)), 프로세서(processor), 어플리케이션 프로세서(AP: application processor), 멀티 미디어 프로세서(multimedia processor), 또는 집적된 멀티 미디어 프로세서(integrated multimedia processor)라고 호칭될 수 있다.

SoC(10)는 중앙처리장치(central processing unit(CPU); 100), ROM(read only memory; 110), RAM(random access memory; 120), 이미지 처리 프로세서(ISP: image signal processor)(130), 디스플레이 컨트롤러(140), 그래픽 프로세싱 유닛(graphics processing unit(GPU); 150), 메모리 컨트롤러(160), 포스트 프로세서(170), 및 시스템 버스(180)를 포함할 수 있다. SoC(10)는 도시된 구성 요소 이외에 다른 구성 요소들을 더 포함할 수 있다.

프로세서(processor)라고도 불릴 수 있는 CPU(100)는 외부 메모리(30)에 저장된 프로그램들 및/또는 데이터를 처리 또는 실행할 수 있다. 예컨대, CPU(100)는 클럭 신호 모듈(미도시)로부터 출력된 동작 클락 신호에 응답하여 상기 프로그램들 및/또는 상기 데이터를 처리 또는 실행할 수 있다.

CPU(100)는 멀티-코어 프로세서(multi-core processor)로 구현될 수 있다. 상기 멀티-코어 프로세서는 두 개 또는 그 이상의 독립적인 실질적인 프로세서들("코어들(cores)"이라고 불림)을 갖는 하나의 컴퓨팅 컴포넌트(computing component)이고, 상기 프로세서들 각각은 프로그램 명령들(program instructions)을 읽고 실행할 수 있다.

CPU(100)는 운영체제(OS; operating system)을 실행한다. 운영체제(OS)는 전자 시스템(1)의 자원(예를 들어, 메모리, 디스플레이 등)을 관리할 수 있다. 운영체제(OS)는 전자 시스템(1)에서 실행되는 어플리케이션들에 자원을 배분할 수 있다.

ROM(110), RAM(120), 및/또는 외부 메모리(30)에 저장된 프로그램들 및/또는 데이터는 필요에 따라 CPU(100)의 메모리(미도시)에 로드(load)될 수 있다.

ROM(110)은 영구적인 프로그램들 및/또는 데이터를 저장할 수 있다.

ROM(110)은 EPROM(erasable programmable read-only memory) 또는 EEPROM (electrically erasable programmable read-only memory)으로 구현될 수 있다.

RAM(120)은 프로그램들, 데이터, 또는 명령들(instructions)을 일시적으로 저장할 수 있다. 예컨대, 메모리(110 또는 30)에 저장된 프로그램들 및/또는 데이터는 CPU(100)의 제어에 따라 또는 ROM(110)에 저장된 부팅 코드(booting code)에 따라 RAM(120)에 일시적으로 저장될 수 있다. RAM(120)은 DRAM(dynamic RAM) 또는 SRAM(static RAM)으로 구현될 수 있다.

ISP(130)는 이미지 신호에 대한 각종 처리(processing)를 수행할 수 있다.

ISP(130)는 이미지 센서(미도시)로부터 입력된 이미지 데이터를 처리할 수 있다. 예컨대, ISP(130)는 이미지 센서로부터 입력된 이미지 데이터의 떨림 보정을 하고, 화이트 밸런스를 맞출 수 있다.

또한, ISP(130)는 명도·대비 등의 색 보정, 색조화, 양자화, 다른 색 공간으로의 색 변환 등을 수행할 수 있다. ISP(130)는 영상 처리한 이미지 데이터를 주기적으로 버스(180)를 통해 메모리(30)에 저장할 수 있다.

GPU(150)는 그래픽 처리와 관련된 프로그램 명령들을 읽고 수행할 수 있다. 예컨대, GPU(150)는 그래픽 관련 도형 처리 등을 고속으로 수행할 수 있다.

또한, GPU(150)는 메모리 컨트롤러(160)에 의해 외부 메모리(30)로부터 리드 (read)된 데이터를 디스플레이 디바이스(20)에 적합한 신호로 변환할 수 있다.

그래픽 처리를 위해, GPU(150) 외에도 그래픽 엔진(미도시) 또는 그래픽 액셀레이터(Accelerator) 등이 사용될 수 있다.

포스트 프로세서(post processor, 170)는 이미지나 영상 신호를 출력 장치(예컨대, 디스플레이 장치(20))에 적합한 후처리(post processing)를 수행한다. 포스트 프로세서(170)는, 디스플레이 장치(20)로 출력하기에 적합하도록 이미지의 크기를 확대하거나 축소하거나 또는 이미지를 회전시키는 기능을 수행할 수도 있다.

포스트 프로세서(170)는 후처리한 이미지 데이터를 버스(180)를 통해 메모리(30)에 저장하거나, 또는 온-더-플라이(on-the-fly) 방식으로 버스(180)를 통해 직접 디스플레이 컨트롤러(140)로 출력할 수 있다.

메모리 컨트롤러(160)는 외부 메모리(30)와 인터페이스한다. 메모리 컨트롤러(160)는 외부 메모리(30)의 동작을 전반적으로 제어하며, 호스트와 외부 메모리(30) 사이의 데이터 교환을 제어한다. 예컨대, 메모리 컨트롤러(160)는 호스트의 요청에 따라 외부 메모리(30)에 데이터를 쓰거나 외부 메모리(30)로부터 데이터를 읽을 수 있다. 여기서, 호스트는 CPU(100), ISP(130), GPU(150), 또는 디스플레이 컨트롤러(140)와 같은 마스터(master) 장치일 수 있다.

실시예에 따라, 메모리 컨트롤러(160)는 디스플레이 컨트롤러(140)로부터의 이미지 데이터 요청에 따라, 외부 메모리(30)로부터 이미지 데이터를 독출하여 메모리 컨트롤러(160)로 제공할 수 있다.

디스플레이 컨트롤러(140)는 디스플레이 장치(20)의 동작을 제어한다.

디스플레이 컨트롤러(140)는 디스플레이 장치(20)를 통해 디스플레이할 이미지 데이터를 시스템 버스(180)를 통하여 수신하고, 이를 디스플레이 장치(20)로 전송하기 위한 신호(예컨대, 인터페이스 규격에 따른 신호)로 변환하여, 상기 디스플레이 장치(20)로 전송한다.

실시예에 따라, 디스플레이 컨트롤러(140)는 MIPI^®D-PHY 표준, eDP(embedded Display Port), 또는 LVDS(Low voltage differential signaling)에 따라 디스플레이 장치(20)로 이미지 데이터를 전송할 수 있으나, 이에 한정되는 것은 아니다.

실시예에 따라, 디스플레이 컨트롤러(140)는 기 설정된 시간 간격으로 메모리 컨트롤러(160)로 프레임 데이터를 요청하여, 프레임 단위로 이미지 데이터를 수신할 수 있다.

각 구성 요소(100, 110, 120, 130, 140, 150, 160, 및 170)는 시스템 버스(180)를 통하여 서로 통신할 수 있다. 즉, 시스템 버스(180)는 SoC(10)의 각 구성요소를 연결하여 각 구성요소간 데이터 송수신의 통로 역할을 한다. 또한, 시스템 버스(180)는 각 구성요소간 제어 신호의 전송 통로 역할을 할 수 있다.

실시예에 따라, 시스템 버스(180)는 데이터를 전송하는 데이터 버스(도 미도시), 어드레스 신호를 전송하는 어드레스 버스(미도시) 및 제어 신호를 전송하는 제어 버스(미도시)를 포함할 수 있다.

실시예에 따라 시스템 버스(180)는 소정의 구성요소들 간의 데이터 통신을 위한 소규모의 버스, 즉, 인터커넥터(interconnector)를 포함할 수 있다.

도 3a는 도 1에 도시된 디스플레이 구동 장치의 일 실시예(200a)를 나타내는 구성 블록도이다.

도 1 및 도 3a를 참조하면, 본 발명의 실시예에 따른 디스플레이 구동 장치 (200a)는 인터페이스 회로(I/F, 210), 변환 데이터 생성기(300), 타이밍 컨트롤러(TCON, 220), 선택기(230), 소스 드라이버(240) 및 게이트 드라이버(250)를 포함한다.

인터페이스 회로(210)는 호스트인 SoC(10)로부터 이미지 데이터(IDAT)를 수신한다. 이미지 데이터(IDAT)는 프레임 단위로 SoC(10)로부터 인터페이스 회로(210)로 전송될 수 있다. 이미지 데이터(IDAT)는 픽셀당 적어도 1비트의 데이터일 수 있으나, 칼라 모드에 따라 픽셀당 비트 수는 변경될 수 있다. 예컨대, 이미지 데이터(IDAT)는 픽셀당 n(2이상의 정수) 비트의 데이터일 수도 있고, 픽셀당 m(1 이상 n보다 작은 정수) 비트의 데이터일 수도 있다.

변환 데이터 생성기(300)는 SoC(10)로부터 수신된 데이터(RDAT)에 기초하여 변환 데이터(FCDTA)를 출력한다. 수신된 데이터(RDAT)는 이미지 데이터(IDAT)와 동일한 내용의 데이터이나 포맷이나 규격은 다를 수 있다.

변환 데이터 생성기(300)는 SoC(10)로부터 수신된 데이터(RDAT)의 전부 또는 일부를 저장하고, 저장된 데이터를 변환 데이터(FCDTA)로 변환하여 출력할 수 있다. 실시예에 따라, 변환 데이터 생성기(300)는 SoC(10)로부터 수신된 데이터(RDAT)를 픽셀당 m (1 이상 n보다 작은 정수)비트의 데이터로 인코딩하여 저장하고, 저장된 데이터를 변환 데이터(FCDTA)로 변환하여 출력할 수 있다.

변환 데이터 생성기(300)의 구체적인 구성 및 동작은 후술한다.

선택기(230)는 선택 신호(SEL)에 따라 변환 데이터(FCDAT)와 수신 데이터(RDAT) 중 하나를 선택하여 출력한다. 선택기(230)는 멀티플렉서(multiplexer) 또는 스위칭 회로로 구현될 수 있다.

소스 드라이버(240)는 선택기(230)의 출력 데이터(SDAT)에 기초하여 디스플레이 패널(250)의 복수의 소스 라인들로 소스 데이터(SS)를 출력한다.

실시예에 따라, 선택기(230)의 위치는 달라질 수 있다. 예컨대, 선택기(230)는 인터페이스 회로(210)의 뒤, 즉 변환 데이터 생성기(300)의 앞에 위치하여, 동작 모드(디스플레이 장치(20) 또는 전자 시스템(1)의 동작 모드)에 따라, SoC(10)로부터 수신된 데이터(RDAT)를 선택적으로 소스 드라이버(240)로 출력하거나, 변환 데이터 생성기(300)로 출력할 수 있다.

예컨대, 제1 동작 모드에서는 변환 데이터 생성기(300)는 디스에이블되고, 선택기(230)는 수신 데이터(RDAT)를 소스 드라이버(240)로 출력할 수 있고, 제2 동작 모드에서는 변환 데이터 생성기(300)는 인에이블되고, 선택기(230)는 수신 데이터(RDAT)를 변환 데이터 생성기(300)로 출력할 수 있다.

동작 모드는 SoC(10)에 의해 결정되거나 설정될 수 있다.

디스플레이 패널(25)은 복수의 소스 라인들("데이터 라인들"이라고도 칭함)(미도시), 복수의 게이트 라인들(미도시), 및 다수의 픽셀(pixel)들을 포함할 수 있다. 상기 다수의 화소들 각각은 상기 복수의 소스 라인들 중에서 대응되는 소스 라인과 상기 복수의 게이트 라인들 중에서 대응되는 게이트 라인 사이에 접속될 수 있다.

디스플레이 패널(25)은 TFT-LCD, LED 디스플레이 또는 OLED와 같은 디스플레이 패널 일 수 있으나, 이에 한정되는 것은 아니다.

타이밍 컨트롤러(220)는 제1제어신호(CON1)와 제2제어신호(CON2)를 포함하는 다수의 제어신호들을 발생할 수 있다. 타이밍 컨트롤러(220)는 이미지 데이터(IDAT)의 전송을 위한 기준 신호(TE)를 SoC(10)로 전송할 수 있다. 기준 신호(TE)에 대해서는 도 11을 참조하여 후술한다.

게이트 드라이버(250)는 상기 제1제어신호(CON1)에 응답하여, 게이트 라인들을 순차적으로 구동할 수 있다. 예컨대, 상기 제1제어신호(CON1)는 게이트 라인의 주사를 시작하도록 지시하는 지시신호일 수 있고, 게이트 드라이버(250)는 게이트 라인들 각각으로 게이트 구동 신호(GS)를 출력할 수 있다.

소스 드라이버(240)는 타이밍 컨트롤러(220)로부터 출력된 제2제어신호(CON2) 및 출력 데이터(SDAT)에 응답하여 디스플레이 패널(25)의 소스 라인들을 구동하기 위한 소스 구동 신호(SS)를 출력할 수 있다.

레지스터(260)는 변환 데이터 생성기(300)에서 변환 데이터(FCDAT)를 생성하기 위해 필요한 값들을 저장한다.

SoC(10)는 디스플레이 구동 장치(200a)의 동작을 제어하기 위한 명령(CMD)를 전송한다. 명령(CMD)은 레지스터(260)를 설정하기 위한 레지스터 설정 명령을 포함한다. 인터페이스 회로(210)는 SoC(10)로부터 발급(issue)되는 레지스터 설정 명령에 응답하여 레지스터(260)를 설정할 수 있다.

실시예에 따라, 명령(CMD)은 이미지 데이터(IDAT)와 다른 채널로 전송될 수도 있으나, 동일한 채널로 전송될 수도 있다. 디스플레이 구동 장치(200a)는 명령(CMD)에 대한 응답(response)을 SoC(10)로 전송할 수 있다.

실시예에 따라, 이미지 데이터(IDAT) 및/또는 명령(CMD)을 전송하기 위한 채널은 풀 듀플렉스(full duplex) 채널일 수도 있고, 하프 듀플렉스(half duplex) 채널일 수도 있다.

도 3b는 도 3a에 도시된 디스플레이 구동 장치의 변형예를 나타내는 구성 블록도이다. 도 3b에 도시된 디스플레이 구동 장치(200b)는 도 3a에 도시된 디스플레이 구동 장치(200a)와 그 구성 및 동작이 유사하므로, 차이점 위주로 설명한다.

도 3b에 도시된 디스플레이 구동 장치(200b)는 도 3a에 도시된 디스플레이 구동 장치(200a)에 비하여, 데이터 처리기(270)를 더 포함한다.

데이터 처리기(270)는 디스플레이 패널(25)에 디스플레이될 이미지의 시각적 인식을 향상시키기 위하여, 입력 이미지를 강화(확장, 개량, 향상 등)시키는 등의 이미지 처리(image processing)을 수행할 수 있다. 예컨대, 데이터 처리기(270)는 출력 데이터(SDAT)에 대해 영상 강화 등의 이미지 처리를 수행한 후 이미지 처리된 데이터(PDAT)를 소스 드라이버(240)로 출력할 수 있다.

도 4는 도 3a 및 도 3b에 도시된 변환 데이터 생성기의 일 실시예(300a)를 나타내는 구성 블록도이다.

도 4를 참조하면, 변환 데이터 생성기(300a)는 그래픽 메모리(partial GRAM)(310) 및 칼라 변환기(320)를 포함한다. 그래픽 메모리(310)는 픽셀당 m(1이상 n미만의 정수) 비트 데이터(GDAT)를 저장한다.

칼라 변환기(320)는 레지스터(260)를 참조하여, 그래픽 메모리(310)에 저장된 픽셀당 m비트 데이터(GDAT)를 픽셀당 n(m보다 큰 정수) 비트의 풀(full) 칼라 데이터로 변환하여 n비트 변환 데이터(FCDAT)를 출력한다.

레지스터(260)는 적어도 하나의 변환 데이터 세트를 저장할 수 있다. 변환 데이터 세트는 m비트 데이터 대 n비트 변환 데이터 간의 매핑(mapping)을 정의한 데이터로서, 예컨대, m비트 데이터가 가질 수 있는 값들 각각에 상응하는 풀 칼라 데이터 값(예컨대, R, G, B 데이터)으로 설정될 수 있다.

도 5는 도 4의 변환 데이터 생성기(300a)의 동작의 일 예를 설명하기 위한 도면이다.

도 4 및 도 5를 참조하면, 일 실시예에 따른 그래픽 메모리(310a)는 픽셀당 1(m=1) 비트의 데이터(GDAT)를 저장할 수 있다. 픽셀당 1비트 데이터(GDAT)는 "1" 또는 "0"의 값을 가질 수 있다.

칼라 변환기(320a)는 픽셀당 1비트 데이터(GDAT)를 수신하고, 수신된 데이터가 "1"이면 레지스터(260)에 설정된 변환 데이터 세트 중 제1 풀 칼라 데이터(예컨대, R:6B, G:6B, B:CF)를 출력하고, "0"이면 레지스터(260)에 설정된 변환 데이터 세트 중 제2 풀 칼라 데이터(예컨대, R:D9, G:D9, B:D9)를 출력할 수 있다.

실시예에 따라, 풀 칼라 데이터(FCDAT)는 픽셀당 24비트 데이터, 예컨대, R, G, B 데이터 각각이8비트로 구성되는 데이터일 수 있으나, 이에 한정되는 것은 아니다.

레지스터(260)에 설정된 변환 데이터 세트(예컨대, 제1 및 제2 풀 칼라 데이터)는 SoC(10)의 명령(CMD)에 따라 변경될 수 있다. 실시예에 따라, SoC(10)는 레지스터 설정 명령을 통해, 레지스터(260)에 변환 데이터 세트(예컨대, 제1 및 제2 풀 칼라 데이터)를 새롭게 설정하거나, 기 설정된 값을 변경할 수 있다.

칼라 변환기(320a)로부터 출력되는 변환 데이터(FCDAT)는 소스 드라이버(240)로 입력되고, 소스 드라이버(240)는 변환 데이터(FCDAT)에 기초하여 디스플레이 패널(25)을 구동함으로써, 변환 데이터(FCDAT)에 상응하는 색상의 이미지를 디스플레이할 수 있다.

이에 따라, 디스플레이 화면(25a)에서 배경(background, 25-1)의 색상과, 비 배경(non-background, 25-2)의 색상을 사용자가 설정할 수 있으며, 사용자의 설정에 따라 변경할 수 있다. 예컨대, 사용자가 배경(background, 25-1)의 색상과, 비 배경(non-background, 25-2)의 색상을 변경하면, SoC(10)는 레지스터 설정 명령을 통해, 레지스터(260)에 저장된 변환 데이터 세트를 변경할 수 있다. 이에 따라, 디스플레이 화면(25a)에서 배경(background, 25-1)의 색상과, 비 배경(non-background, 25-2)의 색상이 변경될 수 있다.

도 6은 도 4의 변환 데이터 생성기의 동작의 다른 예를 설명하기 위한 도면이다.

도 4 및 도 6을 참조하면, 일 실시예에 따른 그래픽 메모리(310a)는 픽셀당 1(m=1) 비트의 데이터(GDAT)를 저장할 수 있다. 픽셀당 1비트 데이터는 "1" 또는 "0"의 값을 가질 수 있다.

레지스터(260)는 복수(2이상)의 디스플레이 영역에 따라 서로 다르게 설정된 복수의 변환 데이터 세트를 저장할 수 있다.

칼라 변환기(320b)는 픽셀당 1비트 데이터(GDAT)를 수신하고, 수신된 데이터가 속하는 디스플레이 영역에 따라 서로 다른 값을 갖는 변환 데이터(FCDAT)로 변환할 수 있다. 예컨대, 칼라 변환기(320b)는 수신된 데이터가 제1 디스플레이 영역(Area 1)에 속하고 "1"이면 레지스터(260)에 설정된 제1 변환 데이터 세트(data set) 중 제1 풀 칼라 데이터(예컨대, R:238, G:182, B:120)를 출력하고, "0"이면 레지스터(260)에 설정된 제1 변환 데이터 세트(data set) 중 제2 풀 칼라 데이터(예컨대, R:00, G:00, B:00)를 출력할 수 있다.

한편, 칼라 변환기(320b)는 수신된 데이터가 제2 디스플레이 영역(Area 2)에 속하고 "1"이면 레지스터(260)에 설정된 제2 변환 데이터 세트(data set) 중 제3 풀 칼라 데이터(예컨대, R:255, G:255, B:255)를 출력하고, "0"이면 레지스터(260)에 설정된 제2 변환 데이터 세트(data set) 중 제4 풀 칼라 데이터(예컨대, R:00, G:00, B:00)를 출력할 수 있다.

이와 같이, 디스플레이 화면(25b)을 둘 이상의 디스플레이 영역으로 구분하고, 각 디스플레이 영역에 상응하여 변환 데이터 세트를 다르게 설정함으로써, 디스플레이 영역 마다 색상을 다르게 할 수 있다.

실시예에 따라, 디스플레이 영역이 다르더라도, "0"에 대한 풀 칼라 데이터 값은 동일하게 설정하여, 디스플레이 화면(25b)의 배경(25-1)은 동일한 색상으로 표시하고, "1"에 대한 풀 칼라 데이터 값은 다르게 설정하여 디스플레이 영역별로 다른 색상의 비배경(non-background) 이미지가 표시되도록 할 수 있다. 예컨대, 도 6에 도시된 바와 같이 제1 디스플레이 영역(Area 1)에는 시간(25-2)이 표시되고, 제2 디스플레이 영역(Area2)에는 온도(25-3)가 표시될 때, 시간(25-2)을 표현하는 색상과, 온도(25-3)를 표현하는 색상이 달라질 수 있다.

도 5 및 도 6의 실시예에서는 그래픽 메모리(310a)는 픽셀당 1비트의 데이터를 저장하지만, 실시예에 따라, 그래픽 메모리(310a)는 픽셀당 2비트, 3비트 또는 4비트의 데이터를 저장할 수 있다. 이와 같이, 그래픽 메모리에 저장되는 픽셀 당 비트의 수는 달라질 수 있다.

상술한 바와 같이, 본 발명의 실시예에 따르면, 픽셀당 m비트의 데이터를 저장하는 적은 용량의 그래픽 메모리(310)를 사용하여 풀 칼라 데이터(픽셀당 n비트 데이터)를 생성하여 디스플레이 할 수 있다. 이에 따라, 전력 소모 및 비용을 절감할 수 있다. 또한, 풀 칼라 데이터(픽셀당 n비트 데이터)가 나타내는 색상을 시간에 따라, 또는 영역에 따라 변경할 수 있도록 함으로써, 사용자의 편의성 및 다양성을 충족시킬 수 있다.

도 7은 도 3a 및 도 3b에 도시된 변환 데이터 생성기의 일 실시예(300c)를 나타내는 구성 블록도이다. 도 8은 도 7의 변환 데이터 생성기(300c)의 동작을 설명하기 위한 도면이다.

도 7및 도 8을 참조하면, 데이터 생성기(300c)는 도 4의 데이터 생성기(300a)에 비하여 픽셀 인코더(330)를 더 포함한다는 점에서 차이가 있다. 따라서, 설명의 중복을 피하기 위하여, 차이점 위주로 기술한다.

픽셀 인코더(330)는 수신 데이터(RDAT)를 픽셀당 m비트의 데이터(GDAT)로 인코딩하여 그래픽 메모리(310)에 저장할 수 있다. 수신 데이터(RDAT)는 픽셀당 n비트의 데이터일 수 잇다.

일 실시예에서, 수신 데이터(RDAT)는 픽셀당 24비트 데이터, 예컨대, R, G, B 데이터 각각이8비트로 구성되는 데이터일 수 있고, 픽셀 인코더(330)는 미리 설정된 데이터 인코딩 규칙(rule)에 따라 픽셀당 24비트 데이터(RDAT)를 픽셀당 2비트 데이터(GDAT)로 변환할 수 있다.

예컨대, 픽셀 인코더(330)는 도 8의 (a) 및 (b)에 도시된 바와 같이, R, G, B 데이터가 모두 "00"인 경우 "00"의 인코딩 데이터(GDAT)를 출력하고, R, G, B 데이터가 모두 "FF"인 경우, "11"의 인코딩 데이터(GDAT)를 출력하며, R, G, B 데이터가 모두 "00"이 아니거나 "FF"가 아닌 나머지 경우에는 "01"의 인코딩 데이터(GDAT)를 출력할 수 있다. 그러나, 이는 픽셀 인코더(330)의 데이터 인코딩 규칙의 일 예일뿐, 이에 한정되는 것은 아니다.

픽셀 인코더(330)의 데이터 인코딩 규칙은 호스트에 의해 설정되거나 변경될 수 있다.

그래픽 메모리(310)는 픽셀 인코더(330)로부터 출력되는 인코딩 데이터(GDAT)를 저장한다. 이에 따라, 그래픽 데이터(310)는 픽셀당 2 비트 데이터(GDAT)를 저장한다.

칼라 변환기(320)는 레지스터(260)를 참조하여, 그래픽 메모리(310)에 저장된 픽셀당 2비트 데이터를 8비트의 R, G, B 데이터로 변환하여 픽셀당 24(n=24) 비트 변환 데이터(FCDAT)를 출력할 수 있다.

예컨대, 칼라 변환기(320)는 도 8의 (b) 및 (c)에 도시된 바와 같이, 인코딩 데이터(GDAT)가 "11"인 경우, FF, FF, FF의 R, G, B 데이터를 출력하고, 인코딩 데이터(GDAT)가 "00"인 경우, FF, FF, FF의 R, G, B 데이터를 출력하며, 인코딩 데이터(GDAT)가 "01"인 경우에는 FF, 99, 00의 R, G, B 데이터를 출력할 수 있다. 그러나, 인코딩 데이터(GDAT) 각각에 매핑되는 변환 데이터(FCDAT)의 값은 달라질 수 있다. 인코딩 데이터(GDAT) 각각에 매핑되는 변환 데이터(FCDAT)의 값은 레지스터(260)에 저장될 수 있다. 레지스터(260)는 호스트의 레지스터 설정 명령에 응답하여 설정되거나, 변경될 수 있다.

도 9는 본 발명의 일 실시예에 따른 레지스터(260)의 일 실시예를 나타내는 도면이다.

도 9를 참조하면, 본 발명의 일 실시예에 따른 레지스터(260)는 칼라 모드(color mode) 필드(261), 칼라 프로그래밍(color programming) 필드(262), 멀티 영역 필드(263), 멀티 타임 필드(264), 제1 칼라 세트 필드(265), 제2 칼라 세트 필드(266), 및 제3 칼라 세트 필드(267)를 포함할 수 있다. 칼라 모드 필드(261)는 호스트, 즉 SoC(10)가 디스플레이 구동 장치(200)로 전송하는 이미지 데이터(IDAT)의 픽셀당 비트 수를 나타내는 필드이다. 예컨대, 칼라 모드 필드(261)가 "11"로 설정된 경우, SoC(10)는 픽셀당 24비트(R, G, B당 6비트)의 이미지 데이터(IDAT)를 전송하고, 칼라 모드 필드(261)가 "10"으로 설정된 경우 SoC(10)는 픽셀당 18비트(R, G, B당 6비트)의 이미지 데이터(IDAT)를 전송하고, 칼라 모드 필드(261)가 "01"로 설정된 경우 SoC(10)는 픽셀당 2비트의 이미지 데이터(IDAT)를 전송하며, 칼라 모드 필드(261)가 "00"로 설정된 경우 SoC(10)는 픽셀당 1비트의 이미지 데이터(IDAT)를 전송할 수 있다. 그러나, 이는 예시일 뿐이며, 칼라 모드 필드(261)의 비트 수 및 이미지 데이터(IDAT)의 비트 수는 달라질 수 있다.

따라서, 실시예에 따라, SoC(10)가 픽셀당 n비트의 이미지 데이터(IDAT)를 전송하면, 디스플레이 구동 장치(200)가 수신한 픽셀당 n비트의 데이터를 픽셀당 m비트의 데이터로 인코딩하여 그래픽 메모리(310)에 저장할 수도 있고, SoC(10)가 픽셀당 m비트의 이미지 데이터(IDAT)를 전송하면, 디스플레이 구동 장치(200)는 수신한 픽셀당 m비트의 데이터를 인코딩없이 그대로 그래픽 메모리(310)에 저장할 수도 있다.

칼라 프로그래밍 필드(262)는 변환 데이터 세트의 변경 가능 여부를 나타내는 필드이다.

상술한 바와 같이, 변환 데이터 세트는 저장 데이터(GDAT) 대 변환 데이터(FCDAT) 간의 매핑을 정의한 룩업 테이블 또는 테이블을 의미한다. 예컨대, 칼라 프로그래밍 필드(262)가 "1"로 설정된 경우, 호스트의 명령에 의해 변환 데이터 세트의 변경이 가능하고, 칼라 프로그래밍 필드가 "0"으로 설정된 경우에는, 초기 설정된 변환 데이터 세트의 변경이 불가능할 수 있다. 변환 데이터 세트는 디스플레이 영역에 따라, 또는 구간(time period)에 따라 서로 다른 칼라가 적용되도록 복수 개 설정될 수 있다.

멀티 영역 필드(263)는 복수(2이상)의 디스플레이 영역에 따라 서로 다른 변환 데이터 세트를 사용할 지 여부를 나타내는 필드이다. 예컨대, 멀티 영역 필드(263)가 "1"로 설정된 경우, 복수(2이상)의 디스플레이 영역에 따라 서로 다른 변환 데이터 세트의 사용이 가능하고, 멀티 영역 필드(263)가 "0"으로 설정된 경우에는, 디스플레이 영역 전체에 대하여 하나의 변환 데이터 세트가 적용될 수 있다. 멀티 영역 필드(263)가 "1"로 설정된 경우, 복수(2이상)의 디스플레이 영역을 정의하기 위한 필드(미도시)가 추가 설정될 수 있다.

멀티 타임 필드(264)는 복수(2이상)의 구간에 따라 서로 다른 변환 데이터 세트를 사용할 지 여부를 나타내는 필드이다. 예컨대, 멀티 타임 필드(264)가 "1"로 설정된 경우, 복수(2이상)의 구간에 따라 서로 다른 변환 데이터 세트의 사용이 가능하고, 멀티 타임 필드(264)가 "0"으로 설정된 경우에는, 전 구간에 대하여 하나의 변환 데이터 세트가 적용될 수 있다. 멀티 타임 필드가 "1"로 설정된 경우, 복수(2이상)의 구간을 정의하기 위한 필드(미도시)가 추가 설정될 수 있다.

제1 내지 제3 칼라 세트(Color set #1~#3)(265~267)는 복수의 변환 데이터 세트를 저장하는 필드이다. 멀티 영역 필드(263) 및 멀티 타임 필드(264)의 설정에 따라, 제1 칼라 세트(265)만 사용될 수도 있고, 제1 내지 제3 칼라 세트(265~267) 모두 사용될 수도 있다. 또한 실시예에 따라, 제1 내지 제3 칼라 세트(265~267) 외에 추가 칼라 세트가 사용될 수도 있다.

도 10a 내지 도 10d는 본 발명의 실시예에 따른 변환 데이터 세트를 나타내는 테이블들이다.

먼저, 도 10a는 픽셀당 1(m=1) 비트 데이터 대 픽셀당 n비트 데이터 간의 매핑을 정의한 변환 데이터 세트를 나타낸다.

도 10b는 제1 디스플레이 영역(Area 1)에 대하여 픽셀당 1(m=1) 비트 데이터 대 픽셀당 n비트 데이터 간의 매핑을 정의한 제1 변환 데이터 세트(262)와 제2 디스플레이 영역(Area 2)에 대하여 픽셀당 1(m=1) 비트 데이터 대 픽셀당 n비트 데이터 간의 매핑을 정의한 제2 변환 데이터 세트(264)를 나타낸다.

도 10c는 픽셀당 2(m=2) 비트 데이터 대 픽셀당 n비트 데이터 간의 매핑을 정의한 변환 데이터 세트를 나타낸다.

도 10d는 제1 구간(Time 1)에 대하여 픽셀당 1(m=1) 비트 데이터 대 픽셀당 n비트 데이터 간의 매핑을 정의한 제1 변환 데이터 세트(266)와 제2 구간 영역(Time 2)에 대하여 픽셀당 1(m=1) 비트 데이터 대 픽셀당 n비트 데이터 간의 매핑을 정의한 제2 변환 데이터 세트(268)를 나타낸다.

도 11은 본 발명의 일 실시예에 따른 디스플레이 구동 장치의 동작 방법을 설명하기 위한 신호 타이밍도이다.

본 발명의 일 실시예에 따른 디스플레이 구동 장치의 동작 방법은 도 3a 또는 도 3b에 도시된 디스플레이 구동 장치(200a 또는 200b)에 의해 수행될 수 있다.

도 11을 참조하면, 디스플레이 구동 장치(200a 또는 200b)는 프레임 데이터의 동기를 위하여 수직 동기 신호(Vsync)를 생성한다. 디스플레이 구동 장치(200a 또는 200b)는 수직 동기 신호(Vsync)에 응답하여 디스플레이 패널로 소스 데이터(SS)를 출력할 수 있다.

디스플레이 구동 장치(200a 또는 200b)는 SoC(10)로 데이터 전송을 위한 기준 신호(TE)를 출력할 수 있다. SoC(10)는 디스플레이 구동 장치(200a 또는 200b)의 기준 신호(TE)에 응답하여, 이미지 데이터(IDT)를 프레임 단위로 디스플레이 구동 장치(200a 또는 200b)로 전송할 수 있다.

예컨대, SoC(10)는 기준 신호(TE)의 라이징 에지(rising edge)에 응답하여 제1 프레임 데이터(Image 1)를 디스플레이 구동 장치(200a 또는 200b)로 전송하고, 디스플레이 구동 장치(200a 또는 200b)는 수직 동기 신호(Vsync)의 라이징 에지에 응답하여 수신된 제1 프레임 데이터(Image 1)에 기초한 소스 데이터로 디스플레이 패널을 구동할 수 있다.

다른 한편으로는, 디스플레이 구동 장치(200a 또는 200b)는 제1 프레임 데이터(Image 1)에 기초하여, 픽셀당 m(1이상의 정수) 비트 데이터를 그래픽 메모리(310)에 저장하고, 그래픽 메모리(310)에 저장된 픽셀당 m비트 데이터를 픽셀당 n 비트의 제1 변환 데이터로 변환한 후, 제1 변환 데이터에 기초하여 디스플레이 패널을 구동할 수도 있다.

픽셀당 m비트 데이터를 픽셀당 n 비트의 제1 변환 데이터로 변환하기 위해 사용되는 제1 변환 데이터 세트는 제1 프레임 데이터(Image 1)를 수신하기 전에 SoC(10)의 레지스터 설명 명령에 의하여 레지스터(260)에 저장될 수 있다.

SoC(10)는 기준 신호(TE)의 다음 라이징 에지(rising edge)에 응답하여 제2 프레임 데이터(Image 2)를 디스플레이 구동 장치(200a 또는 200b)로 전송하고, 디스플레이 구동 장치(200a 또는 200b)는 수직 동기 신호(Vsync)의 다음 라이징 에지에 응답하여 제2 프레임 데이터(Image 2)에 기초한 소스 데이터로 디스플레이 패널을 구동할 수 있다.

한편, SoC(10)는 제1, 제2, 또는 제3 프레임 데이터(Image 1~3)에 이어 적어도 하나의 레지스터 설정 명령(CMD1, CMD2, CMD3)을 디스플레이 구동 장치(200a 또는 200b)로 전송할 수 있다.

레지스터 설정 명령(CMD1, CMD2, CMD3)은 변환 데이터 세트를 설정하거나 변경하기 위한 명령일 수 있다. 디스플레이 구동 장치(200a 또는 200b)는 레지스터 설정 명령(CMD1, CMD2, CMD3)에 응답하여 레지스터(260)의 변환 데이터 세트를 설정한다.

SoC(10)와 디스플레이 구동 장치(200a 또는 200b)의 인터페이스 규격에 따라, SoC(10)는 동일한 채널을 통해 이미지 데이터(IDAT) 및 명령(CMD)을 디스플레이 구동 장치(200a 또는 200b)로 전송할 수도 있고, 서로 다른 채널을 통해 이미지 데이터(IDAT) 및 명령(CMD)을 디스플레이 구동 장치(200a 또는 200b)로 전송할 수도 있다.

따라서, 실시예에 따라, 레지스터 설정 명령(CMD1, CMD2, CMD3)의 전송 시점은 달라질 수 있다.

레지스터(260)의 변환 데이터 세트가 변경되면, 다음 프레임 데이터의 색상은 변경된 변환 데이터 세트가 적용될 수 있다.

예컨대, 디스플레이 구동 장치(200a 또는 200b)가 레지스터 설정 명령(CMD1)에 응답하여, 레지스터(260)의 변환 데이터 세트를 변경한 경우, 변경된 변환 데이터 세트는 제2 프레임 데이터(Image 2)부터 적용될 수 있다.

도 12은 본 발명의 실시예에 따른 디스플레이 장치를 포함하는 전자 시스템을 나타낸다.

도 12를 참조하면, 전자 시스템(1000)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대 이동 전화기, PDA, PMP, IPTV 또는 스마트 폰으로 구현될 수 있다.

전자 시스템(1000)은 어플리케이션 프로세서(1010), 이미지 센서(1040), 및 디스플레이 장치(200)를 포함한다. 어플리케이션 프로세서(1010)은 도 1 의 SoC(10)에 상응한다.

어플리케이션 프로세서(1010)에 구현된 CSI 호스트(1012)는 카메라 시리얼 인터페이스(camera serial interface(CSI))를 통하여 이미지 센서(100)의 CSI 장치(1041)와 시리얼 통신할 수 있다. 예컨대, CSI 호스트(1012)에는 광 디시리얼라이저가 구현될 수 있고, CSI 장치(1041)에는 광 시리얼라이저가 구현될 수 있다.

어플리케이션 프로세서(1010)에 구현된 DSI 호스트(1011)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이 장치(200)의 DSI 장치(1051)와 시리얼 통신할 수 있다. 예컨대, DSI 호스트(1011)에는 광 시리얼라이저가 구현될 수 있고, DSI 장치(1051)에는 광 디시리얼라이저가 구현될 수 있다.

전자 시스템(1000)은 어플리케이션 프로세서(1010)와 통신할 수 있는 RF 칩(1060)을 더 포함할 수 있다. 전자 시스템(1000)의 PHY(1013)와 RF 칩(1060)의 PHY(1061)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.

전자 시스템(1000)은 GPS(1020), 스토리지(1070), 마이크(1080), DRAM(1085) 및 스피커(1090)를 더 포함할 수 있으며, 전자 시스템(1000)은 Wimax(1030), WLAN(1100) 및 UWB(1110) 등을 이용하여 통신할 수 있다.

도 13은 본 발명의 실시예에 따른 디스플레이 장치를 포함하는 이미지 처리 시스템의 블록도를 나타낸다. 도 13을 참조하면, 이미지 처리 시스템(1100)은 이동 전화기, PDA, PMP, IPTV, 스마트 폰 또는 웨어러블 기기(예컨대, 스마트 워치) 등으로 구현될 수 있으나, 이에 한정되는 것은 아니다.

이미지 처리 시스템(1100)은 프로세서(1110), 메모리(1120), 이미지 센서(1130), 디스플레이 장치(200) 및 인터페이스(1140)를 포함할 수 있다.

프로세서(1110)는 이미지 센서(1130) 및 디스플레이 장치(200)의 동작을 제어할 수 있다. 메모리(1120)는 프로세서(1110)의 제어에 따라 버스(1150)를 통하여 이미지 센서(1130) 및 디스플레이 장치(200)의 동작을 제어하기 위한 프로그램과 상기 이미지 센서(1130)에 의해 생성된 이미지를 저장할 수 있고, 프로세서(1110)는 저장된 정보를 액세스하여 상기 프로그램을 실행시킬 수 있다. 메모리(1120)는 예컨대, 비휘발성 메모리(non-volatile memory)로 구현될 수 있다.

이미지 센서(1130)는 프로세서(1110)의 제어 하에 이미지 정보를 생성할 수 있다. 이미지 센서(11300)는 카메라 모듈(미도시)의 일부로서 구현될 수 있다.

디스플레이 장치(200)는 상기 생성된 이미지를 프로세서(1110) 또는 메모리(1120)로부터 수신하여 디스플레이 패널(예컨대, LCD, AMOLED)를 통하여 디스플레이할 수 있다.

인터페이스(1140)는 사용자로부터의 입력을 수신할 수도 있고, 이미지를 입출력하기 위한 인터페이스일 수도 있다. 실시 예에 따라, 인터페이스(1140)는 무선 인터페이스로 구현될 수 있다.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.

컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 본 발명에 따른 객체 정보 추정 방법을 수행하기 위한 프로그램 코드는 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 전송될 수도 있다.

또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

전자 시스템: 1
시스템 온 칩(SoC): 10
디스플레이 장치: 20
디스플레이 패널: 25
외부 메모리: 30
중앙처리장치(central processing unit(CPU)): 100
ROM(read only memory): 110
RAM(random access memory): 120
이미지 처리 프로세서(ISP: image signal processor): 130
디스플레이 컨트롤러: 140
그래픽 프로세싱 유닛(graphics processing unit(GPU)): 150
메모리 컨트롤러: 160
포스트 프로세서: 170
시스템 버스: 180
디스플레이 구동 장치(Display Driver): 200, 200a, 200b
인터페이스 회로(I/F): 210
타이밍 컨트롤러(TCON): 220
선택기: 230
소스 드라이버: 240
게이트 드라이버: 250
변환 데이터 생성기: 300

Claims

호스트로부터 n(n은 0보다 큰 정수)비트 이미지 데이터를 수신하는 인터페이스 회로;
상기 인터페이스 회로에 의해 수신된 상기 n비트 이미지 데이터에 기초하여 픽셀당 m(m은 0보다 크고 n보다 작은 정수)비트 데이터를 저장하는 그래픽 메모리;
상기 그래픽 메모리에 저장된 상기 픽셀당 m비트 데이터를 픽셀당 n)비트의 데이터로 변환하여 n비트 변환 데이터를 출력하는 칼라 변환기;
제1 모드를 나타내는 선택 신호에 기초하여 상기 n비트 변환 데이터를 출력하고, 제2 모드를 나타내는 선택 신호에 기초하여 상기 호스트로부터 수신된 상기 n비트 이미지 데이터를 출력하는 선택기; 및
상기 선택기의 출력 데이터에 기초하여 디스플레이 패널을 구동하는 소스 드라이버를 포함하는,
디스플레이 구동 장치.
제1항에 있어서, 상기 n비트 변환 데이터는
상기 호스트의 명령에 의하여 변경되거나, 또는 레지스터의 설정에 의하여 변경되는 디스플레이 구동 장치.
제1항에 있어서, 상기 m은 1이고,
상기 칼라 변환기는
상기 m비트 데이터가 "1"인 경우, 미리 설정된 제1 R, G, B 데이터를 상기 n비트 변환 데이터로서 출력하고,
상기 m비트 데이터가 "0"인 경우, 미리 설정된 제2 R, G, B 데이터를 상기 n비트 변환 데이터로서 출력하는 디스플레이 구동 장치.
제1항에 있어서, 상기 m은 1이고,
상기 칼라 변환기는
상기 m비트 데이터가 제1 영역에 속하고, "1"인 경우, 미리 정해진 제1 R, G, B 데이터를 상기 n비트 변환 데이터로서 출력하고,
상기 m비트 데이터가 제2 영역에 속하고, "1"인 경우, 미리 정해진 제2 R, G, B 데이터를 상기 n비트 변환 데이터로서 출력하고,
상기 m비트 데이터가 상기 제1 영역에 속하고, "0"인 경우, 미리 정해진 제3 R, G, B 데이터를 상기 n비트 변환 데이터로서 출력하며.
상기 m비트 데이터가 상기 제2 영역에 속하고, "0"인 경우, 미리 정해진 제4 R, G, B 데이터를 상기 n비트 변환 데이터로서 출력하는 디스플레이 구동 장치.
제1항에 있어서, 상기 디스플레이 구동 장치는
상기 m비트 데이터 대 상기 n비트 변환 데이터 간의 매핑을 정의한 적어도 하나의 변환 데이터 세트를 저장하는 레지스터를 더 포함하는 디스플레이 구동 장치.
제5항에 있어서, 상기 디스플레이 구동 장치는
상기 호스트로부터 레지스터 설정 명령에 응답하여 상기 레지스터의 상기 적어도 하나의 변환 데이터 세트를 변경하는 디스플레이 구동 장치.
제5항에 있어서, 상기 적어도 하나의 변환 데이터 세트는
복수(2 이상)의 디스플레이 영역에 따라 서로 다르게 설정된 복수(2이상)의 변환 데이터 세트를 포함하는 디스플레이 구동 장치.
제5항에 있어서, 상기 적어도 하나의 변환 데이터 세트는
복수(2 이상)의 구간(time period)에 따라 서로 다르게 설정된 복수의 변환 데이터 세트를 포함하는 디스플레이 구동 장치.
제5항에 있어서, 상기 레지스터는
상기 이미지 데이터의 픽셀당 비트 수를 나타내는 칼라 모드 필드; 및
상기 적어도 하나의 변환 데이터 세트의 변경 가능 여부를 나타내는 칼라 프로그래밍 필드를 더 저장하는 디스플레이 구동 장치.
제9항에 있어서,
상기 칼라 모드 필드가 제1 칼라 모드 값으로 설정된 경우, 상기 이미지 데이터의 픽셀당 비트 수는 상기 n이고,
상기 칼라 모드 필드가 제2 칼라 모드 값으로 설정된 경우, 상기 이미지 데이터의 픽셀당 비트 수는 상기 m인 디스플레이 구동 장치.
제1항에 있어서, 상기 이미지 데이터는 픽셀당 n비트 데이터이고,
상기 디스플레이 구동 장치는
미리 정해진 인코딩 규칙에 따라, 상기 이미지 데이터의 픽셀당 n비트 데이터를 상기 픽셀당 m비트 데이터로 인코딩하는 픽셀 인코더를 더 포함하는 디스플레이 구동 장치.
영상 신호를 디스플레이하는 디스플레이 패널; 및
상기 디스플레이 패널을 구동하는 디스플레이 구동 장치를 포함하고,
상기 디스플레이 구동 장치는
호스트로부터 픽셀당 n(n은 0보다 큰 정수)비트의 이미지 데이터를 수신하는 인터페이스 회로;
m(0보다 크고 n보다 작은 정수)비트 데이터 대 n비트 데이터 간의 매핑을 정의한 적어도 하나의 변환 데이터 세트에 기초하여, 픽셀당 n비트의 변환 데이터를 생성하는 변환 데이터 생성기; 및
상기 디스플레이 구동 장치가 제1 모드로 동작하는 동안 상기 n비트 변환 데이터를 기반으로 디스플레이 패널을 구동하고,
상기 디스플레이 구동 장치가 제2 모드로 동작하는 동안 상기 인터페이스 회로에 의해 수신된 상기 n비트 이미지 데이터를 기반으로 상기 디스플레이 패널을 구동하는 소스 드라이버를 포함하되,
상기 적어도 하나의 변환 데이터 세트의 제1 변환 데이터 세트는 복수의 구간(time period)의 제1 구간과 복수의 디스플레이 영역의 제1 영역에 대응하는 디스플레이 장치.
제12항에 있어서, 상기 디스플레이 구동 장치는
상기 복수(2 이상)의 구간(time period) 또는 상기 복수의 디스플레이 영역에 따라 서로 다른 변환 데이터 세트를 저장하는 레지스터를 더 포함하는 디스플레이 장치.
제13항에 있어서, 상기 레지스터에 저장된 변환 데이터 세트는
상기 호스트의 레지스터 설정 명령에 의하여 변경되는 디스플레이 장치.
제13항에 있어서, 상기 변환 데이터 생성기는
픽셀당 m(1이상 n보다 작은 정수) 비트 데이터를 저장하는 그래픽 메모리; 및
상기 레지스터를 참조하여 상기 픽셀당 m(1이상 n보다 작은 정수) 비트 데이터를 상기 픽셀당 n비트 변환 데이터로 변환하는 칼라 변환기를 포함하는 디스플레이 장치.
제15항에 있어서, 상기 변환 데이터 생성기는
상기 인터페이스 회로에 의해 수신된 상기 이미지 데이터의 픽셀당 n비트 데이터를, 미리 정해진 인코딩 규칙에 따라, 상기 픽셀당 m비트 데이터로 인코딩하는 픽셀 인코더를 더 포함하는 디스플레이 장치.
제15항에 있어서,
상기 m은 1 또는 2 인 디스플레이 장치.
제15항에 있어서,
상기 복수의 디스플레이 영역은 제1 및 제2 영역을 포함하고,
상기 레지스터는 상기 제1 영역에 대한 제1 변환 데이터 세트 및 상기 제2 영역에 대한 제2 변환 데이터 세트를 저장하는 디스플레이 장치.
영상 신호를 디스플레이하는 디스플레이 장치; 및
상기 디스플레이 장치를 제어하는 시스템 온 칩(SoC)을 포함하고,
상기 디스플레이 장치는
상기 SoC로부터 프레임 단위로 이미지 데이터를 수신하는 인터페이스 회로;
상기 수신된 이미지 데이터에 기초하여 픽셀당 m(m은 0보다 크고 n보다 작은 정수)비트 데이터를 저장하는 그래픽 메모리;
m(m은 0보다 크고 n보다 작은 정수)비트 데이터 대 n비트 데이터 간의 매핑을 정의한 적어도 하나의 변환 데이터 세트에 기초하여, 픽셀당 n비트의 변환 데이터를 출력하는 칼라 변환기; 및
상기 디스플레이 장치가 제1 모드로 동작하는 동안 상기 n비트 변환 데이터를 기반으로 디스플레이 패널을 구동하고,
상기 디스플레이 장치가 제2 모드로 동작하는 동안 상기 인터페이스 회로에 의해 수신된 상기 n비트 이미지 데이터를 기반으로 상기 디스플레이 패널을 구동하는 소스 드라이버를 포함하되,
상기 적어도 하나의 변환 데이터 세트는 시간에 따라 또는 복수의 디스플레이 영역에 따라 변경될 수 있는 전자 시스템.
제19항에 있어서, 상기 디스플레이 구동 장치는
상기 적어도 하나의 변환 데이터 세트를 저장하는 레지스터를 더 포함하는 전자 시스템.