KR102299574B1 - 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 이를 포함하는 반도체 집적회로 장치 및 상기 디스플레이 컨트롤러의 동작 방법 - Google Patents

디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 이를 포함하는 반도체 집적회로 장치 및 상기 디스플레이 컨트롤러의 동작 방법 Download PDF

Info

Publication number
KR102299574B1
KR102299574B1 KR1020150011492A KR20150011492A KR102299574B1 KR 102299574 B1 KR102299574 B1 KR 102299574B1 KR 1020150011492 A KR1020150011492 A KR 1020150011492A KR 20150011492 A KR20150011492 A KR 20150011492A KR 102299574 B1 KR102299574 B1 KR 102299574B1
Authority
KR
South Korea
Prior art keywords
data
image
display controller
timing
compensation
Prior art date
Application number
KR1020150011492A
Other languages
English (en)
Other versions
KR20160091175A (ko
Inventor
김보영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150011492A priority Critical patent/KR102299574B1/ko
Priority to US15/003,057 priority patent/US10096304B2/en
Priority to CN201610045378.2A priority patent/CN105825800B/zh
Priority to TW105101949A priority patent/TWI688944B/zh
Publication of KR20160091175A publication Critical patent/KR20160091175A/ko
Application granted granted Critical
Publication of KR102299574B1 publication Critical patent/KR102299574B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 이를 포함하는 반도체 집적회로 장치 및 상기 디스플레이 컨트롤러의 동작 방법이 개시된다. 본 발명의 디스플레이 컨트롤러는 데이터 버스를 통하여 복수의 입력 이미지 데이터들을 순차적으로 읽어와서 처리하기 위한 이미지 처리부, 보상 이미지를 생성할 타이밍을 제어하기 위한 타이밍 제어 신호를 출력하는 타이밍 생성기, 상기 타이밍 제어 신호에 응답하여 상기 보상 이미지를 출력하는 보상 이미지 생성부, 및 상기 입력 이미지 데이터들 중 적어도 하나의 입력 이미지 데이터 대신 상기 보상 이미지를 상기 디스플레이 장치로 전송하는 데이터 인터페이스부를 포함한다.

Description

디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 이를 포함하는 반도체 집적회로 장치 및 상기 디스플레이 컨트롤러의 동작 방법{Display Controller for improving display noise, Semiconductor Integrated Circuit Device including the same and Method there-of}
본 발명의 개념은 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 이를 포함하는 반도체 집적회로 장치 및 시스템에 관한 것으로, 보다 상세하게는 디스플레이 장치의 잔상 잡음(after-image noise)을 개선하기 위한 디스플레이 컨트롤러, 이를 포함하는 반도체 집적회로 장치 및 시스템에 관한 것이다.
고 해상도 디스플레이 장치(High resolution display)를 장착한 기기(예컨대, 스마트폰, 태블릿 PC 등)의 사용이 증대되고 있다. 이러한 기기에서는 디스플레이의 품질이 큰 이유가 되고 있다. 따라서, 디스플레이 잡음을 줄이려는 노력들이 지속되고 있다.
그러나, 디스플레이 장치가 특정 형태의 이미지를 반복적으로 표현함으로 인해 생기는 잔상 문제는 계속적으로 존재하고 있다.
잔상 문제를 개선하기 위해, 종래에는 사용자가 시간에 따라 변하는 이미지가 디스플레이되는 화면 보호기를 사용하거나 또는 이미지를 인위적으로 변경하기도 하였다.
하지만, 이 경우 사용자의 인위적인 설정에 응답하기 위해 추가적인 동작이 발생하거나, 전송되는 영상 데이터의 증가로 인해 전력 소모가 증가하는 부작용이 발생할 수 있다.
본 발명이 이루고자 하는 기술적인 과제는 디스플레이 잡음, 특히 잔상을 줄여 디스플레이 품질을 개선하는 디스플레이 컨트롤러, 이를 포함하는 집적회로 장치 및 상기 디스플레이 컨트롤러의 동작 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 디스플레이 장치를 제어하는 디스플레이 컨트롤러가 제공된다.
상기 디스플레이 컨트롤러는 데이터 버스를 통하여 복수의 입력 이미지 데이터들을 순차적으로 읽어와서 처리하기 위한 이미지 처리부; 보상 이미지를 생성할 타이밍을 제어하기 위한 타이밍 제어 신호를 출력하는 타이밍 생성기; 상기 타이밍 제어 신호에 응답하여 상기 보상 이미지를 출력하는 보상 이미지 생성부; 및
상기 입력 이미지 데이터들 중 적어도 하나의 입력 이미지 데이터 대신 상기 보상 이미지를 상기 디스플레이 장치로 전송하는 데이터 인터페이스부를 포함한다.
실시예에 따라, 상기 디스플레이 컨트롤러는 모드 설정 신호 및 보상 이미지 전송 주기를 저장하는 레지스터를 더 포함하고, 상기 타이밍 생성기는 상기 모드 설정 신호 및 상기 보상 이미지 전송 주기에 응답하여 상기 타이밍 제어 신호를 출력할 수 있다.
실시예에 따라, 상기 타이밍 생성기는 상기 보상 이미지 전송 주기 내에서 랜덤하게 결정된 시점에 상기 타이밍 제어 신호(TC)를 발생할 수 있다.
실시예에 따라, 상기 디스플레이 컨트롤러는 상기 입력 이미지 데이터들 중 동일한 이미지 데이터가 기준치 이상 반복되는지를 판단하는 이미지 비교기를 더 포함할 수 있다.
실시예에 따라, 상기 타이밍 생성기는 상기 이미지 비교기의 판단 결과에 응답하여 상기 타이밍 제어 신호를 출력할 수 있다.
상기 기준치는 미리 설정된 프레임 수 또는 시간일 수 있다.
상기 복수의 입력 이미지 데이터들 각각은 프레임 데이터일 수 있다.
실시예에 따라, 상기 이미지 비교기는, 현재 프레임(current frame) 데이터와 이전 프레임(previous frame) 데이터를 비교하여 동일한 이미지 데이터인지를 판단할 수 있다.
실시예에 따라, 상기 이미지 비교기는, 현재 프레임(current frame) 데이터의 주소와 이전 프레임(previous frame) 데이터의 주소를 비교하여 동일한 이미지 데이터인지를 판단할 수 있다.
실시예에 따라, 상기 디스플레이 컨트롤러는 프레임 카운트 인에이블 신호(FC_EN) 및 프레임 스킵 레이트(FSR)를 저장하는 레지스터를 더 포함하고, 상기 타이밍 생성기는 상기 프레임 카운트 인에이블 신호(FC_EN)가 인에이블 상태인 경우, 상기 복수의 입력 이미지 데이터들의 프레임 수를 카운트하여, 카운트 값이 상기 프레임 스킵 레이트와 동일하면 상기 보상 이미지를 생성할 타이밍을 제어하기 위한 타이밍 제어 신호를 출력하는 프레임 카운터를 포함할 수 있다.
실시예에 따라, 상기 타이밍 생성기는 상기 디스플레이 장치로부터 수신한 상태 정보에 기초하여 인에이블될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 복수의 입력 이미지 데이터들을 저장하는 메모리; 버스; 및 상기 버스를 통하여 상기 메모리와 연결되고, 디스플레이 장치를 제어하는 디스플레이 컨트롤러를 포함하는 반도체 집적회로 장치가 제공된다.
상기 디스플레이 컨트롤러는 상기 버스를 통하여 상기 메모리로부터 상기 복수의 입력 이미지 데이터들을 순차적으로 읽어와서 처리하기 위한 이미지 처리부; 상기 입력 이미지 데이터들 중 동일한 이미지 데이터가 기준치 이상 반복되는 경우, 타이밍 제어 신호를 발생하는 타이밍 생성기; 상기 타이밍 제어 신호에 응답하여 상기 보상 이미지를 출력하는 보상 이미지 생성부; 및 상기 입력 이미지 데이터들 중 적어도 하나의 입력 이미지 데이터 대신 상기 보상 이미지를 상기 디스플레이 장치로 전송하는 데이터 인터페이스부를 포함한다.
실시예에 따라, 상기 디스플레이 컨트롤러는 모드 설정 신호를 저장하는 레지스터; 및 상기 입력 이미지 데이터들 중 동일한 이미지 데이터가 기준치 이상 반복되는지를 판단하고, 판단 결과를 상기 타이밍 생성기로 출력하는 이미지 비교기를 더 포함하고, 상기 타이밍 생성기는 상기 모드 설정 신호 및 상기 판단 결과에 응답하여 상기 타이밍 제어 신호를 출력할 수 있다.
실시예에 따라, 상기 레지스터는 보상 이미지 전송 주기를 더 저장하고, 상기 타이밍 생성기는 상기 보상 이미지 전송 주기 내에서 랜덤하게 결정된 시점에 상기 타이밍 제어 신호(TC)를 발생할 수 있다.
실시예에 따라, 상기 디스플레이 컨트롤러는 상기 디스플레이 장치로부터 상태 정보를 수신하고, 상기 상태 정보에 기초하여 상기 모드 설정 신호를 설정하는 판단 로직을 더 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 디스플레이 장치를 제어하는 디스플레이 컨트롤러의 동작 방법에 있어서, 데이터 버스를 통하여 프레임 데이터를 읽어오는 단계; 보상 이미지를 생성할 타이밍을 판단하여, 타이밍 제어 신호를 발생하는 단계; 상기 타이밍 제어 신호에 응답하여 상기 보상 이미지를 생성하는 단계; 및 상기 프레임 데이터 대신 상기 보상 이미지를 상기 디스플레이 장치로 전송하는 단계를 포함하는 디스플레이 컨트롤러의 동작 방법이 제공된다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 디스플레이 장치를 제어하는 디스플레이 컨트롤러의 동작 방법에 있어서, 보상 이미지를 생성할 타이밍을 판단하여, 타이밍 제어 신호를 발생하는 단계; 상기 타이밍 제어 신호에 응답하여, 상기 데이터 버스를 통하여 프레임 데이터를 읽어오는 대신 상기 보상 이미지를 생성하는 단계; 및 상기 보상 이미지를 상기 디스플레이 장치로 전송하는 단계를 포함하는 디스플레이 컨트롤러의 동작 방법이 제공된다.
상술한 바와 같이, 본 발명의 일 실시예에 따르면, 동일 이미지 데이터가 반복적으로 디스플레이 장치로 전송될 때, 보상 이미지를 삽입하여 전송함으로써, 동일 이미지 디스플레이에 따른 잔상을 줄일 수 있다.
이에 따라, 디스플레이 잡음이 줄어 들어, 디스플레이 품질 및 디스플레이 장치를 포함하는 기기의 성능이 개선된다.
도 1은 본 발명의 실시 예에 따른 집적회로 장치를 포함하는 전자 시스템의 블록도를 나타낸다.
도 2는 도 1에 도시된 SoC의 일 실시예를 나타내는 구성 블럭도이다.
도 3은 도 2에 도시된 디스플레이 컨트롤러의 일 실시예를 나타내는 구성 블록도이다.
도 4는 도 3의 레지스터에 저장되는 정보의 일 실시예를 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 데이터 전송 타이밍도와 본 발명의 비교예에 따른 데이터 전송 타이밍도를 비교하여 나타내는 도면이다.
도 5는 도 2에 도시된 디스플레이 컨트롤러의 다른 실시예를 나타내는 구성 블록도이다.
도 6은 도 2에 도시된 디스플레이 컨트롤러의 또 다른 실시예를 나타내는 구성 블록도이다.
도 7은 도 2에 도시된 디스플레이 컨트롤러의 또 다른 실시예를 나타내는 구성 블록도이다.
도 8은 본 발명의 실시예에 따른 디스플레이 컨트롤러의 동작 방법을 나타내는 플로우차트이다.
도 9는 디스플레이 컨트롤러의 동작을 설명하기 위한 개략적인 동작 타이밍도이다.
도 10은 본 발명의 다른 실시예에 따른 디스플레이 컨트롤러의 동작 방법을 나타내는 플로우차트이다.
도 11은 디스플레이 컨트롤러의 동작을 설명하기 위한 개략적인 동작 타이밍도이다.
도 12는 본 발명의 다른 실시 예에 따른 전자 시스템의 구성 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시 예에 따른 집적회로 장치를 포함하는 전자 시스템의 블록도를 나타낸다. 집적회로 장치는 시스템 온 칩(SoC; System-on-chip)(10), 또는 어플리케이션 프로세서(AP)로 구현될 수 있다. 도 2는 도 1에 도시된 SoC의 일 실시예를 나타내는 구성 블럭도이다.
도 1 내지 도 2를 참조하면, 전자 시스템(1)은 휴대용 전자 장치로 구현될 수 있다. 상기 휴대용 전자 장치는 랩탑 컴퓨터(laptop computer), 이동 전화기, 스마트 폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant), EDA (enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), 모바일 인터넷 장치(mobile internet device(MID), 웨어러블 컴퓨터, 사물 인터넷 (internet of things(IoT)) 장치, 또는 만물 인터넷(internet of everything(IoE)) 장치로 구현될 수 있다.
전자 시스템(1)은 정지 영상 신호(또는 정지 영상) 또는 동영상 신호(또는 동영상)를 디스플레이 패널(25)에서 디스플레이할 수 있다.
디스플레이 장치(20)는 디스플레이 드라이버(21)와 디스플레이 패널(25)을 포함한다. 실시 예에 따라, SoC(10)와 디스플레이 드라이버(21)는 하나의 모듈(module), 하나의 시스템 온 칩(system on chip), 또는 하나의 패키지, 예컨대 멀티-칩 패키지(multi-chip package)로 구현될 수 있다. 다른 실시예에 따라, 디스플레이 드라이버(21)와 디스플레이 패널(25)는 하나의 모듈로 구현될 수 있다.
디스플레이 드라이버(21)는 SoC(10)에서 출력된 신호들에 따라 디스플레이 패널(25)의 동작을 제어한다. 예컨대, 디스플레이 드라이버(21)는 SoC(10)로부터 수신한 이미지 데이터를 선택된 인터페이스를 통하여 출력 영상 신호로서 디스플레이 패널(25)로 전송할 수 있다.
디스플레이 패널(25)은 디스플레이 드라이버(21)로부터 출력된 출력 영상 신호를 디스플레이 할 수 있다. 예컨대, 디스플레이 패널(25)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(Organic LED) 디스플레이, 또는 AMOLED(active-matrix OLED) 디스플레이로 구현될 수 있다.
외부 메모리(30)는 SoC(10)에서 실행되는 프로그램 명령들(program instructions)을 저장한다. 또한, 외부 메모리(30)는 디스플레이 장치(20)에 스틸 이미지들(still images) 또는 무빙 이미지(moving image)를 디스플레이하기 위한 이미지 데이터를 저장할 수 있다. 상기 무빙 이미지는 짧은 시간에 나타나는(presented) 일련의 서로 다른 스틸 이미지들이다.
외부 메모리(30)는 휘발성 메모리 또는 불휘발성 메모리일 수 있다. 상기 휘발성 메모리는 DRAM(dynamic random access memory), SRAM(static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)일 수 있다. 상기 불휘발성 메모리는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), PRAM(Phase change RAM), 저항 메모리일 수 있다.
SoC(10)는 외부 메모리(30) 및/또는 디스플레이 장치(20)를 제어한다. 실시 예에 따라 SoC(10)는 집적 회로(integrated circuit(IC)), 프로세서(processor), 어플리케이션 프로세서(application processor), 멀티 미디어 프로세서(multimedia processor), 또는 집적된 멀티 미디어 프로세서(integrated multimedia processor)라고 호칭될 수 있다.
SoC(10)는 중앙처리장치(central processing unit(CPU); 100), ROM(read only memory; 110), RAM(random access memory; 120), 이미지 처리 프로세서(ISP: image signal processor)(130), 디스플레이 컨트롤러(200), 그래픽 프로세싱 유닛(graphics processing unit(GPU); 150), 메모리 컨트롤러(160), 포스트 프로세서(170), 및 시스템 버스(180)를 포함할 수 있다. SoC(10)는 도시된 구성 요소 이외에 다른 구성 요소들을 더 포함할 수 있다.
프로세서(processor)라고도 불릴 수 있는 CPU(100)는 외부 메모리(30)에 저장된 프로그램들 및/또는 데이터를 처리 또는 실행할 수 있다. 예컨대, CPU(100)는 클럭 신호 모듈(미도시)로부터 출력된 동작 클락 신호에 응답하여 상기 프로그램들 및/또는 상기 데이터를 처리 또는 실행할 수 있다.
CPU(100)는 멀티-코어 프로세서(multi-core processor)로 구현될 수 있다. 상기 멀티-코어 프로세서는 두 개 또는 그 이상의 독립적인 실질적인 프로세서들('코어들(cores)'이라고 불림)을 갖는 하나의 컴퓨팅 컴포넌트(computing component)이고, 상기 프로세서들 각각은 프로그램 명령들(program instructions)을 읽고 실행할 수 있다.
CPU(100)는 운영체제(OS; operating system)을 실행한다. 운영체제(OS)는 전자 시스템(1)의 자원(예를 들어, 메모리, 디스플레이 등)을 관리할 수 있다. 운영체제(OS)는 전자 시스템(1)에서 실행되는 어플리케이션들에 자원을 배분할 수 있다.
ROM(110), RAM(120), 및/또는 외부 메모리(30)에 저장된 프로그램들 및/또는 데이터는 필요에 따라 CPU(100)의 메모리(미도시)에 로드(load)될 수 있다.
ROM(110)은 영구적인 프로그램들 및/또는 데이터를 저장할 수 있다.
ROM(110)은 EPROM(erasable programmable read-only memory) 또는 EEPROM (electrically erasable programmable read-only memory)으로 구현될 수 있다.
RAM(120)은 프로그램들, 데이터, 또는 명령들(instructions)을 일시적으로 저장할 수 있다. 예컨대, 메모리(110 또는 30)에 저장된 프로그램들 및/또는 데이터는 CPU(100)의 제어에 따라 또는 ROM(110)에 저장된 부팅 코드(booting code)에 따라 RAM(120)에 일시적으로 저장될 수 있다. RAM(120)은 DRAM(dynamic RAM) 또는 SRAM(static RAM)으로 구현될 수 있다.
ISP(130)는 이미지 신호에 대한 각종 처리(processing)를 수행할 수 있다.
ISP(130)는 이미지 센서(미도시)로부터 입력된 이미지 데이터를 처리할 수 있다. 예컨대, ISP(130)는 이미지 센서로부터 입력된 이미지 데이터의 떨림 보정을 하고, 화이트 밸런스를 맞출 수 있다.
또한, ISP(130)는 명도·대비 등의 색 보정, 색조화, 양자화, 다른 색 공간으로의 색 변환 등을 수행할 수 있다. ISP(130)는 영상 처리한 이미지 데이터를 주기적으로 버스(180)를 통해 메모리(30)에 저장할 수 있다.
GPU(150)는 그래픽 처리와 관련된 프로그램 명령들을 읽고 수행할 수 있다. 예컨대, GPU(150)는 그래픽 관련 도형 처리 등을 고속으로 수행할 수 있다.
또한, GPU(150)는 메모리 컨트롤러(160)에 의해 외부 메모리(30)로부터 리드 (read)된 데이터를 디스플레이 디바이스(20)에 적합한 신호로 변환할 수 있다.
그래픽 처리를 위해, GPU(150) 외에도 그래픽 엔진(미도시) 또는 그래픽 액셀레이터(Accelerator) 등이 사용될 수 있다.
포스트 프로세서(post processor, 170)는 이미지나 영상 신호를 출력 장치(예컨대, 디스플레이 장치(20))에 적합한 후처리(post processing)를 수행한다. 포스트 프로세서(170)는, 디스플레이 장치(20)로 출력하기에 적합하도록 이미지의 크기를 확대하거나 축소하거나 또는 이미지를 회전시키는 기능을 수행할 수도 있다.
포스트 프로세서(170)는 후처리한 이미지 데이터를 버스(180)를 통해 메모리(30)에 저장하거나, 또는 온-더-플라이(on-the-fly) 방식으로 버스(180)를 통해 직접 디스플레이 컨트롤러(200)로 출력할 수 있다.
메모리 컨트롤러(160)는 외부 메모리(30)와 인터페이스한다. 메모리 컨트롤러(160)는 외부 메모리(30)의 동작을 전반적으로 제어하며, 호스트와 외부 메모리(30) 사이의 데이터 교환을 제어한다. 예컨대, 메모리 컨트롤러(160)는 호스트의 요청에 따라 외부 메모리(30)에 데이터를 쓰거나 외부 메모리(30)로부터 데이터를 읽을 수 있다. 여기서, 호스트는 CPU(100), ISP(130), GPU(150), 또는 디스플레이 컨트롤러(200)와 같은 마스터(master) 장치일 수 있다.
실시예에 따라, 메모리 컨트롤러(160)는 디스플레이 컨트롤러(200)로부터의 이미지 데이터 요청에 따라, 외부 메모리(30)로부터 이미지 데이터를 독출하여 메모리 컨트롤러(160)로 제공할 수 있다.
디스플레이 컨트롤러(200)는 디스플레이 장치(20)의 동작을 제어한다.
디스플레이 컨트롤러(200)는 디스플레이 장치(20)를 통해 디스플레이할 이미지 데이터를 시스템 버스(180)를 통하여 수신하고, 이를 디스플레이 장치(20)로 전송하기 위한 신호(예컨대, 인터페이스 규격에 따른 신호)로 변환하여, 상기 디스플레이 장치(20)로 전송한다.
실시예에 따라, 디스플레이 컨트롤러(200)는 기 설정된 시간 간격으로 메모리 컨트롤러(160)로 프레임 데이터를 요청하여, 프레임 단위로 이미지 데이터를 수신할 수 있다.
각 구성 요소(100, 110, 120, 130, 150, 160, 170, 및 200)는 시스템 버스(180)를 통하여 서로 통신할 수 있다. 즉, 시스템 버스(180)는 SoC(10)의 각 구성요소를 연결하여 각 구성요소간 데이터 송수신의 통로 역할을 한다. 또한, 시스템 버스(180)는 각 구성요소간 제어 신호의 전송 통로 역할을 할 수 있다.
실시예에 따라, 시스템 버스(180)는 데이터를 전송하는 데이터 버스(도 3 및 도 4의 181), 어드레스 신호를 전송하는 어드레스 버스(미도시) 및 제어 신호를 전송하는 제어 버스(미도시)를 포함할 수 있다.
실시예에 따라 시스템 버스(180)는 소정의 구성요소들 간의 데이터 통신을 위한 소규모의 버스, 즉, 인터커넥터(interconnector)를 포함할 수 있다.
도 3은 도 2에 도시된 디스플레이 컨트롤러의 일 실시예를 나타내는 구성 블록도이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 디스플레이 컨트롤러(200a)는 이미지 처리부(image processing logic; 210a), 보상 이미지 생성부(compensation image generator; 220a), 레지스터(SFR; 230a), 선택기(selector; 240a), 데이터 인터페이스부(data I/F; 250), 타이밍 생성기(260a) 및 타이밍 컨트롤러(270)를 포함할 수 있다.
이미지 처리부(210a)는 데이터 버스(181)를 통하여 입력 이미지 데이터(Din)를 수신한다. 입력 이미지 데이터(Din)의 출처(source)는 다양할 수 있다. 예컨대, 이미지 처리부(210)는 CPU(100), 메모리(30), 그래픽 프로세싱 유닛(150) 또는 도시되지 않은 다른 구성요소(예컨대, 스케일러(scaler), 포스트 프로세서(post processor) 등)으로부터 출력된 입력 이미지 데이터(Din)를 데이터 버스(181)를 통하여 수신할 수 있다.
이를 위하여, 이미지 처리부(210a)는 메모리에 억세스하여 입력 이미지 데이터(Din)를 읽어 오기 위한 하나 이상의 DMA(Direct memory access)(도 4의 210b)를 포함할 수 있다. 실시예에 따라, 입력 이미지 데이터(Din)는 R, G, B 데이터일 수 있고, 이미지 처리부(210a)는 프레임 단위로 입력 이미지 데이터(Din)를 읽어올 수 있다.
이미지 처리부(210a)는 입력 이미지 데이터(Din)를 버퍼링하여 출력할 수도 있고, 입력 이미지 데이터(Din)를 처리하여 출력할 수도 있다.
실시예에 따라, 이미지 처리부(210a)는 둘 이상의 DMA로부터 수신한 입력 이미지 데이터(Din)를 합성(blend 또는 combine)하여 합성된 이미지 데이터(PI)를 출력할 수 있다.
보상 이미지 생성부(220a)는 보상 이미지(CI)를 생성한다. 보상 이미지(CI)는 칼라 이미지 데이터(예컨대, R, G, B 데이터)일 수 있다.
보상 이미지(CI)는 디스플레이 장치(20a)에서 동일한 영상을 계속하여 디스플레이하는 경우 발생하는 잔상 잡음을 줄이기 위한 이미지이다.
실시예에 따라, 보상 이미지(CI)는 미리 설정되어 저장된 데이터, 입력 이미지 데이터(Din)와 무관한 랜덤 데이터 또는 입력 이미지 데이터(Din)의 상보 데이터일 수 있다.
실시예에 따라, 보상 이미지 생성부(220a)는 특정 칼라 값을 가지는 보상 이미지(예컨대, 화이트 이미지)를 출력할 수 있고, 미리 저장되어 있는 데이터를 이용하여 보상 이미지(CI)를 생성할 수 있다.
실시예에 따라, 보상 이미지 생성부(220a)는 입력 이미지 데이터(Din)와 무관한 랜덤 데이터를 생성하여 보상 이미지(CI)로 출력할 수 있다.
또는 보상 이미지 생성부(220a)는 입력 이미지 데이터(Din)를 수신하고, 이를 반전함으로써 생성한 상보 데이터를 보상 이미지(CI)로 출력할 수 있다.
타이밍 생성기(260a)는 보상 이미지(CI)를 생성할 타이밍을 제어한다.
타이밍 생성기(260a)는 보상 이미지(CI)를 생성할 시점에 타이밍 제어 신호(TC)를 보상 이미지 생성부(220a)로 출력하고, 보상 이미지 생성부(220a)는 타이밍 제어 신호(TC)에 응답하여 보상 이미지(CI)를 생성할 수 있다.
또한 타이밍 생성기(260a)는 보상 이미지(CI) 생성시, 이미지 처리부(210a)로부터 출력되는 출력 이미지(PI) 대신에 보상 이미지(CI)가 선택되도록 선택 신호(SEL)를 출력하여 선택기(240a)를 제어한다.
선택기(240a)는 이미지 처리부(210a)로부터 출력되는 출력 이미지(PI)와 보상 이미지(CI) 중에서 어느 하나를 선택하여 출력할 수 있다.
선택기(240a)는 타이밍 생성기(260a)의 선택 신호(SEL)에 응답하여 출력 이미지(PI)와 보상 이미지(CI) 중 하나를 선택적으로 출력할 수 있다.
실시예에 따라 선택기(240a)는 스위치 또는 멀티플렉서로 구현될 수 있으나, 이에 한정되는 것은 아니다.
데이터 인터페이스(250)는 선택기(240a)로부터 선택 이미지(SI)를 수신하고, 타이밍 컨트롤러(270)의 제어에 따라 출력 이미지 데이터(Dout)를 디스플레이 장치(20a)로 전송한다.
데이터 인터페이스(250)는 미리 정해진 인터페이스 규격(예컨대, MIPI®(Mobile Industry Processor Interface))에 따라 출력 이미지 데이터(Dout)를 디스플레이 장치(20a)로 전송할 수 있다.
이에 따라, 데이터 인터페이스(250)는 선택 이미지(SI)를 미리 정해진 인터페이스 규격에 맞도록 변환할 수 있다.
레지스터(230a)는 도 4에 도시된 바와 같이 모드 설정 신호(Mode_Sig)를 저장할 수 있다. 도 4는 도 3의 레지스터(230a)에 저장되는 정보의 일 실시예를 나타내는 도면이다.
모드 설정 신호(Mode_Sig)는 보상 이미지 생성 및 전송 기능의 인에이블 여부를 나타내는 신호이다.
실시예에 따라, 모드 설정 신호(Mode_Sig)가 제1 값일 때는 타이밍 생성기(260a) 및 보상 이미지 생성부(220a)가 디스에이블되어, 보상 이미지(CI)가 생성되지 않고, 이에 따라 데이터 인터페이스(250)는 보상 이미지(CI)를 디스플레이 장치(20a)로 전송하지 않는다.
모드 설정 신호(Mode_Sig)가 제2 값일 때는 타이밍 생성기(260a) 및 보상 이미지 생성부(220a)가 인에이블되어, 보상 이미지(CI)가 생성되고, 이에 따라, 데이터 인터페이스(250)는 보상 이미지(CI)를 디스플레이 장치(20a)로 전송할 수 있다.
모드 설정 신호(Mode_Sig)는 사용자의 설정에 의해, 또는 미리 정해진 정보에 기초하여 동적으로 설정될 수 있다.
레지스터(260a)는 또한 도 4에 도시된 바와 같이, 보상 이미지 전송 주기(TP_CI) 정보를 저장할 수 있다.
실시예에 따라, 타이밍 생성기(260a)는 보상 이미지 전송 주기(TP_CI)당 평균 한번씩 보상 이미지(CI)가 전송되도록 제어할 수 있다.
예컨대, 보상 이미지 전송 주기(TP_CI)가 10초로 설정된 경우, 타이밍 생성기(260a)는 평균적으로 10초에 한번씩 보상 이미지(CI)가 전송되도록 타이밍 제어 신호(TC)를 발생할 수 있다.
이 경우 타이밍 생성기(260a)는 보상 이미지 전송 주기(TP_CI)인 10초 내에서는 랜덤하게 결정된 시점에 타이밍 제어 신호(TC)를 발생할 수 있다.
보상 이미지(CI)의 생성 시점을 보상 이미지 전송 주기(TP_CI) 내에서 랜덤하게 결정함으로써 화질의 열화를 최소화할 수 있다.
실시예에 따라, 레지스터(260a)의 값, 즉, 모드 설정 신호(Mode_Sig) 및 보상 이미지 전송 주기(TP_CI)는 디스플레이 컨트롤러(200a)의 외부의 다른 구성요소(예컨대, 도 2의 CPU 등)에 의하여 설정될 수 있다.
실시예에 따라, 보상 이미지(CI)가 생성되어 전송되는 경우에, 이미지 처리부(210a)는 새로운 입력 이미지 데이터(Din)를 읽어오지 않도록 제어될 수 있다.
예컨대, 타이밍 생성기(260a)는 타이밍 제어 신호(TC)를 이미지 처리부(210a) 및 보상 이미지 생성부(220a)로 출력할 수 있다.
이에 따라, 이미지 처리부(210a)는 타이밍 제어 신호(TC)에 응답하여 입력 이미지 데이터(Din), 예컨대, 새로운 프레임 데이터를 읽어 오지 않을 수 있다. 이와 같이, 보상 이미지(CI)가 전송될 타이밍에는 새로운 프레임 데이터를 읽어오지 않음으로써, 소모 전류를 줄일 수 있다. 이 실시예에 대해서는 도 10 및 도 11의 실시예를 참조하여 상세히 후술한다.
도 5는 도 2에 도시된 디스플레이 컨트롤러의 다른 실시예(200b)를 나타내는 구성 블록도이다.
본 발명의 실시예에 따른 디스플레이 컨트롤러(200b)는 DMA(210b), 보상 이미지 생성부(220b), 레지스터(230b), 멀티플렉서(240b), 데이터 인터페이스부(250), 프레임 카운터(260b) 및 타이밍 컨트롤러(270)를 포함할 수 있다.
DMA(210b), 보상 이미지 생성부(220b), 레지스터(230b), 멀티플렉서(240b), 및 프레임 카운터(260b)는 도 3에 도시된 이미지 처리부(210a), 보상 이미지 생성부(220a), 레지스터(230a), 선택기(240a) 및 타이밍 생성기(260a)에 각각 대응될 수 있다.
DMA(210b)는 데이터 버스(181)를 통하여 입력 이미지 데이터(Din)를 수신한다. 도 3에서 상술한 바와 같이, 입력 이미지 데이터(Din)의 출처(source)는 다양할 수 있다.
보상 이미지 생성부(220b)는 보상 이미지(CI)를 생성한다. 보상 이미지(CI)는 칼라 이미지 데이터(예컨대, R, G, B 데이터)일 수 있다.
실시예에 따라, 보상 이미지 생성부(220b)는 특정 칼라 값을 가지는 보상 이미지(예컨대, 화이트 이미지)를 출력할 수 있고, 미리 저장된 데이터를 보상 이미지(CI)로 출력할 수 있다.
실시예에 따라, 보상 이미지 생성부(220b)는 미리 저장되어 있는 데이터를 이용하여 보상 이미지(CI)를 생성할 수 있다. 예컨대, 보상 이미지 생성부(220b)는 보상 이미지(CI)로서, 일정 길이의 데이터 패턴을 반복하여 출력할 수 있고, 특정 데이터 패턴과 동일한 데이터 및 이의 반전 데이터를 반복하여 출력할 수 있다.
실시예에 따라, 보상 이미지 생성부(220b)는 입력 이미지 데이터(Din)와 무관한 랜덤 데이터를 생성하여 보상 이미지(CI)로 출력할 수 있다.
또는 보상 이미지 생성부(220b)는 입력 이미지 데이터(Din)를 수신하고, 이를 반전함으로써 생성한 상보 데이터를 보상 이미지(CI)로 출력할 수 있다.
프레임 카운터(260b)는 보상 이미지(CI)를 생성할 타이밍을 제어한다.
프레임 카운터(260b)는 보상 이미지(CI)를 생성할 시점에 타이밍 제어 신호(TC)를 보상 이미지 생성부(220a)로 출력하고, 보상 이미지 생성부(220a)는 타이밍 제어 신호(TC)에 응답하여 보상 이미지(CI)를 생성할 수 있다.
프레임 카운터(260b)는 프레임 수를 카운트하고, 카운트 값이 레지스터(230b)에서 출력되는 프레임 스킵 레이트(FSR)와 동일하면, 타이밍 제어 신호(TC)를 보상 이미지 생성부(220a)로 출력할 수 있다.
프레임 카운터(260b)는 레지스터(230b)에서 출력되는 프레임 카운트 인에이블 신호(FC_EN)에 응답하여 인에이블 될 수 있다.
이에 따라, 프레임 카운터(260b)는 프레임 카운트 인에이블 신호(FC_EN)에 의하여 인에이블 상태인 경우에만, 프레임 수를 카운트하여 그 카운트 값이 프레임 스킵 레이트(FSR)와 동일하면 보상 이미지(CI)를 생성하도록 제어한다. 또한, 그 카운트 값이 프레임 스킵 레이트(FSR)와 동일하면 초기화(예컨대, '0'으로 리셋)되고, 다시 프레임 수를 카운트할 수 있다.
따라서, 프레임 카운트 인에이블 신호(FC_EN)의 설정에 따라, 보상 이미지 생성 및 전송 기능이 인에이블될 수도 있고, 디스에이블될 수도 있다.
프레임 카운트 인에이블 신호(FC_EN)는 사용자의 설정에 의해, 또는 미리 정해진 정보에 기초하여 동적으로 설정될 수 있다.
실시예에 따라, 레지스터(260b)의 신호, 프레임 카운트 인에이블 신호(FC_EN) 및 프레임 스킵 레이트(FSR)는 디스플레이 컨트롤러(200a)의 외부의 다른 구성요소(예컨대, 도 2의 CPU 등)에 의하여 설정될 수 있다.
프레임 카운터(260b)는 보상 이미지(CI) 생성시, DMA(210b)로부터 출력되는 출력 이미지(PI) 대신에 보상 이미지(CI)가 선택되도록 선택 신호(SEL)를 출력하여 멀티플렉서(240b)를 제어한다.
멀티플렉서(240b)는 선택 신호(SEL)에 응답하여 DMA(210b)로부터 출력되는 출력 이미지(PI)와 보상 이미지(CI) 중에서 어느 하나를 선택하여 출력할 수 있다.
데이터 인터페이스(250)는 멀티플렉서(240b)로부터 선택 이미지(SI)를 수신하고, 타이밍 컨트롤러(270)의 제어에 따라 출력 이미지 데이터(Dout)를 디스플레이 장치(20a)로 전송한다.
데이터 인터페이스(250)는 미리 정해진 인터페이스 규격(예컨대, MIPI®(Mobile Industry Processor Interface))에 따라 출력 이미지 데이터(Dout)를 디스플레이 장치(20a)로 전송할 수 있다.
이에 따라, 데이터 인터페이스(250)는 선택 이미지(SI)를 미리 정해진 인터페이스 규격에 맞도록 변환할 수 있다.
도 6은 도 2에 도시된 디스플레이 컨트롤러의 또 다른 실시예(200c)를 나타내는 구성 블록도이다.
도 1 내지 도 6을 참조하면, 도 6에 도시된 본 발명의 실시예에 따른 디스플레이 컨트롤러(200c)는 도 3에 도시된 디스플레이 컨트롤러(200a)와 그 구성 및 동작이 유사하므로, 설명의 중복을 피하기 위하여 차이점 위주로 기술한다.
도 6에 도시된 본 발명의 실시예에 따른 디스플레이 컨트롤러(200c)는 도 3에 도시된 디스플레이 컨트롤러(200a)에 비하여, 이미지 비교기(280)를 더 포함한다.
이미지 비교기(280)는 이미지 처리부(210a)로 입력되는 이미지(Din)가 이전 이미지와 동일하지 여부 또는 이미지 처리부(210a)로부터 출력되는 이미지(PI)가 이전 이미지와 동일한 이미지인지 여부를 판단한다.
이미지 비교기(280)는 동일한 이미지가 기준치 이상 반복되는지를 판단하고, 판단 결과를 타이밍 생성기(260a)에 알려줄 수 있다.
여기서, '동일한 이미지'란 현재 프레임과 이전 프레임이 100% 일치하는 것을 의미하는 것은 아니며, 미리 설정된 동일 조건을 만족하는 것을 의미할 수 있다.
동일 조건은 현재 프레임과 이전 프레임이 정해진 비율(예컨대, 60%, 70% 등) 이상 일치하는 경우일 수도 있고, 현재 프레임의 주소(예컨대, 현재 프레임을 읽어온 메모리의 주소 또는 DMA 주소)와 이전 프레임의 주소가 일치하는 경우일 수도 있으나, 이에 한정되는 것은 아니다.
기준치는 시간일 수도 있고, 프레임 수일 수도 있으나, 이에 한정되는 것은 아니다.
실시예에 따라, 이미지 비교기(280)는 동일한 이미지가 기준시간 또는 기준 프레임 수 이상 반복되는 것으로 판단되면, 이를 타이밍 생성기(260a)에 알리고, 타이밍 생성기(260a)는 이미지 비교기(280)의 판단 결과에 응답하여 타이밍 제어 신호(TC)를 생성할 수 있다.
실시예에 따라, 타이밍 생성기(260a)는 레지스터(260a)의 모드 설정 신호(Mode_Sig), 보상 이미지 전송 주기(TP_CI) 및 이미지 비교기(280)의 판단 결과에 응답하여 타이밍 제어 신호(TC)를 생성할 수 있다.
예컨대, 타이밍 생성기(260a)는 모드 설정 신호(Mode_Sig)가 제2 값으로 설정되어 있는 상태에서, 이미지 비교기(280)의 판단 결과 동일한 이미지가 기준치 이상 반복되면, 보상 이미지 전송 주기(TP_CI) 내에서 랜덤하게 결정된 시점에 타이밍 제어 신호(TC)를 발생할 수 있다.
도 7은 도 2에 도시된 디스플레이 컨트롤러의 또 다른 실시예(200d)를 나타내는 구성 블록도이다.
도 1 내지 도 7을 참조하면, 도 7에 도시된 본 발명의 실시예에 따른 디스플레이 컨트롤러(200d)는 도 3에 도시된 디스플레이 컨트롤러(200a)와 그 구성 및 동작이 유사하므로, 설명의 중복을 피하기 위하여 차이점 위주로 기술한다.
도 7에 도시된 본 발명의 실시예에 따른 디스플레이 컨트롤러(200d)는 도 3에 도시된 디스플레이 컨트롤러(200a)에 비하여, 판단 로직(290)를 더 포함한다.
또한, 도 7에 도시된 디스플레이 장치(20b)는 도 3에 도시된 디스플레이 장치(20a)에 비하여, 온도 검출기(22)를 더 포함한다.
판단 로직(290)은 디스플레이 장치(20b)로부터 입력되는 상태 정보(INFO)를 수신하고, 레지스터(230a)의 모드 설정 신호(Mode_Sig)를 설정할 수 있다.
상태 정보(INFO)는 디스플레이 장치(20b)의 온도 정보, 밝기 정보 등의 상태를 나타내는 정보이다. 상태 정보(INFO)는 온도 검출기(22)에 의해 검출된 온도 정보를 포함할 수 있으나, 이에 한정되는 것은 아니다.
실시예에 따라, 디스플레이 컨트롤러(200d)는 특정 커맨드(예컨대, MIPI DSI Command)를 이용하여 디스플레이 장치(20b)의 상태 정보(INFO)를 읽어 올 수 있다.
실시예에 따라, 디스플레이 컨트롤러(200d)는 디스플레이 장치(20b)의 특정 신호를 폴링(polling)하여 상태 정보(INFO)를 수신할 수 있다.
판단 로직(290)은 디스플레이 장치(20b)에서 검출된 온도 정보가 기준 온도 이상이면 모드 설정 신호(Mode_Sig)를 제2값으로 설정할 수 있다.
이와 같이, 판단 로직(290)은 디스플레이 장치(20b)의 상태 정보(INFO)에 따라 모드 설정 신호(Mode_Sig)를 설정함으로써, 보상 이미지 생성부(220a) 및 타이밍 생성기(260a)를 선택적으로 인에이블할 수 있다.
다른 실시예에서는, 상태 정보(INFO)는 디스플레이 장치(20b)에서 검출되는 정보가 아니라, 디스플레이 컨트롤러(200)를 포함하는 시스템(예컨대, 도 1의 1 또는 도 2의 10) 내부에서 검출되는 정보일 수 있다.
도 8은 본 발명의 실시예에 따른 디스플레이 컨트롤러의 동작 방법을 나타내는 플로우차트이다. 도 9는 디스플레이 컨트롤러의 동작을 설명하기 위한 개략적인 동작 타이밍도이다. 도 8의 디스플레이 컨트롤러의 동작 방법은 도 3, 도 5, 도 6, 또는 도 7의 디스플레이 컨트롤러(200a, 200b, 200c, 또는 200d)에 의해 수행될 수 있다.
도 8 및 도 9를 참조하면, 디스플레이 컨트롤러(200a, 200b, 200c, 또는 200d)는 데이터 버스(181)를 통하여 프레임 데이터(FDATA)를 읽어온다(S110).
디스플레이 컨트롤러(200a, 200b, 200c, 또는 200d)는 프레임 동기 신호(Sync)에 따라, 제1 내지 제3 프레임 데이터(FDATA)를 순차적으로 읽어올 수 있다. 프레임 데이터(FDATA)를 읽어오는 동작은 타이밍 제어 신호(TC)의 발생 여부와 무관할 수 있다.
한편, 프레임 데이터(FDATA)를 읽어 오는 동작과 병행하여, 타이밍 생성기(260a, 260b)는 보상 이미지(CI)를 생성할 타이밍인지를 판단하고, 보상 이미지(CI)를 생성할 시점이면 타이밍 제어 신호(TC)를 발생한다(S120).
실시예에 따라, 보상 이미지(CI)를 생성할 타이밍인지를 판단하는 동작은 도 6을 참조하여 상술한 바와 같이, 데이터 버스를 통하여 순차적으로 읽어온 복수의 프레임 데이터 중 동일한 이미지 데이터가 기준치 이상 반복되는지를 판단하는 단계를 포함할 수 있다.
실시예에 따라, 보상 이미지(CI)를 생성할 타이밍인지를 판단하는 동작은 도 5를 참조하여 상술한 바와 같이, 데이터 버스를 통하여 순차적으로 읽어온 복수의 프레임 데이터의 프레임 수를 카운트하고, 카운트 값이 미리 설정된 프레임 스킵 레이트와 동일한지를 비교하는 단계를 포함할 수 있다.
타이밍 제어 신호(TC)가 발생되지 않으면, 독출된 프레임 데이터(FDATA)가 출력 이미지 데이터(Dout)로서 디스플레이 장치로 전송될 수 있다(S130).
예컨대, 도 9의 실시예에서 제1 프레임 데이터(FDATA1)의 독출시 타이밍 제어 신호(TC)가 발생하지 않았으므로, 제1 프레임 데이터(FDATA1)가 출력 이미지 데이터(Dout)로서 디스플레이 장치로 전송될 수 있다(S130).
한편, 타이밍 제어 신호(TC)가 발생되면, 타이밍 제어 신호(TC)에 응답하여 보상 이미지 생성부(220a, 220b)는 보상 이미지(CI)를 생성하고(S140), 독출된 프레임 데이터(FDATA) 대신에 보상 이미지(CI)가 출력 이미지 데이터(Dout)로서 디스플레이 장치로 전송된다(S150).
예컨대, 도 9의 실시예에서, 제1 프레임 데이터(FDATA)의 독출 후 타이밍 제어 신호(TC)가 발생하고, 이에 따라 보상 데이터(CDATA)가 생성된다. 따라서, 독출된 제2 프레임 데이터(FDATA2) 대신 보상 데이터(CDATA)가 출력 이미지 데이터(Dout)로서 디스플레이 장치로 전송될 수 있다(S150).
상기 S110 내지 S150 단계의 동작은 디스플레이 장치로 더 이상 데이터를 전송하지 않는 혹은 더 이상 전송할 데이터가 없는 전송 종료(S120)가 아닌 동안에는 반복 수행될 수 있다.
도 10은 본 발명의 다른 실시예에 따른 디스플레이 컨트롤러의 동작 방법을 나타내는 플로우차트이다. 도 11은 디스플레이 컨트롤러의 동작을 설명하기 위한 개략적인 동작 타이밍도이다. 도 10의 디스플레이 컨트롤러의 동작 방법은 도 3, 도 5, 도 6, 또는 도 7의 디스플레이 컨트롤러(200a, 200b, 200c, 또는 200d)에 의해 수행될 수 있다.
도 10 및 도 11를 참조하면, 디스플레이 컨트롤러(200a, 200b, 200c, 또는 200d)의 타이밍 생성기(260a, 260b)는 보상 이미지(CI)를 생성할 타이밍인지를 판단하고, 보상 이미지(CI)를 생성할 시점에 타이밍 제어 신호(TC)를 발생한다(S210).
실시예에 따라, 보상 이미지(CI)를 생성할 타이밍인지를 판단하는 동작은 도 6을 참조하여 상술한 바와 같이, 데이터 버스를 통하여 순차적으로 읽어온 복수의 프레임 데이터 중 동일한 이미지 데이터가 기준치 이상 반복되는지를 판단하는 단계를 포함할 수 있다.
실시예에 따라, 보상 이미지(CI)를 생성할 타이밍인지를 판단하는 동작은 도 5를 참조하여 상술한 바와 같이, 데이터 버스를 통하여 순차적으로 읽어온 복수의 프레임 데이터의 프레임 수를 카운트하고, 카운트 값이 미리 설정된 프레임 스킵 레이트와 동일한지를 비교하는 단계를 포함할 수 있다.
타이밍 제어 신호(TC)가 발생되지 않으면 디스플레이 컨트롤러(200a, 200b, 200c, 또는 200d)는 프레임 동기 신호(Sync)에 따라, 새로운 프레임 데이터(FDATA)를 읽어온다(S220). 그리고, 독출된 프레임 데이터(FDATA)를 디스플레이 장치로 전송한다(S230).
한편, 타이밍 제어 신호(TC)가 발생되면, 보상 이미지가 생성되고(S240), 새로운 프레임 데이터의 독출은 차단된다(S245).
그리고, 보상 이미지(CI)가 출력 이미지 데이터(Dout)로서 디스플레이 장치로 전송된다(S250).
예컨대, 도 11에 도시된 실시예에서는, 디스플레이 컨트롤러(200a, 200b, 200c, 또는 200d)는 프레임 동기 신호(Sync)에 따라, 제1 내지 제3 프레임 데이터(FDATA1, FDATA2, FDATA3)를 순차적으로 읽어올 예정이다. 그러나, 제1 프레임 데이터(FDATA)1의 독출 후 타이밍 제어 신호(TC)가 발생하고, 제2 프레임 데이터(FDATA2)의 독출은 차단된다. 이에 따라, 제2 프레임 데이터(FDATA2)는 독출되지 않고, 보상 데이터(CDATA)만 생성되어 출력 이미지 데이터(Dout)로서 디스플레이 장치로 전송된다(S250).
상술한 바와 같이, 도 10 및 도 11에 도시된 실시예에 따르면, 보상 이미지(CI)를 전송할 시점에서는, 새로운 프레임 데이터의 독출이 차단된다.
도 12는 본 발명의 다른 실시 예에 따른 전자 시스템의 구성 블록도이다.
이를 참조하면, 전자 시스템(400)은 PC(personal computer) 또는 데이터 서버, 랩탑(laptop) 컴퓨터 또는 휴대용 장치로 구현될 수 있다. 휴대용 장치는 이동 전화기, 스마트 폰(smart phone), 태블릿 (tablet) PC, PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라 (digital still camera), 디지털 비디오 카메라 (digital video camera), PMP(portable multimedia player), PDN(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 또는 e-북(e-book)으로 구현될 수 있다.
전자 시스템(400)은 SoC(10), 파워 소스(410), 저장 장치(420), 메모리(430), 입출력 포트들(440), 확장 카드(450), 네트워크 장치(460), 및 디스플레이(470)를 포함한다. 실시 예에 따라. 전자 시스템(400)은 카메라 모듈(480)을 더 포함할 수 있다.
SoC(10)는 구성 요소들(elements; 410~480) 중에서 적어도 하나의 동작을 제어할 수 있다. SoC(10)는 도 1 및 도 2에 도시된 SoC(10)에 해당한다.
파워 소스(410)는 구성 요소들(405 및 420~480) 중에서 적어도 하나로 동작 전압을 공급할 수 있다.
저장 장치(420)는 하드디스크 드라이브(hard disk drive) 또는 SSD(solid state drive)로 구현될 수 있다.
메모리(430)는 휘발성 메모리 또는 불휘발성 메모리로 구현될 수 있다. 실시 예에 따라, 메모리(430)에 대한 데이터 액세스 동작, 예컨대, 리드 동작, 라이트 동작(또는 프로그램 동작), 또는 이레이즈 동작을 제어할 수 있는 메모리 컨트롤러는 SoC(10)에 집적 또는 내장될 수 있다. 다른 실시 예에 따라, 상기 메모리 컨트롤러는 SoC(10)와 메모리(430) 사이에 구현될 수 있다.
입출력 포트들(440)은 전자 시스템(400)으로 데이터를 전송하거나 또는 전자 시스템(400)으로부터 출력된 데이터를 외부 장치로 전송할 수 있는 포트들을 의미한다. 예컨대, 입출력 포트들(440)은 컴퓨터 마우스와 같은 포인팅 장치(pointing device)를 접속하기 위한 포트, 프린터를 접속하기 위한 포트, 또는 USB 드라이브를 접속하기 위한 포트일 수 있다.
확장 카드(450)는 SD(secure digital) 카드 또는 MMC(multimedia card)로 구현될 수 있다. 실시 예에 따라, 확장 카드(450)는 SIM(Subscriber Identification Module) 카드 또는 USIM(Universal Subscriber Identity Module) 카드일 수 있다.
네트워크 장치(460)는 전자 시스템(400)을 유선 네트워크 또는 무선 네트워크에 접속시킬 수 있는 장치를 의미한다.
디스플레이(470)는 저장 장치(420), 메모리(430), 입출력 포트들(440), 확장 카드(450), 또는 네트워크 장치(460)로부터 출력된 데이터를 디스플레이할 수 있다.
카메라 모듈(480)은 광학 이미지를 전기적인 이미지로 변환할 수 있는 모듈을 의미한다. 따라서, 카메라 모듈(480)로부터 출력된 전기적인 이미지는 저장 장치(420), 메모리(430), 또는 확장 카드(450)에 저장될 수 있다. 또한, 카메라 모듈 (480)로부터 출력된 전기적인 이미지는 디스플레이(420)를 통하여 디스플레이될 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
상기 본 발명의 내용은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1, 400: 전자 시스템
10: SoC
20: 디스플레이 장치
21: 디스플레이 드라이버
22: 온도 검출기
25: 디스플레이 패널
30: 외부 메모리
100: 중앙처리장치(central processing unit(CPU)
110: ROM(read only memory; 110)
120: RAM(random access memory)
130: 이미지 처리 프로세서(ISP: image signal processor)
150: 그래픽 프로세싱 유닛(graphics processing unit(GPU)
160: 메모리 컨트롤러
170: 포스트 프로세서
180: 시스템 버스
181: 데이터 버스
200, 200a, 200b, 200c, 200d: 디스플레이 컨트롤러
210a, 210b: 이미지 처리부
220a, 200b: 보상 이미지 생성부
230a, 230b: 레지스터
240a: 선택기
240b: 멀티플렉서
250: 데이터 인터페이스부
260a: 타이밍 생성기
260b: 프레임 카운터
270: 타이밍 컨트롤러
280: 이미지 비교기
290: 판단 로직

Claims (20)

  1. 디스플레이 장치를 제어하는 디스플레이 컨트롤러에 있어서,
    데이터 버스를 통하여 복수의 입력 이미지 데이터들을 순차적으로 읽어와서 처리하기 위한 이미지 처리부;
    보상 이미지를 생성할 타이밍을 제어하기 위한 타이밍 제어 신호를 출력하는 타이밍 생성기;
    상기 타이밍 제어 신호에 응답하여 상기 보상 이미지를 출력하는 보상 이미지 생성부;
    상기 입력 이미지 데이터들 중 적어도 하나의 입력 이미지 데이터 대신 상기 보상 이미지를 상기 디스플레이 장치로 전송하는 데이터 인터페이스부; 및
    프레임 카운트 인에이블 신호 및 프레임 스킵 레이트를 저장하는 레지스터를 포함하되,
    상기 타이밍 생성기는, 상기 프레임 카운트 인에이블 신호가 인에이블 상태인 경우, 상기 복수의 입력 이미지 데이터들의 프레임 수를 카운트하여, 카운트 값이 상기 프레임 스킵 레이트와 동일하면 상기 보상 이미지를 생성할 타이밍을 제어하기 위한 타이밍 제어 신호를 출력하는 프레임 카운터를 포함하는 디스플레이 컨트롤러.
  2. 제1항에 있어서, 상기 디스플레이 컨트롤러는
    모드 설정 신호 및 보상 이미지 전송 주기를 저장하는 레지스터를 더 포함하고,
    상기 타이밍 생성기는 상기 모드 설정 신호 및 상기 보상 이미지 전송 주기에 응답하여 상기 타이밍 제어 신호를 출력하는 디스플레이 컨트롤러.
  3. 제2항에 있어서, 상기 타이밍 생성기는
    상기 보상 이미지 전송 주기 내에서 랜덤하게 결정된 시점에 상기 타이밍 제어 신호를 발생하는 디스플레이 컨트롤러.
  4. 제1항에 있어서, 상기 디스플레이 컨트롤러는
    상기 입력 이미지 데이터들 중 동일한 이미지 데이터가 기준치 이상 반복되는지를 판단하는 이미지 비교기를 더 포함하는 디스플레이 컨트롤러.
  5. 제4항에 있어서, 상기 타이밍 생성기는
    상기 이미지 비교기의 판단 결과에 응답하여 상기 타이밍 제어 신호를 출력하는 디스플레이 컨트롤러.
  6. 제4항에 있어서, 상기 기준치는
    미리 설정된 프레임 수 또는 시간인 것을 특징으로 하는 디스플레이 컨트롤러.
  7. 제4항에 있어서,
    상기 복수의 입력 이미지 데이터들 각각은 프레임 데이터이고,
    상기 이미지 비교기는, 현재 프레임(current frame) 데이터와 이전 프레임(previous frame) 데이터를 비교하여 동일한 이미지 데이터인지를 판단하는 디스플레이 컨트롤러.
  8. 제4항에 있어서, 상기 복수의 입력 이미지 데이터들 각각은 프레임 데이터이고,
    상기 이미지 비교기는, 현재 프레임(current frame) 데이터의 주소와 이전 프레임(previous frame) 데이터의 주소를 비교하여 동일한 이미지 데이터인지를 판단하는 디스플레이 컨트롤러.
  9. 삭제
  10. 제1항에 있어서, 상기 타이밍 생성기는
    상기 디스플레이 장치로부터 수신한 상태 정보에 기초하여 인에이블되는 디스플레이 컨트롤러.
  11. 제10항에 있어서, 상기 상태 정보는
    상기 디스플레이 장치의 온도 및 밝기 정보 중 적어도 하나인 디스플레이 컨트롤러.
  12. 제1항에 있어서, 상기 보상 이미지는
    미리 저장된 데이터, 상기 입력 이미지 데이터와 무관한 랜덤 데이터 또는 상기 입력 이미지 데이터의 상보 데이터인 디스플레이 컨트롤러.
  13. 제1항에 있어서, 상기 보상 이미지는
    복수의 동일한 이미지 데이터가 상기 디스플레이 장치로 전송됨으로써 발생하는 잔상을 개선하기 위한 데이터인 디스플레이 컨트롤러.
  14. 제1항에 있어서, 상기 이미지 처리부는
    상기 타이밍 제어 신호에 응답하여, 상기 적어도 하나의 입력 이미지 데이터를 읽어오지 않는 디스플레이 컨트롤러.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020150011492A 2015-01-23 2015-01-23 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 이를 포함하는 반도체 집적회로 장치 및 상기 디스플레이 컨트롤러의 동작 방법 KR102299574B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150011492A KR102299574B1 (ko) 2015-01-23 2015-01-23 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 이를 포함하는 반도체 집적회로 장치 및 상기 디스플레이 컨트롤러의 동작 방법
US15/003,057 US10096304B2 (en) 2015-01-23 2016-01-21 Display controller for improving display noise, semiconductor integrated circuit device including the same and method of operating the display controller
CN201610045378.2A CN105825800B (zh) 2015-01-23 2016-01-22 显示控制器和包括显示控制器的半导体集成电路装置
TW105101949A TWI688944B (zh) 2015-01-23 2016-01-22 改善顯示雜訊的顯示器控制器以及包含該控制器的半導體積體電路裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150011492A KR102299574B1 (ko) 2015-01-23 2015-01-23 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 이를 포함하는 반도체 집적회로 장치 및 상기 디스플레이 컨트롤러의 동작 방법

Publications (2)

Publication Number Publication Date
KR20160091175A KR20160091175A (ko) 2016-08-02
KR102299574B1 true KR102299574B1 (ko) 2021-09-07

Family

ID=56434132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150011492A KR102299574B1 (ko) 2015-01-23 2015-01-23 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 이를 포함하는 반도체 집적회로 장치 및 상기 디스플레이 컨트롤러의 동작 방법

Country Status (4)

Country Link
US (1) US10096304B2 (ko)
KR (1) KR102299574B1 (ko)
CN (1) CN105825800B (ko)
TW (1) TWI688944B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916250B (zh) * 2015-06-26 2018-03-06 合肥鑫晟光电科技有限公司 一种数据传输方法及装置、显示装置
CN106981265B (zh) 2017-05-25 2021-01-12 京东方科技集团股份有限公司 应用处理器、显示驱动器和电子设备
CN107403601B (zh) * 2017-09-09 2020-11-27 深圳吉迪思电子科技有限公司 一种显示驱动芯片和终端设备
KR102384855B1 (ko) * 2017-09-29 2022-04-08 주식회사 한화 신호 처리 방법, 장치 및 프로그램
KR102491608B1 (ko) * 2017-10-17 2023-01-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102447016B1 (ko) * 2017-11-01 2022-09-27 삼성디스플레이 주식회사 디스플레이 구동 집적 회로, 디스플레이 시스템, 및 디스플레이 구동 집적 회로의 구동 방법
KR102439017B1 (ko) * 2017-11-30 2022-09-01 엘지디스플레이 주식회사 디스플레이 장치 및 그의 인터페이스 방법
CN109493828B (zh) * 2018-12-13 2020-08-04 惠科股份有限公司 驱动装置及其驱动方法、显示装置
US11663994B2 (en) 2019-07-03 2023-05-30 Magnachip Semiconductor, Ltd. Chip solution device for driving display panel comprising display driving integrated circuit (IC) and display control IC
DE112019007739T5 (de) 2019-10-24 2022-06-15 Lg Electronics Inc. Anzeigevorrichtung
KR20220014062A (ko) * 2020-07-28 2022-02-04 삼성전자주식회사 휘도 보상 방법, 상기 방법을 수행하는 휘도 보상 회로 및 휘도 보상 시스템
WO2023039885A1 (en) * 2021-09-18 2023-03-23 Jade Bird Display (shanghai) Limited Micro display controlling system
WO2024000322A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 时序控制器及其侦测补偿方法、显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010026219A (ja) * 2008-07-18 2010-02-04 Sony Corp 情報処理装置および方法、並びにプログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313878B1 (en) 1998-11-20 2001-11-06 Sony Corporation Method and structure for providing an automatic hardware-implemented screen-saver function to a display product
KR100919724B1 (ko) 2002-10-28 2009-09-29 하이디스 테크놀로지 주식회사 액정표시장치의 잔상개선을 위한 구동방법
KR100920373B1 (ko) * 2002-12-14 2009-10-07 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100461462B1 (ko) 2002-12-26 2004-12-17 엘지전자 주식회사 화면 잔상 제거 기능을 갖는 영상 표시 기기 및 그 방법
JP2004325853A (ja) 2003-04-25 2004-11-18 Iiyama Corp 液晶モニタの焼き付き防止方法、焼き付き防止機能を有する液晶モニタおよび液晶モニタの焼き付き防止機能を有するコンピュータ
US20060007080A1 (en) 2004-07-06 2006-01-12 Liang-Hua Yeh Apparatus and method for improving image-sticking effect of liquid crystal display
CN1755789B (zh) * 2004-09-27 2010-05-05 Idc公司 具有双稳显示元件的显示系统及其制造方法以及显示方法
JP4851720B2 (ja) 2005-02-24 2012-01-11 Ｎｅｃディスプレイソリューションズ株式会社 表示装置及びこれを用いた大型表示装置
KR20070062836A (ko) 2005-12-13 2007-06-18 삼성전자주식회사 액정표시장치의 잔상 방지회로 및 그 방법
KR101189455B1 (ko) * 2005-12-20 2012-10-09 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101217226B1 (ko) 2006-01-27 2012-12-31 삼성전자주식회사 잔상소거가 가능한 표시장치 및 그의 잔상소거방법
KR100847241B1 (ko) 2006-02-27 2008-07-18 이피네트시스템즈 주식회사 잔상 사전방지 방법
KR20080001955A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정표시소자의 구동 장치 및 방법
JP4948194B2 (ja) 2007-02-07 2012-06-06 シャープ株式会社 液晶表示装置
JP5061774B2 (ja) * 2007-08-02 2012-10-31 ソニー株式会社 動画像信号生成装置
KR102093244B1 (ko) 2012-04-03 2020-03-26 삼성디스플레이 주식회사 잔상 제거 대상 위치 설정 방법, 유기 발광 표시 장치 및 이의 구동 방법
KR102005962B1 (ko) * 2012-09-06 2019-07-31 삼성전자주식회사 디스플레이 드라이버 집적회로 및 그것의 디스플레이 데이터 처리 방법
CN103680383B (zh) * 2012-09-24 2018-09-11 三星电子株式会社 显示驱动器集成电路、显示系统及其显示数据处理方法
KR102004845B1 (ko) * 2012-12-28 2019-07-29 엘지디스플레이 주식회사 데이터 전압의 극성 제어 방법과 이를 이용한 액정표시장치
JP5871170B2 (ja) * 2013-03-29 2016-03-01 ソニー株式会社 表示制御装置、表示制御方法、および電子情報表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010026219A (ja) * 2008-07-18 2010-02-04 Sony Corp 情報処理装置および方法、並びにプログラム

Also Published As

Publication number Publication date
US20160217724A1 (en) 2016-07-28
TWI688944B (zh) 2020-03-21
CN105825800A (zh) 2016-08-03
TW201627979A (zh) 2016-08-01
KR20160091175A (ko) 2016-08-02
CN105825800B (zh) 2020-10-20
US10096304B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
KR102299574B1 (ko) 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 이를 포함하는 반도체 집적회로 장치 및 상기 디스플레이 컨트롤러의 동작 방법
US9865231B2 (en) Adaptive image compensation methods and related apparatuses
KR102261962B1 (ko) 디스플레이 구동 장치, 이를 포함하는 디스플레이 장치 및 시스템
KR20140088691A (ko) Ｄｖｆｓ 정책을 수행하는 시스템-온 칩 및 이의 동작 방법
KR102023067B1 (ko) 시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법
US20150138212A1 (en) Display driver ic and method of operating system including the same
KR102327334B1 (ko) 디스플레이 컨트롤러 및 이를 포함하는 반도체 집적회로 장치
US10096302B2 (en) Display system
US10255890B2 (en) Display controller for reducing display noise and system including the same
KR20140099135A (ko) 이미지의 부분 프레임을 업데이트 하는 시스템 온 칩 및 그 동작방법
US20160078587A1 (en) System-on-chip (soc) devices, display drivers and soc systems including the same
US8711173B2 (en) Reproducible dither-noise injection
KR102433924B1 (ko) 디스플레이 컨트롤러, 그리고 이를 포함하는 어플리케이션 프로세서
US10346209B2 (en) Data processing system for effectively managing shared resources
US10133685B2 (en) Bus interface device that merges data request signals, semiconductor integrated circuit device including the same, and method of operating the same
US8773455B2 (en) RGB-out dither interface
US20130300755A1 (en) Electronic apparatus and method for data transmission from an electronic apparatus to a display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant