KR102023067B1 - 시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법 - Google Patents

시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법 Download PDF

Info

Publication number
KR102023067B1
KR102023067B1 KR1020130028330A KR20130028330A KR102023067B1 KR 102023067 B1 KR102023067 B1 KR 102023067B1 KR 1020130028330 A KR1020130028330 A KR 1020130028330A KR 20130028330 A KR20130028330 A KR 20130028330A KR 102023067 B1 KR102023067 B1 KR 102023067B1
Authority
KR
South Korea
Prior art keywords
update
data
display
indication signal
frame
Prior art date
Application number
KR1020130028330A
Other languages
English (en)
Other versions
KR20140113219A (ko
Inventor
이종협
김경만
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130028330A priority Critical patent/KR102023067B1/ko
Priority to US14/196,120 priority patent/US9524533B2/en
Publication of KR20140113219A publication Critical patent/KR20140113219A/ko
Application granted granted Critical
Publication of KR102023067B1 publication Critical patent/KR102023067B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time

Abstract

디스플레이 시스템의 동작 방법은 데이터 업데이트를 지시하는 지시 신호를 수신하는 단계, 데이터를 수신하는 단계와 상기 지시 신호에 기초하여 상기 데이터에 상응하는 이미지를 디스플레이 전체에 업데이트하거나 상기 디스플레이에 포함된 윈도우에 업데이트하는 단계를 포함할 수 있다.

Description

시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법{SYSTEM ON CHIP AND METHOD OF OPERATING DISPLAY SYSTEM HAVING THE SAME}
본 발명의 개념에 따른 실시 예는 시스템 온 칩에 관한 것으로, 특히 전체 프레임 또는 부분 프레임에 대한 데이터 업데이트를 지시하는 지시 신호에 기초하여 상기 전체 프레임 또는 상기 부분 프레임의 데이터에 상응하는 이미지를 업데이트할 수 있는 시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법에 관한 것이다.
스마트 폰(smart phone) 또는 태블릿 PC(personal computer) 등의 휴대용 장치의 디스플레이의 해상도(resolution)가 증가함에 따라, 고해상도의 이미지를 디스플레이하기 위해 상기 이미지의 이미지 데이터의 대역폭(bandwidth)도 증가한다.
상기 휴대용 장치는 상기 이미지의 전체 프레임에 포함된 부분 프레임을 업데이트하기 위해 상기 이미지의 상기 이미지 데이터 전체를 리드해야 한다.
이때, 상기 휴대용 장치는 상기 이미지 데이터 전체를 리드하므로 상기 이미지 데이터의 대역폭 낭비와 파워 소모를 발생한다.
본 발명이 이루고자 하는 기술적인 과제는 전체 프레임 또는 부분 프레임에 대한 데이터 업데이트를 지시하는 지시 신호를 생성하여 출력함으로써 디스플레이 드라이버가 생성된 지시 신호에 기초하여 상기 전체 프레임 또는 상기 부분 프레임의 데이터에 상응하는 이미지를 업데이트하도록 제어하는 시스템 온 칩, 이를 포함하는 시스템, 및 이의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 디스플레이 시스템의 동작 방법은 데이터 업데이트를 지시하는 지시 신호를 수신하는 단계, 데이터를 수신하는 단계와 상기 지시 신호에 기초하여 상기 데이터에 상응하는 이미지를 디스플레이 전체에 업데이트하거나 상기 디스플레이에 포함된 윈도우에 업데이트하는 단계를 포함할 수 있다.
상기 지시 신호는 헤더에 포함될 수 있다.
상기 지시 신호는 수직 동기 신호의 백 포치(back porch) 구간에서 전송될 수 있다.
상기 데이터는 수직 동기 신호의 백 포치 구간 이후에 전송될 수 있다.
상기 지시 신호와 상기 데이터는 RGB 인터페이스에 적합할 수 있다.
본 발명의 실시 예에 따른 업데이트 제어 회로는 어드레스들을 저장하는 특수기능 레지스터(special function resister)와 업데이트 제어 신호에 응답하여 상기 어드레스들에 기초하여 데이터 업데이트를 지시하는 지시 신호를 생성하는 제어 회로(control circuit)를 포함할 수 있다.
상기 지시 신호는 헤더에 포함될 수 있다.
상기 지시 신호를 인코딩하는 인코더를 더 포함할 수 있다.
전체 프레임 또는 상기 전체 프레임에 포함된 부분 프레임의 업데이트 여부를 판단하고, 판단결과에 따라 상기 업데이트 제어 신호를 생성하는 업데이트 검출 회로를 더 포함할 수 있다.
본 발명의 실시 예에 따른 시스템 온 칩은 전체 프레임에 포함된 부분 프레임의 업데이트 여부를 판단하고, 판단결과에 따라 업데이트 제어 신호를 생성하는 업데이트 검출 회로와 상기 업데이트 제어 신호에 응답하여 상기 부분 프레임에 대한 데이터 업데이트를 지시하는 지시 신호를 생성하는 업데이트 제어 회로를 포함할 수 있다.
상기 업데이트 제어 회로는 상기 부분 프레임을 정의하는 어드레스들을 설정하는 특수기능 레지스터(special function resister)와 상기 업데이트 제어 신호에 응답하여 상기 어드레스들에 기초해 상기 지시 신호를 생성하는 제어 회로(control circuit)을 포함할 수 있다.
상기 지시 신호는 헤더에 포함될 수 있다.
상기 지시 신호를 인코딩하는 인코더와 상기 인코딩된 지시 신호를 수직 동기 신호의 백 포치 구간에 전송하는 전송 인터페이스를 더 포함할 수 있다.
상기 업데이트 제어 회로는 상기 지시 신호를 인코딩하는 인코더를 더 포함할 수 있다.
상기 어드레스들을 이용하여 상기 부분 프레임에 상응하는 데이터만을 리드하는 DMA(dynamic memory acccess) 컨트롤러를 더 포함하고, 상기 전송 인터페이스는 상기 리드된 데이터를 상기 수직 동기 신호의 상기 백 포치 구간 이후에 전송할 수 있다.
상기 전송 인터페이스는 RGB 인터페이스일 수 있다.
본 발명의 실시 예에 따른 애플리케이션 프로세서는 상기 시스템 온 칩을 포함할 수 있다.
본 발명의 실시 예에 따른 모바일 기기는 전체 프레임에 포함된 부분 프레임에 대한 데이터 업데이트를 지시하는 지시 신호를 생성하고, 상기 부분 프레임에 상응하는 데이터만을 리드하여 처리하고, 상기 지시 신호를 수직 동기 신호의 백 포치(back porch) 구간에 전송하고, 처리된 데이터를 상기 백 포치 구간 이후에 전송하는 디스플레이 컨트롤러와 상기 지시 신호에 기초하여, 상기 처리된 데이터에 상응하는 이미지를 디스플레이에 포함된 윈도우에 업데이트하는 디스플레이 드라이버를 포함할 수 있다.
본 발명의 실시 예에 따른 시스템 온 칩, 이를 포함하는 시스템 및 이의 동작 방법은 전체 프레임 또는 부분 프레임에 대한 데이터 업데이트를 지시하는 지시 신호를 생성하여 출력함으로써 디스플레이 드라이버가 생성된 지시 신호에 기초하여 상기 전체 프레임 또는 상기 부분 프레임의 데이터에 상응하는 이미지를 업데이트하도록 제어할 수 있는 효과가 있다.
이때, 상기 장치와 상기 방법은 상기 부분 프레임에 대한 데이터 업데이트시 상기 지시 신호에 기초하여 상기 부분 프레임에 상응하는 데이터만을 상기 디스플레이 드라이버로 전송하기 때문에 데이터의 대역폭 낭비를 방지할 수 있는 효과가 있다.
따라서, 상기 장치와 상기 방법은 상기 부분 프레임에 상응하는 상기 데이터만을 전송할 수 있으므로 상기 데이터 전송시 소모되는 전력을 감소할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 시스템의 블록도이다.
도 2는 도 1에 도시된 업데이트 검출 회로가 디스플레이 이미지의 업데이트가 필요한 영역이 부분 프레임임을 검출하는 동작을 설명하기 위한 개념도이다.
도 3은 도 1에 도시된 업데이트 검출 회로가 디스플레이 이미지의 업데이트가 필요한 영역이 전체 프레임임을 검출하는 동작을 설명하기 위한 개념도이다.
도 4는 도 1에 도시된 디스플레이 컨트롤러의 일 실시 예를 나타내는 블록도이다.
도 5는 도 4에 도시된 업데이트 제어 회로의 일 실시 예를 나타내는 블록도이다.
도 6은 도 4에 도시된 업데이트 제어 회로의 다른 실시 예를 나타내는 블록도이다.
도 7은 도 1에 도시된 디스플레이 컨트롤러의 동작 방법을 설명하기 위한 타이밍도이다.
도 8은 도 1에 도시된 디스플레이 드라이버의 블록도이다.
도 9는 본 발명의 다른 실시 예에 따른 디스플레이 시스템의 블록도이다.
도 10은 본 발명의 또 다른 실시 예에 따른 디스플레이 시스템의 블록도이다.
도 11은 도 1, 도 9 또는 도 10에 도시된 디스플레이 시스템의 동작 방법을 설명하기 위한 플로우 차트이다.
도 12는 도 1, 도 9 또는 도 10에 도시된 디스플레이 시스템의 동작 방법을 통하여 디스플레이되는 디스플레이 이미지를 나타낸다.
도 13은 본 발명의 또 다른 실시 예에 따른 디스플레이 시스템의 블록도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 시스템의 블록도이다.
도 1을 참조하면, 디스플레이 시스템(10A)은 디스플레이(또는 이미지) 처리 장치(100A), 외부 메모리(135), 디스플레이 드라이버(300), 및 디스플레이(400)를 포함할 수 있다.
디스플레이 시스템(10A)은 PC(personal computer) 또는 휴대용 전자 장치(또는 모바일 기기), 또는 이미지 데이터를 디스플레이할 수 있는 디스플레이(400)를 포함하는 전자 장치로 구현될 수 있다.
상기 휴대용 전자 장치는 랩탑 컴퓨터(laptop computer), 이동 전화기, 스마트 폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assitant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 또는 e-북(e-book)으로 구현될 수 있다.
디스플레이 처리 장치(100A)는 외부 메모리(135) 및/또는 디스플레이 드라이버(300)를 제어할 수 있다. 즉, 디스플레이 처리 장치(100A)는 디스플레이 시스템(10A)의 동작을 전반적으로 제어할 수 있다.
디스플레이 처리 장치(100A)는 디스플레이(400)에 디스플레이되는 디스플레이 이미지의 전체 프레임 또는 상기 전체 프레임에 포함된 부분 프레임의 업데이트 여부를 판단하고, 상기 전체 프레임 또는 상기 부분 프레임에 대한 데이터 업데이트를 지시하는 지시 신호(D_IDS)를 생성하고, 외부 메모리(135)로부터 상기 전체 프레임 또는 상기 부분 프레임에 상응하는 데이터(DATA0)만을 리드하여 처리하고, 디스플레이 드라이버(300)가 지시 신호(D_IDS)에 기초하여 처리된 데이터(DATA4)에 상응하는 이미지를 디스플레이(400) 전체에 업데이트하거나 디스플레이(400)에 포함된 윈도우(window)에 업데이트하도록 제어할 수 있다.
즉, 디스플레이 처리 장치(100A)는 상기 전체 프레임 또는 상기 부분 프레임에 대한 데이터 업데이트를 지시하는 지시 신호(D_IDS)를 생성하여 출력함으로써 디스플레이 드라이버(400)가 지시 신호(D_IDS)에 기초하여 상기 전체 프레임을 업데이트하거나 상기 부분 프레임을 업데이트하도록 제어할 수 있다.
또한, 디스플레이 처리 장치(100A)는 상기 부분 프레임의 업데이트시 외부 메모리(135)로부터 상기 부분 프레임에 상응하는 데이터(DATA0)만을 리드하여 처리하고, 처리된 데이터(DATA4)만을 디스플레이 드라이버(300)로 전송함으로써 데이터 의 대역폭 낭비를 방지하고, 상기 데이터 전송시 소모되는 전력을 감소할 수 있다.
디스플레이 처리 장치(100A)는 마더보드(motherboard)와 같은 인쇄 회로 기판(printed circuit board(PCB)), 집적 회로(integrated circuit(IC)), 또는 SoC(system on chip)로 구현될 수 있다. 예컨대, 디스플레이 처리 장치(100A)는 애플리케이션 프로세서(application processor)일 수 있다.
디스플레이 처리 장치(100A)는 CPU(central processing unit; 110), 업데이트 검출 회로(update detecting circuit; 120), 메모리 컨트롤러(130), 및 디스플레이 컨트롤러(200A)를 포함할 수 있다.
CPU(110)는 디스플레이 처리 장치(100A)의 전반적인 동작을 제어할 수 있다. 예컨대, CPU(110)는 각 구성요소(120, 130, 및 200A)의 동작을 제어할 수 있다.
CPU(110), 업데이트 검출 회로(120), 메모리 컨트롤러(130), 및 디스플레이 컨트롤러(200A)는 버스(105)로 연결될 수 있다.
실시 예에 따라, CPU(110)는 멀티-코어(multi-core)로 구현될 수 있다. 상기 멀티-코어는 두 개 또는 그 이상의 독립적인 코어들(cores)을 갖는 컴퓨팅 컴포넌트(computing component)이다.
업데이트 검출 회로(120)는 디스플레이(400)에 현재 디스플레이되는 디스플레이 이미지의 전체 프레임 또는 상기 전체 프레임에 포함된 부분 프레임의 업데이트 여부를 판단하고, 판단결과에 따라 업데이트 제어 신호(U_CTRL)를 생성할 수 있다.
도 1에서는 업데이트 검출 회로(120)가 디스플레이 처리 장치(100A) 내의 별도로 구현되어 있는 것으로 도시하고 있으나, 디스플레이 컨트롤러(200A) 내부에 별도로 구현될 수 있다.
실시 예에 따라, 업데이트 검출 회로(120)는 프레임 정보(FI)와 입력 어드레스들(I_ADDS)을 비교하고, 비교결과에 따라 상기 전체 프레임 또는 상기 부분 프레임의 업데이트 여부를 판단할 수 있다.
예컨대, 프레임 정보(FI)는 사용자 또는 디스플레이(400)의 사양에 따라 설정되는 정보일 수 있다. 또한, 프레임 정보(FI)는 CPU(110)에 의해 설정될 수 있다.
프레임 정보(FI)는 상기 전체 프레임의 시작 어드레스 및 종료 어드레스를 포함할 수 있다. 상기 전체 프레임은 상기 시작 어드레스와 상기 종료 어드레스에 의해 정의될 수 있다.
도 2는 도 1에 도시된 업데이트 검출 회로가 디스플레이 이미지의 업데이트가 필요한 영역이 부분 프레임임을 검출하는 동작을 설명하기 위한 개념도이고, 도 3은 도 1에 도시된 업데이트 검출 회로가 디스플레이 이미지의 업데이트가 필요한 영역이 전체 프레임임을 검출하는 동작을 설명하기 위한 개념도이다.
도 2와 도 3에 도시된 디스플레이 이미지의 전체 프레임(FF)은 시작 어드레스(FSA)와 종료 어드레스(FEA)에 의해 정의될 수 있고, 부분 프레임(PF)는 시작 어드레스(PFSA)와 종료 어드레스(PFEA)에 의해 정의될 수 있다.
전체 프레임(FF)은 시작 어드레스(FSA)부터 종료 어드레스(FEA)까지의 어드레스들을 포함할 수 있다. 전체 프레임(FF)의 상기 어드레스들은 서로 선형적(또는 연속적, linear)인 특성을 갖을 수 있다.
도 1 및 도 2를 참조하면, 현재 입력 어드레스(CIA)는 전체 프레임(FF)의 시작 어드레스(FSA)보다 크고 전체 프레임(FF)의 종료 어드레스(FEA)보다 작을 수 있다.
현재 입력 어드레스(CIA)는 이전 입력 어드레스(PIA)보다 클 수 있다.
이전 입력 어드레스(CIA)와 현재 입력 어드레스(PIA)의 관계는 연속적/선형적일 수 있다.
따라서, 업데이트 검출 회로(120)는 프레임 정보(FI)와 입력 어드레스들(I_ADDS)에 기초하여 디스플레이 이미지의 업데이트가 필요한 영역이 부분 프레임(PF)으로 판단할 수 있다.
즉, 입력 어드레스들(I_ADDS) 중에서 첫 번째 입력 어드레스가 부분 프레임(PF)의 시작 어드레스(PFSA)이고, 마지막 번째 입력 어드레스가 부분 프레임(PF)의 종료 어드레스(PFEA)일 때, 업데이트 검출 회로(120)는 디스플레이 이미지의 업데이트가 필요한 영역이 부분 프레임(PF)으로 판단할 수 있다.
도 1 및 도 3을 참조하면, 현재 입력 어드레스(CIA)는 전체 프레임(FF)의 시작 어드레스(FSA)보다 크고 전체 프레임(FF)의 종료 어드레스(FEA)보다 작을 수 있다.
현재 입력 어드레스(CIA)는 이전 입력 어드레스(PIA)보다 크지 않을 수 있다.
이전 입력 어드레스(CIA)와 현재 입력 어드레스(PIA)의 관계는 연속적/선형적이지 않을 수 있다.
따라서, 업데이트 검출 회로(120)는 업데이트 검출 회로(120)는 프레임 정보(FI)와 입력 어드레스들(I_ADDS)에 기초하여 디스플레이 이미지의 업데이트가 필요한 영역이 부분 프레임(PF)이 아니라고 판단할 수 있다.
즉, 입력 어드레스들(I_ADDS) 중에서 첫 번째 입력 어드레스가 전체 프레임(FF)의 시작 어드레스(FSA)이고, 마지막 번째 입력 어드레스가 전체 프레임(FF)의 종료 어드레스(FEA)일 때, 업데이트 검출 회로(120)는 디스플레이 이미지의 업데이트가 필요한 영역이 전체 프레임(FF)으로 판단할 수 있다.
도 1 내지 도 3을 참조하면, 업데이트 검출 회로(120)는 현재 업데이트가 필요하다고 판단된 프레임(FF 또는 PF)의 프레임 어드레스들(F_ADDS), 예컨대 프레임(FF 또는 PF)을 정의하는 시작 어드레스(FSA 또는 PFSA)와 종료 어드레스(FEA 또는 PFEA)를 프레임 정보(FI)로 저장하고, 다음 업데이트 판단시 이용할 수 있다.
업데이트 검출 회로(120)는 업데이트 여부 판단결과에 따른 업데이트 제어 신호(U_CTRL)를 생성하고, 업데이트 제어 신호(U_CTRL)를 디스플레이 컨트롤러(200A)로 출력할 수 있다.
업데이트 검출 회로(120)는 디스플레이 컨트롤러(200A)가 외부 메모리(135)로부터 업데이트 영역(FF 또는 PF)에 상응하는 데이터(DATA0)만을 액세스할 수 있도록 프레임 어드레스들(F_ADDS)을 디스플레이 컨트롤러(200A)로 출력할 수 있다.
메모리 컨트롤러(130)는 디스플레이 컨트롤러(200A)의 제어에 따라 외부 메모리(135)에 저장된 데이터(DATA0)를 수신하고, 데이터(DATA1)를 주변 장치들, 예컨대 디스플레이 컨트롤러(150) 등으로 전송할 수 있다.
메모리 컨트롤러(130)는 디스플레이 컨트롤러(200A)의 제어에 따라 외부 메모리(135)에 저장된 디스플레이(400)에 현재 디스플레이되는 디스플레이 이미지의 전체 프레임(FF) 또는 부분 프레임(PF)에 상응하는 데이터(DATA0)를 디스플레이 컨트롤러(200A)로 전송할 수 있다.
외부 메모리(135)는 업데이트가 필요하다고 판단된 전체 프레임(FF) 또는 부분 프레임(PF)에 상응하는 데이터(DATA0)를 저장할 수 있다. 외부 메모리(135)는 휘발성 메모리 장치 또는 불휘발성 메모리 장치로 구현될 수 있다.
상기 휘발성 메모리 장치는 DRAM(dynamic random access memory), SRAM (static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)으로 구현될 수 있다.
상기 불휘발성 메모리 장치는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torque(STT)-MRAM), Conductive bridging RAM(CBRAM), FeRAM (Ferroelectric RAM), PRAM(Phase change RAM), 저항 메모리(Resistive RAM: RRAM), 나노튜브 RRAM(Nanotube RRAM), 폴리머 RAM(Polymer RAM: PoRAM), 나노 부유 게이트 메모리(Nano Floating Gate Memory: NFGM), 홀로그래픽 메모리 (holographic memory), 분자 전자 메모리 소자(Molecular Electronics Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.
또한, 상기 불휘발성 메모리 장치는 플래시-기반(flash-based) 메모리 장치, 예컨대 SD(secure digital) 카드, MMC(multimedia card), eMMC(embedded-MMC), USB (universal serial bus) 플래시 드라이브, 또는 UFS(universal flash storage)로 구현될 수 있다.
디스플레이 컨트롤러(200A)는 업데이트 제어 신호(U_CTRL)에 응답하여, 프레임 어드레스들(F_ADDS)을 이용해 전체 프레임(FF) 또는 부분 프레임(PF)에 대한 데이터 업데이트를 지시하는 지시 신호(D_IDS)를 생성하고, 전체 프레임(FF) 또는 부분 프레임(PF)에 상응하는 데이터(DATA0)만을 리드하여 처리하고, 생성된 지시 신호(D_IDS)와 처리된 데이터(DATA4)를 디스플레이 드라이버(300)로 출력할 수 있다.
도 4는 도 1에 도시된 디스플레이 컨트롤러의 일 실시 예를 나타내는 블록도이다.
도 1 내지 도 4를 참조하면, 디스플레이 컨트롤러(200A)는 타이밍 컨트롤러(timing controller; 210), 업데이트 제어 회로(230), 인코더(encoder; 240), DMA(dynamic memory access) 컨트롤러(250), 이미지 처리 회로(270), 및 전송 인터페이스(290)를 포함할 수 있다.
타이밍 컨트롤러(210)는 각 구성 요소(230, 240, 250, 270, 및 290)의 타이밍을 제어할 수 있다.
또한, 타이밍 컨트롤러(210)는 업데이트 제어 회로(230)로부터 출력된 지시 신호(IDS)에 기초하여 제어 신호들(CTRL1, CTRL2, 및 CTRL3)을 생성하고, 구성 요소들(250, 270, 및 290)로 출력할 수 있다. 즉, 타이밍 컨트롤러(210)는 지시 신호(IDS)에 기초하여 각 구성 요소(250, 270, 및 290)의 타이밍을 제어할 수 있다.
업데이트 제어 회로(230)는 업데이트 제어 신호(U_CTRL)에 응답하여 프레임 어드레스들(ADDS)을 이용해 전체 프레임(FF) 또는 부분 프레임(PF)에 대한 데이터 업데이트를 지시하는 지시 신호(IDS)를 생성하고, 지시 신호(IDS)를 각 구성요소(210 및 240)로 출력할 수 있다.
도 4에서는 업데이트 제어 회로(230)로 입력되는 프레임 어드레스들(F_ADDS)이 업데이트 검출 회로(120)로부터 전송되는 것으로 도시되어있지만, 실시 예에 따라 프레임 어드레스들(F_ADDS)은 CPU(110)로부터 전송될 수도 있다.
도 5는 도 4에 도시된 업데이트 제어 회로의 일 실시 예를 나타내는 블록도이다.
도 1 내지 도 5를 참조하면, 업데이트 제어 회로(230A)는 특수기능 레지스터(special function register(SFR); 231), 및 제어 회로(233)를 포함할 수 있다. 도 5에 도시된 업데이트 제어 회로(230A)는 도 4에 도시된 업데이트 제어 회로(230)의 일 실시 예를 나타낸다.
SFR(231)은 프레임 어드레스들(F_ADDS)을 저장할 수 있다.
제어 회로(233)는 업데이트 제어 신호(U_CTRL)에 응답하여 SFR(231)로부터 출력된 프레임 어드레스들(F_ADDS)을 이용해 전체 프레임(FF) 또는 부분 프레임(PF)에 대한 데이터 업데이트를 지시하는 지시 신호(IDS)를 생성할 수 있다.
예컨대, 프레임 어드레스들(F_ADDS)이 전체 프레임(FF)의 시작 어드레스(FSA) 및 종료 어드레스(FEA)일 때, 제어 회로(233)는 전체 프레임(FF)의 데이터 업데이트를 지시하는 지시 신호(IDS)를 생성할 수 있다.
프레임 어드레스들(F_ADDS)이 부분 프레임(PF)의 시작 어드레스(PFSA) 및 종료 어드레스(PFEA)일 때, 제어 회로(233)는 부분 프레임(PF)의 데이터 업데이트를 지시하는 지시 신호(IDS)를 생성할 수 있다.
실시 예에 따라, 지시 신호(IDS)는 데이터 패킷의 헤더(header)에 포함될 수 있다.
다른 실시 예에 따라, 지시 신호(IDS)는 프레임 어드레스들(F_ADDS)을 포함할 수 있다.
또 다른 실시 예에 따라, 지시 신호(IDS)는 업데이트가 필요하다고 판단된 프레임(FF 또는 PF)에 상응하는 데이터의 오프 사이즈(off size) 정보, 페이지 너비(page width) 정보, 및 디스플레이(400)에 디스플레이되는 위치 정보 등을 더 포함할 수 있다.
제어 회로(233)는 지시 신호(IDS)를 각 구성요소(210 및 240)로 출력할 수 있다.
인코더(240)는 지시 신호(IDS)를 인코딩하고, 인코딩된 지시 신호(E_IDS)를 전송 인터페이스(290)로 출력할 수 있다.
도 6은 도 4에 도시된 컨트롤러의 다른 실시 예를 나타내는 블록도이다.
도 1 내지 도 6을 참조하면, 도 6에 도시된 업데이트 제어 회로(230B)는 도 4에 도시된 업데이트 제어 회로(230)의 다른 실시 예를 나타낸다. 업데이트 제어 회로(230B)는 SFR(231), 제어 회로(233), 및 인코더(240)를 포함할 수 있다. 즉, 인코더(240)는 업데이트 제어 회로(230B) 내부에 구현될 수 있다.
DMA 컨트롤러(250)는 제어 신호(CTRL1)에 따라 CPU(110)를 이용하지 않고 메모리 컨트롤러(130)를 통해 전체 프레임(FF) 또는 부분 프레임(PF)에 상응하는 데이터(DATA1)를 수신하고, 데이터(DATA2)를 이미지 처리 회로(270)로 전송할 수 있다.
이미지 처리 회로(270)는 제어 신호(CTRL2)에 따라 DMA 컨트롤러(250)로부터 전송된 데이터(DATA2)를 수신하여 이미지 처리 동작들을 수행할 수 있다. 예컨대, 이미지 처리 회로(270)는 컬러 스페이스 변환(color space conversion), 블렌딩(blending), 3D 머징(merging), 또는 이미지 향상(enhancement) 등의 동작들을 수행할 수 있다.
이미지 처리 회로(270)는 제어 신호(CTRL2)에 따라 DMA 컨트롤러(250)로부터 데이터(DATA2)를 수신하고, 처리된 데이터(DATA3)를 생성하여 디스플레이 드라이버(300)로 출력할 수 있다.
예컨대, 이미지 처리 회로(270)는 상기 이미지 처리 동작들 중에서 어느 하나를 통하여 데이터(DATA2)를 처리하고, 처리된 데이터(DATA3)를 디스플레이 드라이버(300)로 출력할 수 있다.
전송 인터페이스(290)는 제어 신호(CTRL3)에 따라 신호(E_IDS 또는 DATA3)를 처리하고, 처리된 신호(D_IDS 또는 DATA4)를 디스플레이 드라이버(300)로 전송할 수 있다.
이때, 전송 인터페이스(290)로부터 출력되는 지시 신호(D_IDS)와 데이터(DATA4)는 전송 인터페이스(290)의 프로토콜에 적합한 지시 신호와 데이터일 수 있다.
즉, 지시 신호(D_IDS)와 데이터(DATA4)는 전송 인터페이스(290)의 프로토콜에 적합한 데이터 또는 데이터 패킷으로 구현될 수 있다. 지시 신호(D_IDS)는 데이터(DATA4)를 포함하는 상기 데이터 패킷의 헤더에 포함되어 전송될 수 있다.
실시 예에 따라, 전송 인터페이스(290)는 CPU 인터페이스, RGB 인터페이스, 또는 시리얼 인터페이스(serial interface)로 구현될 수 있다. 다른 실시 예에 따라, 전송 인터페이스(290)는 MDDI(mobile display digital interface), MIPI® (mobile industry processor interface), SPI(serial peripheral interface), I2C (inter IC) 인터페이스, DP(displayport), 또는 eDP (embedded displayport)로 구현될 수 있다.
도 7은 도 4에 도시된 디스플레이 컨트롤러의 동작 방법을 설명하기 위한 타이밍도이다.
도 7에서는 설명의 편의를 위해 현재 업데이트가 필요한 영역이 디스플레이(400)에 디스플레이되는 디스플레이 이미지의 부분 프레임(PF)일 때, 디스플레이 컨트롤러(200A)의 동작 방법을 도시하고 있지만, 본 발명의 실시 예는 이에 한정되지 않는다.
도 1 내지 도 7을 참조하면, 수직 동기 신호(VSYNC) 사이에는 백 포치(back porch) 구간(BP), 데이터 전송 구간들(T2 및 T3), 및 프론트 포치(front porch) 구간(FP)을 포함할 수 있다.
디스플레이 컨트롤러(200A)는 제어 신호(CTRL3)에 따라 지시 신호(D_IDS)를 수직 동기 신호(VSYNC)의 백 포치 구간(BP) 동안에 전송할 수 있다.
디스플레이 컨트롤러(200A)는 제어 신호(CTRL3)에 따라 데이터(DATA4)를 수직 동기 신호(VSYNC)의 백 포치 구간(BP) 이후에 전송할 수 있다.
현재 업데이트가 필요한 영역이 디스플레이(400)에 디스플레이되는 디스플레이 이미지의 부분 프레임(PF)일 때, 디스플레이 컨트롤러(200A)는 백 포치 구간(BP) 이후의 구간(T2) 동안에만 부분 프레임(PF)에 상응하는 데이터(DATA4)만을 전송할 수 있다.
디스플레이 컨트롤러(200A)는 부분 프레임(PF)에 대한 데이터 업데이트를 지시하는 지시 신호(D_IDS)를 생성하여 출력함으로써 디스플레이 드라이버(400)가 지시 신호(D_IDS)에 기초하여 부분 프레임(PF)의 데이터(DATA4)에 상응하는 이미지를 업데이트하도록 제어할 수 있다.
또한, 디스플레이 컨트롤러(200A)는 수직 동기 신호(VSYNC)의 백 포치 구간(BP) 이후의 구간(T2) 동안에만 부분 프레임(PF)에 상응하는 데이터(DATA4)만을 전송함으로써 데이터 대역폭 낭비를 방지하고, 나머지 데이터를 구간(T3) 동안에 전송하지 않기 때문에, 상기 나머지 데이터 전송시에 따른 전력을 감소할 수 있다.
디스플레이 드라이버(300)는 디스플레이 처리 장치(100A)로부터 생성된 지시 신호(D_IDS)에 기초하여 데이터(DATA4)에 상응하는 이미지가 디스플레이(400) 전체에 업데이트되거나 디스플레이(400)에 포함된 윈도우(window)에 업데이트되도록 디스플레이(400)를 제어할 수 있다.
즉, 디스플레이 드라이버(300)는 전체 프레임(FF) 또는 부분 프레임(PF)에 대한 데이터 업데이트를 지시하는 지시 신호(D_IDS)에 기초하여 전체 프레임(FF) 또는 부분 프레임(PF)의 데이터(DATA4)에 상응하는 이미지를 디스플레이(400)에 업데이트할 수 있다.
도 1, 도 9, 도 10의 디스플레이 드라이버(300)는 별도의 회로로 도시되어 있지만, 실시 예에 따라 디스플레이(400) 내부 또는 디스플레이 컨트롤러(200A, 200B 또는 200C)의 내부에 구현될 수 있다.
도 8은 도 1에 도시된 디스플레이 드라이버의 블록도이다.
도 1 내지 도 8을 참조하면, 디스플레이 드라이버(300)는 수신 인터페이스(310), 제어 로직 회로(315), 데이터 분배 회로(320), 디코더(decoder; 323), 메모리 컨트롤러(330), 메모리(335), 및 디스플레이 인터페이스(350)을 포함할 수 있다.
수신 인터페이스(310)는 전송 인터페이스(290)로부터 출력된 신호(D_IDS 또는 DATA4)를 처리하고, 처리된 신호(E_IDS 또는 DATA3)를 출력할 수 있다. 수신 인터페이스(310)는 전송 인터페이스(290)와 동일한 인터페이스로 구현될 수 있다.
제어 로직 회로(315)는 수신 인터페이스(310)의 출력 신호(E_IDS 또는 DATA3)에 포함된 제어 정보에 따라 선택 신호(SEL) 및 액세스 제어 신호(ACC)를 생성할 수 있다.
예컨대, 수신 인터페이스(310)로부터 지시 신호(E_IDS)가 출력될 때, 제어 로직 회로(315)는 상기 제어 정보에 따라 데이터 분배 회로(320)로 제1레벨, 예컨대 로직 0 또는 로우 레벨을 갖는 선택 신호(SEL)를 출력할 수 있다.
수신 인터페이스(310)로부터 데이터(DATA3)가 출력될 때, 제어 로직 회로(315)는 상기 제어 정보에 따라 데이터 분배 회로(320)로 제2레벨, 예컨대 로직 1 또는 하이 레벨을 갖는 선택 신호(SEL)를 출력할 수 있다.
실시 예에 따라, 제어 로직 회로(315)는 상기 제어 정보에 따라 데이터 분배 회로(320)를 인에이블시키기 위한 제어 신호를 선택 신호(SEL)를 함께 데이터 분배 회로(320)로 출력할 수 있다.
데이터 분배 회로(320)는 선택 신호(SEL)의 레벨에 따라, 지시 신호(E_IDS)를 디코더(323)로 전송하거나 데이터(DATA3)를 메모리(335)로 전송할 수 있다.
예컨대, 선택 신호(SEL)가 상기 제1레벨일 때 데이터 분배 회로(320)는 지시 신호(E_IDS)를 디코더(323)로 전송하고, 선택 신호(SEL)가 상기 제2레벨일 때 데이터 분배 회로(320)는 데이터(DATA3)를 메모리(335)로 전송할 수 있다.
실시 예에 따라, 데이터 분배 회로(320)는 디멀티플렉서(demultiplexer)로 구현될 수 있다.
디코더(323)는 데이터 분배 회로(320)로부터 전송된 지시 신호(E_IDS)를 디코딩하고, 디코딩된 지시 신호(IDS)를 메모리 컨트롤러(330)로 전송할 수 있다.
메모리 컨트롤러(330)는 액세스 제어 신호(ACC)에 따라 메모리(335)에 대한 액세스 동작, 예컨대 메모리(335)에 데이터를 라이트하는 라이트 동작과 메모리(335)로부터 데이터를 리드하는 리드 동작을 제어할 수 있다.
메모리(335)는 메모리 컨트롤러(330)의 제어에 따라 데이터 분배 회로(320)로부터 출력된 데이터(DATA3)를 저장하거나 출력할 수 있다.
즉, 메모리(335)는 메모리 컨트롤러(330)의 제어에 따라 현재 업데이트가 필요하다고 판단된 전체 프레임(FF) 또는 부분 프레임(PF)의 데이터(DATA3)를 업데이트할 수 있다.
실시 예에 따라, 메모리(335)는 프레임 메모리(frame memory)로 구현될 수 있다.
디스플레이 인터페이스(350)는 메모리(335)로부터 출력된 데이터(DATA5)를 처리하고 처리된 데이터(DATA6)를 디스플레이(400)로 전송할 수 있다. 예컨대, 디스플레이 인터페이스(350)는 디지털 신호인 이미지 데이터(DATA5)를 아날로그 신호인 이미지 신호(DATA6)로 변환할 수 있다.
디스플레이(400)는 디스플레이 드라이버(300)로부터 출력된 이미지 신호(DATA6)에 대응되는 이미지를 디스플레이할 수 있다. 즉, 디스플레이(400)는 업데이트가된 이미지를 디스플레이할 수 있다.
예컨대, 디스플레이(400)는 터치스크린, LCD(liquid crystal display), FTF-LCD(thin film transistor-liquid crystal display), LED(liquid emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED (active matrix OLED) 디스플레이 또는 플렉시블(flexible) 디스플레이로 구현될 수 있다.
도 9는 본 발명의 다른 실시 예에 따른 디스플레이 시스템의 블록도이다.
도 9를 참조하면, 디스플레이 시스템(10B)은 디스플레이 처리 장치(100B), 외부 메모리(135), 디스플레이 드라이버(300), 및 디스플레이(400)를 포함할 수 있다.
디스플레이 처리 장치(100B)는 CPU(110), 메모리 컨트롤러(130), 및 디스플레이 컨트롤러(200B)를 포함할 수 있다.
도 1의 디스플레이 처리 장치(100A)의 내부에 별도의 회로로 구현된 업데이트 검출 회로(120)는 디스플레이 컨트롤러(200B)의 내부에 구현될 수 있다.
즉, 디스플레이 컨트롤러(200B)는 디스플레이(400)에 디스플레이되는 디스플레이 이미지의 전체 프레임(FF) 또는 전체 프레임(FF)에 포함된 부분 프레임(PF)의 업데이트 여부를 판단하고, 전체 프레임(FF) 또는 부분 프레임(PF)에 대한 데이터 업데이트를 지시하는 지시 신호(D_IDS)를 생성하고, 외부 메모리(135)로부터 전체 프레임(FF) 또는 부분 프레임(PF)에 상응하는 데이터(DATA0)만을 리드하여 처리하고, 디스플레이 드라이버(300)가 지시 신호(D_IDS)에 기초하여 처리된 데이터(DATA4)에 상응하는 이미지를 디스플레이(400) 전체에 업데이트하거나 디스플레이(400)에 포함된 윈도우(window)에 업데이트하도록 제어할 수 있다.
도 9에 도시된 업데이트 제어 회로(230)는 도 5 또는 도 6에 도시된 업데이트 제어 회로(230A 또는 230B)일 수 있다.
도 10은 본 발명의 또 다른 실시 예에 따른 디스플레이 시스템의 블록도이다.
도 10을 참조하면, 디스플레이 시스템(10C)은 디스플레이 처리 장치(100C), 외부 메모리(135), 디스플레이 드라이버(300), 및 디스플레이(400)를 포함할 수 있다.
디스플레이 처리 장치(100C)는 CPU(110), 메모리 컨트롤러(130), 및 디스플레이 컨트롤러(200C)를 포함할 수 있다.
도 1의 디스플레이 처리 장치(100A)의 내부에 별도의 회로로 구현된 업데이트 검출 회로(120)는 디스플레이 컨트롤러(200C)의 업데이트 제어 회로(230C) 내부에 구현될 수 있다.
업데이트 제어 회로(230C)는 디스플레이(400)에 현재 디스플레이되는 디스플레이 이미지의 전체 프레임(FF) 또는 전체 프레임(FF)에 포함된 부분 프레임(PF)의 업데이트 여부를 판단하고, 판단결과에 따라 프레임 어드레스들(ADDS)을 이용해 전체 프레임(FF) 또는 부분 프레임(PF)에 대한 데이터 업데이트를 지시하는 지시 신호(IDS)를 생성하고, 지시 신호(IDS)를 각 구성요소(210 및 240)로 출력할 수 있다.
도 11은 도 1, 도 9 또는 도 10에 도시된 디스플레이 시스템의 동작 방법을 설명하기 위한 플로우 차트이다.
도 1 내지 도 11을 참조하면, 디스플레이 처리 장치(100A, 100B 또는 100C)는 업데이트 제어 신호(U_CTRL)에 따라 전체 프레임(FF) 또는 부분 프레임(PF)에 대한 데이터 업데이트를 지시하는 지시 신호(D_IDS)를 생성할 수 있다(S100).
디스플레이 처리 장치(100A, 100B 또는 100C)는 프레임 어드레스들(F_ADDS)에 기초하여 외부 메모리(135)로부터 현재 업데이트가 필요하다고 판단된 프레임(FF 또는 PF)에 상응하는 데이터(DATA0)를 수신하고, 처리된 데이터(DATA4)를 생성할 수 있다(S130).
디스플레이 처리 장치(100A, 100B 또는 100C)는 수직 동기 신호(VSYNC)의 백 포치 구간(T1)에 전송하고, 처리된 데이터(DATA4)를 수직 동기 신호(VSYNC)의 백 포치 구간(T1) 이후에 전송할 수 있다(S150).
디스플레이 드라이버(300)는 지시 신호(D_IDS)에 기초하여 데이터(DATA4)에 상응하는 이미지를 디스플레이(400) 전체에 업데이트하거나 디스플레이(400)에 포함된 윈도우에 업데이트할 수 있다(S170).
즉, 디스플레이 드라이버(300)는 전체 프레임(FF) 또는 부분 프레임(PF)에 대한 데이터 업데이트를 지시하는 지시 신호(D_IDS)에 기초하여 전체 프레임(FF) 또는 부분 프레임(PF)의 데이터(DATA4)에 상응하는 이미지를 디스플레이(400)에 업데이트할 수 있다.
도 12는 도 1, 도 9 또는 도 10에 도시된 디스플레이 시스템의 동작 방법을 통하여 디스플레이되는 디스플레이 이미지를 나타낸다.
도 12에서는 설명의 편의를 위해 현재 업데이트가 필요한 영역이 디스플레이(400)에 디스플레이되는 디스플레이 이미지의 부분 프레임(PF)일 때, 디스플레이(400)에 디스플레이되는 업데이트된 디스플레이 이미지만을 도시하고 있으나, 본 발명의 실시 예는 이에 한정되지 않는다.
디스플레이 처리 장치(200A, 200B, 또는 200C)는 디스플레이(400)에 디스플레이되는 디스플레이 이미지의 부분 프레임(PF)의 업데이트 여부를 판단하고, 부분 프레임(PF)에 대한 데이터 업데이트를 지시하는 지시 신호(D_IDS)를 생성하고, 외부 메모리(135)로부터 부분 프레임(PF)에 상응하는 데이터(DATA0)만을 리드하여 처리하고, 생성된 지시 신호(D_IDS)와 처리된 데이터(DATA4)를 디스플레이 드라이버(300)로 전송할 수 있다.
디스플레이 드라이버(300)는 지시 신호(D_IDS)에 기초하여 처리된 데이터(DATA4)에 상응하는 이미지를 디스플레이(400) 포함된 윈도우, 예컨대 부분 프레임(PF)이 디스플레이되는 위치에 업데이트할 수 있다.
업데이트된 데이터(DATA6)가 디스플레이(400)에 디스플레이된 디스플레이 이미지는 도 12에 도시된 바와 같다.
도 13은 본 발명의 또 다른 실시 예에 따른 디스플레이 시스템의 블록도이다.
도 13의 디스플레이 시스템(500)은 MIPI®(mobile industry processor interface)를 사용 또는 지원할 수 있는 장치, 예컨대 이동 전화기 (mobile phone), 스마트 폰(smartp hone), 또는 태블릿 PC(tablet computer)로 구현될 수 있다.
디스플레이 시스템(500)은 애플리케이션 프로세서(510), 이미지 센서(520), 및 디스플레이(530)를 포함한다. 애플리케이션 프로세서(510)는 도 1, 도 9 또는 도 10에 도시된 디스플레이 컨트롤러(200A, 200B, 또는 200C)를 포함할 수 있다.
애플리케이션 프로세서(510)에 구현된 CSI(camera serial interface) 호스트 512)는 카메라 시리얼 인터페이스(CSI)를 통하여 이미지 센서(520)의 CSI 장치 (521)와 시리얼 통신할 수 있다. 실시 예에 따라, CSI 호스트(512)에는 디시리얼라이저(DES)가 구현될 수 있고, CSI 장치(521)에는 시리얼라이저(SER)가 구현될 수 있다.
애플리케이션 프로세서(510)에 구현된 DSI(display serial interface(DSI)) 호스트(511)는 디스플레이 시리얼 인터페이스를 통하여 디스플레이(530)의 DSI 장치(531)와 시리얼 통신할 수 있다. 실시 예에 따라, DSI 호스트(511)에는 시리얼라이저(SER)가 구현될 수 있고, DSI 장치(531)에는 디시리얼라이저(DES)가 구현될 수 있다.
디스플레이 시스템(500)은 애플리케이션 프로세서(510)와 통신할 수 있는 RF 칩(540)을 더 포함할 수 있다. 애플리케이션 프로세서(510)의 PHY(513)와 RF 칩(540)의 PHY(541)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.
애플리케이션 프로세서(510)는 GPS(550) 수신기, DRAM(dynamic random access memory)과 같은 휘발성 메모리(552), NAND 플래시 메모리와 같은 불휘발성 메모리를 포함하는 데이터 저장 장치(554), 마이크(556), 또는 스피커(558)를 더 포함할 수 있다.
또한, 애플리케이션 프로세서(510)는 적어도 하나의 통신 프로토콜(또는 통신 표준), 예컨대, UWB(ultra-wideband; 560), WLAN(Wireless LAN; 562), WiMAX (worldwide interoperability for microwave access; 564), 또는 LTETM(long term evolution ) 등을 이용하여 외부 장치와 통신할 수 있다.
실시 예에 따라, DSI 호스트(511)는 도 1, 도9 또는 도 10의 디스플레이 컨트롤러(200A, 200B, 또는 200C)의 기능을 수행할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10A, 10B, 및 10C: 디스플레이 시스템
100A, 100B, 및 100C: 디스플레이 처리 장치
105: 버스
110: CPU
120: 업데이트 검출 회로
130: 메모리 컨트롤러
135: 외부 메모리
200A, 200B, 및 200C: 디스플레이 컨트롤러
210: 타이밍 컨트롤러
230: 업데이트 제어 회로
231: 특수기능 레지스터
233: 제어 회로
240: 인코더
250: DMA 컨트롤러
270: 이미지 처리 장치
290: 전송 인터페이스
300: 디스플레이 드라이버
310: 수신 인터페이스
315: 제어 로직 회로
320: 데이터 분배 회로
323: 디코더
330: 메모리 컨트롤러
335: 메모리
350: 디스플레이 인터페이스
400: 디스플레이
60: Y-게이팅 회로
70: 입출력 버퍼 & 래치 블록

Claims (10)

  1. 디스플레이 이미지가 업데이트될 업데이트 영역을 검출하는 단계;
    상기 업데이트 영역이 미리 정의된 부분 프레임 영역에 포함되는지 결정하는 단계;
    상기 업데이트 영역이 상기 부분 프레임에 포함되는 경우, 상기 부분 프레임에 상응하는 제1 데이터를 수신함으로써 상기 부분 프레임을 업데이트하는 단계; 및
    상기 업데이트 영역이 상기 부분 프레임에 포함되지 않는 경우, 전체 프레임에 상응하는 제2 데이터를 수신함으로써 상기 전체 프레임을 업데이트하는 단계를 포함하는 디스플레이 시스템의 동작 방법.
  2. 제1항에 있어서,
    상기 부분 프레임의 업데이트를 지시하는 제1 지시 신호는 상기 제1 데이터를 포함하는 데이터 패킷의 헤더에 포함되고,
    상기 전체 프레임의 업데이트를 지시하는 제2 지시 신호는 상기 제2 데이터를 포함하는 데이터 패킷의 헤더에 포함되는 디스플레이 시스템의 동작 방법.
  3. 제2항에 있어서,
    상기 제1 지시 신호 및 제2 지시 신호는 수직 동기 신호의 백 포치(back porch) 구간 동안에 전송되는 디스플레이 시스템의 동작 방법.
  4. 제2항에 있어서,
    상기 제1 데이터 및 제2 데이터는 수직 동기 신호의 백 포치 구간 이후에 전송되는 디스플레이 시스템의 동작 방법.
  5. 제2항에 있어서,
    상기 제1 지시 신호 및 제2 지시 신호와 상기 제1 데이터 및 제2 데이터는 RGB 인터페이스를 위한 디스플레이 시스템의 동작 방법.
  6. 디스플레이 이미지가 업데이트될 업데이트 영역을 검출하고,
    상기 업데이트 영역이 미리 정의된 부분 프레임 영역에 포함되는지 결정하고, 상기 결정에 기반하여 업데이트 제어 신호를 생성하는 업데이트 검출 회로; 및
    상기 업데이트 영역이 상기 부분 프레임에 포함되는 경우, 상기 부분 프레임에 상응하는 제1 데이터를 수신함으로써 상기 부분 프레임을 업데이트할 것을 지시하는 제1 지시 신호를 생성하고,
    상기 업데이트 영역이 상기 부분 프레임에 포함되지 않는 경우, 전체 프레임에 상응하는 제2 데이터를 수신함으로써 상기 전체 프레임을 업데이트할 것을 지시하는 제2 지시 신호를 생성하는 업데이트 제어 회로를 포함하는 시스템 온 칩(system on chip(SoC)).
  7. 제6항에 있어서, 상기 업데이트 제어 회로는,
    상기 부분 프레임을 정의하는 어드레스들을 설정하는 특수기능 레지스터 (special function resister); 및
    상기 업데이트 제어 신호와 상기 어드레스들에 기초하여 상기 제1 지시 신호 및 상기 제2 지시 신호를 생성하는 제어 회로를 포함하는 시스템 온 칩.
  8. 제7항에 있어서,
    상기 제1 지시 신호 및 상기 제2 지시 신호를 인코딩하는 인코더; 및
    상기 인코딩된 지시 신호를 수직 동기 신호의 백 포치 구간에 전송하는 전송 인터페이스를 더 포함하는 시스템 온 칩.
  9. 제8항에 있어서,
    상기 어드레스들을 이용하여 상기 부분 프레임에 상응하는 상기 제1 데이터만을 리드하는 DMA(dynamic memory access) 컨트롤러를 더 포함하고,
    상기 전송 인터페이스는 상기 리드된 데이터를 상기 수직 동기 신호의 상기 백 포치 구간 이후에 전송하는 시스템 온 칩.
  10. 제8항에 있어서,
    상기 전송 인터페이스는 RGB 인터페이스인 시스템 온 칩.
KR1020130028330A 2013-03-15 2013-03-15 시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법 KR102023067B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130028330A KR102023067B1 (ko) 2013-03-15 2013-03-15 시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법
US14/196,120 US9524533B2 (en) 2013-03-15 2014-03-04 Methods and systems on chip for updating frames based on an indication signal for a display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130028330A KR102023067B1 (ko) 2013-03-15 2013-03-15 시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법

Publications (2)

Publication Number Publication Date
KR20140113219A KR20140113219A (ko) 2014-09-24
KR102023067B1 true KR102023067B1 (ko) 2019-09-19

Family

ID=51525427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130028330A KR102023067B1 (ko) 2013-03-15 2013-03-15 시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법

Country Status (2)

Country Link
US (1) US9524533B2 (ko)
KR (1) KR102023067B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074203B2 (en) * 2014-12-23 2018-09-11 Synaptics Incorporated Overlay for display self refresh
KR102466160B1 (ko) * 2016-01-08 2022-11-14 삼성전자주식회사 데이터의 루프백을 수행하는 시스템 온 칩과 집적 회로, 및 이들을 포함하는 모바일 장치
US10446071B2 (en) * 2016-03-31 2019-10-15 Samsung Electronics Co., Ltd. Device and method of using slice update map
KR102619668B1 (ko) * 2016-03-31 2023-12-29 삼성전자주식회사 슬라이스 업데이트 맵을 이용하는 장치 및 방법
JP6695739B2 (ja) * 2016-05-26 2020-05-20 ソニーセミコンダクタソリューションズ株式会社 処理装置、画像センサ、およびシステム
US9997141B2 (en) * 2016-09-13 2018-06-12 Omnivision Technologies, Inc. Display system and method supporting variable input rate and resolution
US10932336B2 (en) 2018-09-10 2021-02-23 Lumileds Llc High speed image refresh system
US11034286B2 (en) 2018-09-10 2021-06-15 Lumileds Holding B.V. Adaptive headlamp system for vehicles
KR102331664B1 (ko) * 2018-09-10 2021-12-03 루미리즈 홀딩 비.브이. 고속 이미지 리프레시 시스템
US11011100B2 (en) 2018-09-10 2021-05-18 Lumileds Llc Dynamic pixel diagnostics for a high refresh rate LED array
US11164287B2 (en) 2018-09-10 2021-11-02 Lumileds Llc Large LED array with reduced data management
TWI703545B (zh) * 2018-10-05 2020-09-01 瑞鼎科技股份有限公司 顯示驅動電路及顯示更新頻率調整方法
TWI826530B (zh) 2018-10-19 2023-12-21 荷蘭商露明控股公司 驅動發射器陣列之方法及發射器陣列裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080515A1 (en) * 2002-10-25 2004-04-29 Fujitsu Limited Image display apparatus in which a specific area display attribute is modifiable
US20050146532A1 (en) * 2004-01-05 2005-07-07 Fujitsu Limited Illumination control apparatus, display apparatus, display control apparatus and display control program
US20060103675A1 (en) * 2004-11-18 2006-05-18 Fuji Photo Film Co., Ltd. Display apparatus and displaying method for the same
US20080007508A1 (en) * 2006-07-07 2008-01-10 Nec Electronics Corporation Display data receiving circuit and display panel driver
US20100321402A1 (en) * 2009-06-23 2010-12-23 Kyungtae Han Display update for a wireless display device
US20110141133A1 (en) * 2009-12-10 2011-06-16 Microsoft Corporation Real-Time Compression With GPU/CPU
US20110157106A1 (en) * 2009-12-31 2011-06-30 Kim Hyo-June Apparatus and method for controlling dual display device using rgb interface

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE161352T1 (de) * 1992-09-04 1998-01-15 Canon Kk Verfahren und einrichtung zur steuerung einer anzeige
JP3833483B2 (ja) 2001-03-06 2006-10-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示システム、画像データ送信装置、表示画像データ送信方法、差分転送方法、プログラム、および記憶媒体
US7012576B2 (en) * 1999-12-29 2006-03-14 Intel Corporation Intelligent display interface
JP3822060B2 (ja) 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
GB0113736D0 (en) 2001-06-06 2001-07-25 Koninkl Philips Electronics Nv Active matrix display device
JP4190862B2 (ja) * 2001-12-18 2008-12-03 シャープ株式会社 表示装置およびその駆動方法
JP2004045748A (ja) 2002-07-11 2004-02-12 Sharp Corp 表示装置及び表示方法
KR100668085B1 (ko) * 2005-01-13 2007-01-11 삼성전자주식회사 호스트 디바이스, 디스플레이 시스템 및 ｄｐｖｌ 패킷생성방법
JP5288579B2 (ja) * 2006-12-13 2013-09-11 ルネサスエレクトロニクス株式会社 表示装置及び、コントローラドライバ
JP4305677B2 (ja) 2007-04-11 2009-07-29 ソニー株式会社 液晶表示装置およびその表示制御方法
US8072394B2 (en) 2007-06-01 2011-12-06 National Semiconductor Corporation Video display driver with data enable learning
JP5122993B2 (ja) 2008-01-30 2013-01-16 京セラ株式会社 携帯情報処理装置
EP2104094A1 (fr) 2008-03-17 2009-09-23 The Swatch Group Research and Development Ltd. Dispositif d'affichage pouvant fonctionner en mode partiel d'affichage basse consommation
CN101465107B (zh) 2008-12-31 2010-12-08 华为终端有限公司 一种显示装置、使用该显示装置的终端及显示方法
JP5684488B2 (ja) * 2009-04-20 2015-03-11 富士フイルム株式会社 画像処理装置、画像処理方法およびプログラム
TWI459346B (zh) * 2011-10-07 2014-11-01 Novatek Microelectronics Corp 顯示驅動裝置
US20130187962A1 (en) * 2012-01-23 2013-07-25 Pixel Qi Corporation Mixed Transmissive-Reflective-Transflective Liquid Crystal Display
US20140184611A1 (en) * 2012-12-31 2014-07-03 Nvidia Corporation Method and apparatus for sending partial frame updates rendered in a graphics processor to a display using framelock signals

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080515A1 (en) * 2002-10-25 2004-04-29 Fujitsu Limited Image display apparatus in which a specific area display attribute is modifiable
US20050146532A1 (en) * 2004-01-05 2005-07-07 Fujitsu Limited Illumination control apparatus, display apparatus, display control apparatus and display control program
US20060103675A1 (en) * 2004-11-18 2006-05-18 Fuji Photo Film Co., Ltd. Display apparatus and displaying method for the same
US20080007508A1 (en) * 2006-07-07 2008-01-10 Nec Electronics Corporation Display data receiving circuit and display panel driver
US20100321402A1 (en) * 2009-06-23 2010-12-23 Kyungtae Han Display update for a wireless display device
US20110141133A1 (en) * 2009-12-10 2011-06-16 Microsoft Corporation Real-Time Compression With GPU/CPU
US20110157106A1 (en) * 2009-12-31 2011-06-30 Kim Hyo-June Apparatus and method for controlling dual display device using rgb interface

Also Published As

Publication number Publication date
US9524533B2 (en) 2016-12-20
US20140267329A1 (en) 2014-09-18
KR20140113219A (ko) 2014-09-24

Similar Documents

Publication Publication Date Title
KR102023067B1 (ko) 시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법
US10096303B2 (en) Host and multi-display system including the same
US9620054B2 (en) Timing controller, organic light-emitting diode (OLED) display having the same and method for driving the OLED display
US10096304B2 (en) Display controller for improving display noise, semiconductor integrated circuit device including the same and method of operating the display controller
KR101861772B1 (ko) 시스템온칩, 이의 동작 방법, 및 상기 시스템온칩을 포함하는 모바일 장치
US9747826B2 (en) Method of operating display device to adjust luminance based on panel refresh command
US11380242B2 (en) Data driver performing clock training, display device including the data driver, and method of operating the display device
JP2013130859A (ja) ディスプレイコントローラ、イメージデータ処理システム、及び携帯用装置のディスプレイデータ処理方法
US20130100121A1 (en) Display driver and method of operating image data processing device
US10438526B2 (en) Display driver, and display device and system including the same
US20160225340A1 (en) Display controller for reducing display noise and system including the same
US9355615B2 (en) Apparatuses, systems, and methods for converting a display driver sync signal into an image sensor sync signal
US10249261B2 (en) Display controller and application processor including the same
US11670209B2 (en) Display device performing clock gating
KR20110110433A (ko) 영상 표시 장치 및 영상 표시 방법
US10079004B2 (en) Display controller and display system including the same
US20160180766A1 (en) Display panel and display device including the same
US9223725B2 (en) Method and apparatus for selectively reading image data
KR20180034755A (ko) 전자 장치 및 전자 장치의 구동 방법
CN117648279A (zh) 用于多协议通信接口的高效引脚共享集成电路(ic)器件
US20170221409A1 (en) Method of recovering error in data communication, data communication system performing the same and display apparatus including the data communication system
US20130297834A1 (en) Data transmission systems, data transmission method and data reception method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right