JP6695739B2 - 処理装置、画像センサ、およびシステム - Google Patents

処理装置、画像センサ、およびシステム Download PDF

Info

Publication number
JP6695739B2
JP6695739B2 JP2016105353A JP2016105353A JP6695739B2 JP 6695739 B2 JP6695739 B2 JP 6695739B2 JP 2016105353 A JP2016105353 A JP 2016105353A JP 2016105353 A JP2016105353 A JP 2016105353A JP 6695739 B2 JP6695739 B2 JP 6695739B2
Authority
JP
Japan
Prior art keywords
image
output
packet
sensor
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016105353A
Other languages
English (en)
Other versions
JP2017211864A (ja
JP2017211864A5 (ja
Inventor
秀樹 三林
秀樹 三林
横川 峰志
峰志 横川
直樹 吉持
直樹 吉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016105353A priority Critical patent/JP6695739B2/ja
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to PCT/JP2017/015666 priority patent/WO2017203901A1/en
Priority to EP24151383.7A priority patent/EP4375843A1/en
Priority to EP17724647.7A priority patent/EP3465451A1/en
Priority to KR1020187031789A priority patent/KR102402716B1/ko
Priority to CN201780030981.6A priority patent/CN109154921B/zh
Priority to US16/094,135 priority patent/US10825156B2/en
Priority to TW106113200A priority patent/TWI744315B/zh
Publication of JP2017211864A publication Critical patent/JP2017211864A/ja
Publication of JP2017211864A5 publication Critical patent/JP2017211864A5/ja
Application granted granted Critical
Publication of JP6695739B2 publication Critical patent/JP6695739B2/ja
Priority to US17/023,982 priority patent/US11557024B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00Image enhancement or restoration
    • G06T5/50Image enhancement or restoration using two or more images, e.g. averaging or subtraction
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/41Extracting pixel data from a plurality of image sensors simultaneously picking up an image, e.g. for increasing the field of view by combining the outputs of a plurality of sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/92Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/9201Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving the multiplexing of an additional signal and the video signal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/0007Image acquisition
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/20Special algorithmic details
    • G06T2207/20212Image combination
    • G06T2207/20221Image fusion; Image merging

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)
  • Studio Devices (AREA)
  • Image Input (AREA)
  • Information Transfer Systems (AREA)

Description

本開示は、処理装置、画像センサ、およびシステムに関する。
例えばプロセッサとセンサと間の接続などの、デバイス間の接続に係る技術が開発されている。デバイス間の接続に係る技術としては、例えば下記の特許文献1に記載の技術が挙げられる。
米国特許出願公開第2014/0281753号明細書
例えば、電子機器の高機能化、多機能化などに伴い、プロセッサなどの処理装置を備える電子機器の中には、複数の画像センサを備えるものがある。また、上記のような処理装置を備える電子機器では、処理装置に接続されるデータバスの数を減らすことが望まれている。処理装置に接続されるデータバスの数を減らすことによって、例えば下記のようなことを実現することが可能となる。
・処理装置と複数の画像センサとを接続する配線領域をより小さくすること
・処理装置のハードウェア構成をより簡略化すること
ここで、プロセッサ(処理装置の一例。以下、同様とする。)と画像センサとをデータバス(信号の伝送路)で接続する規格としては、MIPI(Mobile Industry Processor Interface)アライアンスのCSI−2(Camera Serial Interface 2)規格がある。CSI−2規格は、プロセッサと画像センサとをデータバスで1対1で接続するための規格である。CSI−2規格のような既存の規格では、“データバス上で、プロセッサと複数の画像センサとが接続されること”は、想定されていない。そのため、CSI−2規格のような既存の規格を単に利用して、プロセッサと複数の画像センサそれぞれとをデータバスで接続する場合には、プロセッサに接続されるデータバスの数は、画像センサの数分必要となる。よって、CSI−2規格のような既存の規格を単に利用する場合には、上記配線領域をより小さくすること、および上記プロセッサに接続されるデータバスの数を減らすことを実現することは、困難である。
本開示では、処理装置と複数の画像センサとをデータバスで接続する場合に、処理装置に接続されるデータバスの数を減らすことが可能な、新規かつ改良された処理装置、画像センサ、およびシステムを提案する。
本開示によれば、データバスに接続され、上記データバスに接続される複数の画像センサそれぞれから上記データバスを介して出力される画像に関する制御を行う処理部を備える、処理装置が、提供される。
また、本開示によれば、他の画像センサが接続されるデータバスに接続され、制御情報に基づいて画像を出力する、画像センサが、提供される。
また、本開示によれば、データバスにそれぞれ接続される複数の画像センサと、上記データバスに接続される処理装置と、を有し、上記処理装置は、上記画像センサそれぞれから上記データバスを介して出力される画像に関する制御を行う処理部を備える、システムが、提供される。
本開示によれば、処理装置と複数の画像センサとをデータバスで接続する場合に、処理装置に接続されるデータバスの数を減らすことができる。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握されうる他の効果が奏されてもよい。
本実施形態に係るシステムの構成の一例を示す説明図である。 本実施形態に係るシステムを構成するプロセッサにおける画像に関する制御の一例を説明するための説明図である。 本実施形態に係るシステムを構成するプロセッサにおける画像に関する制御の一例を説明するための説明図である。 本実施形態に係るシステムを構成するプロセッサにおける画像に関する制御の一例を説明するための説明図である。 本実施形態に係るシステムを構成するプロセッサにおける画像に関する制御の一例を説明するための説明図である。 本実施形態に係るシステムを構成するプロセッサにおける画像に関する制御の一例を説明するための説明図である。 本実施形態に係るシステムを構成するセンサの構成の一例を示す説明図である。 本実施形態に係るシステムを構成するセンサにより生成された画像データの一例を示している。 本実施形態に係るシステムを構成するデータバス上で伝送される画像データのパケット列の一例を示している。 CSI−2規格において定められたパケットのフォーマットを示している。 CSI−2規格において定められたパケットのフォーマットを示している。 本実施形態に係るシステムを構成するメモリ上に確保されたフレームバッファの一例を示している。 本実施形態に係るシステムを構成するプロセッサによる画像に関する制御によって、センサから出力される画像データのパケット構成例を示す説明図である。 本実施形態に係るシステムを構成するプロセッサにおける画像に関する制御に係る処理(本実施形態に係る制御方法に係る処理)の一例を示す流れ図である。 本実施形態に係るシステムを構成する複数のセンサそれぞれから出力される画像データのパケット列の第1の例を示している。 本実施形態に係るシステムを構成するプロセッサが受信するパケット列の第1の例を示している。 本実施形態に係るシステムを構成するメモリ上のフレームバッファに記憶された、画像データのパケット列の第1の例を示している。 本実施形態に係るシステムを構成する複数のセンサそれぞれから出力される画像データのパケット列の第2の例を示している。 本実施形態に係るシステムを構成するプロセッサが受信するパケット列の第2の例を示している。 本実施形態に係るシステムを構成するメモリ上のフレームバッファに記憶された、画像データのパケット列の第2の例を示している。 本実施形態に係るシステムを構成する複数のセンサそれぞれから出力される画像データのパケット列の第3の例を示している。 本実施形態に係るシステムを構成するプロセッサが受信するパケット列の第3の例を示している。 本実施形態に係るシステムを構成するメモリ上のフレームバッファに記憶された、画像データのパケット列の第3の例を示している。 本実施形態に係るシステムを構成する複数のセンサそれぞれから出力される画像データのパケット列の第4の例を示している。 本実施形態に係るシステムを構成するプロセッサが受信するパケット列の第4の例を示している。 本実施形態に係るシステムを構成するメモリ上のフレームバッファに記憶された、画像データのパケット列の第4の例を示している。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
また、以下では、下記に示す順序で説明を行う。
1.本実施形態に係るシステムの構成
2.本実施形態に係るシステムにおける画像の出力例
3.本実施形態に係るプログラム
(本実施形態に係るシステムの構成)
図1は、本実施形態に係るシステム1000の構成の一例を示す説明図である。システム1000としては、例えば、スマートフォンなどの通信装置や、ドローン(遠隔操作による動作、または、自律的な動作が可能な機器)、自動車などの移動体などが挙げられる。なお、システム1000の適用例は、上記に示す例に限られない。システム1000の他の適用例については、後述する。
システム1000は、例えば、プロセッサ100(本実施形態に係る処理装置)と、画像を出力する機能を有する複数のセンサ200A、200B、200C、…(本実施形態に係る画像センサ)と、メモリ300と、表示デバイス400とを有する。以下では、複数のセンサ200A、200B、200C、…を総称して、または、複数のセンサ200A、200B、200C、…のうちの1つのセンサを代表的に示して、「センサ200」と示す場合がある。
なお、図1では、3以上のセンサ200を有するシステム1000を示しているが、本実施形態に係るシステムが有するセンサ200の数は、図1に示す例に限られない。例えば、本実施形態に係るシステムは、2つのセンサ200、3つのセンサ200など、2以上の任意の数のセンサ200を有していてもよい。以下では、説明の便宜上、システム1000が有する複数のセンサ200のうちの2つのセンサ200から画像が出力される場合、または、システム1000が有する複数のセンサ200のうちの3つのセンサ200から画像が出力される場合を、例に挙げる。
プロセッサ100と複数のセンサ200それぞれとは、1つのデータバスB1により電気的に接続される。データバスB1は、プロセッサ100とセンサ200それぞれとを接続する、一の信号の伝送路である。例えば、センサ200それぞれから出力される画像を示すデータ(以下、「画像データ」と示す場合がある。)が、センサ200からプロセッサ100へとデータバスB1を介して伝送される。
システム1000においてデータバスB1により伝送される信号は、例えば、CSI−2規格、PCI Expressなどの、伝送されるデータの開始と終了とが所定のデータにより特定される任意の規格によって、伝送される。上記所定のデータとしては、例えば、CSI−2規格におけるフレームの開始パケット、CSI−2規格におけるフレームの終了パケットなどが挙げられる。以下では、データバスB1により伝送される信号が、CSI−2規格に従って伝送される例を示す。
また、プロセッサ100と複数のセンサ200それぞれとは、データバスB1とは異なる制御バスB2により電気的に接続される。制御バスB2は、プロセッサ100とセンサ200それぞれとを接続する、他の信号の伝送路である。例えば、プロセッサ100から出力される制御情報(後述する)が、プロセッサ100からセンサ200へと制御バスB2を介して伝送される。以下では、データバスB1と同様に、制御バスB2により伝送される信号が、CSI−2規格に従って伝送される例を示す。なお、図1では、プロセッサ100と複数のセンサ200それぞれとが、1つの制御バスB2により接続される例を示しているが、本実施形態に係るシステムは、センサ200ごとに制御バスが設けられる構成をとることも可能である。また、プロセッサ100と複数のセンサ200それぞれとは、制御バスB2を介して制御情報(後述する)を送受信する構成に限られず、例えば、後述する制御情報の送受信を行うことが可能な任意の通信方式の無線通信によって制御情報(後述する)を送受信する構成であってもよい。
[1]プロセッサ100(本実施形態に係る処理装置)
プロセッサ100は、MPU(Micro Processing Unit)などの演算回路で構成される、1または2以上のプロセッサや、各種処理回路などで構成される。プロセッサ100は、バッテリなどのシステム1000を構成する内部電源(図示せず)から供給される電力、または、システム1000の外部電源から供給される電力によって、駆動する。
プロセッサ100は、本実施形態に係る処理装置の一例である。本実施形態に係る処理装置は、後述する処理部における処理(本実施形態に係る制御方法に係る処理)を行うことが可能な、任意の回路、任意のデバイスに適用することが可能である。
プロセッサ100は、“データバスB1に接続される複数のセンサ200それぞれからデータバスB1を介して出力される画像に関する制御(本実施形態に係る制御方法に係る制御)”を行う。
画像に関する制御は、例えば、プロセッサ100が備える処理部102において行われる。プロセッサ100では、画像に関する制御を行う特定のプロセッサ(または特定の処理回路)、または、複数のプロセッサ(または複数の処理回路)が、処理部102の役目を果たす。
なお、処理部102は、プロセッサ100における機能を便宜上切り分けたものである。よって、プロセッサ100では、例えば、本実施形態に係る画像に関する制御が、複数の機能ブロックによって行われてもよい。以下では、本実施形態に係る画像に関する制御が、処理部102において行われる場合を例に挙げる。
[1−1]本実施形態に係る画像に関する制御の一例
処理部102は、センサ200それぞれに対して制御情報を送信することによって、画像に関する制御を行う。
本実施形態に係る制御情報には、例えば、センサ200を示す識別情報と、制御のための情報と、処理命令とが含まれる。本実施形態に係る識別情報としては、例えば、センサ200に設定されているIDなどの、センサ200を特定することが可能な任意のデータが挙げられる。また、本実施形態に係る制御のための情報の具体例については、後述する。
制御情報は、上述したように、例えば制御バスB2を介して送信される。
また、処理部102により送信された制御情報は、例えば、センサ200それぞれが備えるレジスタ(記録媒体の一例)に記録される。そして、後述するように、センサ200は、レジスタに記憶されている制御情報に基づいて画像を出力する。
処理部102は、画像に関する制御として、例えば下記の(1)に示す第1の例に係る制御〜下記の(4)に示す第4の例に係る制御のいずれかの制御を行う。なお、本実施形態に係る画像に関する制御により実現される、システム1000における画像の出力例については、後述する。
(1)画像に関する制御の第1の例:画像の連結の制御
処理部102は、センサ200それぞれから出力される複数の画像の連結の制御を行う。
より具体的には、処理部102は、例えば、センサ200それぞれから出力される複数の画像におけるフレームの開始とフレームの終了とを制御することによって、複数の画像の連結を制御する。
センサ200それぞれにおけるフレームの開始は、例えば、処理部102が、センサ200それぞれにおけるフレームの開始パケットの出力を制御することによって、制御される。フレームの開始パケットとしては、例えば、CSI−2規格における“FS(Frame Start)パケット”が、挙げられる。以下では、フレームの開始パケットを「FS」または「FSパケット」と示す場合がある。
処理部102は、例えば、フレームの開始パケットを出力するかを示すデータ(第1出力情報。制御のための情報の一例)を含む制御情報を、センサ200に対して送信することによって、センサ200におけるフレームの開始パケットの出力を制御する。上記フレームの開始パケットを出力するかを示すデータとしては、例えば、フレームの開始パケットを出力するか否かを示すフラグが挙げられる。
また、センサ200それぞれにおけるフレームの終了は、例えば、処理部102が、センサ200それぞれにおけるフレームの終了パケットの出力を制御することによって、制御される。フレームの終了パケットとしては、例えば、CSI−2規格における“FE(Frame End)パケット”が、挙げられる。以下では、フレームの終了パケットを「FE」または「FEパケット」と示す場合がある。
処理部102は、例えば、フレームの終了パケットを出力するかを示すデータ(第2出力情報。制御のための情報の一例)を含む制御情報を、センサ200に対して送信することによって、センサ200におけるフレームの終了パケットの出力を制御する。上記フレームの終了パケットを出力するかを示すデータとしては、例えば、フレームの終了パケットを出力するか否かを示すフラグが挙げられる。
例えば上記のように、処理部102によって、センサ200それぞれから出力される複数の画像におけるフレームの開始とフレームの終了とが制御されることによって、複数のセンサ200からは、下記のような画像を示すデータが出力される。
・フレームの開始パケットおよびフレームの終了パケットを含むデータ
・フレームの開始パケットのみを含むデータ
・フレームの終了パケットのみを含むデータ
・フレームの開始パケットおよびフレームの終了パケットを含まないデータ
複数のセンサ200からデータバスB1を介して伝送される複数の画像を受信するプロセッサ100は、受信された画像に含まれるフレームの開始パケットに基づき、あるフレームにおける画像の伝送が開始されたことを認識する。
また、プロセッサ100は、受信された画像に含まれるフレームの終了パケットに基づき、あるフレームにおける画像の伝送が終了したことを認識する。
また、プロセッサ100は、受信された画像に、フレームの開始パケットとフレームの終了パケットとが含まれない場合には、あるフレームにおける画像の伝送が開始されたこと、およびあるフレームにおける画像の伝送が終了したことを、認識しない。なお、プロセッサ100は、上記の場合において、あるフレームにおける画像の伝送が行われている途中であると認識してもよい。
よって、複数のセンサ200からデータバスB1を介して伝送される複数の画像を受信するプロセッサ100では、下記の(a)、(b)に示すような処理が実現される。なお、データバスB1に、画像を処理することが可能な他の処理回路が接続されている場合、複数のセンサ200から出力される画像の処理は、当該他の処理回路により行われてもよい。以下では、プロセッサ100が備える処理部102が、複数のセンサ200から出力される画像の処理を行う場合を例に挙げる。
(a)複数のセンサ200から出力される画像の処理の第1の例
1つのセンサ200から送信されるデータに、フレームの開始パケットおよびフレームの終了パケットが含まれる場合、処理部102は、当該1つのセンサ200から出力される画像を、単体の画像として処理する。
(b)複数のセンサ200から出力される画像の処理の第2の例
“一のセンサ200から送信されたデータにフレームの開始パケットが含まれ、当該フレームの開始パケットが含まれるデータの受信後に受信された他のセンサ200から送信されたデータに、フレームの終了パケットが含まれる場合”には、処理部102は、フレームの開始パケットが含まれるデータにおける画像と、フレームの終了パケットが含まれるデータにおける画像とを、合成する。
また、“第2の例における上記の場合においてフレームの終了パケットが含まれるデータが受信される前に、1または2以上の他のセンサ200から送信されたフレームの開始パケットおよびフレームの終了パケットを含まないデータが、受信されたとき”には、処理部102は、フレームの開始パケットが含まれるデータにおける画像、フレームの開始パケットおよびフレームの終了パケットを含まないデータにおける画像、およびフレームの終了パケットが含まれるデータにおける画像を、合成する。
処理部102が、フレームの開始パケットとフレームの終了パケットとに基づいて、上記のように複数のセンサ200から送信された画像を合成することによって、複数のセンサ200から送信された複数の画像の連結が、実現される。
なお、本実施形態に係る複数の画像の連結の制御は、上記に示す例に限られない。
例えば、処理部102は、さらに、センサ200それぞれから出力される複数の画像に対する識別子の付与を制御することによって、複数の画像の連結を制御することが可能である。
ここで、本実施形態に係る識別子とは、センサ200から出力される画像を識別することが可能なデータである。本実施形態に係る識別子としては、例えば、CSI−2規格において規定されているVC(Virtual Channel)値(「VC番号」と示す場合もある。)と、CSI−2規格において規定されているDT(Data Type)値との一方または双方が、挙げられる。なお、本実施形態に係る識別子は、上記に示す例に限られず、複数のセンサ200から送信される複数の画像の連結の制御において、画像の識別に用いることが可能な、任意のデータが挙げられる。
処理部102は、例えば、画像の識別子を示すデータ(第3出力情報。制御のための情報の一例)を含む制御情報を、センサ200に対して送信することによって、センサ200から出力される画像に対する識別子の付与を制御する。
センサ200から送信されたデータに識別子が含まれる場合、処理部102は、あるフレームにおいて異なる識別子が付与された画像を、異なる画像と認識する。つまり、センサ200から送信されたデータに識別子が含まれる場合、処理部102は、異なる識別子が付与された画像を連結しない。
よって、処理部102が、フレームの開始とフレームの終了との制御に加えて、センサ200それぞれから出力される複数の画像に対する識別子の付与をさらに制御することによって、フレームの開始とフレームの終了とを制御する場合よりも、より多様な画像の連結の制御を実現することが可能となる。
図2A〜図2Eは、本実施形態に係るシステム1000を構成するプロセッサ100における画像に関する制御の一例を説明するための説明図である。図2A〜図2Eそれぞれは、プロセッサ100における画像の連結の制御結果の一例を示している。
(1−1)画像の連結の制御結果の第1の例:図2A
図2Aに示すAは、プロセッサ100が2つのセンサ200からデータバスB1を介して取得した、あるフレームに対応するデータの一例を示している。図2Aに示すAでは、一のセンサ200と他のセンサ200とから下記に示すデータが受信された例を示している。
・一のセンサ200:ラインごとの画像データ、フレームの開始パケット、フレームの終了パケット、およびVC値“0”(識別子の一例。以下、同様とする。)を含むデータ
・他のセンサ200:ラインごとの画像データ、フレームの開始パケット、フレームの終了パケット、およびVC値“1”(識別子の一例。以下、同様とする。)を含むデータ
また、図2Aに示すBは、図2AのAに示すデータがメモリ300のフレームバッファに記憶される場合における、記憶イメージを示している。なお、図2AのAに示すデータは、プロセッサ100が備える記録媒体などの他の記録媒体に記憶されてもよい。
図2AのAに示すようなデータが受信された場合、処理部102は、例えば図2AのBに示すように、VC値ごとのフレームバッファに、分離して画像を記録する。
(1−2)画像の連結の制御結果の第2の例:図2B
図2Bに示すAは、プロセッサ100が2つのセンサ200からデータバスB1を介して取得した、あるフレームに対応するデータの一例を示している。図2Bに示すAでは、一のセンサ200と他のセンサ200とから下記に示すデータが受信された例を示している。
・一のセンサ200:ラインごとの画像データ、フレームの開始パケット、フレームの終了パケット、およびVC値“0”を含むデータ
・他のセンサ200:ラインごとの画像データ、フレームの開始パケット、フレームの終了パケット、およびVC値“0”を含むデータ
図2BのAに示すようなデータが受信された場合、処理部102は、例えば図2BのBに示すように、同一VC値用のフレームバッファに画像を記録する。図2BのBに示す画像の記憶は、例えば、ダブルバッファなどにより実現される。
(1−3)画像の連結の制御結果の第3の例:図2C
図2Cに示すAは、プロセッサ100が2つのセンサ200からデータバスB1を介して取得した、あるフレームに対応するデータの一例を示している。図2Cに示すAでは、一のセンサ200と他のセンサ200とから下記に示すデータが受信された例を示している。
・一のセンサ200:ラインごとの画像データ、フレームの開始パケット、およびVC値“0”を含むデータ
・他のセンサ200:ラインごとの画像データ、フレームの終了パケット、およびVC値“0”を含むデータ
図2CのAに示すようなデータが受信された場合、処理部102は、例えば図2CのBに示すように、2つの画像を垂直方向に連結して、フレームバッファに画像を記録する。
(1−4)画像の連結の制御結果の第4の例:図2D
図2Dに示すAは、プロセッサ100が2つのセンサ200からデータバスB1を介して取得した、あるフレームに対応するデータの一例を示している。図2Dに示すAでは、一のセンサ200と他のセンサ200とから下記に示すデータが受信された例を示している。
・一のセンサ200:ラインごとの画像データ、フレームの開始パケット、フレームの終了パケット、およびVC値“0”を含むデータ
・他のセンサ200:ラインごとの画像データ、フレームの開始パケット、フレームの終了パケット、およびVC値“1”を含むデータ
図2DのAに示すようなデータが受信された場合、処理部102は、例えば図2DのBに示すように、VC値ごとのフレームバッファに、分離して画像を記録する。
(1−5)画像の連結の制御結果の第5の例:図2E
図2Eに示すAは、プロセッサ100が2つのセンサ200からデータバスB1を介して取得した、あるフレームに対応するデータの一例を示している。図2Eに示すAでは、一のセンサ200と他のセンサ200とから下記に示すデータが受信された例を示している。
・一のセンサ200:ラインごとの画像データ、フレームの開始パケット、およびVC値“0”を含むデータ
・他のセンサ200:ラインごとの画像データ、フレームの終了パケット、およびVC値“0”を含むデータ
図2EのAに示すようなデータが受信された場合、処理部102は、例えば図2EのBに示すように、2つの画像を水平方向に連結して、フレームバッファに画像を記録する。
プロセッサ100の処理部102における画像の連結の制御によって、例えば図2A〜図2Eに示すように、画像が選択的に連結される。なお、本実施形態に係るプロセッサ100の処理部102による画像の連結の制御結果の例が、図2A〜図2Eに示す例に限られないことは、言うまでもない。
(2)画像に関する制御の第2の例:出力される画像の制御
処理部102は、センサ200から出力される画像の制御を行う。本実施形態に係るセンサ200から出力される画像の制御としては、例えば、センサ200それぞれから出力される画像サイズの制御と、複数のセンサ200それぞれから出力される画像のフレームレートの制御との一方または双方が、挙げられる。
処理部102は、例えば、画像サイズを示すデータと、フレームレートを示すデータとの一方または双方(制御のための情報の一例)を含む制御情報を、センサ200に対して送信することによって、センサ200から出力される画像を制御する。
(3)画像に関する制御の第3の例:画像の出力タイミング制御
処理部102は、画像センサそれぞれから出力される画像の出力タイミングを制御する。
処理部102は、例えば、画像の出力命令が受信されてから画像を出力するまでの出力遅延量を示すデータ(制御のための情報の一例)を含む制御情報を、センサ200に対して送信することによって、センサ200から出力される画像の出力タイミングを制御する。
(4)画像に関する制御の第4の例
処理部102は、上記(1)に示す第1の例に係る制御〜上記(3)に示す第3の例に係る制御のうちの2以上の制御を、行ってもよい。
処理部102は、画像に関する制御として、画像に関する制御として、例えば上記(1)に示す第1の例に係る制御〜上記(4)に示す第4の例に係る制御を行う。
プロセッサ100は、例えば処理部102を備えることによって、上述したような画像に関する制御に係る処理(本実施形態に係る制御方法に係る処理)を行う。
なお、プロセッサ100において行われる処理は、上述したような画像に関する制御に係る処理に限られない。
例えば、プロセッサ100は、図2A〜図2Eを参照して示したようなメモリ300などの記録媒体への画像データの記録制御に係る処理、表示デバイス400の表示画面への画像の表示制御に係る処理、任意のアプリケーションソフトウェアを実行する処理など、様々な処理を行うことが可能である。記録制御に係る処理としては、例えば“記録命令を含む制御データと記録媒体に記録させるデータとを、メモリ300などの記録媒体に伝達する処理”が、挙げられる。また、表示制御に係る処理としては、例えば“表示命令を含む制御データと表示画面に表示させるデータとを、表示デバイス400などの表示デバイスに伝達する処理”が、挙げられる。
[2]センサ200(本実施形態に係る画像センサ)
センサ200は、画像センサである。本実施形態に係る画像センサは、例えば、デジタルスチルカメラやデジタルビデオカメラ、ステレオカメラなどの撮像デバイスや、赤外線センサ、距離画像センサなどの、任意のセンサデバイスを含み、生成された画像を出力する機能を有する。ここで、センサ200において生成される画像は、センサ200におけるセンシング結果を示すデータに該当する。
センサ200は、例えば図1に示すように、他のセンサ200が接続されるデータバスB1に接続される。
また、センサ200は、制御情報に基づいて画像を出力する。上述したように、制御情報はプロセッサ100から送信され、センサ200は、制御バスB2を介して制御情報を受信する。
図3は、本実施形態に係るシステム1000を構成するセンサ200の構成の一例を示す説明図である。センサ200は、例えば、プロセッサ250と、ROM252と、レジスタ254と、センサデバイス256と、通信デバイス258とを有する。また、センサ200における各構成要素は、例えば内部バス260で接続される。センサ200は、バッテリなどのシステム1000を構成する内部電源(図示せず)から供給される電力、または、システム1000の外部電源から供給される電力によって、駆動する。
プロセッサ250は、センサ200全体を制御する役目を果たす。プロセッサ250による制御としては、例えば、レジスタ254への受信された制御情報の記録の制御、センサデバイス256の動作の制御、通信デバイス258の通信の制御などが挙げられる。
受信された制御情報の記録の制御に係る処理としては、例えば、“受信された制御情報に含まれる識別情報と、ROM252に記憶されている識別情報270とを比較し、比較結果に基づいて、受信された制御情報を選択的にレジスタ254に記録する処理”が、挙げられる。プロセッサ250は、例えば、受信された制御情報に含まれる識別情報と、ROM252に記憶されている識別情報270とが一致する場合に、受信された制御情報を選択的にレジスタ254に記録する。
センサデバイス256の動作の制御に係る処理としては、例えば、“定期的または非定期的に、または、センシング命令を含む制御情報が受信された場合に、センサデバイス256を動作させる命令を含む制御信号を、センサデバイス256に伝達する処理”が、挙げられる。
通信デバイス258の通信の制御に係る処理としては、例えば、“送信命令と送信するデータとを含む制御信号を、通信デバイス258に伝達する処理”が挙げられる。
ROM252は、センサ200が備える一の記録媒体である。ROM252には、例えば、識別情報が記憶される。
レジスタ254は、センサ200が備える他の記録媒体である。レジスタ254には、例えば、制御バスB2を介して受信された制御情報が、記憶される。なお、図3では、制御情報がレジスタ254に記憶される例を示しているが、制御情報は、フラッシュメモリなどの不揮発性メモリや、ハードディスクなどの磁気記録媒体などの、他の記録媒体に記憶されてもよい。
センサデバイス256は、画像を生成するデバイスである。センサデバイス256としては、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像デバイスや、赤外線センサ、距離画像センサなどの、画像を生成する機能を有する任意のセンサデバイスが、挙げられる。
通信デバイス258は、例えば、データバスB1、制御バスB2などの接続されている外部バスを介して、外部デバイスと通信を行うためのデバイスである。通信デバイス258としては、例えば、CSI−2規格、PCI Expressなどの、伝送されるデータの開始と終了とが所定のデータにより特定される任意の規格に対応する通信を行うことが可能なデバイスが、挙げられる。
センサ200は、例えば図3に示す構成を有することによって、制御情報に基づいて画像を出力する。なお、センサ200の構成が、図3に示す例に限られないことは、言うまでもない。
センサ200における制御情報に基づく画像の出力に係る処理について、より具体的に説明する。センサ200は、制御情報に基づく画像の出力に係る処理として、例えば、下記の(I)に示す第1の例に係る出力処理〜下記の(V)に示す第5の例に係る出力処理のうちの1または2以上を行う。センサ200において、下記に示す制御情報に基づく画像の出力に係る処理は、例えば、センサ200を構成するプロセッサ250がレジスタ254に記憶されている制御情報272を参照することによって、行われる。
(I)第1の例に係る出力処理:制御情報に、フレームの開始パケットを出力するかを示すデータ(第1出力情報)が含まれる場合
制御情報に、フレームの開始パケットを出力するかを示すデータが含まれる場合、センサ200は、フレームの開始パケットを出力するかを示すデータに基づいて、選択的にフレームの開始パケットを出力する。
センサ200は、例えば、フレームの開始パケットを出力するかを示すデータがフレームの開始パケットを出力することを示す場合に、画像と共にフレームの開始パケットを出力する。
(II)第2の例に係る出力処理:制御情報に、フレームの終了パケットを出力するかを示すデータ(第2出力情報)が含まれる場合
制御情報に、フレームの終了パケットを出力するかを示すデータが含まれる場合、センサ200は、フレームの終了パケットを出力するかを示すデータに基づいて、選択的にフレームの終了パケットを出力する。
センサ200は、例えば、フレームの終了パケットを出力するかを示すデータがフレームの終了パケットを出力することを示す場合に、画像と共にフレームの終了パケットを出力する。
(III)第3の例に係る出力処理:制御情報に、画像の識別子を示すデータ(第3出力情報)が含まれる場合
制御情報に、画像の識別子を示すデータが含まれる場合、センサ200は、画像と共に画像の識別子を示すデータが示す識別子を出力する。センサ200における識別子の出力の具体例については、後述する。
(IV)第4の例に係る出力処理:制御情報に、画像サイズを示すデータと、フレームレートを示すデータとの一方または双方が含まれる場合
制御情報に画像サイズを示すデータが含まれる場合、センサ200は、制御情報が示す画像サイズの画像を出力する。
また、制御情報にフレームレートを示すデータが含まれる場合、センサ200は、制御情報が示すフレームレートで、画像を出力させる。
また、制御情報に、画像サイズを示すデータとフレームレートを示すデータとが含まれる場合、センサ200は、制御情報が示すフレームレートで、制御情報が示す画像サイズの画像を出力させる。
(V)第5の例に係る出力処理:制御情報に、出力遅延量を示すデータが含まれる場合
制御情報に出力遅延量を示すデータが含まれる場合、センサ200は、例えば、制御バスB2を介して画像の出力命令が受信されてから、制御情報が示す出力遅延量に対応する時間が経過した後に、画像を出力させる。
センサ200は、例えば上記(I)に示す第1の例に係る出力処理〜上記(V)に示す第5の例に係る出力処理のうちの1または2以上を行う。よって、システム1000では、プロセッサ100によりセンサ200に設定された制御情報に基づく画像が、センサ200それぞれから出力される。そして、システム1000では、センサ200それぞれからデータバスB1を介して出力される画像が、例えば図2AのA〜図2EのAに示すように、プロセッサ100により取得される。
[3]メモリ300
メモリ300は、システム1000が有する記録媒体である。メモリ300としては、例えば、RAM(Random Access Memory)などの揮発性メモリや、フラッシュメモリなどの不揮発性メモリなどが挙げられる。
メモリ300には、例えば図2AのB〜図2EのBに示すように、センサ200それぞれから出力された画像が記憶される。メモリ300への画像の記録は、例えばプロセッサ100により制御される。
[4]表示デバイス400
表示デバイス400は、システム1000が有する表示デバイスである。表示デバイス400としては、例えば、液晶ディスプレイ(Liquid Crystal Display)や有機ELディスプレイ(Organic Electro-Luminescence Display。または、OLEDディスプレイ(Organic Light Emitting Diode Display)ともよばれる。)などが挙げられる。
表示デバイス400の表示画面には、例えば、センサ200それぞれから出力された画像や、プロセッサ100において実行されるアプリケーションに係る画面、UI(User Interface)に係る画面など、様々な画像や画面が表示される。表示デバイス400の表示画面への画像などの表示は、例えばプロセッサ100により制御される。
[5]システム1000が奏する効果、およびシステム1000の変形例
システム1000は、例えば図1に示す構成を有する。
システム1000では、プロセッサ100と複数のセンサ200とが、データバスB1により接続される。また、システム1000において複数のセンサ200から出力される画像は、プロセッサ100により画像に関する制御が行われることによって、制御される。よって、システム1000では、プロセッサ100は、複数のセンサ200が独立に出力する画像を、データバスB1を介して受信することができる。
したがって、システム1000では、プロセッサ100(本実施形態に係る処理装置)と複数のセンサ200(本実施形態に係る画像センサ)とを接続する場合に、プロセッサ100に接続されるデータバスの数を減らすことができる。
また、システム1000では、プロセッサ100に接続されるデータバスの数を減らすことができることによって、下記のような効果が奏される。
・プロセッサ100と複数のセンサ200とを接続する配線領域をより小さくすることができる
・例えばデータバスを接続するための端子数が減ることなどにより、プロセッサ100のハードウェア構成をより簡略化することができる。
また、例えば図2A〜図2Eに示すように、センサ200それぞれから出力された複数の画像は、独立の画像、または、2以上の画像が垂直方向または水平方向に連結された画像として、プロセッサ100により受信される。プロセッサ100は、センサ200それぞれから出力された複数の画像を、独立の画像、または、2以上の画像が垂直方向または水平方向に連結された画像として認識して、メモリ300などの記録媒体への記録に係る処理や表示デバイス400などの表示デバイスへの表示に係る処理などの所定の処理を行う。
したがって、システム1000により“複数のセンサ200がそれぞれ独立に出力する複数の画像を、データバスB1上で連結または分離する機構”が、実現される。
なお、本実施形態に係るシステムの構成は、図1に示す例に限られない。
例えば、システムの外部の記録媒体に複数のセンサ200から出力される画像が記憶される場合、または、複数のセンサ200から出力される画像がプロセッサ100が備えるメモリに記憶される場合には、本実施形態に係るシステムは、図1に示すメモリ300を有していなくてもよい。
また、本実施形態に係るシステムは、図1に示す表示デバイス400を有さない構成をとることも可能である。
また、本実施形態に係るシステムは、後述する本実施形態に係るシステムが適用される電子機器が有する機能に応じた、任意の構成を有していてもよい。
また、本実施形態に係るシステムは、プロセッサにM本(Mは、センサ200の数よりも小さい整数)のデータバスが接続される構成であってもよい。本実施形態に係るシステムが、プロセッサにM本(Mは、システムが有するセンサ200の数よりも小さい整数)のデータバスが接続される構成であっても、CSI−2規格のような既存の規格を単に利用する場合よりも、プロセッサに接続されるデータバスの数を減らすことができる。
[6]本実施形態に係るシステムの適用例
以上、本実施形態として、システムを挙げて説明したが、本実施形態は、かかる形態に限られない。本実施形態は、例えば、スマートフォンなどの通信装置や、ドローン(遠隔操作による動作、または、自律的な動作が可能な機器)、自動車などの移動体、PC(Personal Computer)などのコンピュータ、タブレット型の装置、ゲーム機など、様々な電子機器に適用することができる。
また、上記では、本実施形態に係るシステムを構成する処理装置として、プロセッサを例に挙げたが、本実施形態に係る処理装置は、上記に示す例に限られない。例えば、本実施形態に係る処理装置は、データバスに接続される複数の画像センサそれぞれから当該データバスを介して出力される画像に関する制御を行うことが可能な、任意の処理回路、または、任意のデバイスに適用することができる。
(本実施形態に係るシステムにおける画像の出力例)
次に、上述したシステム1000における画像の出力例を、説明する。以下では、データバスB1により伝送される信号が、CSI−2規格に従って伝送される例を示す。
図4は、本実施形態に係るシステム1000を構成するセンサ200により生成された画像データの一例を示している。
センサ200により生成された画像データは、例えばN(Nは、1以上の整数)行のデータで構成され、1行ずつデータバスB1に出力される。
図5は、本実施形態に係るシステム1000を構成するデータバスB1上で伝送される画像データのパケット列の一例を示しており、CSI−2規格に従ったパケット列の一例を示している。図5に示す“FS”は、FSパケットを示しており、図5に示す“FE”は、FEパケットを示している。また、図5に示す“PH”は、パケットヘッダを示しており、図5に示す“PF”は、パケットフッタを示している。
CSI−2規格では、画像データの先頭にFSパケットP1が発行された後、画像データパケットP2がNパケット発行され、最後にFEパケットP3が発行される。一の画像データパケットP1と他の画像データパケットP1の間隔はラインブランキングBL1とよばれ、FEパケットP3と次のFSパケットP1の間隔はフレームブランキングBL2とよばれる。
図6、図7は、CSI−2規格において定められたパケットのフォーマットを示している。図6は、CSI−2規格において定められた“Short Packet”のフォーマットを示しており、図7は、CSI−2規格において定められた“Long Packet”のフォーマットを示している。
図5において示したFSパケットP1とFEパケットP3は、“Short Packet”であり、また、図5において示した画像データパケットP2は、“Long Packet”である。
“Short Packet”と“Long Packet”とには、いずれもヘッダ部分にVC番号(図6、図7に示す“VC”。VC値)が記録され、パケットごとに任意のVC番号が付与されうる。同一のVC番号が付与されたパケットは、同じ画像データに属するパケットとして扱われる。
上述したように、システム1000では、プロセッサ100による画像に関する制御によって、センサ200それぞれに対してVC番号が、識別子として付与されうる。
また、“Short Packet”と“Long Packet”とには、いずれもヘッダ部分にDT値(図5、図6に示す“Data Type”)が記録される。そのため、VC番号と同様に、同一のDT値が付与されたパケットを、同じ画像データに属するパケットとして取り扱うことも可能である。上述したように、システム1000では、プロセッサ100による画像に関する制御によって、センサ200それぞれに対してDT値が、識別子として付与されうる。
図8は、本実施形態に係るシステム1000を構成するメモリ300上に確保されたフレームバッファの一例を示している。
図5に示すパケット列を受信したプロセッサ100は、受信した画像データを、図8に示すようにメモリ300のフレームバッファに記録させる。
図9は、本実施形態に係るシステム1000を構成するプロセッサ100による画像に関する制御によって、センサ200から出力される画像データのパケット構成例を示す説明図である。図9に示すA〜図9に示すDそれぞれが、センサ200から出力される画像データのパケット構成の一例に該当する。
図9のAは、FSパケットP1とFEパケットP3との双方が出力される画像データのパケット構成の一例を示している。図9のBは、FSパケットP1が出力され、FEパケットP3が出力されない画像データのパケット構成の一例を示している。図9のCは、FSパケットP1とFEパケットP3との双方が出力されない画像データのパケット構成の一例を示している。図9のDは、FEパケットP3が出力され、FSパケットP1が出力されない画像データのパケット構成の一例を示している。
図10は、本実施形態に係るシステム1000を構成するプロセッサ100における画像に関する制御に係る処理(本実施形態に係る制御方法に係る処理)の一例を示す流れ図である。図10では、システム1000が、センサ200A、200B、200Cという3つの画像センサを有している場合における、プロセッサ100における画像に関する制御に係る処理の一例を示している。
プロセッサ100は、制御対象のセンサ200A、200B、200Cそれぞれの電源をオン状態にし、リセット解除を行う(S100)。ステップS100の処理は、例えばセンサ200A、200B、200Cを初期化する処理の一例に該当する。
プロセッサ100は、センサ200Aのレジスタ設定を行う(S102)。プロセッサ100は、制御バスB2を介して制御情報を送信することによって、センサ200Aのレジスタ設定を行う。
ここで、プロセッサ100は、例えば、センサ200Aが指定され、かつ、センサ200Aが備えるレジスタのアドレスが指定された制御情報を送信することによって、センサ200Aのレジスタ設定を行う。また、プロセッサ100は、例えば、制御対象の全てのセンサ200が指定され、かつ、センサ200が備えるレジスタのアドレスが指定された制御情報を送信することによって、センサ200Aのレジスタ設定を行うことも可能である。制御対象の全てのセンサ200が指定され、かつ、センサ200が備えるレジスタのアドレスが指定された制御情報が送信されることは、例えば、全てのセンサ200が備えるレジスタに同一のデータを同期して記録させる場合に有効である。
プロセッサ100は、センサ200Bのレジスタ設定を行う(S104)。プロセッサ100は、ステップS102と同様に、制御バスB2を介して制御情報を送信することによって、センサ200Bのレジスタ設定を行う。
プロセッサ100は、センサ200Cのレジスタ設定を行う(S106)。プロセッサ100は、ステップS102と同様に、制御バスB2を介して制御情報を送信することによって、センサ200Cのレジスタ設定を行う。
プロセッサ100は、センサ200A、200B、200Cそれぞれに、撮像およびデータバスB1への画像データの出力を行わせる(S108)。プロセッサ100は、制御バスB2を介して制御情報を送信することによって、センサ200A、200B、200Cそれぞれに、撮像およびデータバスB1への画像データの出力を行わせる。
プロセッサ100は、画像に関する制御に係る処理として、例えば図10に示す処理を行う。なお、画像に関する制御に係る処理の例が、図10に示す例に限られないことは、言うまでもない。
例えば図10に示すようなプロセッサ100による画像に関する制御によって、センサ200が備えるレジスタに制御情報が記録される。また、センサ200は、上述したように、制御情報に基づいて画像を出力する。
よって、例えば図10に示すようなプロセッサ100による画像に関する制御によって、センサ200からは、図9のA〜図9のDのいずれかのパケット構成を有する画像データが出力される。
以下、システム1000における画像の出力例を、センサ200A、200B、200Cから出力される画像データのパケット列の例ごとに、説明する。
[i]システム1000における画像の出力の第1の例
図11は、本実施形態に係るシステム1000を構成する複数のセンサ200それぞれから出力される画像データのパケット列の第1の例を示している。
図11に示すAは、センサ200Aから出力される画像データのパケット列の一例を示しており、図11に示すBは、センサ200Bから出力される画像データのパケット列の一例を示している。また、図11に示すCは、センサ200Cから出力される画像データのパケット列の一例を示している。図11では、センサ200A、200B、200Cそれぞれから、図9のAに示す構成(FSパケットP1とFEパケットP3との双方が出力される画像データのパケット構成)のパケット列が、出力される例を示している。
図11においてセンサ200A、200B、200Cにおける画像の出力は、同期信号Vsyncによって同期している。
例えば、センサ200Aから出力される画像データのパケット列は、図11のAに示すように、同期信号Vsyncの受信直後に出力される。また、センサ200Bから出力される画像データのパケット列は、図11のBに示すように、同期信号Vsyncの受信後、センサ200Bに設定されたフレームブランキングBL2(制御情報が示す出力遅延量に該当する。)が経過した後に、出力される。また、センサ200Cから出力される画像データのパケット列は、図11のCに示すように、同期信号Vsyncの受信後、センサ200Cに設定されたフレームブランキングBL2(制御情報が示す出力遅延量に該当する。)が経過した後に、出力される。
ここで、同期信号Vsyncは、例えば、制御バスB2を介してプロセッサ100から送信される。同期信号Vsyncが制御バスB2を介してプロセッサ100から送信されることによって、システム1000では、複数のセンサ200を同期して動作させることが実現される。つまり、システム1000では、制御バスB2を介したプロセッサ100による制御によって、複数のセンサ200における画像の出力を同期させることができる。
なお、システム1000において複数のセンサ200を同期して動作させる方法は、上記“プロセッサ100がシステム1000を構成する全センサ200に対して同期信号Vsyncを送信する方法”に限られない。
例えば、システム1000では、プロセッサ100が制御バスB2を介してセンサ200それぞれの動作開始させた後に、複数のセンサ200のうちのある1つのセンサ200がマスタとして機能することによって、複数のセンサ200が同期して動作してもよい。具体的には、システム1000では、マスタとして機能するセンサ200が、同期信号Vsyncを他のセンサ200(スレーブとして機能するセンサ200)に対して送信する。そして、システム1000では、上記他のセンサ200がマスタとして機能するセンサ200から送信された同期信号Vsyncを受信することによって、複数のセンサ200を同期して動作させることが実現される。ここで、センサ200間における同期信号Vsyncの送受信は、例えばセンサ200間を接続する1ビットの専用線などを介して行われる。
システム1000では、図11に示すように、プロセッサ100による制御(または、プロセッサ100による制御が行われた後の、マスタとして機能するセンサ200による制御)によって、センサ200A、200B、200Cそれぞれから出力される画像データのパケット列の衝突が、回避される。
また、図11に示すように、センサ200A、200B、200Cそれぞれから出力される画像データのパケット列には、互いに異なるVC番号が設定されてもよい。図11では、センサ200Aから出力される画像データのパケット列にVC番号“0”、センサ200Bから出力される画像データのパケット列にVC番号“1”、センサ200Cから出力される画像データのパケット列にVC番号“2”が、付与されている例を示している。
図12は、本実施形態に係るシステム1000を構成するプロセッサ100が受信するパケット列の第1の例を示している。図12に示すパケット列は、図11に示すパケット列がデータバスB1上で多重化されたパケット列に該当する。
図12に示すパケット列は、CSI−2規格を満たしている。よって、プロセッサ100は、複数のセンサ200それぞれから出力された画像データに対応する、図12に示すパケット列を、CSI−2規格通りに、1つのセンサ200から出力されたパケット列として扱うことができる。
図13は、本実施形態に係るシステム1000を構成するメモリ300上のフレームバッファに記憶された、画像データのパケット列の第1の例を示している。図13は、プロセッサ100によって、図12に示すパケット列がフレームバッファに記憶された例を示している。
プロセッサ100は、例えば、VC番号ごとにメモリ300上にフレームバッファを確保し、VC番号ごとに確保されたフレームバッファに、図12に示すパケット列をVC番号ごとに記録する。つまり、図12に示すデータバスB1上で多重化されたパケット列が示す、センサ200A、200B、200Cそれぞれから出力された画像データを、メモリ300上のフレームバッファにおいてセンサ200ごとの画像データに分離させることが、可能である。
[ii]システム1000における画像の出力の第2の例
図14は、本実施形態に係るシステム1000を構成する複数のセンサ200それぞれから出力される画像データのパケット列の第2の例を示している。
図14に示すAは、センサ200Aから出力される画像データのパケット列の一例を示しており、図14に示すBは、センサ200Bから出力される画像データのパケット列の一例を示している。また、図14に示すCは、センサ200Cから出力される画像データのパケット列の一例を示している。図14では、センサ200A、200B、200Cそれぞれから、下記に示す構成のパケット列が、出力される例を示している。
・センサ200A:図9のBに示す構成(FSパケットP1が出力され、FEパケットP3が出力されない画像データのパケット構成)のパケット列
・センサ200B:図9のCに示す構成(FSパケットP1とFEパケットP3との双方が出力されない画像データのパケット構成)のパケット列
・センサ200C:図9のDに示す構成(FEパケットP3が出力され、FSパケットP1が出力されない画像データ)のパケット列
図14においてセンサ200A、200B、200Cの同期とパケット出力における遅延は、図11に示す画像の出力の第1の例と同様である。
また、図14に示すように、センサ200A、200B、200Cそれぞれから出力される画像データのパケット列には、同一のVC番号が設定されてもよい。図14では、センサ200A、200B、200Cそれぞれから出力される画像データのパケット列にVC番号“0”が付与されている例を示している。
図15は、本実施形態に係るシステム1000を構成するプロセッサ100が受信するパケット列の第2の例を示している。図15に示すパケット列は、図14に示すパケット列がデータバスB1上で多重化されたパケット列に該当する。
図15に示すパケット列は、CSI−2規格を満たしている。よって、プロセッサ100は、複数のセンサ200それぞれから出力された画像データに対応する、図15に示すパケット列を、CSI−2規格通りに、1つのセンサ200から出力されたパケット列として扱うことができる。
図16は、本実施形態に係るシステム1000を構成するメモリ300上のフレームバッファに記憶された、画像データのパケット列の第2の例を示している。図16は、プロセッサ100によって、図15に示すパケット列がフレームバッファに記憶された例を示している。
プロセッサ100は、例えば、VC番号ごとにメモリ300上にフレームバッファを確保し、VC番号ごとに確保されたフレームバッファに、図15に示すパケット列を記録する。つまり、図15に示すデータバスB1上で多重化されたパケット列が示す、センサ200A、200B、200Cそれぞれから出力された画像データは、“センサ200Aから出力された画像、センサ200Bから出力された画像、およびセンサ200Cから出力された画像が、垂直方向に連結された1つの画像”として、メモリ300上のフレームバッファに記憶される。
よって、画像の出力の第2の例では、センサ200Aから出力された画像、センサ200Bから出力された画像、およびセンサ200Cから出力された画像を垂直方向に連結することが、実現される。
[iii]システム1000における画像の出力の第3の例
図17は、本実施形態に係るシステム1000を構成する複数のセンサ200それぞれから出力される画像データのパケット列の第3の例を示している。
図17に示すAは、センサ200Aから出力される画像データのパケット列の一例を示しており、図17に示すBは、センサ200Bから出力される画像データのパケット列の一例を示している。また、図17に示すCは、センサ200Cから出力される画像データのパケット列の一例を示している。図17では、センサ200A、200B、200Cそれぞれから、図9のAに示す構成(FSパケットP1とFEパケットP3との双方が出力される画像データのパケット構成)のパケット列が、出力される例を示している。
図17においてセンサ200A、200B、200Cにおける画像の出力は、例えば図11に示す画像の出力の第1の例と同様に、制御バスB2を介したプロセッサ100による制御などによって同期している。
例えば、センサ200Aから出力される画像データのパケット列は、図17のAに示すように、同期信号Vsyncの受信直後に出力される。また、センサ200Bから出力される画像データのパケット列は、図17のBに示すように、同期信号Vsyncの受信後、センサ200Bに設定されたラインブランキングBL1(制御情報が示す出力遅延量に該当する。)が経過した後に、出力される。また、センサ200Cから出力される画像データのパケット列は、図17のCに示すように、同期信号Vsyncの受信後、センサ200Cに設定されたラインブランキングBL1(制御情報が示す出力遅延量に該当する。)が経過した後に、出力される。ここで、図11に示す第1の例と、図17に示す第3の例との相違点は、“図11に示す第1の例では、パケットの出力遅延がフレーム単位で制御されるのに対して、図17に示す第3の例では、パケットの出力遅延がライン単位で制御される点”である。
システム1000では、図17に示すように、プロセッサ100による制御によって、センサ200A、200B、200Cそれぞれから出力される画像データのパケット列の衝突が、回避される。
また、図17に示すように、センサ200A、200B、200Cそれぞれから出力される画像データのパケット列には、互いに異なるVC番号が設定されてもよい。図17では、センサ200Aから出力される画像データのパケット列にVC番号“0”、センサ200Bから出力される画像データのパケット列にVC番号“1”、センサ200Cから出力される画像データのパケット列にVC番号“2”が、付与されている例を示している。
図18は、本実施形態に係るシステム1000を構成するプロセッサ100が受信するパケット列の第3の例を示している。図18に示すパケット列は、図17に示すパケット列がデータバスB1上で多重化されたパケット列に該当する。
図18に示すパケット列は、CSI−2規格を満たしている。よって、プロセッサ100は、複数のセンサ200それぞれから出力された画像データに対応する、図18に示すパケット列を、CSI−2規格通りに、1つのセンサ200から出力されたパケット列として扱うことができる。
図19は、本実施形態に係るシステム1000を構成するメモリ300上のフレームバッファに記憶された、画像データのパケット列の第3の例を示している。図19は、プロセッサ100によって、図18に示すパケット列がフレームバッファに記憶された例を示している。
プロセッサ100は、例えば、VC番号ごとにメモリ300上にフレームバッファを確保し、VC番号ごとに確保されたフレームバッファに、図18に示すパケット列をVC番号ごとに記録する。ここで、図12に示す第1の例に係るパケット列と、図18に示す第3の例に係るパケット列とは、パケット順序が異なるが、フレームバッファに記憶される形式は互いに等しくなる。つまり、図18に示すデータバスB1上で多重化されたパケット列が示す、センサ200A、200B、200Cそれぞれから出力された画像データを、メモリ300上のフレームバッファにおいてセンサ200ごとの画像データに分離させることが、可能である。
[iv]システム1000における画像の出力の第4の例
図20は、本実施形態に係るシステム1000を構成する複数のセンサ200それぞれから出力される画像データのパケット列の第4の例を示している。
図20に示すAは、センサ200Aから出力される画像データのパケット列の一例を示しており、図20に示すBは、センサ200Bから出力される画像データのパケット列の一例を示している。また、図20に示すCは、センサ200Cから出力される画像データのパケット列の一例を示している。図20では、センサ200A、200B、200Cそれぞれから、下記に示す構成のパケット列が、出力される例を示している。
・センサ200A:図9のBに示す構成(FSパケットP1が出力され、FEパケットP3が出力されない画像データのパケット構成)のパケット列
・センサ200B:図9のCに示す構成(FSパケットP1とFEパケットP3との双方が出力されない画像データのパケット構成)のパケット列
・センサ200C:図9のDに示す構成(FEパケットP3が出力され、FSパケットP1が出力されない画像データ)のパケット列
図20においてセンサ200A、200B、200Cの同期とパケット出力における遅延は、図17に示す画像の出力の第3の例と同様である。
また、図20に示すように、センサ200A、200B、200Cそれぞれから出力される画像データのパケット列には、同一のVC番号が設定されてもよい。図20では、センサ200A、200B、200Cそれぞれから出力される画像データのパケット列にVC番号“0”が付与されている例を示している。
図21は、本実施形態に係るシステム1000を構成するプロセッサ100が受信するパケット列の第4の例を示している。図21に示すパケット列は、図20に示すパケット列がデータバスB1上で多重化されたパケット列に該当する。
図21に示すパケット列は、CSI−2規格を満たしている。よって、プロセッサ100は、複数のセンサ200それぞれから出力された画像データに対応する、図21に示すパケット列を、CSI−2規格通りに、1つのセンサ200から出力されたパケット列として扱うことができる。
図22は、本実施形態に係るシステム1000を構成するメモリ300上のフレームバッファに記憶された、画像データのパケット列の第4の例を示している。図22は、プロセッサ100によって、図21に示すパケット列がフレームバッファに記憶された例を示している。
プロセッサ100は、例えば、VC番号ごとにメモリ300上にフレームバッファを確保し、VC番号ごとに確保されたフレームバッファに、図21に示すパケット列を記録する。つまり、図21に示すデータバスB1上で多重化されたパケット列が示す、センサ200A、200B、200Cそれぞれから出力された画像データは、“センサ200Aから出力された画像、センサ200Bから出力された画像、およびセンサ200Cから出力された画像が、水平方向に連結された1つの画像”として、メモリ300上のフレームバッファに記憶される。
よって、画像の出力の第4の例では、センサ200Aから出力された画像、センサ200Bから出力された画像、およびセンサ200Cから出力された画像を水平方向に連結することが、実現される。
[v]システム1000における画像の出力の他の例
システム1000における画像の出力の例は、上記[i]に示す第1の例〜上記[iv]に示す第4の例に限られない。
例えばシステム1000では、上記[i]に示す第1の例〜上記[iv]に示す第4の例のうちの2以上を組み合わせることによって、画像の垂直連結、画像の水平連結、および画像の分離を組み合わせることを、実現することができる。
一例を挙げると、例えば、4つのセンサ200それぞれから出力された画像を、画像0、画像1、画像2、画像3とおくと、“画像0と画像1とを水平方向に連結し、画像2と画像3とを水平方向に連結し、さらに、水平方向に連結された画像0および画像1と、水平方向に連結された画像2および画像3とを、垂直方向に連結する”などの、画像の連結の組み合わせを実現することが可能である。
(本実施形態に係るプログラム)
コンピュータを、本実施形態に係る処理装置として機能させるためのプログラム(例えば、画像に関する制御に係る処理(本実施形態に係る制御方法に係る処理)を、コンピュータに実行させるプログラム)が、コンピュータにおいてプロセッサなどにより実行されることによって、“複数の画像センサがそれぞれ独立に出力する複数の画像を、データバス上で連結または分離する機構”を有するシステムが、実現される。
また、コンピュータを、本実施形態に係る処理装置として機能させるためのプログラムが、コンピュータにおいてプロセッサなどにより実行されることによって、上述した画像に関する制御に係る処理(本実施形態に係る制御方法に係る処理)によって奏される効果を、奏することができる。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
例えば、上記では、コンピュータを、本実施形態に係る処理装置として機能させるためのプログラム(コンピュータプログラム)が提供されることを示したが、本実施形態は、さらに、上記プログラムを記憶させた記録媒体も併せて提供することができる。
上述した構成は、本実施形態の一例を示すものであり、当然に、本開示の技術的範囲に属するものである。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
(1)
データバスに接続され、前記データバスに接続される複数の画像センサそれぞれから前記データバスを介して出力される画像に関する制御を行う処理部を備える、処理装置。
(2)
前記処理部は、前記画像に関する制御として、前記画像センサそれぞれから出力される複数の前記画像の連結の制御を行う、(1)に記載の処理装置。
(3)
前記処理部は、前記画像センサそれぞれから出力される複数の前記画像における、フレームの開始とフレームの終了とを制御することによって、複数の前記画像の連結を制御する、(2)に記載の処理装置。
(4)
前記処理部は、前記画像センサそれぞれにおける、フレームの開始パケットの出力を制御することによって、前記フレームの開始を制御する、(3)に記載の処理装置。
(5)
前記処理部は、前記画像センサそれぞれにおける、フレームの終了パケットの出力を制御することによって、前記フレームの終了を制御する、(3)、または(4)に記載の処理装置。
(6)
前記処理部は、さらに、前記画像センサそれぞれから出力される複数の前記画像に対する識別子の付与を制御することによって、複数の前記画像の連結を制御する、(3)〜(5)のいずれか1つに記載の処理装置。
(7)
前記処理部は、前記画像に関する制御として、前記画像センサそれぞれから出力される画像サイズの制御と、複数の前記画像センサそれぞれから出力される画像のフレームレートの制御との一方または双方を行う、(1)〜(6)のいずれか1つに記載の処理装置。
(8)
前記処理部は、前記画像に関する制御として、前記画像センサそれぞれから出力される画像の出力タイミングの制御を行う、(1)〜(7)のいずれか1つに記載の処理装置。
(9)
前記処理部は、前記画像センサそれぞれに対して、制御情報を送信することによって、前記画像に関する制御を行う、(1)〜(8)のいずれか1つに記載の処理装置。
(10)
前記制御情報は、前記画像センサそれぞれに接続される、前記データバスと異なる制御バスを介して送信される、(9)に記載の処理装置。
(11)
前記制御情報は、前記画像センサが備えるレジスタに記録される、(9)、または(10)に記載の処理装置。
(12)
他の画像センサが接続されるデータバスに接続され、制御情報に基づいて画像を出力する、画像センサ。
(13)
前記制御情報には、フレームの開始パケットを出力するかを示す第1出力情報が含まれ、
前記第1出力情報が、前記フレームの開始パケットを出力することを示す場合に、前記画像と共に前記フレームの開始パケットを出力する、(12)に記載の画像センサ。
(14)
前記制御情報には、フレームの終了パケットを出力するかを示す第2出力情報が含まれ、
前記第2出力情報が、前記フレームの終了パケットを出力することを示す場合に、前記画像と共に前記フレームの終了パケットを出力する、(12)、または(13)に記載の画像センサ。
(15)
前記制御情報には、画像の識別子を示す第3出力情報が含まれ、
前記画像と共に前記第3出力情報が示す前記識別子を出力する、(12)〜(14)のいずれか1つに記載の画像センサ。
(16)
前記制御情報は、レジスタに記憶される、(12)〜(15)のいずれか1つに記載の画像センサ。
(17)
データバスにそれぞれ接続される複数の画像センサと、
前記データバスに接続される処理装置と、
を有し、
前記処理装置は、前記画像センサそれぞれから前記データバスを介して出力される画像に関する制御を行う処理部を備える、システム。
100、250 プロセッサ
102 処理部
200、200A、200B、200C センサ
252 ROM
254 レジスタ
256 センサデバイス
258 通信デバイス
260 内部バス
270 識別情報
272 制御情報
300 メモリ
400 表示デバイス
1000 システム
B1 データバス
B2 制御バス

Claims (11)

  1. データバスに接続され、前記データバスに接続される複数の画像センサそれぞれから前記データバスを介して出力される画像に関する制御を行う処理部を備え
    前記処理部は、前記画像センサそれぞれにおける、フレームの開始パケットの出力制御および、前記画像センサそれぞれにおける、フレームの終了パケットの出力制御を行い、
    前記画像センサそれぞれから出力される複数の画像について、開始パケットを含む画像から、終了パケットを含む画像までの複数の画像を連結する制御を行う処理装置。
  2. 前記処理部は、さらに、前記画像センサそれぞれから出力される複数の前記画像に対する識別子の付与を制御することによって、複数の前記画像の連結を制御する、請求項1に記載の処理装置。
  3. 前記処理部は、前記画像に関する制御として、前記画像センサそれぞれから出力される画像サイズの制御と、複数の前記画像センサそれぞれから出力される画像のフレームレートの制御との一方または双方を行う、請求項1または請求項2に記載の処理装置。
  4. 前記処理部は、前記画像に関する制御として、前記画像センサそれぞれから出力される画像の出力タイミングの制御を行う、請求項1乃至請求項の何れか1項に記載の処理装置。
  5. 前記処理部は、前記画像センサそれぞれに対して、制御情報を送信することによって、前記画像に関する制御を行う、請求項1乃至請求項の何れか1項に記載の処理装置。
  6. 前記制御情報は、前記画像センサそれぞれに接続される、前記データバスと異なる制御バスを介して送信される、請求項に記載の処理装置。
  7. 前記制御情報は、前記画像センサが備えるレジスタに記録される、請求項または請求項に記載の処理装置。
  8. 他の画像センサが接続されるデータバスに接続され
    フレームの開始パケットを出力するかを示す第1出力情報、または、フレームの終了パケットを出力するかを示す第2出力情報を含む制御情報に基づいて、
    前記第1出力情報が、前記フレームの開始パケットを出力することを示す場合に、前記画像と共に前記フレームの開始パケットを出力し、
    前記第2出力情報が、前記フレームの終了パケットを出力することを示す場合に、前記画像と共に前記フレームの終了パケットを出力する、画像センサ。
  9. 前記制御情報には、画像の識別子を示す第3出力情報が含まれ、
    前記画像と共に前記第3出力情報が示す前記識別子を出力する、請求項8に記載の画像センサ。
  10. 前記制御情報は、レジスタに記憶される、請求項8または請求項9に記載の画像センサ。
  11. データバスにそれぞれ接続される複数の画像センサと、
    前記データバスに接続される処理装置と、
    を有し、
    前記処理装置は、前記画像センサそれぞれにおける、フレームの開始パケットの出力制御および、前記画像センサそれぞれにおける、フレームの終了パケットの出力制御を行い、
    前記画像センサそれぞれから出力される複数の画像について、開始パケットを含む画像から、終了パケットを含む画像までの複数の画像を連結する制御を行う処理部を備える、システム。
JP2016105353A 2016-05-26 2016-05-26 処理装置、画像センサ、およびシステム Active JP6695739B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2016105353A JP6695739B2 (ja) 2016-05-26 2016-05-26 処理装置、画像センサ、およびシステム
EP24151383.7A EP4375843A1 (en) 2016-05-26 2017-04-19 Processing apparatus, image sensor, and system
EP17724647.7A EP3465451A1 (en) 2016-05-26 2017-04-19 Processing apparatus, image sensor, and system
KR1020187031789A KR102402716B1 (ko) 2016-05-26 2017-04-19 처리 장치, 화상 센서 및 시스템
CN201780030981.6A CN109154921B (zh) 2016-05-26 2017-04-19 处理设备、图像传感器和系统
US16/094,135 US10825156B2 (en) 2016-05-26 2017-04-19 Processing apparatus, image sensor, and system
PCT/JP2017/015666 WO2017203901A1 (en) 2016-05-26 2017-04-19 Processing apparatus, image sensor, and system
TW106113200A TWI744315B (zh) 2016-05-26 2017-04-20 處理裝置,影像感測器及電子系統
US17/023,982 US11557024B2 (en) 2016-05-26 2020-09-17 Processing apparatus, image sensor, and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016105353A JP6695739B2 (ja) 2016-05-26 2016-05-26 処理装置、画像センサ、およびシステム

Publications (3)

Publication Number Publication Date
JP2017211864A JP2017211864A (ja) 2017-11-30
JP2017211864A5 JP2017211864A5 (ja) 2019-06-27
JP6695739B2 true JP6695739B2 (ja) 2020-05-20

Family

ID=58739315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016105353A Active JP6695739B2 (ja) 2016-05-26 2016-05-26 処理装置、画像センサ、およびシステム

Country Status (7)

Country Link
US (2) US10825156B2 (ja)
EP (2) EP4375843A1 (ja)
JP (1) JP6695739B2 (ja)
KR (1) KR102402716B1 (ja)
CN (1) CN109154921B (ja)
TW (1) TWI744315B (ja)
WO (1) WO2017203901A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111919453A (zh) * 2018-04-05 2020-11-10 索尼半导体解决方案公司 发送装置、接收装置以及通信系统
TW202029002A (zh) 2018-12-20 2020-08-01 日商索尼半導體解決方案公司 通信裝置、通信方法及程式
EP3926911A4 (en) 2019-02-15 2022-03-23 Sony Semiconductor Solutions Corporation COMMUNICATION DEVICE, COMMUNICATION METHOD AND PROGRAM
CN111756963B (zh) * 2019-03-29 2022-01-14 华为技术有限公司 图像摄取模组及电子终端
JP2020188323A (ja) * 2019-05-10 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像方法
TW202101946A (zh) 2019-06-14 2021-01-01 日商索尼半導體解決方案公司 通信裝置及通信方法以及程式
KR20230002347A (ko) 2020-04-24 2023-01-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 송신 장치, 수신 장치 및 통신 시스템
TW202203048A (zh) 2020-07-10 2022-01-16 日商索尼半導體解決方案公司 通信裝置及通信方法、以及程式
US11671704B2 (en) 2020-11-13 2023-06-06 Samsung Electronics Co., Ltd. Electronic device including a plurality of image sensors and method for thereof
WO2023153743A1 (ko) * 2022-02-09 2023-08-17 삼성전자주식회사 전자 장치 및 이의 동작 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949391A (en) * 1986-09-26 1990-08-14 Everex Ti Corporation Adaptive image acquisition system
JP2914277B2 (ja) 1996-03-15 1999-06-28 日本電気株式会社 画像合成方式
US20090012530A1 (en) * 2003-07-15 2009-01-08 Fowler Dennis L Insertable Device and System For Minimal Access Procedure
CN100369024C (zh) * 2005-01-17 2008-02-13 北京中星微电子有限公司 直接存储访问控制装置和图像处理系统以及传输方法
US20060256122A1 (en) * 2005-05-13 2006-11-16 Rai Barinder S Method and apparatus for streaming data from multiple devices over a single data bus
JP4221676B2 (ja) * 2006-09-05 2009-02-12 ソニー株式会社 情報処理装置および情報処理方法、記録媒体、並びに、プログラム
US7884871B2 (en) * 2007-06-15 2011-02-08 Aptina Imaging Corporation Images with high speed digital frame transfer and frame processing
JP4331245B1 (ja) * 2008-03-27 2009-09-16 株式会社東芝 映像画質制御装置とその制御方法
JP2010034818A (ja) * 2008-07-29 2010-02-12 Sony Corp シャッタ装置および撮像装置
JP5262546B2 (ja) * 2008-10-08 2013-08-14 ソニー株式会社 映像信号処理システム、再生装置および表示装置、ならびに映像信号処理方法
CN101777036B (zh) * 2009-01-09 2011-12-14 比亚迪股份有限公司 一种实现无驱图像数据传输的装置、usb设备和方法
US9001227B2 (en) 2010-04-05 2015-04-07 Qualcomm Incorporated Combining data from multiple image sensors
US9112520B2 (en) * 2010-08-12 2015-08-18 Mediatek Inc. Transmission interface and system using the same
US8717422B2 (en) * 2010-12-22 2014-05-06 Texas Instruments Incorporated Multi-sensor video frame synchronization apparatus and methods
EP2708019B1 (en) * 2011-05-11 2019-10-16 FotoNation Limited Systems and methods for transmitting and receiving array camera image data
KR101965631B1 (ko) * 2012-02-22 2019-04-04 삼성전자 주식회사 Cds 회로, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 이미지 처리 장치
JP5828038B2 (ja) * 2012-06-11 2015-12-02 株式会社ソニー・コンピュータエンタテインメント 画像撮像装置および画像撮像方法
US20140232892A1 (en) * 2013-02-20 2014-08-21 Woodman Labs, Inc. Digital signal processor buffer management
US9086966B2 (en) 2013-03-15 2015-07-21 Intel Corporation Systems, apparatuses, and methods for handling timeouts
KR102023067B1 (ko) * 2013-03-15 2019-09-19 삼성전자주식회사 시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법
KR20150026223A (ko) * 2013-09-02 2015-03-11 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US9710410B2 (en) * 2013-10-31 2017-07-18 Qualcomm Incorporated Camera control slave devices with multiple slave device identifiers
JP2015125606A (ja) * 2013-12-26 2015-07-06 株式会社東芝 送信回路
JP6530658B2 (ja) 2014-08-11 2019-06-12 キヤノン株式会社 撮像装置およびその制御方法、プログラムならびに記録媒体
JP2016045630A (ja) * 2014-08-21 2016-04-04 株式会社キングジム 画像取得装置
US10560188B2 (en) * 2015-02-17 2020-02-11 Kookmin University Industry Academy Cooperation Foundation Image sensor communication system and communication method using rolling shutter modulation

Also Published As

Publication number Publication date
EP3465451A1 (en) 2019-04-10
KR20190013727A (ko) 2019-02-11
TWI744315B (zh) 2021-11-01
TW201741996A (zh) 2017-12-01
EP4375843A1 (en) 2024-05-29
US10825156B2 (en) 2020-11-03
WO2017203901A1 (en) 2017-11-30
US20190130550A1 (en) 2019-05-02
US11557024B2 (en) 2023-01-17
CN109154921B (zh) 2023-01-31
JP2017211864A (ja) 2017-11-30
CN109154921A (zh) 2019-01-04
KR102402716B1 (ko) 2022-05-27
US20210174481A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
JP6695739B2 (ja) 処理装置、画像センサ、およびシステム
JP5592203B2 (ja) レコーダ装置を効果的に利用するためのシステム及び方法
US9681045B2 (en) Systems and methods for generating a panoramic image
JP5214279B2 (ja) 情報処理端末、端末選択システム
KR101571942B1 (ko) 3d 캡처 동기화를 위한 방법 및 장치
US20150061971A1 (en) Method and system for presenting content
CN110326285B (zh) 图像传感器和控制系统
JP2017211864A5 (ja)
CN109155814B (zh) 处理装置、图像传感器和系统
US9563582B2 (en) Modular device, system, and method for reconfigurable data distribution
JP6500890B2 (ja) 送信装置、送信方法、受信装置および受信方法
JP7277373B2 (ja) 送信装置
WO2018076354A1 (zh) 图像数据的帧同步方法、图像信号处理装置及终端
TW201426689A (zh) 顯示裝置、顯示系統以及具有該顯示系統的電子裝置
JP2018046322A5 (ja)
CN104469149A (zh) 电子设备、座子和同步拍照方法
JP2016127423A (ja) 画面表示の同期方法、表示処理装置及び表示処理プログラム
JP2015008372A (ja) 映像機器及び映像機器の制御方法
JP2004188193A5 (ja)
KR20130064294A (ko) 무선단말장치를 이용한 재구성 가능한 표시장치의 제어 장치 및 방법
KR20170127345A (ko) 데이터 처리 장치, 데이터 처리 시스템 및 그 방법
US20110199456A1 (en) Apparatus for image reproduction and method therefor
JP2016127425A (ja) 操作ui提供方法及びプログラム並びに被操作装置
CN204229482U (zh) 一种具有镜像功能的行车记录仪
US20150269753A1 (en) Multi-Output With Acquisition Replay System and Method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190208

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190520

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200422

R150 Certificate of patent or registration of utility model

Ref document number: 6695739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150