KR20140099135A - 이미지의 부분 프레임을 업데이트 하는 시스템 온 칩 및 그 동작방법 - Google Patents

Abstract

시스템 온 칩 및 그 동작방법이 개시된다. 본 발명의 실시예들에 따른 시스템 온 칩은 이미지의 생성 동작 및 인터럽트 신호에 기초하여 상기 이미지의 현재 프레임에 대한 메모리 동작 및 디스플레이 동작을 제어하는 CPU(Central Processing Unit), 상기 CPU의 제어에 따라 메모리 장치에 상기 현재 프레임에 대한 데이터를 요청하는 이미지 생성부(Image Generator), 상기 현재 프레임의 업데이트 여부를 결정하고, 상기 이미지 생성부의 요청에 포함된 가상주소들에 기초하여 업데이트 영역이 부분 프레임인지 검출하여 상기 업데이트 영역에 상응하는 상기 인터럽트 신호를 상기 CPU로 출력하는 UD 유닛(UD Unit), 상기 CPU의 제어에 따라 상기 업데이트 영역을 상기 메모리 장치에 저장하는 메모리 컨트롤러 및 상기 CPU의 제어에 따라 상기 메모리 장치에 액세스하여 상기 업데이트 영역을 디스플레이로 출력하는 디스플레이 컨트롤러를 포함한다.

Description

이미지의 부분 프레임을 업데이트 하는 시스템 온 칩 및 그 동작방법{SYSTEM ON CHIP UPDATING PARTIAL FRAME OF IMGE AND OPERATING METHOD THEREOF}

본 발명은 시스템 온 칩 및 그 동작방법에 관한 것으로, 특히 디스플레이 장치로 디스플레이되는 이미지 중 업데이트되는 부분 프레임을 출력하는 시스템 온 칩 및 그 동작방법에 관한 것이다.

이미지 해상도(image resolution)가 증가함에 따라, 모바일 애플리케이션 프로세서(mobile application processor)와 디스플레이 드라이버 IC(display driver integrated circuit(IC)) 사이의 데이터 트래픽(data traffic)이 급속도로 증가하고 있다.

이에 따라 상기 모바일 애플리케이션 프로세서 및/또는 상기 디스플레이 드라이버 IC에서 소모되는 전력도 꾸준히 증가하고 있다.

음성 통화 중심의 기존의 이동 전화기는 멀티미디어(multimedia) 데이터 중심의 스마트폰(smartphone)으로 빠르게 대체되고 있다. 스마트폰에 구현된 디스플레이 드라이버 IC는 정지 영상(still image) 신호 또는 동영상(moving image)신호와 같은 상기 멀티미디어 데이터를 디스플레이에서 디스플레이하기 위하여 빈번하게 동작한다.

따라서 스마트폰의 배터리 지속시간이 감소한다. 배터리 지속시간은 한번 충전으로 계속해서 사용할 수 있는 배터리의 사용 시간을 의미한다. 이에 따라 정지 영상 신호와 동영상 신호를 처리시 필요한 전력소모를 줄이기 위한 방법이 절실하다.

본 발명이 이루고자 하는 기술적인 과제는 시스템 온 칩에서 이전 프레임과 비교하여 현재 프레임이 업데이트된 경우, 현재 프레임 중 업데이트 영역에 상응하는 데이터만을 디스플레이 장치로 전송함으로써 전력소모를 줄일 수 있는 시스템 온 칩 및 이의 동작 방법을 제공하는 것이다.

본 발명의 일 실시예에 따른 시스템 온 칩은 이미지의 생성 동작 및 인터럽트 신호에 기초하여 상기 이미지의 현재 프레임에 대한 메모리 동작 및 디스플레이 동작을 제어하는 CPU(Central Processing Unit), 상기 CPU의 제어에 따라 메모리 장치에 상기 현재 프레임에 대한 데이터를 요청하는 이미지 생성부(Image Generator), 상기 현재 프레임의 업데이트 여부를 결정하고, 상기 이미지 생성부의 요청에 포함된 가상주소들에 기초하여 업데이트 영역이 부분 프레임인지 검출하여 상기 업데이트 영역에 상응하는 상기 인터럽트 신호를 상기 CPU로 출력하는 UD 유닛(UD Unit), 상기 CPU의 제어에 따라 상기 업데이트 영역을 상기 메모리 장치에 저장하는 메모리 컨트롤러 및 상기 CPU의 제어에 따라 상기 메모리 장치에 액세스하여 상기 업데이트 영역을 디스플레이 장치로 출력하는 디스플레이 컨트롤러를 포함한다.

상기 UD 유닛은 프레임 영역 정보를 저장하는 저장부(SFR), 상기 이미지 생성부로부터 수신한 요청에 포함된 가상주소들을 상기 프레임 영역 정보와 비교하여 상기 업데이트 영역이 상기 부분 프레임인지 또는 전체 프레임인지 판단하여 검출결과를 출력하는 부분 이미지 검출부, 상기 현재 프레임과 이전 프레임을 비교하여 상기 저장부에 비교결과를 전송하고, 업데이트가 발생한 경우 상기 현재 프레임의 데이터를 상기 메모리 장치로 전송하는 업데이트 검출부 및 상기 비교결과 및 상기 검출 결과에 기초하여 인터럽트 신호를 상기 CPU로 출력하는 인터럽트 생성부(Interrupt Gen)를 포함할 수 있다.

상기 프레임 영역 정보는 전체 프레임 스타트 주소, 전체 프레임 엔드 주소를 포함한다.

상기 부분 이미지 체크부는 업데이트 검출이 인에이블되면, 상기 이미지 생성부의 상기 요청에 포함된 첫번째 입력 주소가 상기 전체 프레임 스타트 주소가 아니고, 이후의 입력주소들 각각은 서로 연속적(Linear)이면 상기 검출 결과를 상기 부분 프레임으로 판단한다.

상기 저장부는 상기 첫번째 입력 주소와 마지막 입력 주소를 저장한다.상기 인터럽트 생성부는 상기 검출 결과 및 상기 비교 결과에 따라 부분 인터럽트 신호(Partial Interrupt Signal)를 생성한다.

상기 부분 이미지 체크부는 업데이트 검출이 인에이블되면, 상기 이미지 생성부의 상기 요청에 포함된 첫번째 입력주소가 상기 전체 프레임 스타트 주소이나 마지막(Last) 입력 주소가 상기 전체 프레임 엔드 주소가 아니고, 첫번째 입력 주소와 마지막 입력 주소 사이의 입력 주소들 각각이 서로 연속적이면 상기 검출 결과를 상기 부분 프레임으로 판단한다.

상기 저장부는 상기 첫번째 입력 주소와 상기 마지막 입력 주소를 저장한다.상기 인터럽트 생성부는 상기 검출 결과 및 상기 비교 결과에 따라 부분 인터럽트 신호를 생성한다.

상기 부분 이미지 체크부는 업데이트 검출이 인에이블되면, 상기 이미지 생성부의 상기 요청에 포함된 첫번째 입력주소가 상기 전체 프레임 스타트 주소이고 마지막(Last) 입력 주소가 상기 전체 프레임 엔드 주소이면 상기 검출 결과를 상기 전체프레임으로 판단한다.

상기 인터럽트 생성부는 상기 검출 결과 및 상기 비교 결과에 따라 전체 인터럽트 신호(Full Interrupt Signal)를 생성한다.

상기 업데이트 영역은 상기 첫번째 입력 주소, 상기 마지막 입력 주소 및 상기 첫번째 입력 주소부터 상기 마지막 입력 주소 사이의 입력 주소들에 상응하는 상기 이미지일 수 있다.

상기 UD 유닛은 상기 이미지 생성부로부터의 상기 요청 중 가상주소에 맵핑된 물리주소 정보 및 상기 가상주소가 상기 이미지에 관한 것인지 나타내는 Is FRAME Buffer 필드를 포함한 복수의 페이지 테이블 엔트리를 저장하는 변환색인버퍼(Translation Lookaside Buffer)를 더 포함할 수 있다.

상기 부분 이미지 검출부는 상기 Is FRAME Buffer 필드에 기초하여 프레임 검출 동작을 인에이블할 수 있다.

본 발명의 다른 실시예에 따른 시스템 온 칩의 동작 방법은 CPU의 제어에 따라 이미지 생성부가 이미지의 생성을 요청하고, 업데이트 검출 동작을 인에이블시키는 단계, 프레임 영역 정보에 기초하여 상기 이미지의 현재 프레임 중 업데이트 영역이 부분 프레임인지 검출하는 단계, 상기 현재 프레임과 상기 이미지의 이전 프레임을 비교하여 업데이트 여부를 결정하는 단계, 업데이트가 있는 경우 상기 업데이트 영역에 상응하는 인터럽트 신호를 발생하는 단계, 상기 인터럽트 신호가 발생한 경우 상기 업데이트 영역을 메모리 장치에 저장하는 단계 및 상기 업데이트 영역이 모두 출력될 때까지 디스플레이 컨트롤러가 상기 메모리 장치에 액세스하여 상기 업데이트 영역을 리드하고 디스플레이 장치로 출력하는 단계를 포함한다.

본 발명의 또다른 실시예에 따른 어플리케이션 프로세서는 이미지의 생성 동작 및 인터럽트 신호에 기초하여 상기 이미지의 현재 프레임에 대한 메모리 동작 및 디스플레이 동작을 제어하는 CPU(Central Processing Unit), 상기 CPU의 제어에 따라 메모리 장치에 상기 현재 프레임에 대한 데이터를 요청하는 GPU(Graphic Processing Unit), 상기 GPU의 요청에 포함된 가상주소를 물리주소로 번역하고, 상기 현재 프레임의 업데이트 여부를 결정하며, 상기 가상주소들에 기초하여 업데이트 영역이 부분 프레임인지 검출하여 상기 업데이트 영역에 상응하는 상기 인터럽트 신호를 상기 CPU로 출력하는 메모리 관리 유닛(Memory Management Unit(MMU)), 상기 CPU의 제어에 따라 상기 업데이트 영역을 메모리 장치에 라이트하는 메모리 컨트롤러 및 상기 CPU의 제어에 따라 상기 메모리 장치에 액세스하여 상기 업데이트 영역을 디스플레이로 출력하는 디스플레이 컨트롤러를 포함한다.

본 발명의 실시 예에 따른 시스템 온 칩 및 이의 동작 방법은 현재 프레임이 업데이트된 경우 가상 주소들에 기초하여 현재 프레임의 업데이트 영역이 부분 프레임인지 판단하고, 업데이트된 영역에 상응하는 데이터만을 디스플레이 장치로 전송함으로써, 디스플레이 장치로의 프레임 업데이트 발생횟수 및 업데이트 데이터양를 감소시킬 수 있는 효과가 있다.

따라서, 상기 시스템 온 칩 및 이의 동작 방법은 디스플레이 장치로의 프레임 업데이트 발생횟수 및 업데이트 데이터양를 감소시킬 수 있으므로, 상기 시스템 온 칩을 포함하는 장치의 소모 전력을 줄일 수 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 시스템의 블록도를 나타낸다.
도 2는 도 1에 도시된 SoC를 구체적으로 나타낸 블럭도이다.
도 3은 본 발명의 일 실시예에 따른 SoC의 동작을 나타낸 개념도이다.
도 4는 도 4에 도시된 SoC를 구체적으로 나타낸 블럭도이다.
도 5는 디스플레이 이미지 중 부분 프레임을 검출하는 동작을 나타내는 개념도이다.
도 6은 디스플레이 이미지 중 전체 프레임을 검출하는 동작을 나타내는 개념도이다.
도 7은 본 발명의 실시예들에 따른 SoC의 동작방법을 나타낸 순서도이다.
도 8은 도 7에 도시된 인터럽트 발생 후의 SoC의 동작방법을 나타낸 순서도이다.
도 9는 본 발명의 다른 실시예에 따른 SoC를 구체적으로 나타낸 블록도이다.
도 10은 도 9에 도시된 변환색인버퍼가 포함하는 페이지 디스크립터 필드를 나타낸 표이다.
도 11은 도 9에 도시된 SoC의 동작방법을 나타낸 순서도이다.
도 12는 본 발명의 또다른 실시 예에 따른 장치의 블록도를 나타낸다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.

본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.

제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 실시 예에 따른 시스템 온 칩을 포함하는 시스템의 블록도를 나타낸다.

도 1을 참조하면, 시스템은 외부메모리(2), SoC(1) 및 디스플레이 장치(3)를 포함한다. 각 구성요소(1,2 및 3)는 별개의 칩으로 구현될 수 있다. 실시예에 따라 시스템은 다른 구성 요소(예컨대, 카메라 인터페이스)를 더 포함할 수 있다.

시스템은 정지 영상 신호(또는 정지 영상) 또는 동영상 신호(또는 동영상)를 디스플레이 패널(5)에서 디스플레이할 수 있는 이동 전화기(mobile phone), 스마트폰(smart-phone), 태블릿 PC(tablet personal computer), PDA(personal digital assistant), PMP(portable multimedia player) MP3 플레이어, 또는 차량용 네비게이션 시스템(automotive navigation system) 등과 같은 모바일 기기(mobile device), 소형 기기(handheld device) 또는 소형 컴퓨터(handheld computer)를 의미한다.

외부 메모리(2)는 SoC(1)에서 실행되는 프로그램 명령들(program instructions)을 저장한다. 또한, 외부 메모리(2)는 디스플레이 장치(3)에 스틸 이미지들(still images) 또는 무빙 이미지(moving image)를 디스플레이하기 위한 이미지 데이터를 저장할 수 있다. 상기 무빙 이미지는 짧은 시간에 나타나는(presented) 일련의 서로 다른 스틸 이미지들이다.

상기 이미지 데이터의 타입은 스태틱(static) 이미지 데이터 또는 다이내믹(dynamic) 이미지 데이터일 수 있다. 상기 스태틱 이미지 데이터는 상기 스틸 이미지들을 디스플레이 장치(3)에 디스플레이하기 위해 이용된다. 상기 다이내믹 이미지 데이터는 상기 무빙 이미지를 디스플레이 장치(3)에 디스플레이하기 위해 이용된다.

외부 메모리(2)는 휘발성 메모리 또는 불휘발성 메모리일 수 있다. 상기 휘발성 메모리는 DRAM(dynamic random access memory), SRAM(static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)일 수 있다. 상기 불휘발성 메모리는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), PRAM(Phase change RAM), 저항 메모리일 수 있다.

SoC(1)는 외부 메모리(1) 및/또는 디스플레이 장치(3)를 제어한다. 실시 예에 따라 SoC(1)는 집적 회로(integrated circuit(IC)), 프로세서(processor), 어플리케이션 프로세서(application processor), 멀티 미디어 프로세서(multimedia processor), 또는 집적된 멀티 미디어 프로세서(integrated multimedia processor)라고 호칭될 수 있다.

디스플레이 장치(3)는 디스플레이 드라이버(4)와 디스플레이 패널(5)을 포함한다. 실시 예에 따라, SoC(1)와 디스플레이 드라이버(4)는 하나의 모듈(module), 하나의 시스템 온 칩(system on chip), 또는 하나의 패키지, 예컨대 멀티-칩 패키지(multi-chip package)로 구현될 수 있다. 다른 실시예에 따라, 디스플레이 드라이버(4)와 디스플레이 패널(5)는 하나의 모듈로 구현될 수 있다.

디스플레이 드라이버(4)는 SoC(1)에서 출력된 신호들에 따라 디스플레이 패널(5)의 동작을 제어한다. 예컨대, 디스플레이 드라이버(4)는 SoC(1)로부터 수신한 이미지 데이터를 선택된 인터페이스를 통하여 출력 영상 신호로서 디스플레이 패널(5)로 전송할 수 있다.

디스플레이 패널(5)는 디스플레이 드라이버(4)로부터 출력된 출력 영상 신호를 디스플레이 할 수 있다. 예컨대, 디스플레이 패널(5)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(Organic LED) 디스플레이, 또는 AMOLED(active-matrix OLED) 디스플레이로 구현될 수 있다.

도 2는 도 1에 도시된 SoC를 구체적으로 나타낸 블럭도이다.

도 2를 참조하면, SoC(1)는 시스템 메모리(System memory; 10), CPU(central processing unit; 20), 인터럽트 컨트롤러(Interrupt Controller; 30), 전송부(Tx; 40), UD 유닛(UD Unit; 50), 메모리 컨트롤러(Memory Controller; 60), 이미지 생성부(Image Generator; 70) 및 디스플레이 컨트롤러(Display Controller, 80)를 포함할 수 있다.

시스템 메모리(10)는 SoC(1)의 동작에 필요한 명령, 파라미터 등을 저장할 수 있다.

CPU(20)는 SoC(1)의 동작을 전반적으로 제어할 수 있다. CPU(20)는 각 구성요소(10,30,40,50,60,70,80)의 동작을 제어할 수 있다. 예컨대, CPU(20)는 이미지 생성부(70)에 이미지를 생성하거나 프로세싱하도록 요청할 수 있다. 또한 CPU(20)는 UD 유닛(50)으로부터 인터럽트 신호를 수신하면 디스플레이 컨트롤러(80)를 제어하여 디스플레이 이미지의 현재 프레임을 업데이트하는데 필요한 동작을 제어할 수 있다.

실시 예에 따라 CPU(110)는 멀티-코어(multi-core)로 구현될 수 있다. 상기 멀티-코어는 두 개 또는 그 이상의 독립적인 코어들(cores)을 갖는 하나의 컴퓨팅 컴포넌트(computing component)이다.

인터럽트 컨트롤러(30)는 SoC(1)의 동작 중 발생하는 인터럽트들을 제어한다. 각 구성요소들로부터 인터럽트들을 수신하고, 각 인터럽트의 실행순서를 조정하여 해당 인터럽트에 상응하는 동작을 하도록 CPU(20)에 전달한다.

일 실시 예에 따라 인터럽트 컨트롤러는 프레임 데이터에 대해 업데이트가 발생하면 인터럽트를 발생하여 CPU(20)에 전달할 수도 있다.

전송부(40)는 다양한 인터페이스 규격에 따라 변환한 명령 신호 및 데이터를 디스플레이 장치(3)와 송수신할 수 있다. 설명의 편의상 도 3 이후의 도면에서는 전송부(40)를 도시하지 않았으나, 본 발명이 속한 기술분야의 통상적인 기술적 범위 내에서 전송부(40)를 통해 신호 및 데이터를 디스플레이 장치(3)와 송수신함은 자명하다 할 것이다.

UD 유닛(50)은 디스플레이하는 이미지의 현재 프레임의 업데이트 여부를 결정하고, 이미지 생성부(70)의 요청에 포함된 가상주소(VA)들에 기초하여 업데이트 영역이 부분 프레임인지 검출한다. UD 유닛(50)은 업데이트 영역에 상응하는 인터럽트 신호를 CPU(20)로 출력한다. UD 유닛(50)은 다양한 실시예에 따라 SoC(1) 내에서 별도의 모듈로 존재할 수도 있고, 메모리 관리 유닛(Memory Management Unit) 내에 속하여 존재할 수도 있다. UD 유닛(50)의 동작에 대해서는 도 3 이후에서 상세히 설명될 것이다.

메모리 컨트롤러(60)는 SoC(1)에 연결된 메모리 장치(2)로부터 데이터를 송수신할 때 메모리 장치의 동작을 제어할 수 있다. 즉, 메모리 컨트롤러(60)는 CPU(20), 이미지 생성부(70) 또는 디스플레이 컨트롤러(80)의 요청에 따라 메모리 장치(2)에 액세스하여 이미지 데이터를 리드, 라이트 또는 이레이즈 할 수 있다. 실시예에 따라 메모리 컨트롤러(60)는 CPU(20)의 제어에 따라 현재 프레임의 업데이트 영역을 메모리 장치(2)에 저장하도록 제어할 수 있다. 설명의 편의를 위해 동작상 프레임 단위로 설명하나, 전체이미지 중 기설정된 영역일 수 있다.

이미지 생성부(70)는 그래픽 처리와 관련된 프로그램 명령들을 읽고 수행할 수 있다. 실시예에 따라 이미지 생성부(70)는 그래픽 엔진, GPU(Graphic Processing Unit), 그래픽 액셀레이터(Accelerator), 2D 등으로 구현될 수 있다.

이미지 생성부(70)는 CPU(20)의 제어에 따라 이미지를 생성하거나 프로세싱할 수 있다. 실시예에 따라 이미지 생성부(70)는 CPU(20)의 제어에 따라 메모리 장치(2)에 현재 프레임에 대한 데이터를 요청할 수 있다.디스플레이 컨트롤러(80)는 디스플레이 장치(3)에 대한 SoC(1)의 동작을 제어하거나 SoC(1)에 대한 디스플레이 장치(3)의 동작을 제어한다. 실시예에 따라 디스플레이 컨트롤러(80)는 CPU(20)의 제어에 따라 메모리 장치(2)에 액세스하여 업데이트 영역을 디스플레이 장치(3)로 출력할 수 있다.시스템 버스(90)는 SoC(1)의 각 구성요소를 연결하여 각 구성요소간 데이터 송수신의 통로 역할을 한다. 실시예에 따라 시스템 버스(90)는 소정의 구성요소들 간의 데이터 통신을 위한 소규모의 버스를 포함할 수 있다.

도 3은 본 발명의 일 실시예에 따른 SoC의 동작을 나타낸 개념도이다.

도 3을 참조하면, CPU(20)는 이미지 생성부(70)에 디스플레이 장치(3)로 출력할 이미지를 생성하거나 프로세싱하라고 명령한다(①). 이미지 생성부(70)는 CPU(20)의 명령에 따라 상기 이미지를 업데이트하기 위해 UD 유닛(50)에 상기 이미지의 현재 프레임에 대한 업데이트 동작을 요청한다(②).

UD Unit(50)은 이전 프레임과 현재 프레임의 데이터를 비교하여 업데이트 여부를 결정한다. 업데이트가 필요한 경우, UD Unit(50)은 이미지 생성부(70)의 요청에 포함된 가상주소들과 프레임 영역 정보를 비교하여, 이미지 생성부(70)가 요청한 업데이트 영역이 부분 프레임인지 전체 프레임인지 검출한다(③). 이때 CPU(20)는 UD Unit(50) 내에 이미지의 전체 프레임에 대한 프레임 영역 정보(예컨대 전체 프레임 스타트 주소 및 전체 프레임 엔드 주소)를 ①의 명령 전에 미리 셋팅해 둘 수 있다.

UD 유닛(50)은 현재 프레임의 업데이트 여부를 결정하고, 이미지 생성부(70)의 요청에 포함된 가상주소들에 기초하여 업데이트 영역이 부분 프레임인지 검출하여 상기 업데이트 영역에 상응하는 인터럽트 신호를 상기 CPU로 출력한다(④). 일 실시예로 UD 유닛(50)은 현재 프레임의 업데이트가 필요하고, 업데이트 영역이 부분 프레임이라고 판단한 경우 부분 인터럽트 신호(Partial Interrupt Signal)를 CPU(20)로 출력한다. 다른 실시예로 UD 유닛(50)은 현재 프레임의 업데이트가 필요하고, 업데이트 영역이 전체 프레임이라고 판단한 경우 전체 인터럽트 신호(Full Interrupt Signal)를 CPU(20)로 출력한다.

UD 유닛(50)은 이미지 생성부(70)의 요청에 포함된 가상주소들을 물리주소로 번역하여 메모리 컨트롤러(60)를 통해 메모리 장치(2)에 액세스한다(⑤). 메모리 컨트롤러(60)는 이미지 생성부(70)에서 프로세싱된 현재 프레임을 메모리 장치(2)에 라이트(Write)한다.

CPU(20)는 UD 유닛(50)으로부터 인터럽트 신호를 수신하면, 업데이트 영역에 상응하는 데이터를 디스플레이 장치로 전송하도록 디스플레이 컨트롤러(80)를 제어한다(⑥). 디스플레이 컨트롤러(80)는 CPU(20)의 제어에 따라 메모리 장치(2)에 액세스하여 현재 프레임 중 업데이트 영역의 데이터를 디스플레이 장치(3)로 출력한다(⑦). 예컨대, CPU(20)가 부분 인터럽트 신호를 수신한 경우, 디스플레이 컨트롤러(80)는 업데이트된 부분 프레임의 데이터를 디스플레이 장치(3)로 출력한다. 예컨대, CPU(20)가 전체 인터럽트 신호를 수신한 경우, 디스플레이 컨트롤러(80)는 업데이트된 전체 프레임의 데이터를 디스플레이 장치(3)로 출력한다.

도 4는 도 3에 도시된 SoC(1a)의 일 실시예를 구체적으로 나타낸 블럭도이다.

도 4를 참조하면, UD Unit(50A)은 저장부(Special Function Register(SFR),51a), 부분 이미지 체크부(Partial Image Checker, 52a), 업데이트 검출부(Update Detector, 53a) 및 인터럽트 생성부(Interrupt Gen, 54a)를 포함한다.

저장부(51a)는 이미지의 프레임 영역 정보를 저장한다. 프레임 영역 정보는 실시예에 따라 사용자에 의해 기설정된 정보일 수도 있고, 디스플레이 장치의 사양에 따라 설정되는 정보일 수도 있다.

실시예에 따라, 프레임 영역 정보는 전체 프레임 스타트 주소, 및 전체 프레임 엔드 주소를 포함한다. 일례로, 전체 프레임 스타트 주소, 전체 프레임 엔드 주소는 CPU(20)에 의해 셋팅될 수 있다.

디스플레이 이미지의 데이터에 상응하여 UD 유닛(50)으로 입력되는 가상주소들은 선형적(또는 연속적, Linear)인 특성이 있다. 따라서 전체 프레임 스타트 주소, 전체 프레임 엔드 주소에 기초하면, UD 유닛(50)은 이미지 생성부(70)의 요청에 포함된 가상주소들이 이전 프레임/현재 프레임에 관한 것인지, 그리고 입력 주소가 업데이트된 영역이 부분 프레임인지 또는 전체 프레임인지 확인할 수 있다.

또한 저장부(51a)는 이미지 생성부(70)의 요청으로부터 입력되는 첫번째 입력 주소 및 마지막 입력 주소를 저장한다. 첫번째 입력 주소 및 마지막 입력 주소는 디스플레이 컨트롤러(80)가 메모리 장치(2)에서 업데이트 영역의 데이터만 액세스하는데 필요한 정보이다.

또한 저장부(51a)는 현재 프레임에 대한 정보를 저장할 수 있다. 상기 현재 프레임에 대한 정보는 SoC(1a)의 다음 업데이트 동작에서 이전 프레임에 대한 정보로 이용될 수 있다. 예컨대, 업데이트 검출부(53a)가 이전 프레임과 현재 프레임을 비교하여 업데이트 여부를 판단할 때, 상기 이전 프레임에 대한 정보를 현재 프레임에 대한 정보와 비교할 수 있다. 다양한 실시예에 따라 상기 정보는 이전 프레임의 데이터 전체, 체크 섬 결과 또는, 순환중복검사 결과일 수 있다.

부분 이미지 검출부(53a)는 이미지 생성부(70)의 요청에 포함된 가상주소들을 저장부(51a)의 프레임 영역 정보와 비교하고, 업데이트 영역이 부분 프레임인지 또는 전체 프레임인지 판단하여 검출결과를 인터럽트 생성부(54a)로 출력한다. 설명의 편의를 위해 부분 프레임 또는 전체 프레임의 판단에 대해서는 도 5 및 도 6에서 설명하기로 한다.업데이트 검출부(53a)는 이미지 생성부(70)의 요청으로부터의 현재 프레임에 대한 정보와 저장부(51a)의 이전 프레임에 대한 정보를 비교하여 인터럽트 생성부(54a)에 비교결과를 전송하고, 업데이트가 발생한 경우 현재 프레임의 데이터를 메모리 장치(2)로 전송한다. .

인터럽트 생성부(54a)는 부분 이미지 검출부(52a)의 검출 결과 및 업데이트 검출부(53a)의 비교 결과에 따라 인터럽트 신호를 생성한다. 생성된 인터럽트 신호는 CPU(20)에 인가된다. 예컨대, 인터럽트 생성부(54a)는 업데이트가 발생하고 업데이트 영역이 부분 프레임으로 판단되면, 부분 인터럽트 신호를 생성한다. 예컨대, 인터럽트 생성부(54a)는 업데이트가 발생하고 업데이트 영역이 전체 프레임으로 판단되면, 전체 인터럽트 신호를 생성한다. 예컨대, 인터럽트 생성부(54a)는 업데이트가 발생하지 않고 요청되는 업데이트 영역이 부분 프레임 또는 전체 프레임으로 판단되면, 인터럽트 신호를 생성하지 않는다.

또한, UD 유닛(50A)은 변환색인버퍼(Translation Lookaside Buffer(TLB), 55a)를 포함할 수 있다. TLB(55a)는 가상주소와 물리주소 간의 맵핑정보를 저장하는 버퍼이다. TLB(55a)에 이미지 생성부(70)의 요청에 포함된 가상주소에 맵핑되는 물리주소 정보가 있는 경우(TLB hit)에는 메모리 장치(2)에서 해당 물리주소로 액세스한다. TLB(55a)에 이미지 생성부(70)의 요청에 포함된 가상주소에 맵핑되는 물리주소 정보가 없는 경우(TLB miss)에는 메모리 장치(2)내 페이지 테이블(미도시)에 액세스하여 페이지 테이블 워크(Page Table Walk)를 수행하고, 해당 물리주소로 액세스한다.

도 5는 디스플레이 이미지 중 부분 프레임을 검출하는 동작을 나타내는 개념도이고, 도 6은 디스플레이 이미지 중 전체 프레임을 검출하는 동작을 나타내는 개념도이다.

도 5 및 도 6을 참조하면, 디스플레이 이미지의 전체 프레임은 전체 프레임 스타트 주소(예를 들어 0x1000_0000)부터 전체 프레임 엔드 주소(예를 들어 0x1800_0000)까지의 가상주소를 갖는다. 프레임 내에서 가상주소들은 서로 선형적(또는 연속적, Linear)인 관계를 갖는다.

일 실시예에 따라 도 6에 도시된 바와 같이 이전 입력 주소(Previous Input Address)가 0x1001_0000이었다고 하자. 현재 입력 주소(Current Input Address)가 0x1002_0000이면, 현재 입력 주소는 전체 프레임 스타트 주소보다 크고 전체 프레임 엔드 주소보다 작다. 그리고, 현재 입력 주소(0x1002_0000)는 이전 입력 주소(0x1001_0000)보다 크다. 즉, 이전 입력 주소와 현재 입력 주소 간의 관계는 연속적/선형적(Linear)이다.

이 경우, 부분 이미지 검출부(52a)는 현재 입력 주소들을 기초로 부분 프레임(Partial Frame)으로 판단한다.

다른 실시예에 따라 도 6에 도시된 바와 같이 이전 입력 주소(Previous Input Address)가 0x1600_0000이었다고 하자. 현재 입력 주소(Current Input Address)가 0x1000_1000이면, 현재 입력 주소는 전체 프레임 스타트 주소(예를 들어 0x1000_0000)보다 크고 전체 프레임 엔드 주소(예를 들어 0x1800_0000)보다 작다. 그러나 도 5와 달리 현재 입력 주소(0x1000_1000)는 이전 입력 주소(0x1600_0000)보다 크지 않다. 즉, 이전 입력 주소와 현재 입력 주소 간의 관계는 연속적/선형적(Linear)이지 않다.

상기 예에서 부분 이미지 검출부(52a)는 현재 입력 주소들을 기초로 부분 프레임(Partial Frame)이 업데이트된 것이 아니라고 판단한다.

즉, 부분 이미지 검출부(52a)는 첫번째 입력 주소가 상기 전체 프레임 스타트 주소가 아니고, 이후의 입력주소들 각각은 서로 연속적(Linear)인 경우 업데이트 영역을 부분 프레임으로 판단한다.

부분 이미지 검출부(52a)는 첫번째 입력주소가 상기 전체 프레임 스타트 주소이나 마지막(Last) 입력 주소가 상기 전체 프레임 엔드 주소가 아니고, 첫번째 입력 주소와 마지막 입력 주소 사이의 입력 주소들 각각이 서로 연속적인 경우 업데이트 영역을 부분 프레임으로 판단한다.

부분 이미지 검출부(52a)는 첫번째 입력주소가 상기 전체 프레임 스타트 주소이고 마지막(Last) 입력 주소가 상기 전체 프레임 엔드 주소이면 업데이트 영역을 전체 프레임으로 판단한다.

도 7은 본 발명의 일 실시예에 따른 SoC의 동작방법을 나타낸 순서도이다.

도 7을 참조하면,CPU(20)는 UD 유닛(50A)의 프레임 영역 정보를 셋팅한다(S10). 이때 프레임 영역 정보는 전체 프레임 스타트 주소 및 전체 프레임 엔드 주소를 포함한다.

CPU(20)는 이미지 생성부(70)에 이미지 생성 또는 프로세싱을 명령한다. 이미지 생성부(70)는 CPU(20)의 명령에 따라 현재 프레임에 대한 동작을 UD 유닛(50A)에 요청하여 UD 유닛(50A)은 업데이트 검출 동작을 인에이블 시킨다(S11). UD 유닛(50A)은 TLB(55)에서 가상주소를 물리주소로 번역하면서, 이미지 생성부(70)의 요청에 포함된 첫번째 입력주소를 저장부(51)에 저장한다(S12). UD 유닛(50A)은 첫번째 입력 주소가 저장부(51a)에 셋팅된 전체 프레임 스타트 주소와 동일하고(S13), 마지막 입력주소가 저장부(51a)에 셋팅된 전체 프레임 엔드 주소와 동일하면(S14), UD 유닛(50A)은 상기 요청되는 업데이트 영역이 전체 프레임이라고 판단하고, 업데이트가 발생한 경우 전체 인터럽트 신호를 발생한다(S15).

UD 유닛(50A)은 첫번째 입력 주소가 저장부(51a)에 셋팅된 전체 프레임 스타트 주소와 동일하지 않고(S13), 이후의 입력주소들이 서로 연속적이면(S16), UD 유닛(50A)은 상기 요청되는 업데이트 영역이 부분 프레임이라고 판단하고, 마지막 입력 주소를 저장하며(S17), 업데이트가 발생한 경우 부분 인터럽트 신호를 발생한다(S18).

UD 유닛(50A)은 첫번째 입력 주소가 저장부(51a)에 셋팅된 전체 프레임 스타트 주소와 동일하나(S13), 마지막 입력주소가 저장부(51a)에 셋팅된 전체 프레임 엔드 주소와 동일하지 않고(S14), 이후의 입력주소들이 서로 연속적이면(S16), UD 유닛(50A)은 상기 요청되는 업데이트 영역이 부분 프레임이라고 판단하고, 마지막 입력 주소를 저장하며(S17),업데이트가 발생한 경우 부분 인터럽트 신호를 발생한다(S18).

도 8은 도 7에 도시된 인터럽트 발생 후의 SoC의 동작방법을 나타낸 순서도이다.

도 8을 참조하면, UD 유닛(50A)에서 인터럽트 신호를 발생하면(S20), UD 유닛(50A)은 메모리 장치(2)에 현재 프레임에 대한 정보를 저장한다(S21). 상기 현재 프레임에 대한 정보는 소정의 시간 경과 후 다음 프레임의 업데이트 검출 동작시 이전 프레임에 대한 정보로써 이용한다.

인터럽트 신호가 전체 인터럽트 신호이면(S22), CPU(20)는 디스플레이 컨트롤러(80)가 디스플레이 장치(3)로 업데이트 영역, 즉, 전체 프레임을 업데이트하도록 명령한다(S23). 디스플레이 컨트롤러(80)는 CPU(20)의 명령에 따라 메모리 장치(2)에서 상기 전체 프레임의 데이터에 액세스하여 디스플레이 장치(3)로 출력한다(S24). 디스플레이 컨트롤러(80)는 메모리 장치(2)에서 전체 프레임 엔드 주소에 상응하는 전체 프레임의 마지막 픽셀까지 액세스하여 전체 프레임의 데이터 모두를 디스플레이 장치(3)로 출력한다(S25).

인터럽트 신호가 부분 인터럽트 신호이면(S22), CPU(20)는 디스플레이 컨트롤러(80)가 디스플레이 장치(3)로 업데이트 영역, 즉, 부분 프레임을 업데이트하도록 명령한다(S26). 디스플레이 컨트롤러(80)는 CPU(20)의 명령에 따라 메모리 장치(2)에서 상기 부분 프레임의 데이터에 액세스하여 디스플레이 장치(3)로 출력한다(S27). 이때 디스플레이 컨트롤러(80)는 저장부(51)에 저장된 첫번째 입력 주소 및 마지막 입력 주소에 기초하여 부분 프레임의 데이터에 액세스 한다. 디스플레이 컨트롤러(80)는 메모리 장치(2)에서 마지막 입력 주소에 상응하는 부분 프레임의 마지막 픽셀까지 액세스하여 전체 프레임의 데이터 모두를 디스플레이 장치(3)로 출력한다(S28).

한편 이전 프레임과 현재 프레임을 비교하여 업데이트가 발생하지 않았거나, 이미지 생성부의 요청이 프레임 업데이트에 관한 것이 아닌 경우 인터럽트 신호가 발생하지 않으므로(S20), CPU(20)는 인터럽트 신호가 발생할 때까지 기다린다.

상술한 바와 같이 본 발명의 실시예들에 따른 시스템 온 칩의 동작방법에 의하면, 디스플레이 장치로의 프레임 업데이트 발생횟수 및 업데이트 데이터양를 감소시킬 수 있다. 따라서, 디스플레이 장치로의 프레임 업데이트 발생횟수 및 업데이트 데이터양를 감소시킬 수 있으므로, 상기 시스템 온 칩을 포함하는 장치는 소모 전력을 줄일 수 있다.

도 9는 본 발명의 다른 실시예에 따른 SoC를 구체적으로 나타낸 블록도이고, 도 10은 도 9에 도시된 변환색인버퍼가 포함하는 페이지 디스크립터 필드를 나타낸 표이다. 설명의 편의를 위해 도 4와의 차이점을 위주로 설명한다.

도 9를 참조하면, UD 유닛(50B)은 저장부(Special Function Register(SFR),51b), 부분 이미지 체크부(Partial Image Checker, 52b), 업데이트 검출부(Update Detector, 53b) 및 인터럽트 생성부(Interrupt Gen, 54b)를 포함한다. 각 구성요소( 51b, 52b, 53b, 54b)는 도 4의 각 구성요소( 51a, 52a, 53a, 54a)와 동일하게 동작한다. 다만, 도 4에 도시된 바와 달리 부분 이미지 검출부(52b)는 TLB(55b)에 저장된 페이지 디스크립터 중 Is FRAME Buffer 필드를 확인하여 프레임 검출 동작을 인에이블시킬지 결정한다.

SoC(1)는 변환색인버퍼(Translation Lookaside Buffer(TLB),55b) 내에 복수의 페이지 테이블 엔트리를 포함한다. 페이지 테이블 엔트리에는 32비트 또는 64비트의 가상주소와 물리주소의 맵핑(Mapping) 정보를 저장하는데, 맵핑 정보는 페이지 디스크립터에 의해 정의된 형태로 저장된다.

한편, 상기 맵핑 정보는 TLB(55b) 외에 메모리 장치(2) 내 페이지 테이블(미도시)에도 저장된다. 이미지 생성부(70)의 요청에 따른 가상 주소가 TLB(55b)에 없는 경우( TLB 미스(miss)), 페이지 테이블 워크(Page Table Walk) 동작을 수행하여 페이지 테이블(Page Table)에서 상기 맵핑 정보를 찾을 수 있다.

도 9에 도시된 바와 같이, 맵핑 정보, 즉, 페이지 디스크립터는 Is FRAME Buffer 필드를 포함할 수 있다. 본 실시예에서는 32비트 중 12번째 비트[12]에 프레임에 대한 Is FRAME Buffer 정보를 저장하는데, Is FRAME Buffer 필드가 0이면, 이미지 생성부(70)의 요청이 이미지의 프레임 요청에 관한 것이 아니고 1이면 이미지의 프레임 요청에 관한 것임을 나타낸다. 따라서 UD 유닛(50)은 TLB(55b) 내 또는 페이지 테이블 내의 Is FRAME Buffer 필드를 확인하여 이미지 생성부(70)의 요청이 이미지 프레임에 관한 것인 경우에만 부분 이미지 검출부(52b)의 프레임 검출 동작을 인에이블(활성화)할 수 있다.

도 11은 도 9에 도시된 SoC의 동작방법을 나타낸 순서도이다.

도 11을 참조하면, CPU(20)는 UD 유닛(50B) 의 프레임 영역 정보를 셋팅한다(S100). 이때 프레임 영역 정보는 전체 프레임 스타트 주소 및 전체 프레임 엔드 주소를 포함한다.

CPU(20)는 이미지 생성부(70)에 이미지 생성 또는 프로세싱을 명령한다. 이미지 생성부(70)는 CPU(20)의 명령에 따라 현재 프레임에 대한 동작을 UD 유닛(50B)에 요청하여 UD 유닛(50B)은 업데이트 검출 동작을 인에이블 시킨다(S101).

UD 유닛(50B)은 TLB(55b) 내 페이지 디스크립터에서 Is FRAME Buffer 필드를 확인하여 이미지 생성부(70)의 요청이 프레임에 관한 것인지 확인한다(S102). 만약, 이미지의 프레임에 대한 요청이 아니면 인터럽트를 발생하지 않는다(S103).

그러나 이미지의 프레임에 대한 요청이면(S102), UD 유닛(50B)은 TLB(55b)에서 가상주소를 물리주소로 번역하면서, 이미지 생성부(70)의 요청에 포함된 첫번째 입력주소를 저장부(51b)에 저장한다(S104). UD 유닛(50B)은 첫번째 입력 주소가 저장부(51b)에 셋팅된 전체 프레임 스타트 주소와 동일하고(S105), 마지막 입력주소가 저장부(51b)에 셋팅된 전체 프레임 엔드 주소와 동일하면(S106), UD 유닛(50B)은 상기 요청되는 업데이트 영역이 전체 프레임이라고 판단하고, 업데이트가 발생한 경우 전체 인터럽트 신호를 발생한다(S107).

UD 유닛(50B)은 첫번째 입력 주소가 저장부(51b)에 셋팅된 전체 프레임 스타트 주소와 동일하지 않고(S105), 이후의 입력주소들이 서로 연속적이면(S108), UD 유닛(50B)은 상기 요청되는 업데이트 영역이 부분 프레임이라고 판단하고, 마지막 입력 주소를 저장하며(S109), 업데이트가 발생한 경우 부분 인터럽트 신호를 발생한다(S110).

UD 유닛(50B)은 첫번째 입력 주소가 저장부(51b)에 셋팅된 전체 프레임 스타트 주소와 동일하나(S105), 마지막 입력주소가 저장부(51b)에 셋팅된 전체 프레임 엔드 주소와 동일하지 않고(S106), 이후의 입력주소들이 서로 연속적이면(S108), UD 유닛(50B)은 상기 요청되는 업데이트 영역이 부분 프레임이라고 판단하고, 마지막 입력 주소를 저장하며(S109),업데이트가 발생한 경우 부분 인터럽트 신호를 발생한다(S110).

인터럽트 신호 발생 이후의 SoC(1b)의 동작방법은 도 8에 도시된 바와 동일하다.

도 12는 본 발명의 실시 예들에 따른 시스템 온 칩을 포함하는 장치의 블록도를 나타낸다.

도 12에 도시된 시스템(100)과 도 1에 도시된 시스템은 실질적으로 동일하다. 시스템(100)은 SoC(1), 파워 소스(120), 입출력 포트들(130), 확장 카드(140), 네트워크 장치(150), 및 디스플레이(160)를 포함할 수 있다. 실시 예에 따라. 시스템(100)은 카메라 모듈(170)을 더 포함할 수 있다. SoC(1)는 구성 요소들(120~170) 중에서 적어도 하나의 동작을 제어할 수 있다. SoC(1)는 도 1에 도시된 SoC(1)와 대응된다.

파워 소스(120)는 구성 요소들(1, 및 130~170) 중에서 적어도 하나로 동작 전압을 공급할 수 있다.

입출력 포트들(130)은 시스템(100)으로 데이터를 전송하거나 또는 시스템(100)으로부터 출력된 데이터를 외부 장치로 전송할 수 있는 포트들을 의미한다.

확장 카드(140)는 SD(secure digital) 카드 또는 MMC(multimedia card)로 구현될 수 있다. 실시 예에 따라, 확장 카드(140)는 SIM(Subscriber Identification Module) 카드 또는 USIM(Universal Subscriber Identity Module) 카드일 수 있다.

네트워크 장치(150)는 시스템(100)을 무선 네트워크에 접속시킬 수 있는 장치를 의미할 수 있다.

디스플레이(160)는 입출력 포트들(130), 확장 카드(140), 또는 네트워크 장치(150)로부터 출력된 데이터를 디스플레이할 수 있다. 디스플레이(160)는 도 1에 도시된 디스플레이 장치(3)와 대응된다. 디스플레이(160)는 디스플레이 장치로 호칭될 수 있다.

카메라 모듈(170)은 광학 이미지를 전기적인 이미지로 변환할 수 있는 모듈을 의미한다. 따라서, 카메라 모듈(170)로부터 출력된 전기적인 이미지는 SoC(1) 또는 확장 카드(140)에 저장될 수 있다. 또한, 카메라 모듈(170)로부터 출력된 전기적인 이미지는 SoC(1)의 제어에 따라 디스플레이(160)를 통하여 디스플레이될 수 있다. 카메라 모듈(170)은 이미지 센서를 포함한다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

1 : SoC 2 : 메모리 장치
3 : 디스플레이 장치 4 : 디스플레이 드라이버
5 : 디스플레이 패널
10 : 시스템 메모리 20 : CPU
30 : 인터럽트 컨트롤러 40 : 전송부
50 :UD 유닛
51a, 51b : 저장부
52a, 52b : 부분 이미지 검출부
53a, 53b : 업데이트 검출부
54a, 54b : 인터럽트 생성부
55a, 55b : 변환색인버퍼
60 : 메모리 컨트롤러 70 : 이미지 생성부
80 : 디스플레이 컨트롤러 90 : 시스템 버스

Claims (20)

1. 이미지의 생성 동작 및 인터럽트 신호에 기초하여 상기 이미지의 현재 프레임에 대한 메모리 동작 및 디스플레이 동작을 제어하는 CPU(Central Processing Unit);
   상기 CPU의 제어에 따라 메모리 장치에 상기 현재 프레임에 대한 데이터를 요청하는 이미지 생성부(Image Generator);
   상기 현재 프레임의 업데이트 여부를 결정하고, 상기 이미지 생성부의 요청에 포함된 가상주소들에 기초하여 업데이트 영역이 부분 프레임인지 검출하여 상기 업데이트 영역에 상응하는 상기 인터럽트 신호를 상기 CPU로 출력하는 UD 유닛(UD Unit);
   상기 CPU의 제어에 따라 상기 업데이트 영역을 상기 메모리 장치에 저장하는 메모리 컨트롤러; 및
   상기 CPU의 제어에 따라 상기 메모리 장치에 액세스하여 상기 업데이트 영역을 디스플레이 장치로 출력하는 디스플레이 컨트롤러를 포함하는 SoC(System on Chip).
2. 제1항에 있어서, 상기 UD 유닛은
   상기 이미지 생성부로부터 수신한 요청에 포함된 가상주소들을 기설정된 프레임 영역 정보와 비교하여 상기 업데이트 영역이 상기 부분 프레임인지 또는 전체 프레임인지 검출하고,
   상기 업데이트 영역에 상응하는 이전 프레임의 데이터와 상기 현재 프레임의 데이터를 비교하여 업데이트가 발생한 경우 상기 인터럽트 신호를 생성하는 SoC.
3. 제1항에 있어서, 상기 UD 유닛은
   프레임 영역 정보를 저장하는 저장부;
   상기 이미지 생성부로부터 수신한 요청에 포함된 가상주소들을 상기 프레임 영역 정보와 비교하여 상기 업데이트 영역이 상기 부분 프레임인지 또는 전체 프레임인지 판단하여 검출결과를 출력하는 부분 이미지 검출부;
   상기 현재 프레임과 이전 프레임을 비교하여 상기 저장부에 비교결과를 전송하고, 업데이트가 발생한 경우 상기 현재 프레임의 데이터를 상기 메모리 장치로 전송하는 업데이트 검출부; 및
   상기 비교결과 및 상기 검출 결과에 기초하여 인터럽트 신호를 상기 CPU로 출력하는 인터럽트 생성부를 포함하는 SoC.
4. 제3항에 있어서, 상기 프레임 영역 정보는
   전체 프레임 스타트 주소, 및 전체 프레임 엔드 주소를 포함하는 정보인 SoC.
5. 제4항에 있어서, 상기 부분 이미지 체크부는
   업데이트 검출이 인에이블되면, 상기 이미지 생성부의 상기 요청에 포함된 첫번째 입력 주소가 상기 전체 프레임 스타트 주소가 아니고, 이후의 입력주소들 각각은 서로 연속적(Linear)이면 상기 검출 결과를 상기 부분 프레임으로 판단하고,
   상기 저장부는 상기 첫번째 입력 주소와 마지막 입력 주소를 저장하며,
   상기 인터럽트 생성부는 상기 검출 결과 및 상기 비교 결과에 따라 부분 인터럽트 신호(Partial Interrupt Signal)를 생성하는 SoC.
6. 제4항에 있어서, 상기 부분 이미지 체크부는
   업데이트 검출이 인에이블되면, 상기 이미지 생성부의 상기 요청에 포함된 첫번째 입력주소가 상기 전체 프레임 스타트 주소이나 마지막(Last) 입력 주소가 상기 전체 프레임 엔드 주소가 아니고, 상기 첫번째 입력 주소와 상기 마지막 입력 주소 사이의 입력 주소들 각각이 서로 연속적이면 상기 검출 결과를 상기 부분 프레임으로 판단하고,
   상기 저장부는 상기 첫번째 입력 주소와 상기 마지막 입력 주소를 저장하며,
   상기 인터럽트 생성부는 상기 검출 결과 및 상기 비교 결과에 따라 부분 인터럽트 신호를 생성하는 SoC.
7. 제4항에 있어서, 상기 부분 이미지 체크부는
   업데이트 검출이 인에이블되면, 상기 이미지 생성부의 상기 요청에 포함된 첫번째 입력주소가 상기 전체 프레임 스타트 주소이고 마지막(Last) 입력 주소가 상기 전체 프레임 엔드 주소이면 상기 검출 결과를 상기 전체프레임으로 판단하고,
   상기 인터럽트 생성부는
   상기 검출 결과 및 상기 비교 결과에 따라 전체 인터럽트 신호(Full Interrupt Signal)를 생성하는 SoC.
8. 제3항에 있어서, 상기 업데이트 검출부는
   이전에 저장된 상기 이전 프레임의 체크 섬(Check Sum)을 상기 현재 프레임의 체크 섬과 비교하여 비교결과를 상기 인터럽트 생성부로 전송하고,
   상기 저장부는 상기 현재 프레임의 체크 섬 결과를 저장하는 SoC.
9. 제3항에 있어서, 상기 업데이트 검출부는
   이전에 저장된 상기 이전 프레임의 순환중복검사(Cyclic Redundancy Check) 결과를 상기 현재 프레임의 순환중복검사 결과와 비교하여, 비교결과를 상기 인터럽트 생성부로 전송하고,
   상기 저장부는 상기 현재 프레임의 순환중복검사 결과를 저장하는 SoC.
10. 제4항에 있어서, 상기 업데이트 영역은
    상기 첫번째 입력 주소, 상기 마지막 입력 주소 및 상기 첫번째 입력 주소부터 상기 마지막 입력 주소 사이의 입력 주소들에 상응하는 상기 이미지인 SoC.
11. 제3항에 있어서, 상기 UD 유닛은
    상기 이미지 생성부로부터의 상기 요청 중 가상주소에 맵핑된 물리주소 정보 및 상기 가상주소가 상기 이미지에 관한 것인지 나타내는 Is FRAME Buffer 필드를 포함한 복수의 페이지 테이블 엔트리를 저장하는 변환색인버퍼(Translation Lookaside Buffer)를 더 포함하고,
    상기 부분 이미지 검출부는
    상기 Is FRAME Buffer 필드에 기초하여 프레임 검출 동작을 인에이블하는 SoC.
12. CPU의 제어에 따라 이미지 생성부가 이미지의 생성을 요청하고, 업데이트 검출 동작을 인에이블시키는 단계;
    프레임 영역 정보에 기초하여 상기 이미지의 현재 프레임 중 업데이트 영역이 부분 프레임인지 검출하는 단계;
    상기 현재 프레임과 상기 이미지의 이전 프레임을 비교하여 업데이트 여부를 결정하는 단계;
    업데이트가 있는 경우 상기 업데이트 영역에 상응하는 인터럽트 신호를 발생하는 단계;
    상기 인터럽트 신호가 발생한 경우 상기 업데이트 영역을 메모리 장치에 저장하는 단계; 및
    상기 업데이트 영역이 모두 출력될 때까지 디스플레이 컨트롤러가 상기 메모리 장치에 액세스하여 상기 업데이트 영역을 리드하고 디스플레이 장치로 출력하는 단계를 포함하는 SoC(System On Chip)의 동작방법.
13. 제12항에 있어서,상기 SoC의 동작방법은
    상기 인에이블시키는 단계 이전에, 상기 CPU가 전체 프레임 스타트 주소, 전체 프레임 엔드 주소를 상기 프레임 영역정보로 셋팅하는 단계를 더 포함하고,
    상기 부분 프레임인지 검출하는 단계는
    상기 요청에 포함된 첫번째 입력 주소, 마지막 입력 주소를 상기 프레임 영역정보로 저장하는 단계를 더 포함하는 SoC의 동작방법.
14. 제13항에 있어서, 상기 검출하는 단계는
    상기 이미지 생성부의 상기 요청에 포함된 상기 첫번째 입력 주소가 상기 전체 프레임 스타트 주소가 아니고, 이후의 입력주소들 각각은 서로 연속적(Linear)이면 상기 업데이트 영역을 상기 부분 프레임으로 판단하고,
    상기 발생하는 단계는
    부분 인터럽트 신호를 발생하는 SoC의 동작방법.
15. 제13항에 있어서, 상기 검출하는 단계는
    상기 이미지 생성부의 상기 요청에 포함된 상기 첫번째 입력주소가 상기 전체 프레임 스타트 주소이나 상기 마지막(Last) 입력 주소가 상기 전체 프레임 엔드 주소가 아니고, 상기 첫번째 입력 주소와 상기 마지막 입력 주소 사이의 입력 주소들 각각이 서로 연속적이면 상기 업데이트 영역을 상기 부분 프레임으로 판단하고,
    상기 발생하는 단계는
    부분 인터럽트 신호를 발생하는 SoC의 동작방법.
16. 제13항에 있어서, 상기 검출하는 단계는
    상기 이미지 생성부의 상기 요청에 포함된 상기 첫번째 입력주소가 상기 전체 프레임 스타트 주소이고 상기 마지막(Last) 입력 주소가 상기 전체 프레임 엔드 주소이면 상기 검출 결과를 상기 전체프레임으로 판단하고,
    상기 발생하는 단계는
    전체 인터럽트 신호를 발생하는 SoC의 동작방법.
17. 제13항에 있어서, 상기 업데이트 여부를 결정하는 단계는
    상기 이전 프레임과 상기 현재 프레임의 순환 중복 검사 결과에 따라 결정되는 SoC의 동작방법.
18. 이미지의 생성 동작 및 인터럽트 신호에 기초하여 상기 이미지의 현재 프레임에 대한 메모리 동작 및 디스플레이 동작을 제어하는 CPU(Central Processing Unit);
    상기 CPU의 제어에 따라 메모리 장치에 상기 현재 프레임에 대한 데이터를 요청하는 GPU(Graphic Processing Unit);
    상기 GPU의 요청에 포함된 가상주소를 물리주소로 번역하고, 상기 현재 프레임의 업데이트 여부를 결정하며, 상기 가상주소들에 기초하여 업데이트 영역이 부분 프레임인지 검출하여 상기 업데이트 영역에 상응하는 상기 인터럽트 신호를 상기 CPU로 출력하는 메모리 관리 유닛(Memory Management Unit);
    상기 CPU의 제어에 따라 상기 업데이트 영역을 메모리 장치에 라이트하는 메모리 컨트롤러; 및
    상기 CPU의 제어에 따라 상기 메모리 장치에 액세스하여 상기 업데이트 영역을 디스플레이로 출력하는 디스플레이 컨트롤러를 포함하는 어플리케이션 프로세서.
19. 제18항에 있어서, 상기 메모리 관리 유닛은
    전체 프레임 스타트 주소, 전체 프레임 엔드 주소, 이전 프레임에 대한 정보를 포함하는 프레임 영역 정보를 저장하는 SFR(Special Function Register);
    상기 이전 프레임에 대한 정보와 상기 현재 프레임과 비교하여 업데이트 여부를 결정하는 업데이트 검출부;
    상기 전체 프레임 스타트 주소, 상기 전체 프레임 엔드 주소를 상기 요청에 포함된 첫번째 입력 주소 및 마지막 입력 주소와 비교하여 상기 업데이트 영역이 부분 프레임인지 또는 전체 프레임인지 검출하는 부분 이미지 체크부; 및
    업데이트가 발생하면 상기 업데이트 영역에 상응하는 상기 인터럽트 신호를 상기 CPU로 출력하는 인터럽트 생성부를 포함하는 어플리케이션 프로세서.
20. 제18항에 있어서, 상기 메모리 관리 유닛은
    상기 가상주소에 맵핑된 물리주소 정보 및 상기 가상주소가 상기 이미지의 프레임에 관한 것인지 나타내는 인디케이터 필드를 포함한 페이지 테이블 엔트리를 복수 개 저장하는 변환색인버퍼(Translation Lookaside Buffer)를 더 포함하고,
    상기 부분 이미지 검출부는
    상기 인디케이터 필드에 기초하여 부분 프레임 검출 동작을 인에이블하는 어플리케이션 프로세서.

Images