KR20220078132A - 어드레스 변환을 수행하는 시스템 온 칩 및 이의 동작 방법 - Google Patents

어드레스 변환을 수행하는 시스템 온 칩 및 이의 동작 방법 Download PDF

Info

Publication number
KR20220078132A
KR20220078132A KR1020200167331A KR20200167331A KR20220078132A KR 20220078132 A KR20220078132 A KR 20220078132A KR 1020200167331 A KR1020200167331 A KR 1020200167331A KR 20200167331 A KR20200167331 A KR 20200167331A KR 20220078132 A KR20220078132 A KR 20220078132A
Authority
KR
South Korea
Prior art keywords
address
mapping information
translation
buffer
read target
Prior art date
Application number
KR1020200167331A
Other languages
English (en)
Inventor
조성민
김영석
류충환
김우일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200167331A priority Critical patent/KR20220078132A/ko
Priority to US17/374,076 priority patent/US11663131B2/en
Priority to CN202111241963.7A priority patent/CN114595187A/zh
Publication of KR20220078132A publication Critical patent/KR20220078132A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/15—Use in a specific computing environment
    • G06F2212/151—Emulated environment, e.g. virtual machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6022—Using a prefetch buffer or dedicated prefetch cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/651—Multi-level translation tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/654—Look-ahead translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G06F2212/681—Multi-level TLB, e.g. microTLB and main TLB
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • G06F2212/684—TLB miss handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 개시의 기술적 사상에 따른 시스템 온 칩의 동작 방법은 제1 어드레스에 대한 제2 어드레스의 제1 매핑 정보가 저장된 제1 변환 색인 버퍼 중 제1 독출 대상 어드레스에 대한 매핑 정보 업데이트가 발생하는 경우에 응답하여 프리페치(prefetch) 커맨드를 출력하는 단계 및 상기 프리페치 커맨드에 응답하여 제2 독출 대상 어드레스를 포함하는 어드레스 블록 중 적어도 일부 제2 어드레스에 대한 제3 어드레스의 제2 매핑 정보를 제2 변환 색인 버퍼에 저장하는 단계를 포함할 수 있다.

Description

어드레스 변환을 수행하는 시스템 온 칩 및 이의 동작 방법{SYSTEM-ON-CHIP PERFORMING ADDRESS TRANSLATION AND METHOD OF THEREOF}
본 개시의 기술적 사상은 시스템 온 칩에 관한 것으로, 자세하게는 어드레스 변환을 수행하는 시스템 온 칩에 관한 발명이다.
시스템 온 칩의 메모리 관리 유닛(Memory Management Unit; MMU)은 가상 어드레스로부터 물리 어드레스로 변환시키는 과정에서 어드레스 변환 테이블이 저장된 메모리 장치로부터 가상 어드레스에 대한 물리 어드레스의 매핑 정보를 수신한다. 메모리 관리 유닛이 가상 어드레스의 변환 요청을 수신하는 경우 마다 메모리 장치로부터 매핑 정보를 수신하는 것은 긴 대기시간이 요구되고, 긴 대기시간으로 인해 시스템 성능이 크게 제약되는 측면이 존재하였다.
본 개시의 기술적 사상이 해결하려는 과제는, 복수의 메모리 관리 유닛에서 매핑 정보를 로드하기 위한 대기 시간을 단축시키기 위한 효율적인 시스템 온 칩을 제공한다.
본 개시의 기술적 사상에 따른 시스템의 동작 방법은 제1 어드레스에 대한 제2 어드레스의 제1 매핑 정보가 저장된 제1 변환 색인 버퍼 중 제1 독출 대상 어드레스에 대한 매핑 정보 업데이트가 발생하는 경우에 응답하여 프리페치(prefetch) 커맨드를 출력하는 단계 및 상기 프리페치 커맨드에 응답하여 제2 독출 대상 어드레스를 포함하는 어드레스 블록 중 적어도 일부 제2 어드레스에 대한 제3 어드레스의 제2 매핑 정보를 제2 변환 색인 버퍼에 저장하는 단계를 포함할 수 있다.
또한, 시스템은 제1 어드레스에 대한 제2 어드레스의 제1 매핑 정보가 저장된 제1 변환 색인 버퍼 중 제1 독출 대상 어드레스에 대한 매핑 정보 업데이트가 발생한 경우에 응답하여 프리페치(prefetch) 커맨드를 출력하는 제1 메모리 관리 유닛 및 상기 프리페치 커맨드에 응답하여 제2 독출 대상 어드레스를 포함하는 어드레스 블록 중 적어도 일부 제2 어드레스에 대한 제3 어드레스의 제2 매핑 정보를 제2 변환 색인 버퍼에 저장하는 제2 메모리 관리 유닛을 포함할 수 있다.
일실시예에 따른 시스템 온 칩은 제1 어드레스에 대한 제2 어드레스의 제1 매핑 정보 중 적어도 일부를 저장하는 제1 변환 색인 버퍼, 상기 제2 어드레스에 대한 제3 어드레스의 제2 매핑 정보 중 적어도 일부를 저장하는 제2 변환 색인 버퍼, 제1 독출 대상 어드레스에 대한 제2 독출 대상 어드레스의 매핑 정보를 상기 제1 변환 색인 버퍼에 업데이트하는 업데이트 정보를 수신한 경우에 응답하여 프리페치(prefetch) 커맨드를 출력하는 프리페치 커맨드 생성 회로, 및 상기 프리페치 커맨드에 응답하여 상기 제2 독출 대상 어드레스를 포함하는 어드레스 블록에 대한 룩업 신호를 상기 제2 변환 색인 버퍼에 제공하는 프리페치 제어 로직를 포함할 수 있다.
본 개시의 기술적 사상에 따른 시스템은 액세스 빈도수가 높은 어드레스에 대한 매핑 정보를 메모리 장치로부터 미리 독출하여 변환 색인 버퍼에 미리 저장함으로써, 어드레스 변환이 요청되는 경우 낮은 레이턴시(latency)로 실시간 어드레스 변환을 수행할 수 있다.
도 1은 본 개시의 일실시예에 따른 시스템의 구성을 개략적으로 도시한 블록도이다.
도 2는 본 개시의 일실시예에 따른 시스템의 동작 방법을 도시한 흐름도이다.
도 3은 일실시예에 따른 복수의 운영체제 간의 접근 권한을 제어하는 하이퍼바이저(hypervisor)를 포함한 시스템 온 칩의 아키텍쳐를 도시한 블록도이다.
도 4는 일실시예에 따른 복수의 메모리 관리 유닛을 포함하는 시스템의 구성을 도시한 블록도이다.
도 5는 일실시예에 따른 복수의 운영체제에서의 어드레스 매핑 정보를 저장한 메모리 장치를 도시한 블록도이다.
도 6은 본 개시의 실시예에 따른 제1 메모리 관리 유닛을 도시한 블록도이다.
도 7은 도 6의 실시예에 따른 제1 메모리 관리 유닛에서 업데이트를 수행하는 방법을 도시한 흐름도이다.
도 8은 도 6의 실시예에 따른 제1 메모리 관리 유닛에서 프리페치 커맨드를 출력하는 방법을 도시한 흐름도이다.
도 9는 일실시예에 따른 제1 변환 색인 버퍼에 저장된 매핑 정보들을 도시한 도면이다.
도 10은 일실시예에 따라 복수의 어드레스 블록들에 대한 프리페치 커맨드를 생성하는 구성을 도시한 블록도이다.
도 11은 일실시예에 따라 제1 메모리 관리 유닛에서 프리페치 커맨드를 출력하는 방법을 도시한 흐름도이다.
도 12는 본 개시의 실시예에 따른 제2 메모리 관리 유닛을 도시한 블록도이다.
도 13은 도 12의 실시예에 따른 제2 메모리 관리 유닛의 동작 방법을 도시한 흐름도이다.
도 14는 일실시예에 따라 제2 메모리 관리 유닛에서 프리페치 대상 어드레스에 대한 매핑 정보를 업데이트하는 방법을 도시한 흐름도이다.
이하, 첨부한 도면을 참조하여 본 개시의 실시 예에 대해 상세히 설명한다.
도 1은 본 개시의 일실시예에 따른 시스템의 구성을 개략적으로 도시한 블록도이다.
도 1을 참조하면, 본 개시의 시스템은 제1 메모리 관리 유닛(10), 제2 메모리 관리 유닛(20), 및 메모리 장치(30)를 포함할 수 있다. 메모리 관리 유닛(Memory Mangement Unit; MMU)은 어드레스 액세스 요청에 응답하여 데이터가 저장된 메모리로 액세스하기 위한 어드레스를 생성할 수 있다. 본 개시의 실시예에 따르면, 메모리 관리 유닛은 어드레스 매핑 정보가 저장된 메모리로부터 어드레스 매핑 정보를 수신하여 액세스 요청된 가상 어드레스로부터 물리 어드레스로 변환할 수 있다. 이 때, 메모리 관리 유닛이 복수로 구성된 경우, 각 메모리 관리 유닛은 다른 메모리 관리 유닛으로부터 수신된 어드레스에 대한 변환 어드레스를 출력할 수 있다. 예시적으로, 복수의 메모리 관리 유닛이 제1 메모리 관리 유닛(10) 및 제2 메모리 관리 유닛(20)으로 구성된 경우, 제1 메모리 관리 유닛(10)은 외부 장치로부터 가상 어드레스를 수신하여 중간 물리 어드레스를 생성하고, 제2 메모리 관리 유닛(20)은 제1 메모리 관리 유닛(10)으로부터 중간 물리 어드레스를 수신하여 물리 어드레스를 생성할 수 있다.
메모리 장치(30)는 복수의 메모리 관리 유닛들 각각에 대응되는 매핑 정보를 저장할 수 있다. 매핑 정보는 어드레스 변환 정보로 지칭될 수 있고, 예시적으로, 가상 어드레스에 대한 중간 물리 어드레스의 변환 정보를 테이블로 저장할 수 있다. 복수의 메모리 관리 유닛들은 변환하고자 하는 어드레스에 대한 매핑 정보를 메모리 장치(30)로 요청할 수 있고, 각 메모리 관리 유닛은 메모리 장치(30)로부터 매핑 정보를 독출함으로써 어드레스를 변환할 수 있다.
제1 메모리 관리 유닛(10)은 가상 어드레스를 수신하고, 수신된 가상 어드레스에 대한 중간 물리 어드레스를 출력할 수 있다. 제1 메모리 관리 유닛(10)은 제1 제어 로직(120) 및 제1 변환 색인 버퍼(130)를 포함할 수 있고, 본 개시의 실시예에 따르면, 프리페치 커맨드(CMD) 생성기(110)를 더 포함할 수 있다. 제1 제어 로직(120)은 변환 요청된 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)를 제1 변환 색인 버퍼(130) 또는 메모리 장치(30)로 요청할 수 있고, 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)를 수신하여 제2 독출 대상 어드레스(ADDR2)를 생성할 수 있다. 제1 독출 대상 어드레스(ADDR1)는 가상 어드레스 중 변환 요청된 가상 어드레스를 의미할 수 있고, 제2 독출 대상 어드레스(ADDR2)는 중간 물리 어드레스 중 변환 요청된 중간 물리 어드레스를 의미할 수 있다. 이하에서, 가상 어드레스에 대한 중간 물리 어드레스의 매핑 정보는 제1 매핑 정보(MAP1)로 지칭 될 수 있다.
제1 변환 색인 버퍼(130)는 가상 어드레스에 대한 제1 매핑 정보(MAP1)를 캐싱(caching)하고 있는 제1 메모리 관리 유닛(10) 내부의 저장 영역일 수 있다. 제1 메모리 관리 유닛(10)의 제1 제어 로직(120)은 가상 어드레스에 대한 제1 매핑 정보(MAP1) 중 액세스가 집중되는 제1 매핑 정보(MAP1)를 제1 변환 색인 버퍼(130)로 저장할 수 있다. 제1 매핑 정보(MAP1)가 저장된 제1 변환 색인 버퍼(130)에 대해서는 도 9를 통해 상세히 후술한다.
본 개시의 실시예에 따른 제1 메모리 관리 유닛(10)은 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)가 제1 변환 색인 버퍼(130)에 저장되어 있는지 여부를 판단할 수 있고, 저장 여부에 따라 제1 변환 색인 버퍼(130)를 업데이트할지 여부를 결정할 수 있다. 제1 메모리 관리 유닛(10)이 제1 변환 색인 버퍼(130)를 업데이트하기로 결정한 경우, 프리페치 커맨드(CMD) 생성기(110)는 프리페치 커맨드(CMD)를 생성할 수 있다. 프리페치 커맨드(CMD)는 제1 독출 대상 어드레스(ADDR1)에 대해 제1 변환 색인 버퍼(130)가 업데이트된 경우 제2 메모리 관리 유닛(20)에서 제2 독출 대상 어드레스(ADDR2)를 포함하는 어드레스 블록에 대한 제2 매핑 정보(MAP2) 중 적어도 일부를 제2 변환 색인 버퍼(230)에 업데이트하기 위한 커맨드일 수 있다.
제2 메모리 관리 유닛(20)은 중간 물리 어드레스를 수신하고, 수신된 중간 물리 어드레스에 대한 물리 어드레스를 출력할 수 있다. 제2 메모리 관리 유닛(20)은 제2 제어 로직(220) 및 제2 변환 색인 버퍼(230)를 포함할 수 있고, 본 개시의 실시예에 따르면, 프리페치 제어 로직(210)을 더 포함할 수 있다. 제2 제어 로직(220)은 제1 메모리 관리 유닛(10)으로부터 수신된 제2 독출 대상 어드레스(ADDR2)에 대한 제2 매핑 정보(MAP2)를 제2 변환 색인 버퍼(230) 또는 메모리 장치(30)로 요청할 수 있고, 제2 독출 대상 어드레스(ADDR2)에 대한 제2 매핑 정보(MAP2)를 수신하여 제3 독출 대상 어드레스(ADDR3)를 생성할 수 있다. 제2 변환 색인 버퍼(230)는 제1 변환 색인 버퍼(130)와 같이 제2 매핑 정보(MAP2) 중 액세스가 집중되는 제2 매핑 정보(MAP2)를 저장할 수 있다. 이하에서는 중간 물리 어드레스에 대한 물리 어드레스의 매핑 정보는 제2 매핑 정보(MAP2)로 지칭 될 수 있다.
본 개시의 실시예에 따른 제2 메모리 관리 유닛(20)은 제1 메모리 관리 유닛(10)에 의해 생성된 프리페치 커맨드(CMD)를 수신하여 프리페치 대상 어드레스를 생성할 수 있고, 프리페치 대상 어드레스에 대한 업데이트를 수행할 수 있다. 프리페치 대상 어드레스는 제2 독출 대상 어드레스(ADDR2)를 포함하는 어드레스 블록 중 제2 변환 색인 버퍼(230)에서 업데이트가 필요하다고 판단된 어드레스일 수 있다. 프리페치 제어 로직(210)은 제2 제어 로직(220)으로 프리페치 대상 어드레스에 대한 변환 요청을 송신할 수 있고, 제2 제어 로직(220)은 프리페치 대상 어드레스에 대한 제2 매핑 정보(MAP2)를 메모리 장치(30)로 요청할 수 있다. 제2 매핑 정보(MAP2)를 수신한 제2 제어 로직(220)은 제2 변환 색인 버퍼(230)로 프리페치 대상 어드레스에 대한 제2 매핑 정보(MAP2)를 업데이트할 수 있다.
이에 따라, 본 개시의 시스템은 복수의 메모리 관리 유닛에 기초하여 가상 어드레스로부터 물리 어드레스를 변환하는 과정에서 액세스가 집중되는 가상 어드레스에 대한 물리 어드레스를 변환 색인 버퍼에 미리 저장할 수 있으므로, 매핑 정보를 로드하여 어드레스 변환하기 위한 대기 시간이 단축될 수 있다. 본 개시의 실시예에서 가상 어드레스는 제1 어드레스, 중간 물리 어드레스는 제2 어드레스, 물리 어드레스는 제3 어드레스로 지칭될 수 있다. 도 1에 따르면, 시스템이 제1 메모리 관리 유닛(10) 및 제2 메모리 관리 유닛(20)을 통해 가상 어드레스로부터 물리 어드레스로 변환하는 실시예를 설명하였으나, 본 개시의 발명은 가상 어드레스로부터 물리 어드레스가 변환되기 위한 메모리 관리 유닛의 개수는 이에 국한되지 않는다. 따라서, 일실시예에 따른 시스템은 3개 이상의 메모리 관리 유닛을 포함할 수 있고, 액세스가 집중되는 어드레스에 대한 매핑 정보를 변환 색인 버퍼에 미리 저장하기 위해 복수의 메모리 관리 유닛들 중 일부는 프리페치 커맨드(CMD) 생성기(110) 및 프리페치 제어 로직(210)이 모두 구비될 수 있다.
도 2는 본 개시의 일실시예에 따른 시스템의 동작 방법을 도시한 흐름도이다.
도 2를 참조하면, 본 개시의 시스템은 제1 변환 색인 버퍼(130)가 업데이트되는 경우에 응답하여 프리페치 커맨드(CMD)를 출력하고, 프리페치 커맨드(CMD)에 응답하여 프리페치 대상 어드레스에 대한 제2 매핑 정보(MAP2)를 제2 변환 색인 버퍼(230)에 저장할 수 있다.
단계(S10)에서, 시스템은 제1 변환 색인 버퍼(130)가 업데이트 되는지 여부를 판단할 수 있다. 제1 변환 색인 버퍼(130)가 업데이트 되는 경우는 시스템의 제1 메모리 관리 유닛(10)이 제1 독출 대상 어드레스(ADDR1)에 대한 변환 요청을 수신할 때, 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)가 제1 변환 색인 버퍼(130)에 저장되어 있지 않는 경우를 의미할 수 있다. 즉, 제1 메모리 관리 유닛(10)이 제1 독출 대상 어드레스(ADDR1)에 대한 제2 독출 대상 어드레스(ADDR2)를 생성하기 위해 제1 변환 색인 버퍼(130)에 저장된 제1 매핑 정보(MAP1)를 이용할 수 없고, 메모리 장치(30)로부터 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)를 수신해야하는 경우, 제1 메모리 관리 유닛(10)은 메모리 장치(30)로부터 독출된 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)를 제1 변환 색인 버퍼(130)에 업데이트할 수 있다. 단계(S10)에서, 시스템이 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)가 제1 변환 색인 버퍼(130)에 저장되어 있으므로, 제1 변환 색인 버퍼(130) 업데이트가 필요 없다고 판단한 경우, 프리페치 커맨드(CMD)를 출력하지 않고 동작을 종료할 수 있다.
단계(S20)에서, 시스템은 제1 변환 색인 버퍼(130)가 업데이트 되는 경우에 응답하여 프리페치 커맨드(CMD)를 출력할 수 있다. 시스템은 제1 독출 대상 어드레스(ADDR1)에 대한 제2 독출 대상 어드레스(ADDR2)를 제1 변환 색인 버퍼(130)로 업데이트할 수 있다. 예시적으로, 시스템은 제2 독출 대상 어드레스(ADDR2)를 포함하는 어드레스 블록을 제1 독출 대상 어드레스(ADDR1)에 대응되는 어드레스 태그와 매핑시켜 제1 변환 색인 버퍼(130)로 업데이트할 수 있다. 어드레스 태그는 제1 변환 색인 버퍼(130)에 제1 독출 대상 어드레스(ADDR1)에 대한 매핑 정보가 저장된 위치를 특정하는 지시자 정보일 수 있다.
일실시예에 따른 시스템이 어드레스 태그와 어드레스 블록을 제1 변환 색인 버퍼(130)로 업데이트하는 경우, 제2 메모리 관리 유닛(20)으로 어드레스 블록에 대한 프리페치 커맨드(CMD)를 출력할 수 있다. 어드레스 블록에 대한 프리페치 커맨드(CMD)는 어드레스 블록에 포함된 중간 물리 어드레스에 대한 물리 어드레스의 제2 매핑 정보(MAP2)가 제2 변환 색인 버퍼(230)에 저장되어 있는지 여부를 검출하기 위한 커맨드일 수 있다.
단계(S30)에서, 시스템은 프리페치 커맨드(CMD)가 출력된 경우에 응답하여, 프리페치 대상 어드레스에 대한 제2 매핑 정보(MAP2)를 제2 변환 색인 버퍼(230)에 저장할 수 있다. 프리페치 대상 어드레스는 제2 독출 대상 어드레스(ADDR2)를 포함하는 어드레스 블록 중 제2 변환 색인 버퍼(230)에서 업데이트가 필요하다고 판단된 어드레스일 수 있다. 시스템은 어드레스 블록에 포함된 복수의 중간 물리 어드레스들 중 각 어드레스에 대한 제2 매핑 정보(MAP2)가 제2 변환 색인 버퍼(230)에 저장되어 있는지 여부를 판단할 수 있다. 시스템은 제2 변환 색인 버퍼(230)에 제2 매핑 정보(MAP2)가 저장되어 있지 않은 중간 물리 어드레스를 프리페치 대상 어드레스로 결정할 수 있다. 시스템은 결정된 프리페치 대상 어드레스에 대한 제2 매핑 정보(MAP2)를 메모리 장치(30)로 요청할 수 있고, 요청에 응답하여 수신된 제2 매핑 정보(MAP2)를 제2 변환 색인 버퍼(230)에 저장할 수 있다.
도 3은 일실시예에 따른 복수의 운영체제 간의 접근 권한을 제어하는 하이퍼바이저(hypervisor)를 포함한 시스템 온 칩의 아키텍쳐를 도시한 블록도이다.
도 3을 참조하면, 일실시예에 따른 시스템 온 칩의 아키텍쳐는 높은 수준의 보안이 필요한 시큐어 도메인(secure domain)과 시큐어 도메인에 비해 낮은 수준의 보안을 만족하면 되는 논시큐어 도메인(non-secure domain)을 포함할 수 있다. 시스템 온 칩의 아키텍쳐는 각 도메인 별로 권한 레벨을 의미하는 익셉션 레벨(exception level; EL)로 구분될 수 있고, 도 3에 따른 아키텍쳐는 4단계의 익셉션 레벨로 구분될 수 있다. 0단계의 익셉션 레벨은 실제 어플리케이션이 동작하는 유저 영역의 레벨이고, 1단계의 익셉션 레벨은 운영 체제(OS)가 존재하는 각종 디바이스 및 메모리 할당 등의 커널(kernel) 역할을 수행하는 레벨일 수 있다. 논시큐어 도메인에 포함된 2단계의 익셉션 레벨(EL2)은 하이퍼바이저가 포함된 영역으로 운영 체제(OS) 간의 접근 권한을 제어할 수 있다. 시큐어 도메인에 포함된 3단계의 익셉션 레벨(EL3)은 시큐어 모니터(secure monitor)가 존재하는 레벨로, 암호화 시스템에서 신뢰 가능한 소스들을 제공하는 레벨일 수 있다.
비교 실시예에 따른 시스템 온 칩은 가상화를 제외한 모바일, 임베디드 시스템에서는 2단계의 익셉션 레벨(EL2)를 사용하지 않았다. 하지만, NPU 등 고성능을 요구하는 시스템 온 칩에서 보안의 요구사항이 증가하고, 시큐어 도메인에서 보안 요구사항을 모두 수용하기 어려워지자 2단계의 익셉션 레벨(EL2)을 사용하는 가상화 형태의 보안 기술이 필요하게 되었다. 아울러, 다양한 다이렉트 메모리 액세스(Direct Memory Access; DMA) 장치 및 외부 인터페이스를 통한 공격 모델(attacking model)에 의해 시스템 온 칩은 메모리 영역에 대한 엄격한 권한 제어가 필요하게 되었고, 이러한 요구 사항들은 하이퍼바이저를 기반으로 하는 EL2 솔루션으로 이어졌다.
시스템 온 칩에서 2단계 익셉션 레벨(EL2) 기반의 접근 제어를 위해서는 기존의 1단계 익셉션 레벨(EL1)에서 제어되는 가상 어드레스(Virtual Address; VA)와 중간 물리 어드레스(Intermediate Physical Address; IPA) 간의 어드레스 변환과 더불어 2단계 익셉션 레벨(EL2)에서 제어되는 중간 물리 어드레스와 물리 어드레스(Physical Address; PA) 간의 어드레스 변환이 수행되어야 한다. 하지만, 시스템 온 칩이 2단계 익셉션 레벨(EL2)에서 어드레스 변환을 수행하기 위해 추가적으로 어드레스 매핑 정보 테이블로부터 매핑 정보를 로드해야하므로, 이에 따른 대기 시간 증가가 발생하게 된다. 즉, 시스템 온 칩이 추가적인 어드레스 변환을 수행하는 경우 대기 시간이 증가되어 시스템 성능을 크게 제약 시킬 수 있다.
도 4는 일실시예에 따른 복수의 메모리 관리 유닛을 포함하는 시스템의 구성을 도시한 블록도이다.
도 4를 참조하면, 일실시예에 따른 시스템은 복수의 메모리 관리 유닛들, 호스트 CPU, 다이렉트 메모리 액세스 장치, 및 메모리 컨트롤러를 포함할 수 있다. 아울러, 시스템은 복수의 다이렉트 메모리 액세스 장치들을 연결하는 상호 접속 서브 시스템(Interconnect Sub-system) 및 복수의 메모리 컨트롤러들을 연결하는 상호 접속 시스템(Interconnect System)을 포함할 수 있다. 예시적으로, 복수의 다이렉트 메모리 액세스 장치들은 실시간 다이렉트 메모리 액세스 장치를 포함할 수 있다.
호스트 CPU에 포함된 메모리 관리 유닛은 가상 어드레스를 중간 물리 어드레스로 변환하고, 중간 물리 어드레스를 물리 어드레스로 변환함으로써 상호 접속 시스템으로 물리 어드레스를 제공할 수 있다. 호스트 CPU는 메모리 관리 유닛이 임베디드된 구성으로 상호 접속 시스템과 직접 연결되어 메모리 컨트롤러와 통신할 수 있다.
상호 접속 서브 시스템은 복수의 다이렉트 메모리 액세스 장치들을 연결할 수 있다. 다이렉트 메모리 액세스 장치는 가상 어드레스를 사용하고, 적어도 하나의 다이렉트 메모리 액세스 장치는 상호 접속 시스템을 통해 DRAM 메모리 장치들과 통신하기 위해 가상 어드레스를 물리 어드레스로 변환시킬 수 있다.
시스템의 메모리 관리 유닛은 가상 어드레스를 물리 어드레스로 변환할 수 있고, 일실시예에 따르면 시스템은 연속적으로 연결된 복수의 메모리 관리 유닛들을 통해 가상 어드레스를 물리 어드레스로 변환할 수 있다. 도 3 및 도 4를 참조하면, 제1 메모리 관리 유닛(10)은 1단계 익셉션 레벨(EL1)에 대응되는 구성으로, 시스템은 지원하는 운영체제 개수에 대응하는 제1 메모리 관리 유닛(10)들을 포함할 수 있다. 각 운영체제에 대응되는 제1 메모리 관리 유닛(10)은 0단계 익셉션 레벨(EL0)에 대응되는 어플리케이션으로부터 가상 어드레스를 수신하여 중간 물리 어드레스로 변환할 수 있다. 제2 메모리 관리 유닛(20)은 각 운영체제에 대응되는 제1 메모리 관리 유닛(10)으로부터 중간 물리 어드레스를 수신하여 서로 다른 운영체제에서 지원하였던 가상 어드레스를 중간 물리 어드레스로 통합시킬 수 있다. 제2 메모리 관리 유닛(20)은 적어도 하나의 DRAM 메모리 장치(30)에 액세스하기 위해 중간 물리 어드레스를 물리 어드레스로 변환할 수 있다. 일실시예에 따르면, 시스템이 복수의 DRAM 메모리 장치(30)들을 포함하는 경우, 상호 접속 시스템은 제2 메모리 관리 유닛(20)으로부터 수신한 물리 어드레스에 기초하여 DRAM 메모리 장치(30)에 액세스할 수 있다.
제1 메모리 관리 유닛(10)이 가상 어드레스를 중간 물리 어드레스로 변환하기 위해 어드레스 변환 정보가 저장된 메모리 장치(30)로부터 매핑 정보 테이블을 독출할 수 있다. 이 때, 제1 메모리 관리 유닛(10)이 어드레스를 변환하는 데에 변환 요청된 가상 어드레스에 대한 매핑 정보를 독출하는 대기 시간이 필요할 수 있고, 대기 시간은 가상 어드레스로부터 물리 어드레스를 변환하는 데에 레이턴시(latency)로 이어질 수 있다. 본 개시의 실시예에 따른 제1 메모리 관리 유닛(10)은 레이턴시를 줄이기 위해 제1 변환 색인 버퍼(130)를 구비할 수 있고, 제1 변환 색인 버퍼(130)는 메모리 장치(30)에 저장된 가상 어드레스에 대한 매핑 정보들 중 적어도 일부를 캐쉬(cache)로 저장할 수 있다.
제2 메모리 관리 유닛(20)은 중간 물리 어드레스를 물리 어드레스로 변환하기 위해 메모리 장치(30)로부터 중간 물리 어드레스에 대한 매핑 정보 테이블을 독출할 수 있다. 이 때, 제1 메모리 관리 유닛(10)처럼 제2 메모리 관리 유닛(20)도 매핑 정보를 독출하기 위한 대기 시간이 필요할 수 있고, 대기 시간은 시스템의 레이턴시로 이어질 수 있다. 본 개시의 실시예에 따른 제2 메모리 관리 유닛(20)은 레이턴시를 줄이기 위해 제2 변환 색인 버퍼(230)를 포함할 수 있고, 제2 변환 색인 버퍼(230)는 메모리 장치(30)에 저장된 중간 물리 어드레스에 대한 매핑 정보들 중 적어도 일부를 캐쉬로 저장할 수 있다.
도 5는 일실시예에 따른 복수의 운영체제에서의 어드레스 매핑 정보를 저장한 메모리 장치(30)를 도시한 블록도이다.
도 5를 참조하면, 매핑 정보를 저장하는 메모리 장치(30)는 가상 어드레스에 대한 중간 물리 어드레스의 제1 매핑 정보(MAP1) 및 중간 물리 어드레스에 대한 물리 어드레스의 제2 매핑 정보(MAP2)를 포함할 수 있다. 일실시예에 따르면, 1단계 익셉션 레벨(EL1)에 대응하는 운영체제가 복수인 경우, 가상 어드레스로부터 중간 물리 어드레스로 변환하기 위한 제1 매핑 정보(MAP1)를 복수의 테이블(300a, 300b)로 구성될 수 있다. 즉, 제1 메모리 관리 유닛(10)은 각 운영체제별로 서로 구별되는 가상 어드레스를 2단계 익셉션 레벨(EL2)에 대응하는 하이퍼바이저에서 통합되는 중간 물리 어드레스로 변환하기 위해, 각 운영체제 별 매핑 정보 테이블(300a, 300b)을 구별하여 저장할 수 있다. 제1 메모리 관리 유닛(10)은 변환 요청된 가상 어드레스가 복수의 운영체제들 중 어느 운영체제에 대응하여 출력된 가상 어드레스인지 판단할 수 있고, 해당 운영체제의 매핑 정보가 저장된 테이블을 메모리 장치(30)로부터 로드하여 가상 어드레스를 중간 물리 어드레스로 변환할 수 있다.
일실시예에 따르면, 메모리 장치(30)는 제1 운영체제에 대응하는 제1 운영체제 매핑 정보 테이블(300a) 및 제2 운영체제에 대응하는 제2 운영체제 매핑 정보 테이블(300b)을 포함할 수 있다. 제1 메모리 관리 유닛(10)은 변환 요청된 가상 어드레스가 제1 운영체제 및 제2 운영체제 중 어느 운영체제에 대응되는 가상 어드레스인지 여부를 판단할 수 있고, 제1 운영체제 매핑 정보 테이블(300a) 및 제2 운영체제 매핑 정보 테이블(300b) 중 가상 어드레스에 대응되는 매핑 정보를 독출할 수 있다. 예시적으로, 제1 메모리 관리 유닛(10)이 VA2_4의 가상 어드레스를 수신한 경우, 제1 메모리 관리 유닛(10)은 메모리 장치(30)의 제2 운영체제 매핑 정보 테이블(300b)로부터 VA2_4에 대응되는 매핑 정보를 독출할 수 있다. 매핑 정보를 독출한 제1 메모리 관리 유닛(10)은 매핑 정보에 기초하여 VA2_4를 IPA2_4로 변환시켜 출력할 수 있다.
제2 메모리 관리 유닛(20)은 제1 메모리 관리 유닛(10)으로부터 중간 물리 어드레스를 수신할 수 있고, 메모리 장치(30)로부터 중간 물리 어드레스에 대한 제2 매핑 정보(MAP2)를 독출할 수 있다. 예시적으로, 제2 메모리 관리 유닛(20)이 제1 메모리 관리 유닛(10)으로부터 IPA2_4의 중간 물리 어드레스를 수신한 경우, 제2 메모리 관리 유닛(20)은 메모리 장치(30)의 하이퍼바이저 매핑 정보 테이블(300c)로부터 IPA2_4에 대응되는 매핑 정보를 독출할 수 있다. 매핑 정보를 독출한 제2 메모리 관리 유닛(20)은 제2 매핑 정보(MAP2)에 기초하여 IPA2_4를 PA9로 변환시켜 출력할 수 있다.
본 개시의 실시예에 따른 메모리 관리 유닛은 시스템의 레이턴시를 줄이기 위해 변환 색인 버퍼를 포함할 수 있다. 시스템이 복수의 메모리 관리 유닛들을 포함하는 경우, 각 메모리 관리 유닛은 메모리 장치(30)로부터 매핑 정보들 중 적어도 일부 매핑 정보를 캐쉬로 저장할 수 있다. 예시적으로, 제1 메모리 관리 유닛(10)은 가상 어드레스로부터 중간 물리 어드레스를 변환하는 메모리 관리 유닛으로, 메모리 장치(30)에 저장된 제1 매핑 정보(MAP1)들 중 액세스 빈도수가 높은 일부 매핑 정보를 저장할 수 있다. 제2 메모리 관리 유닛(20)은 중간 물리 어드레스로부터 물리 어드레스를 변환하는 메모리 관리 유닛으로, 메모리 장치(30)에 저장된 제2 매핑 정보(MAP2)들 중 액세스 빈도수가 높은 일부 매핑 정보를 저장할 수 있다.
이 때, 시스템의 제1 메모리 관리 유닛(10)이 제1 매핑 정보(MAP1)를 제1 변환 색인 버퍼(130)로 업데이트할 때 중간 물리 어드레스를 포함하는 어드레스 블록 단위로 제1 변환 색인 버퍼(130)를 업데이트할 수 있다. 어드레스 블록은 중간 물리 어드레스의 주변 어드레스들로 구성되어 후속되는 어드레스 변환에서 변환 요청될 가능성이 높은 어드레스들을 포함할 수 있다. 비교 실시예에 따른 제2 메모리 관리 유닛(20)은 제2 변환 색인 버퍼(230)를 업데이트할 때 변환 요청된 중간 물리 어드레스에 대한 매핑 정보만 저장하고, 어드레스 블록 중 중간 물리 어드레스를 제외한 나머지 어드레스들은 변환 요청되지 않았으므로 업데이트되지 않을 수 있다. 즉, 제2 메모리 관리 유닛(20)은 어드레스 블록 중 중간 물리 어드레스를 제외한 어드레스들에 대해 변환 요청 받는 경우 제2 변환 색인 버퍼(230)에 매핑 정보가 저장되어 있지 않을 수 있으므로, 메모리 장치(30)로 매핑 정보를 요청해야한다. 따라서, 비교 실시예에 따른 시스템은 후속 어드레스 변환 과정에서 액세스 가능성이 높은 어드레스 블록에 대한 매핑 정보가 저장되어 있지 않아 레이턴시가 증가하게 된다.
도 6은 본 개시의 실시예에 따른 제1 메모리 관리 유닛(10)을 도시한 블록도이다.
도 6을 참조하면, 제1 메모리 관리 유닛(10)은 제1 독출 대상 어드레스(ADDR1)에 대한 변환 요청을 수신한 경우, 제2 독출 대상 어드레스(ADDR2)에 대한 변환 요청을 제2 메모리 관리 유닛(20)으로 제공할 수 있다. 본 개시의 실시예에 따른 제1 메모리 관리 유닛(10)은 제2 독출 대상 어드레스(ADDR2)에 대한 변환 요청과 별개로 프리페치 커맨드(CMD)를 제2 메모리 관리 유닛(20)에 제공할 수 있다.
본 개시의 실시예에 따른 제1 메모리 관리 유닛(10)은 프리페치 커맨드(CMD) 생성기(110), 제1 제어 로직(120), 및 제1 변환 색인 버퍼(130)를 포함할 수 있다. 제1 메모리 관리 유닛(10)은 상호 접속 서브 시스템으로부터 제1 독출 대상 어드레스(ADDR1)를 수신할 수 있고, 수신된 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)에 기초하여 제2 독출 대상 어드레스(ADDR2)를 출력할 수 있다. 제1 제어 로직(120)은 수신된 제1 독출 대상 어드레스(ADDR1)에 대한 룩업 동작을 수행할 수 있고, 룩업 동작에 대한 결과를 수신할 수 있다. 룩업 동작은 수신된 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)가 제1 변환 색인 버퍼(130)에 저장되어 있는지 여부를 판단하는 동작을 의미할 수 있다. 예시적으로, 제1 제어 로직(120)은 제1 변환 색인 버퍼(130)로 룩업 신호(TLB1_LOOKUP)를 출력할 수 있고, 룩업 신호(TLB1_LOOKUP)에 기초한 결과 정보(TLB1_RESULT)를 수신함으로써 제1 매핑 정보(MAP1)가 제1 변환 색인 버퍼(130)에 저장되어 있는지 여부를 판단할 수 있다.
제1 제어 로직(120)은 제1 변환 색인 버퍼(130)로부터 제1 변환 색인 버퍼(130)에 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)가 저장되어 있다고 판단한 경우, 제1 변환 색인 버퍼(130)로부터 제1 매핑 정보(MAP1)를 로드함으로써 제2 독출 대상 어드레스(ADDR2)를 생성할 수 있다. 생성된 제2 독출 대상 어드레스(ADDR2)를 제2 메모리 관리 유닛(20)으로 송신할 수 있고, 제2 독출 대상 어드레스(ADDR2)에 기초하여 액세스된 적어도 하나의 메모리 셀로부터 데이터(DATA)를 수신함으로써 상호 접속 서브 시스템으로 데이터(DATA)를 전달할 수 있다.
제1 제어 로직(120)이 제1 변환 색인 버퍼(130)에 제1 매핑 정보(MAP1)가 저장되어 있지 않다고 판단한 경우, 메모리 장치(30)로부터 제1 매핑 정보(MAP1)를 수신하여 제2 독출 대상 어드레스(ADDR2)를 출력할 수 있다. 메모리 장치(30)로부터 제1 매핑 정보(MAP1)를 수신한 제1 제어 로직(120)은 제1 변환 색인 버퍼(130)에 제1 매핑 정보(MAP1)에 연관된 업데이트 정보(TLB1_UP)를 송신할 수 있다. 업데이트 정보(TLB1_UP)는 제1 변환 색인 버퍼(130)에 변환 요청된 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)를 포함할 수 있으며, 제1 변환 색인 버퍼(130)에 제1 매핑 정보(MAP1)를 저장할 가용 공간이 부족한 경우, 제1 제어 로직(120)은 기존 매핑 정보들 중 어느 하나를 대체하여 제1 매핑 정보(MAP1)를 저장할 수 있다. 즉, 제1 제어 로직(120)은 제1 변환 색인 버퍼(130)에 변환 요청된 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)가 없는 경우에 응답하여 업데이트 동작을 수행할 수 있고, 제1 매핑 정보(MAP1)가 저장되어 있는 경우 업데이트 동작을 수행하지 않을 수 있다. 일실시예에 따르면, 제1 제어 로직(120)은 변환 요청된 제1 독출 대상 어드레스(ADDR1)에 대한 제2 독출 대상 어드레스(ADDR2)가 포함된 어드레스 블록을 어드레스 태그에 매핑시킴으로써 제1 변환 색인 버퍼(130)에 저장할 수 있다. 제1 제어 로직(120)이 어드레스 태그에 어드레스 블록을 매핑시켜 제1 변환 색인 버퍼(130)에 저장하는 실시예는 도 9를 통해 상세히 후술하도록 한다.
프리페치 커맨드 생성기(110)는 제1 제어 로직(120)으로부터 업데이트 정보(TLB1_UP)를 수신할 수 있다. 프리페치 커맨드 생성기(110)는 업데이트 정보(TLB1_UP)를 수신하는 경우에 응답하여 프리페치 커맨드(CMD)를 생성할 수 있다. 제1 제어 로직(120)이 제1 변환 색인 버퍼(130)에 업데이트 동작을 수행하지 않아도 된다고 판단한 경우, 프리페치 커맨드 생성기(110)에 업데이트 정보(TLB1_UP)를 제공하지 않고, 이에 따라 프리페치 커맨드 생성기(110)는 프리페치 커맨드(CMD)를 출력하지 않을 수 있다. 업데이트 정보(TLB1_UP)를 수신한 프리페치 커맨드 생성기(110)는 제1 변환 색인 버퍼(130)로 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)를 수신하기 위한 제1 매핑 정보 독출 신호(TLB1_READ)를 출력할 수 있고, 제1 매핑 정보 독출 신호(TLB1_READ)를 수신한 제1 변환 색인 버퍼(130)는 업데이트된 제1 매핑 정보(MAP1)를 제1 매핑 정보 독출 데이터(TLB1_DATA)로 프리페치 커맨드 생성기(110)로 제공할 수 있다. 이에 따라, 프리페치 커맨드 생성기(110)는 업데이트된 제1 매핑 정보(MAP1)에 대한 프리페치 커맨드(CMD)를 생성할 수 있다. 일실시예에 따르면, 프리페치 커맨드 생성기(110)는 어드레스 태그에 매핑된 어드레스 블록을 제1 매핑 정보 독출 데이터(TLB1_DATA)로 수신할 수 있고, 어드레스 블록에 대한 프리페치 커맨드(CMD)를 출력할 수 있다.
도 7은 도 6의 실시예에 따른 제1 메모리 관리 유닛(10)에서 업데이트를 수행하는 방법을 도시한 흐름도이다.
본 개시의 실시예에 따르면, 제1 메모리 관리 유닛(10)은 업데이트 동작을 수행하는 경우에 응답하여 프리페치 커맨드(CMD)를 생성할 수 있고, 업데이트 동작을 수행하지 않는 경우 프리페치 커맨드(CMD)를 생성하지 않고, 어드레스 변환 동작을 수행할 수 있다.
단계(S110)에서, 제1 메모리 관리 유닛(10)은 외부 장치로부터 제1 독출 대상 어드레스(ADDR1)와 함께 제1 독출 대상 어드레스(ADDR1)에 대한 변환 요청을 수신할 수 있다. 제1 독출 대상 어드레스(ADDR1)는 DRAM등의 메모리로부터 데이터를 수신하기 위해 액세스하고자 하는 어드레스일 수 있고, 물리 어드레스로 변환되기 전의 가상 어드레스일 수 있다.
단계(S120)에서, 제1 메모리 관리 유닛(10)은 제1 변환 색인 버퍼(130)에 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)가 저장되어 있는지 여부를 판단할 수 있다. 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)는 제1 메모리 관리 유닛(10)에서 제1 독출 대상 어드레스(ADDR1)와 제2 독출 대상 어드레스(ADDR2)가 매핑된 데이터일 수 있다. 일실시예에 따르면, 제1 변환 색인 버퍼(130)에 제1 매핑 정보(MAP1)가 저장된 경우, 제1 변환 색인 버퍼(130)는 제1 독출 대상 어드레스(ADDR1)에 대응되는 어드레스 태그가 제2 독출 대상 어드레스(ADDR2)를 포함하는 어드레스 블록과 매핑된 정보를 제1 매핑 정보(MAP1)로 저장할 수 있다. 제1 변환 색인 버퍼(130)에 제1 매핑 정보(MAP1)가 저장된 경우, 제1 제어 로직(120)은 제1 변환 색인 버퍼(130)로부터 제1 매핑 정보(MAP1)를 로드함으로써 제2 독출 대상 어드레스(ADDR2)로 변환할 수 있다. 이 때, 제1 변환 색인 버퍼(130)는 제1 매핑 정보(MAP1)를 업데이트할 필요가 없으므로, 제1 제어 로직(120)은 업데이트 동작을 수행하지 않고, 어드레스 변환 동작을 완료할 수 있다.
단계(S130)에서, 제1 메모리 관리 유닛(10)은 제1 매핑 정보(MAP1)가 제1 변환 색인 버퍼(130)에 저장되어 있지 않은 경우 업데이트 동작을 수행할 수 있다. 제1 메모리 관리 유닛(10)은 제1 변환 색인 버퍼(130)에 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)를 저장하거나, 제1 변환 색인 버퍼(130)에 가용 공간이 부족한 경우 다른 매핑 정보에 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)를 대체함으로써 업데이트 동작을 수행할 수 있다. 일실시예에 따르면, 제1 제어 로직(120)은 제1 독출 대상 어드레스(ADDR1)에 대응되는 어드레스 태그가 제2 독출 대상 어드레스(ADDR2)를 포함하는 어드레스 블록과 매핑된 정보를 제1 매핑 정보(MAP1)로 하여 업데이트 동작을 수행할 수 있다.
도 8은 도 6의 실시예에 따른 제1 메모리 관리 유닛(10)에서 프리페치 커맨드(CMD)를 출력하는 방법을 도시한 흐름도이다.
도 8을 참조하면, 제1 메모리 관리 유닛(10)은 제1 매핑 정보(MAP1)에 대한 업데이트 동작을 수행하는 경우, 프리페치 커맨드(CMD)를 출력할 수 있다. 단계(S210)에서, 프리페치 커맨드 생성기(110)는 제1 제어 로직(120)으로부터 업데이트 정보를 수신할 수 있다. 제1 제어 로직(120)은 업데이트 동작을 수행하는 경우, 제1 변환 색인 버퍼(130)에 업데이트할 제1 독출 대상 어드레스(ADDR1) 및 이에 대한 제1 매핑 정보(MAP1)를 제공할 수 있다. 제1 제어 로직(120)은 제1 변환 색인 버퍼(130)에 제1 매핑 정보(MAP1)를 제공하면서 업데이트 동작을 수행한다는 트리거 신호를 업데이트 정보로 하여 프리페치 커맨드 생성기(110)로 송신할 수 있다. 아울러, 일실시예에 따르면, 제1 제어 로직(120)은 제1 독출 대상 어드레스(ADDR1) 및 이에 대한 제1 매핑 정보(MAP1) 중 적어도 하나를 업데이트 정보로 포함시켜 프리페치 커맨드 생성기(110)로 송신할 수도 있다.
단계(S220)에서, 프리페치 커맨드 생성기(110)는 업데이트 동작을 수행한다는 트리거 신호를 수신한 경우에 응답하여 프리페치 커맨드(CMD)를 생성하기 위한 어드레스 블록을 제1 변환 색인 버퍼(130)로 요청할 수 있다. 프리페치 커맨드 생성기(110)는 최근 업데이트된 가상 어드레스에 대한 어드레스 블록을 제1 변환 색인 버퍼(130)로 요청할 수 있다. 이 때, 제1 제어 로직(120)이 어드레스 태그와 어드레스 블록을 대응시켜 제1 변환 색인 버퍼(130)로 업데이트한 경우, 프리페치 커맨드 생성기(110)는 최근 업데이트된 어드레스 태그에 대응되는 어드레스 블록을 요청할 수 있다.
단계(S230)에서, 프리페치 커맨드 생성기(110)는 제1 변환 색인 버퍼(130)로부터 최근 업데이트된 어드레스 블록을 수신할 수 있다. 즉, 프리페치 커맨드 생성기(110)는 제1 메모리 관리 유닛(10)에서 업데이트 이벤트를 모니터링하고, 모니터링된 최근 업데이트 정보를 제1 변환 색인 버퍼(130)로부터 독출하여 어드레스 태그에 대응되는 어드레스 블록을 수신할 수 있다.
단계(S240)에서, 프리페치 커맨드 생성기(110)는 제1 변환 색인 버퍼(130)로부터 수신된 어드레스 블록에 대해 프리페치 동작을 수행할 것을 지시하는 프리페치 커맨드(CMD)를 출력할 수 있다. 즉, 프리페치 커맨드 생성기(110)는 업데이트가 발생한 중간 물리 어드레스들에 대해 프리페치 동작을 수행할 것을 제2 메모리 관리 유닛(20)에 지시할 수 있다.
도 9는 일실시예에 따른 제1 변환 색인 버퍼(130)에 저장된 매핑 정보들을 도시한 도면이다.
도 9를 참조하면, 제1 변환 색인 버퍼(130)는 세트 결합(Set-associative) 방식으로 캐시(cache)들을 저장할 수 있다. 캐시는 도 5의 실시예와 같이 매핑 정보들이 저장된 메모리 장치(30)로부터 라인 단위로 독출된 데이터를 포함할 수 있고, 라인 단위의 데이터가 태그와 매핑된 데이터 블록일 수 있다. 제1 제어 로직(120) 또는 프리페치 커맨드 생성기(110)는 어드레스 태그(131)에 기초하여 제1 변환 색인 버퍼(130)에서 독출하고자 하는 어드레스 블록(132a 내지 132d)을 특정할 수 있다. 세트 결합 방식으로 캐시들이 저장된 제1 변환 색인 버퍼(130)는 하나의 세트에 복수의 라인들을 저장할 수 있다. 동일한 세트에 포함된 라인들의 어드레스 태그(131)들은 일부 동일할 수 있고, 제1 제어 로직(120)은 세트마다 동일한 태그 부분에 기초하여 제1 독출 대상 어드레스(ADDR1)에 대응되는 세트를 구별할 수 있다. 제1 제어 로직(120)이 제1 독출 대상 어드레스(ADDR1)에 대응되는 세트를 구별한 경우, 나머지 태그 부분에 기초하여 캐시 라인을 특정할 수 있다.
특정된 캐시 라인은 복수의 서브 라인들(132a 내지 132d)로 구성될 수 있고, 각 서브 라인들은 중간 물리 어드레스에 대응되는 데이터를 가질 수 있다. 제1 제어 로직(120)은 제1 독출 대상 어드레스(ADDR1)에 대응되는 제2 독출 대상 어드레스(ADDR2)를 로드하기 위해 복수의 서브 라인들(132a 내지 132d) 중 어느 하나를 선택할 수 있고, 어드레스 태그(131)에 기초하여 복수의 서브 라인들(132a 내지 132d) 중 제1 독출 대상 어드레스(ADDR1)에 대응되는 제2 독출 대상 어드레스(ADDR2)를 결정할 수 있다. 즉, 제1 제어 로직(120)은 어드레스 태그(131)에 기초하여 복수의 세트들 중 어느 하나를 선택하고, 선택된 세트에 포함된 복수의 라인들 중 어느 하나를 선택할 수 있으며, 선택된 라인에 포함된 복수의 서브 라인들(132a 내지 132d) 중 어느 하나를 제2 독출 대상 어드레스(ADDR2)로 결정할 수 있다. 어드레스 태그(131)는 제1 독출 대상 어드레스(ADDR1)에 대응되는 데이터일 수 있으나, 본 개시의 실시예는 이에 국한되지 않고, 제1 독출 대상 어드레스(ADDR1)로부터 생성된 데이터 블록일 수도 있다.
도 9의 예시적인 실시예에 따르면, 어드레스 태그(131)가 제0 세트(Set0) 및 제0 웨이(Way0)에 대응되는 캐시 라인을 특정하고, 제1 독출 대상 어드레스(ADDR1)가 특정된 캐시 라인에 포함된 4개의 서브 라인들(132a 내지 132d) 중 제1 서브 라인(132b)을 지시하는 경우, 제1 제어 로직(120)은 제1 독출 대상 어드레스(ADDR1)에 대한 제2 독출 대상 어드레스(ADDR2)를 제1 서브 라인(132b)에 대응되는 데이터로 출력할 수 있다.
일실시예에 따른 제1 메모리 관리 유닛(10)이 업데이트 동작을 수행하는 경우, 제1 제어 로직(120)은 어드레스 태그(131)에 대응되는 캐시 라인이 제1 변환 색인 버퍼(130)에 저장되어 있는지 여부를 판단할 수 있다. 이 때, 어드레스 태그(131)에 대응되는 캐시 라인이 제1 변환 색인 버퍼(130)에 존재하지 않는 경우, 제1 제어 로직(120)은 메모리 장치(30)로부터 어드레스 태그(131)에 대응되는 캐시 라인을 제1 변환 색인 버퍼(130)에 업데이트 할 수 있다. 이 때, 제1 제어 로직(120)은 캐시 라인 단위로 제1 변환 색인 버퍼(130)에 제1 매핑 정보(MAP1)를 업데이트하므로, 제2 독출 대상 어드레스(ADDR2)를 포함하는 어드레스 블록(132a 내지 132d)을 제1 변환 색인 버퍼(130)로 업데이트할 수 있다. 예시적으로, 제1 서브 라인(132b)에 대응되는 제2 독출 대상 어드레스(ADDR2)가 제1 변환 색인 버퍼(130)로 업데이트되는 경우, 제1 제어 로직(120)은 제1 서브 라인(132b)과 함께 제0 서브 라인(132a), 제2 서브 라인(132c), 및 제3 서브 라인(132d)을 포함한 어드레스 블록(132a 내지 132d)을 제1 변환 색인 버퍼(130)로 업데이트할 수 있다.
비교 실시예에 따른 제1 메모리 관리 유닛(10)은 프리페치 커맨드(CMD)를 생성하지 않고, 복수의 서브 라인들(132a 내지 132d)에 대응되는 중간 물리 어드레스들 중 어느 하나만을 제2 메모리 관리 유닛(20)에 제공할 수 있다. 따라서, 제2 메모리 관리 유닛(20)은 복수의 서브 라인들(132a 내지 132d) 중 어느 하나에 대한 제2 매핑 정보(MAP2)를 제2 변환 색인 버퍼(230)에 저장할 수 있을 뿐, 제2 독출 대상 어드레스(ADDR2)로 출력되지 않은 나머지 중간 물리 어드레스에 대한 제2 매핑 정보(MAP2)는 제2 변환 색인 버퍼(230)에 저장되지 않을 수 있다. 시스템은 후속 어드레스 변환 과정에서 메모리 장치(30)로부터 제2 매핑 정보(MAP2)를 획득하여야 하므로 어드레스 변환의 레이턴시가 커질 수 있다.
이에 반해, 본 개시의 제1 메모리 관리 유닛(10)은 복수의 서브 라인들(132a 내지 132d) 중 제2 독출 대상 어드레스(ADDR2)로 출력되지 않은 나머지 중간 물리 어드레스에 대해 프리페치 커맨드(CMD)를 생성할 수 있다. 제2 메모리 관리 유닛(20)은 프리페치 커맨드(CMD)를 수신하여 나머지 중간 물리 어드레스에 대한 제2 매핑 정보(MAP2)를 미리 메모리 장치(30)로부터 획득하여 제2 변환 색인 버퍼(230)에 저장하고, 후속 어드레스 변환 과정에서 제2 변환 색인 버퍼(230)에 저장된 제2 매핑 정보(MAP2)를 로드함으로써 어드레스 변환의 레이턴시가 비교 실시예에 비해 적어질 수 있다.
도 10은 일실시예에 따라 복수의 어드레스 블록들에 대한 프리페치 커맨드(CMD)를 생성하는 구성을 도시한 블록도이다.
도 10을 참조하면, 프리페치 커맨드 생성기(110)는 프리페치 커맨드 제어 로직(111)을 더 포함할 수 있고, 일련의 제1 독출 대상 어드레스(ADDR1)들을 수신할 수 있다. 일실시예에 따르면, 시스템은 액세스 빈도수가 높은 어드레스 패턴을 검출하고, 어드레스 패턴에 대응되는 일련의 제1 독출 대상 어드레스(ADDR1)들에 대한 제1 매핑 정보(MAP1)들을 제1 변환 색인 버퍼(130)에 저장할 수 있다.
프리페치 커맨드 제어 로직(111)은 일련의 제1 독출 대상 어드레스(ADDR1)들에 대응되는 어드레스 태그들을 제1 제어 로직(120)으로부터 수신할 수 있고, 복수의 어드레스 태그들에 대응되는 어드레스 블록들을 제1 변환 색인 버퍼(130)로 요청할 수 있다. 제1 변환 색인 버퍼(130)로부터 일련의 어드레스 블록들을 수신한 프리페치 커맨드 제어 로직(111)은 어드레스 블록들에 대한 프리페치 커맨드(CMD)를 생성할 수 있다.
아울러, 일실시예에 따른 제1 메모리 관리 유닛(10)은 업데이트 동작을 복수 번 수행한 경우, 업데이트 동작이 수행된 순서대로 어드레스 태그들을 프리페치 커맨드 제어 로직(111)에 제공할 수 있고, 프리페치 커맨드 제어 로직(111)은 제1 변환 색인 버퍼(130)로부터 어드레스 태그들에 대응되는 어드레스 블록들을 요청할 수 있다. 프리페치 커맨드 제어 로직(111)은 수신된 어드레스 블록 순서대로 프리페치 커맨드(CMD)를 생성하여 제2 메모리 관리 유닛(20)으로 제공할 수 있다.
도 11은 일실시예에 따라 제1 메모리 관리 유닛(10)에서 프리페치 커맨드(CMD)를 출력하는 방법을 도시한 흐름도이다.
도 11을 참조하면, 제1 메모리 관리 유닛(10)은 제1 독출 대상 어드레스(ADDR1)에 대한 변환 요청을 수신하는 경우에 응답하여 프리페치 커맨드(CMD)를 생성하여 제2 메모리 관리 유닛(20)에 제공할 수 있다. 단계(S1100)에서, 제1 제어 로직(120)은 외부 장치로부터 제1 독출 대상 어드레스(ADDR1)를 수신하고, 이에 대한 변환 요청을 수신할 수 있다. 단계(S1200)에서, 제1 제어 로직(120)은 변환 요청된 제1 독출 대상 어드레스(ADDR1)에 대한 룩업 신호(TLB1_LOOKUP)를 제1 변환 색인 버퍼(130)로 송신할 수 있다. 제1 독출 대상 어드레스(ADDR1)에 대한 룩업 신호(TLB1_LOOKUP)는 제1 변환 색인 버퍼(130)에 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)가 저장되어 있는지 여부를 검출하는 신호일 수 있다. 일실시예에 따르면, 제1 독출 대상 어드레스(ADDR1)에 대응되는 어드레스 태그를 룩업 신호(TLB1_LOOKUP)로 하여 제1 변환 색인 버퍼(130)로 제공할 수 있다.
단계(S1300)에서, 제1 제어 로직(120)은 제1 변환 색인 버퍼(130)로부터 룩업 결과 정보(TLB1_RESULT)를 수신할 수 있다. 룩업 결과 정보(TLB1_RESULT)는 제1 변환 색인 버퍼(130)에 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)가 저장되어 있는지 여부를 지시하는 정보일 수 있다. 예시적으로, 제1 제어 로직(120)은 제1 변환 색인 버퍼(130)에 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)가 저장된 경우, 룩업 결과 정보(TLB1_RESULT)로 룩업 히트 결과를 수신할 수 있고, 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)가 저장되어 있지 않은 경우, 룩업 결과 정보(TLB1_RESULT)로 룩업 미스 결과를 수신할 수 있다.
단계(S1400)에서, 제1 제어 로직(120)은 수신된 룩업 결과 정보에 기초하여 제1 매핑 정보(MAP1)가 제1 변환 색인 버퍼(130)에 저장되어 있는지 여부를 판단할 수 있다. 제1 매핑 정보(MAP1)가 제1 변환 색인 버퍼(130)에 저장되어 있다고 판단한 경우, 제1 제어 로직(120)은 업데이트 동작을 수행하지 않고, 어드레스 변환 동작을 완료할 수 있다. 제1 제어 로직(120)은 제1 매핑 정보(MAP1)가 제1 변환 색인 버퍼(130)에 저장되어 있지 않다고 판단한 경우, 단계(S1500)에서 업데이트 정보(TLB1_UP)를 제1 변환 색인 버퍼(130)에 제공할 수 있고, 단계(S1600)에서 업데이트 정보(TLB1_UP)를 프리페치 커맨드 생성기(110)로 제공할 수 있다. 업데이트 정보(TLB1_UP)는 가상 어드레스들에 대한 중간 물리 어드레스들의 매핑 정보들이 저장된 메모리 장치(30)로부터 수신된 제1 매핑 정보(MAP1)를 포함할 수 있다.
단계(S1700)에서, 업데이트 정보(TLB1_UP)를 수신한 프리페치 커맨드 생성기(110)는 프리페치 커맨드(CMD)를 생성할 수 있다. 프리페치 커맨드 생성기(110)는 제1 제어 로직(120)으로부터 직접 제1 독출 대상 어드레스(ADDR1)에 대한 제1 매핑 정보(MAP1)를 수신할 수 있지만, 제1 변환 색인 버퍼(130)에 최근 업데이트 이벤트가 발생된 제1 매핑 정보(MAP1)를 요청하여 제1 매핑 정보(MAP1)를 획득할 수도 있다. 일실시예에 따르면, 제1 매핑 정보(MAP1)는 제2 독출 대상 어드레스(ADDR2)를 포함하는 복수의 중간 물리 어드레스들로 구성된 어드레스 블록일 수 있다. 단계(S1800)에서, 프리페치 커맨드 생성기(110)는 어드레스 블록에 대한 프리페치 커맨드(CMD)를 제2 메모리 관리 유닛(20)으로 제공할 수 있다.
도 12는 본 개시의 실시예에 따른 제2 메모리 관리 유닛(20)을 도시한 블록도이다.
도 12를 참조하면, 제2 메모리 관리 유닛(20)은 제2 독출 대상 어드레스(ADDR2)에 대한 변환 요청을 수신한 경우, 제2 독출 대상 어드레스(ADDR2)를 제3 독출 대상 어드레스(ADDR3)로 변환하여 상호 접속 시스템으로 제공할 수 있다. 본 개시의 실시예에 따른 제2 메모리 관리 유닛(20)은 제2 독출 대상 어드레스(ADDR2)에 대한 변환 요청과 별개로 프리페치 커맨드(CMD)를 수신하여 어드레스 블록에 대한 업데이트를 수행할 수 있다.
본 개시의 실시예에 따른 제2 메모리 관리 유닛(20)은 프리페치 제어 로직(210), 제2 제어 로직(220), 및 제2 변환 색인 버퍼(230)를 포함할 수 있다. 제2 메모리 관리 유닛(20)은 제1 메모리 관리 유닛(10)으로부터 제2 독출 대상 어드레스(ADDR2)를 수신할 수 있고, 수신된 제2 독출 대상 어드레스(ADDR2)에 대한 제2 매핑 정보(MAP2)에 기초하여 제3 독출 대상 어드레스(ADDR3)를 출력할 수 있다. 제2 제어 로직(220)은 수신된 제2 독출 대상 어드레스(ADDR2)에 대한 룩업 동작을 수행할 수 있고, 룩업 동작에 대한 결과를 수신할 수 있다. 예시적으로, 제2 제어 로직(220)은 제2 변환 색인 버퍼(230)로 룩업 신호(TLB2_LOOKUP)를 출력할 수 있고, 룩업 신호(TLB2_LOOKUP)에 기초한 결과 정보(TLB2_RESULT)를 수신함으로써 제2 매핑 정보(MAP2)가 제2 변환 색인 버퍼(230)에 저장되어 있는지 여부를 판단할 수 있다.
제2 제어 로직(220)이 제2 변환 색인 버퍼(230)에 제2 매핑 정보(MAP2)가 저장되어 있다고 판단한 경우, 제2 변환 색인 버퍼(230)로부터 제2 매핑 정보(MAP2)를 로드함으로써 제3 독출 대상 어드레스(ADDR3)를 생성할 수 있다. 생성된 제3 독출 대상 어드레스(ADDR3)를 상호 접속 시스템으로 송신할 수 있고, 제3 독출 대상 어드레스(ADDR3)에 기초하여 액세스된 적어도 하나의 메모리 셀로부터 데이터(DATA)를 수신함으로써 상호 접속 서브 시스템으로 데이터(DATA)를 전달할 수 있다.
제2 제어 로직(220)이 제2 변환 색인 버퍼(230)에 제2 매핑 정보(MAP2)가 저장되어 있지 않다고 판단한 경우, 메모리 장치(30)로부터 제2 매핑 정보(MAP2)를 수신하여 제3 독출 대상 어드레스(ADDR3)를 출력할 수 있다. 메모리 장치(30)로부터 제2 매핑 정보(MAP2)를 수신한 제2 제어 로직(220)은 제2 변환 색인 버퍼(230)에 제2 매핑 정보(MAP2)에 연관된 업데이트 정보(TLB2_UP)를 송신할 수 있다. 업데이트 정보(TLB2_UP)는 제2 변환 색인 버퍼(230)에 변환 요청된 제2 독출 대상 어드레스(ADDR2)에 대한 제2 매핑 정보(MAP2)를 포함할 수 있으며, 제2 변환 색인 버퍼(230)에 제2 매핑 정보(MAP2)를 저장할 가용 공간이 부족한 경우, 제2 제어 로직(220)은 기존 매핑 정보들 중 어느 하나를 대체하여 제2 매핑 정보(MAP2)를 저장할 수 있다. 즉, 제2 제어 로직(220)은 제2 변환 색인 버퍼(230)에 변환 요청된 제2 독출 대상 어드레스(ADDR2)에 대한 제2 매핑 정보(MAP2)가 없는 경우에 응답하여 업데이트 동작을 수행할 수 있고, 제2 매핑 정보(MAP2)가 저장되어 있는 경우 업데이트 동작을 수행하지 않을 수 있다.
프리페치 제어 로직(210)은 제1 메모리 관리 유닛(10)으로부터 프리페치 커맨드(CMD)를 수신하고, 프리페치 커맨드(CMD)의 어드레스 블록에 대한 제2 매핑 정보(MAP2)가 제2 변환 색인 버퍼(230)에 저장되어 있는지 여부를 판단할 수 있다. 예시적으로, 프리페치 제어 로직(210)은 제2 변환 색인 버퍼(230)로 룩업 신호(TLB2_LOOKUP)를 출력할 수 있고, 룩업 신호(TLB2_LOOKUP)에 기초한 결과 정보(TLB2_RESULT)를 수신함으로써 어드레스 블록에 대한 제2 매핑 정보(MAP2)가 제2 변환 색인 버퍼(230)에 저장되어 있는지 여부를 판단할 수 있다.
프리페치 제어 로직(210)은 어드레스 블록에 포함된 적어도 하나의 중간 물리 어드레스에 대한 제2 매핑 정보(MAP2)가 제2 변환 색인 버퍼(230)에 저장되어 있는지 여부를 판단하고, 판단 결과에 기초하여 매핑 정보 요청 커맨드(MAP2_CMD)를 생성할 수 있다. 매핑 정보 요청 커맨드(MAP2_CMD)는 제2 매핑 정보(MAP2)들이 저장된 메모리 장치(30)의 제2 매핑 정보 테이블(320)로부터 제2 매핑 정보(MAP2)를 요청하는 커맨드일 수 있다. 프리페치 제어 로직(210)은 제2 매핑 정보(MAP2)가 제2 변환 색인 버퍼(230)에 저장되어 있지 않다고 판단되는 경우, 매핑 정보 요청 커맨드(MAP2_CMD)를 제2 제어 로직(220)으로 제공할 수 있고, 제2 제어 로직(220)은 매핑 정보 요청 커맨드(MAP2_CMD)를 메모리 장치(30)에 제공함으로써 제2 매핑 정보(MAP2)를 수신할 수 있다. 도 9의 실시예를 참조하면, 제0 서브 라인 내지 제3 서브 라인(132a 내지 132d)에 대응되는 어드레스 블록에 대한 프리페치 커맨드(CMD)를 제2 메모리 관리 유닛(20)이 수신한 경우, 프리페치 제어 로직(210)은 4개의 중간 물리 어드레스들에 대한 제2 매핑 정보(MAP2)들이 제2 변환 색인 버퍼(230)에 저장되어 있는지 여부를 판단할 수 있다. 프리페치 제어 로직(210)이 4개의 중간 물리 어드레스들 중 제3 서브 라인(132d)에 대응되는 중간 물리 어드레스의 제2 매핑 정보(MAP2)가 제2 변환 색인 버퍼(230)에 저장되어 있지 않다고 판단한 경우, 제3 서브 라인(132d)에 대응되는 중간 물리 어드레스의 제2 매핑 정보(MAP2)를 메모리 장치(30)로 요청할 수 있다.
제2 제어 로직(220)과 프리페치 제어 로직(210)은 서로 다른 하드웨어로 구성될 수도 있으나, 본 개시의 실시예는 이에 국한되지 않고 하나의 하드웨어로 구성될 수도 있다. 예시적으로, 제2 메모리 관리 유닛(20)의 제어 로직은 제2 독출 대상 어드레스(ADDR2)에 대한 변환 요청을 수신한 경우 제3 독출 대상 어드레스(ADDR3)를 출력할 수 있고, 프리페치 커맨드(CMD)를 수신한 경우 어드레스 블록에 대한 업데이트 정보를 제2 변환 색인 버퍼(230)에 제공할 수 있다.
이에 따라, 본 개시의 제2 메모리 관리 유닛(20)은 어드레스 블록에 포함된 중간 물리 어드레스들의 제2 매핑 정보(MAP2)들을 제2 변환 색인 버퍼(230)에 미리 저장할 수 있고, 후속 어드레스 변환 동작에서 액세스 빈도 가능성이 높은 중간 물리 어드레스에 대한 제2 매핑 정보(MAP2)를 빠르게 로드할 수 있다.
도 6 및 도 12를 참조하면, 본 개시의 제1 메모리 관리 유닛(10)은 변환 요청된 제1 독출 대상 어드레스(ADDR1)에 대한 제2 독출 대상 어드레스(ADDR2)를 출력하고, 이와 별개의 커맨드로 제2 독출 대상 어드레스(ADDR2)를 포함한 어드레스 블록에 대한 프리페치 커맨드(CMD)를 출력할 수 있다. 프리페치 커맨드(CMD)를 수신한 제2 메모리 관리 유닛(20)은 어드레스 블록에 포함된 중간 물리 어드레스 대한 제2 매핑 정보(MAP2)가 제2 변환 색인 버퍼(230)에 저장되어 있는지 판단 후, 제2 변환 색인 버퍼(230)에 제2 매핑 정보(MAP2)가 저장되어 있지 않은 경우 어드레스 블록에 대한 제2 매핑 정보(MAP2)를 저장함으로써 후속 동작에서 제2 매핑 정보(MAP2)를 로드하는 대기 시간을 단축시킬 수 있다.
도 13은 도 12의 실시예에 따른 제2 메모리 관리 유닛(20)의 동작 방법을 도시한 흐름도이다.
도 13을 참조하면, 제2 메모리 관리 유닛(20)은 어드레스 블록에 포함된 중간 물리 어드레스가 제2 변환 색인 버퍼(230)에 저장되어 있는지 여부를 판단하고, 판단 결과에 기초하여 제2 매핑 정보(MAP2)를 독출함으로써 제2 변환 색인 버퍼(230)를 업데이트할 수 있다.
단계(S310)에서, 제2 메모리 관리 유닛(20)은 제1 메모리 관리 유닛(10)으로부터 어드레스 블록에 대한 프리페치 커맨드(CMD)를 수신할 수 있다. 단계(S320)에서, 어드레스 블록에 대한 프리페치 커맨드(CMD)를 수신한 프리페치 제어 로직(210)은 제2 변환 색인 버퍼(230)로 중간 물리 어드레스에 대한 제2 매핑 정보(MAP2)를 검출하기 위한 룩업 신호(TLB2_LOOKUP)를 출력할 수 있다. 예시적으로, 복수의 중간 물리 어드레스들이 포함된 어드레스 블록을 수신한 프리페치 제어 로직(210)은 복수의 중간 물리 어드레스들 각각에 대한 룩업 신호(TLB2_LOOKUP)를 출력할 수 있다.
단계(S330)에서, 프리페치 제어 로직(210)은 룩업 신호(TLB2_LOOKUP)에 대한 결과 정보(TLB2_RESULT)에 기초하여 어드레스 블록에 대응되는 제2 매핑 정보(MAP2)가 제2 변환 색인 버퍼(230)에 저장되어 있는지 여부를 판단할 수 있다. 프리페치 제어 로직(210)이 복수의 중간 물리 어드레스들이 포함된 어드레스 블록을 수신한 경우, 복수의 중간 물리 어드레스들 각각에 대한 결과 정보(TLB2_RESULT)에 기초하여 중간 물리 어드레스들 중 제2 변환 색인 버퍼(230)에 저장되지 않은 중간 물리 어드레스를 검출할 수 있다. 프리페치 제어 로직(210)은 제2 변환 색인 버퍼(230)에 저장된 중간 물리 어드레스들에 대해서는 업데이트 동작을 수행하지 않고, 동작을 종료할 수 있다.
단계(S340)에서, 프리페치 제어 로직(210)은 제2 변환 색인 버퍼(230)에 저장되지 않은 중간 물리 어드레스들에 대해 제2 매핑 정보(MAP2)를 요청하기 위한 매핑 정보 요청 커맨드(MAP2_CMD)를 제2 제어 로직(220)으로 제공할 수 있다. 제2 제어 로직(220)은 제2 매핑 정보 테이블(320)이 저장된 메모리 장치(30)로 매핑 정보 요청 커맨드(MAP2_CMD)를 전달할 수 있다. 단계(S350)에서, 제2 메모리 관리 유닛(20)은 메모리 장치(30)로 제2 매핑 정보(MAP2)에 대한 매핑 정보 요청 커맨드(MAP2_CMD)를 송신함으로써 제2 매핑 정보(MAP2)를 독출할 수 있다. 이에 따라, 제2 메모리 관리 유닛(20)은 어드레스 블록의 중간 물리 어드레스 중 제2 매핑 정보(MAP2)가 제2 변환 색인 버퍼(230)에 저장되어 있지 않은 중간 물리 어드레스에 대한 제2 매핑 정보(MAP2)를 획득할 수 있다. 단계(S360)에서, 제2 제어 로직(220)은 제2 매핑 정보(MAP2)를 제2 변환 색인 버퍼(230)에 업데이트 함으로써 제2 메모리 관리 유닛(20)은 어드레스 블록의 중간 물리 어드레스에 대한 제2 매핑 정보(MAP2)를 저장할 수 있다.
도 14는 일실시예에 따라 제2 메모리 관리 유닛(20)에서 프리페치 대상 어드레스에 대한 매핑 정보를 업데이트하는 방법을 도시한 흐름도이다.
도 14를 참조하면, 본 개시의 실시예에 따른 제2 메모리 관리 유닛(20)은 제1 메모리 관리 유닛(10)으로부터 프리페치 커맨드(CMD)를 수신한 경우에 응답하여 프리페치 커맨드(CMD)에 대응되는 어드레스 블록의 제2 매핑 정보(MAP2)를 제2 변환 색인 버퍼(230)에 저장할 수 있다. 단계(S2100)에서, 프리페치 제어 로직(210)은 제2 메모리 관리 유닛(20)으로부터 프리페치 커맨드(CMD)를 수신할 수 있다. 단계(S2200)에서, 프리페치 제어 로직(210)은 프리페치 커맨드(CMD)에 대응하는 어드레스 블록 중 중간 물리 어드레스에 대한 룩업 신호(TLB2_LOOKUP)를 제2 변환 색인 버퍼(230)로 제공할 수 있고, 단계(S2300)에서, 제2 변환 색인 버퍼(230)로부터 중간 물리 어드레스에 대한 결과 정보(TLB2_RESULT)를 수신할 수 있다. 예시적으로, 어드레스 블록이 복수의 중간 물리 어드레스들로 구성된 경우, 프리페치 제어 로직(210)은 중간 물리 어드레스들 각각에 대한 룩업 신호(TLB2_LOOKUP)를 제2 변환 색인 버퍼(230)로 제공함으로써 어드레스 블록에 포함된 중간 물리 어드레스들 중 제2 변환 색인 버퍼(230)에 포함되지 않은 중간 물리 어드레스를 검출할 수 있다.
단계(S2400)에서, 프리페치 제어 로직(210)은 중간 물리 어드레스에 대한 결과 정보(TLB2_RESULT)에 기초하여 제2 변환 색인 버퍼(230)에 제2 매핑 정보(MAP2)가 저장되어 있는지 여부를 판단할 수 있고, 제2 변환 색인 버퍼(230)에 제2 매핑 정보(MAP2)가 저장된 중간 물리 어드레스에 대해서는 업데이트 동작을 수행하지 않고, 동작을 종료할 수 있다. 단계(S2500)에서, 프리페치 제어 로직(210)은 제2 변환 색인 버퍼(230)에 제2 매핑 정보(MAP2)가 저장되지 않은 중간 물리 어드레스에 대해 매핑 정보 요청 커맨드(MAP2_CMD)를 제2 제어 로직(220)에 제공할 수 있다. 단계(S2600)에서, 제2 제어 로직(220)은 수신된 매핑 정보 요청 커맨드(MAP2_CMD)에 대응되는 중간 물리 어드레스에 대한 제2 매핑 정보(MAP2)를 제2 매핑 정보 테이블(320)을 저장하는 메모리 장치(30)로부터 독출할 수 있다. 단계(S2700)에서, 제2 제어 로직(220)은 독출된 제2 매핑 정보(MAP2)를 제2 변환 색인 버퍼(230)에 제공함으로써 제2 매핑 정보(MAP2)의 업데이트 동작을 완료할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 메모리에 액세스하기 위한 어드레스 변환 방법에 있어서,
    제1 어드레스 및 제2 어드레스 사이 제1 매핑 정보가 저장된 제1 변환 색인 버퍼에서 제1 독출 대상 어드레스에 대한 매핑 정보 업데이트가 발생하는 경우에 응답하여 프리페치(prefetch) 커맨드를 출력하는 단계; 및
    상기 프리페치 커맨드에 응답하여 상기 제2 어드레스 및 제3 어드레스 사이 제2 매핑 정보가 저장된 제2 변환 색인 버퍼에 상기 제1 독출 대상 어드레스에 매핑되는 제2 독출 대상 어드레스를 포함하는 어드레스 블록 중 적어도 일부 제2 어드레스에 대한 제2 매핑 정보를 저장하는 단계
    를 포함하는 어드레스 변환 방법.
  2. 제1항에 있어서,
    상기 제1 독출 대상 어드레스에 대해 변환 요청된 경우 상기 제1 변환 색인 버퍼에 상기 제1 독출 대상 어드레스에 대한 제1 매핑 정보가 저장되어 있는지 여부를 판단하는 단계; 및
    상기 제1 변환 색인 버퍼에 상기 제1 독출 대상 어드레스에 대한 제1 매핑 정보가 저장되어 있지 않은 경우 상기 제1 독출 대상 어드레스에 대한 업데이트를 수행하는 단계
    를 더 포함하는 것을 특징으로 하는 어드레스 변환 방법.
  3. 제1항에 있어서,
    상기 프리페치 커맨드를 출력하는 단계는,
    상기 제1 독출 대상 어드레스에 대응되는 어드레스 태그에 기초하여 상기 어드레스 블록에 대한 프리페치 커맨드를 생성하는 단계
    를 포함하는 것을 특징으로 하는 어드레스 변환 방법.
  4. 제3항에 있어서,
    상기 어드레스 태그는,
    상기 제1 변환 색인 버퍼에서 제1 매핑 정보 업데이트가 발생된 위치를 지정하는 지시자인 것을 특징으로 하는 어드레스 변환 방법.
  5. 제4항에 있어서,
    상기 어드레스 블록은,
    상기 어드레스 태그에 대응되는 상기 제2 독출 대상 어드레스의 주변 제2 어드레스들을 포함하는 데이터 블록인 것을 특징으로 하는 어드레스 변환 방법.
  6. 제1항에 있어서,
    상기 제2 매핑 정보를 제2 변환 색인 버퍼에 저장하는 단계는,
    상기 프리페치 커맨드에 응답하여 상기 어드레스 블록 중 제2 매핑 정보가 상기 제2 변환 색인 버퍼에 저장되어 있는 제2 어드레스를 검출하는 단계
    를 포함하는 것을 특징으로 하는 어드레스 변환 방법.
  7. 제6항에 있어서,
    상기 제2 매핑 정보를 제2 변환 색인 버퍼에 저장하는 단계는,
    상기 제2 변환 색인 버퍼에 상기 제2 매핑 정보가 저장되어 있지 않은 프리페치 대상 어드레스에 대한 매핑 정보 요청 커맨드를 생성하는 단계
    를 포함하는 것을 특징으로 하는 어드레스 변환 방법.
  8. 제7항에 있어서,
    상기 제2 매핑 정보를 제2 변환 색인 버퍼에 저장하는 단계는,
    상기 매핑 정보 요청 커맨드에 응답하여 제2 매핑 정보 테이블로부터 상기 프리페치 대상 어드레스에 대한 제2 매핑 정보를 독출하는 단계; 및
    상기 독출된 제2 매핑 정보를 상기 제2 변환 색인 버퍼로 업데이트하는 단계
    를 포함하는 것을 특징으로 하는 어드레스 변환 방법.
  9. 제1 어드레스 및 제2 어드레스 사이 제1 매핑 정보가 저장된 제1 변환 색인 버퍼에서 제1 독출 대상 어드레스에 대한 매핑 정보 업데이트가 발생한 경우에 응답하여 프리페치(prefetch) 커맨드를 출력하는 제1 메모리 관리 유닛; 및
    상기 프리페치 커맨드에 응답하여 상기 제2 어드레스 및 제3 어드레스 사이 제2 매핑 정보가 저장된 제2 변환 색인 버퍼에 상기 제1 독출 대상 어드레스에 매핑되는 제2 독출 대상 어드레스를 포함하는 어드레스 블록 중 적어도 일부 제2 어드레스에 대한 제2 매핑 정보를 저장하는 제2 메모리 관리 유닛
    를 포함하는 어드레스 변환 시스템.
  10. 제9항에 있어서,
    상기 제1 메모리 관리 유닛은,
    상기 제1 독출 대상 어드레스에 대해 변환 요청된 경우 상기 제1 변환 색인 버퍼에 상기 제1 독출 대상 어드레스에 대한 제1 매핑 정보가 저장되어 있는지 여부를 판단하고, 상기 제1 변환 색인 버퍼에 상기 제1 독출 대상 어드레스에 대한 제1 매핑 정보가 저장되어 있지 않은 경우 상기 제1 독출 대상 어드레스에 대한 업데이트를 수행하는 것을 특징으로 하는 어드레스 변환 시스템.
  11. 제9항에 있어서,
    상기 제1 메모리 관리 유닛은
    상기 제1 독출 대상 어드레스에 대응되는 어드레스 태그에 기초하여 상기 어드레스 블록에 대한 프리페치 커맨드를 생성하는 것을 특징으로 하는 어드레스 변환 시스템.
  12. 제11항에 있어서,
    상기 어드레스 태그는,
    상기 제1 변환 색인 버퍼에서 제1 매핑 정보 업데이트가 발생된 위치를 지정하는 지시자인 것을 특징으로 하는 어드레스 변환 시스템.
  13. 제12항에 있어서,
    상기 어드레스 블록은,
    상기 어드레스 태그에 대응되는 상기 제2 독출 대상 어드레스의 주변 제2 어드레스들을 포함하는 데이터 블록인 것을 특징으로 하는 어드레스 변환 시스템.
  14. 제9항에 있어서,
    상기 제2 메모리 관리 유닛은,
    상기 프리페치 커맨드에 응답하여 상기 어드레스 블록 중 제2 매핑 정보가 상기 제2 변환 색인 버퍼에 저장되어 있는 제2 어드레스를 검출하는 것을 특징으로 하는 어드레스 변환 시스템.
  15. 제14항에 있어서,
    상기 제2 메모리 관리 유닛은,
    상기 제2 변환 색인 버퍼에 상기 제2 매핑 정보가 저장되어 있지 않은 프리페치 대상 어드레스에 대한 매핑 정보 요청 커맨드를 생성하는 것을 특징으로 하는 어드레스 변환 시스템.
  16. 제15항에 있어서,
    상기 제2 메모리 관리 유닛은,
    상기 매핑 정보 요청 커맨드에 응답하여 제2 매핑 정보 테이블로부터 상기 프리페치 대상 어드레스에 대한 제2 매핑 정보를 독출하고, 상기 독출된 제2 매핑 정보를 상기 제2 변환 색인 버퍼로 업데이트하는 것을 특징으로 하는 어드레스 변환 시스템.
  17. 제1 어드레스 및 제2 어드레스 사이 제1 매핑 정보 중 적어도 일부를 저장하는 제1 변환 색인 버퍼;
    상기 제2 어드레스 및 제3 어드레스 사이 제2 매핑 정보 중 적어도 일부를 저장하는 제2 변환 색인 버퍼;
    제1 독출 대상 어드레스 및 제2 독출 대상 어드레스 사이 제1 매핑 정보를 상기 제1 변환 색인 버퍼에 업데이트하는 업데이트 정보를 수신한 경우에 응답하여 프리페치(prefetch) 커맨드를 출력하는 프리페치 커맨드 생성 회로; 및
    상기 프리페치 커맨드에 응답하여 상기 제2 독출 대상 어드레스를 포함하는 어드레스 블록에 대한 룩업 신호를 상기 제2 변환 색인 버퍼에 제공하는 프리페치 제어 로직
    을 포함하는 것을 특징으로 하는 시스템 온 칩.
  18. 제17항에 있어서,
    상기 제1 독출 대상 어드레스에 대해 변환 요청된 경우 상기 제1 변환 색인 버퍼에 상기 제1 독출 대상 어드레스에 대한 제1 매핑 정보가 저장되어 있는지 여부를 판단하고, 상기 제1 변환 색인 버퍼에 상기 제1 독출 대상 어드레스에 대한 제1 매핑 정보가 저장되어 있지 않은 경우에 응답하여 상기 제1 독출 대상 어드레스에 대한 업데이트를 수행하는 제1 제어 로직
    을 더 포함하는 것을 특징으로 하는 시스템 온 칩.
  19. 제17항에 있어서,
    상기 프리페치 커맨드 생성 회로는,
    상기 제1 독출 대상 어드레스에 대응되는 어드레스 태그에 기초하여 상기 어드레스 블록에 대한 프리페치 커맨드를 생성하는 것을 특징으로 하는 시스템 온 칩.
  20. 제17항에 있어서,
    상기 프리페치 제어 로직은,
    상기 프리페치 커맨드에 응답하여 상기 어드레스 블록 중 제2 매핑 정보가 상기 제2 변환 색인 버퍼에 저장되어 있는 제2 어드레스를 검출하는 것을 특징으로 하는 시스템 온 칩.
KR1020200167331A 2020-12-03 2020-12-03 어드레스 변환을 수행하는 시스템 온 칩 및 이의 동작 방법 KR20220078132A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200167331A KR20220078132A (ko) 2020-12-03 2020-12-03 어드레스 변환을 수행하는 시스템 온 칩 및 이의 동작 방법
US17/374,076 US11663131B2 (en) 2020-12-03 2021-07-13 System-on-chip performing address translation and operating method thereof
CN202111241963.7A CN114595187A (zh) 2020-12-03 2021-10-25 执行地址转换的片上系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200167331A KR20220078132A (ko) 2020-12-03 2020-12-03 어드레스 변환을 수행하는 시스템 온 칩 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220078132A true KR20220078132A (ko) 2022-06-10

Family

ID=81804213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200167331A KR20220078132A (ko) 2020-12-03 2020-12-03 어드레스 변환을 수행하는 시스템 온 칩 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US11663131B2 (ko)
KR (1) KR20220078132A (ko)
CN (1) CN114595187A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023070696A (ja) * 2021-11-10 2023-05-22 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8244978B2 (en) 2010-02-17 2012-08-14 Advanced Micro Devices, Inc. IOMMU architected TLB support
US9378150B2 (en) 2012-02-28 2016-06-28 Apple Inc. Memory management unit with prefetch ability
EP2840504A1 (en) 2013-08-23 2015-02-25 ST-Ericsson SA Enhanced pre-fetch in a memory management system
US9645934B2 (en) 2013-09-13 2017-05-09 Samsung Electronics Co., Ltd. System-on-chip and address translation method thereof using a translation lookaside buffer and a prefetch buffer
EP2849071A1 (en) 2013-09-16 2015-03-18 ST-Ericsson SA Pre-fetch in a multi-stage memory management system
CN105808453B (zh) 2014-12-31 2018-09-28 晨星半导体股份有限公司 嵌入式装置及其存储器管理方法
US20170024145A1 (en) 2015-07-23 2017-01-26 Qualcomm Incorporated Address translation and data pre-fetch in a cache memory system
US10657067B1 (en) * 2016-09-12 2020-05-19 Xilinx, Inc. Memory management unit with prefetch
US11494300B2 (en) * 2020-09-26 2022-11-08 Advanced Micro Devices, Inc. Page table walker with page table entry (PTE) physical address prediction

Also Published As

Publication number Publication date
CN114595187A (zh) 2022-06-07
US20220179793A1 (en) 2022-06-09
US11663131B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
US11853226B2 (en) Address translation cache with use of page size information to select an invalidation lookup mode, or use of leaf-and-intermediate exclusive range-specifying invalidation request, or use of invalidation request specifying single address and page size information
US9218286B2 (en) System cache with partial write valid states
US9158685B2 (en) System cache with cache hint control
KR102290464B1 (ko) 시스템 온 칩 및 그것의 주소 변환 방법
CN112631961B (zh) 一种内存管理单元、地址转译方法以及处理器
KR101414384B1 (ko) 연산 장치, 정보 처리 장치 및 연산 방법
US9558120B2 (en) Method, apparatus and system to cache sets of tags of an off-die cache memory
CN112540939A (zh) 存储管理装置、存储管理方法、处理器和计算机系统
US11803482B2 (en) Process dedicated in-memory translation lookaside buffers (TLBs) (mTLBs) for augmenting memory management unit (MMU) TLB for translating virtual addresses (VAs) to physical addresses (PAs) in a processor-based system
US20140089600A1 (en) System cache with data pending state
TWI526832B (zh) 用於減少執行硬體表搜尋（ｈｗｔｗ）所需的時間和計算資源量的方法和系統
US9043570B2 (en) System cache with quota-based control
CN112631962A (zh) 存储管理装置、存储管理方法、处理器和计算机系统
CN113722247B (zh) 物理内存保护单元、物理内存权限控制方法和处理器
US20140059297A1 (en) System cache with sticky allocation
KR20220078132A (ko) 어드레스 변환을 수행하는 시스템 온 칩 및 이의 동작 방법
US9141560B2 (en) Multi-level storage apparatus
US11003591B2 (en) Arithmetic processor, information processing device and control method of arithmetic processor
US11009841B2 (en) Initialising control data for a device
JP2017068806A (ja) 情報処理装置および情報処理方法

Legal Events

Date Code Title Description
A201 Request for examination