JP2017068806A - 情報処理装置および情報処理方法 - Google Patents
情報処理装置および情報処理方法 Download PDFInfo
- Publication number
- JP2017068806A JP2017068806A JP2015197190A JP2015197190A JP2017068806A JP 2017068806 A JP2017068806 A JP 2017068806A JP 2015197190 A JP2015197190 A JP 2015197190A JP 2015197190 A JP2015197190 A JP 2015197190A JP 2017068806 A JP2017068806 A JP 2017068806A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- cache
- application processor
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 31
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 26
- 238000012545 processing Methods 0.000 claims description 26
- 238000013500 data storage Methods 0.000 claims description 6
- 230000003068 static effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 description 15
- 230000007246 mechanism Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 101100456831 Caenorhabditis elegans sams-5 gene Proteins 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】情報処理装置10において、アプリケーションプロセッサ12はOSやアプリケーションを処理する。フラッシュメモリ22は、そのデータの一部をSRAM18にキャッシュすることでアプリケーションプロセッサ12がメモリとして用いる。マイクロコントローラ14は、キャッシュミスの際のフラッシュメモリ22からのデータ読み出しを制御する。キャッシュコントローラはSRAM18に対するデータアクセスを制御するとともに、内部にキャッシュタグを保持し、アプリケーションプロセッサ12から要求されたデータのキャッシュ判定を行う。
【選択図】図1
Description
プロセッサ、バス周波数:500MHz
ロード/ストアによるストール:100%
プロセッサキャッシュヒット率:80%
プロセッサキャッシュヒットサイクル:15サイクル
SRAMキャッシュヒット率:99.9%
SRAMキャッシュミス率(読み出し):0.08%
SRAMキャッシュミス率(書き戻し):0.02%
DRAMを介在させた場合のアクセスレイテンシ:100n秒(50サイクル)
SRAMキャッシュヒット時のレイテンシ:100n秒(50サイクル)
SRAMキャッシュミス時(読み出し)のレイテンシ:100μ秒(5×104サイクル)
SRAMキャッシュミス時(書き込み)のレイテンシ:1m秒(5×105サイクル)
Claims (7)
- オペレーティングシステムを実行することによりアプリケーションプログラムを処理するアプリケーションプロセッサと、
二次記憶装置に格納されたデータの一部を格納するメモリと、
前記アプリケーションプロセッサの処理に応じて、前記メモリに格納されたデータの入れ替え処理を制御するマイクロコントローラと、
を備えたことを特徴とする情報処理装置。 - 前記アプリケーションプロセッサからデータアクセス要求を受け付け、前記メモリにおけるデータ格納状況に基づきデータの入れ替えの必要性を判定して、必要と判定したとき前記マイクロコントローラに通知するキャッシュコントローラをさらに備えたことを特徴とする請求項1に記載の情報処理装置。
- 前記キャッシュコントローラは、前記メモリにおけるデータ格納状況を表すリストを内部で保持し、前記アプリケーションプロセッサがアクセス先として指定したアドレスと前記リストとの比較によりデータの入れ替えの必要性を判定することを特徴とする請求項2に記載の情報処理装置。
- 前記メモリは、前記アプリケーションプロセッサ、前記キャッシュコントローラ、前記マイクロコントローラを接続するインターコネクトに接続されたSRAM(Static Random Access Memory)であることを特徴とする請求項2または3に記載の情報処理装置。
- 前記二次記憶装置はNAND型フラッシュメモリであることを特徴とする請求項1から4のいずれかに記載の情報処理装置。
- アプリケーションプロセッサがオペレーティングシステムを実行することによりアプリケーションプログラムを処理するステップと、
前記アプリケーションプロセッサの処理に応じて、二次記憶装置に格納されたデータの一部を格納するメモリにおけるデータの入れ替え処理をマイクロコントローラが制御するステップと、
を含むことを特徴とする情報処理方法。 - キャッシュコントローラが、
前記アプリケーションプロセッサからデータアクセス要求を受け付けるステップと、
前記メモリにおけるデータ格納状況に基づきデータの入れ替えの必要性を判定して、必要と判定したとき前記マイクロコントローラに通知するステップと、
をさらに含むことを特徴とする請求項6に記載の情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015197190A JP6209573B2 (ja) | 2015-10-02 | 2015-10-02 | 情報処理装置および情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015197190A JP6209573B2 (ja) | 2015-10-02 | 2015-10-02 | 情報処理装置および情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017068806A true JP2017068806A (ja) | 2017-04-06 |
JP6209573B2 JP6209573B2 (ja) | 2017-10-04 |
Family
ID=58492637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015197190A Active JP6209573B2 (ja) | 2015-10-02 | 2015-10-02 | 情報処理装置および情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6209573B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022031959A (ja) * | 2017-06-22 | 2022-02-22 | マイクロン テクノロジー,インク. | 不揮発性のメモリシステム又はサブシステム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010066914A (ja) * | 2008-09-09 | 2010-03-25 | Toshiba Corp | 統合メモリ管理装置及びメモリ管理方法 |
JP2012033047A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 情報処理装置、メモリ管理装置、メモリ管理方法、及びプログラム |
JP2012033001A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 情報処理装置および情報処理方法 |
-
2015
- 2015-10-02 JP JP2015197190A patent/JP6209573B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010066914A (ja) * | 2008-09-09 | 2010-03-25 | Toshiba Corp | 統合メモリ管理装置及びメモリ管理方法 |
JP2012033047A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 情報処理装置、メモリ管理装置、メモリ管理方法、及びプログラム |
JP2012033001A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 情報処理装置および情報処理方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022031959A (ja) * | 2017-06-22 | 2022-02-22 | マイクロン テクノロジー,インク. | 不揮発性のメモリシステム又はサブシステム |
Also Published As
Publication number | Publication date |
---|---|
JP6209573B2 (ja) | 2017-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9218286B2 (en) | System cache with partial write valid states | |
US9158685B2 (en) | System cache with cache hint control | |
JP5537533B2 (ja) | ハードウェアのダイナミックなキャッシュパワー管理 | |
US9218040B2 (en) | System cache with coarse grain power management | |
CN107408079B (zh) | 带有一致单元的多级别系统存储器的存储器控制器 | |
US20120102273A1 (en) | Memory agent to access memory blade as part of the cache coherency domain | |
US20140089600A1 (en) | System cache with data pending state | |
CN111414132A (zh) | 带异构存储器的主存储设备、计算机系统及数据管理方法 | |
US20170091099A1 (en) | Memory controller for multi-level system memory having sectored cache | |
US20170177482A1 (en) | Computing system having multi-level system memory capable of operating in a single level system memory mode | |
JPWO2010035426A1 (ja) | バッファメモリ装置、メモリシステム及びデータ転送方法 | |
US9043570B2 (en) | System cache with quota-based control | |
US10180796B2 (en) | Memory system | |
US20230281137A1 (en) | Dedicated cache-related block transfer in a memory system | |
US20210224213A1 (en) | Techniques for near data acceleration for a multi-core architecture | |
US9311251B2 (en) | System cache with sticky allocation | |
US20190042415A1 (en) | Storage model for a computer system having persistent system memory | |
US8977817B2 (en) | System cache with fine grain power management | |
EP2901287B1 (en) | System cache with sticky removal engine | |
US8661169B2 (en) | Copying data to a cache using direct memory access | |
US10725928B1 (en) | Translation lookaside buffer invalidation by range | |
JP6209573B2 (ja) | 情報処理装置および情報処理方法 | |
US7757046B2 (en) | Method and apparatus for optimizing line writes in cache coherent systems | |
US20170153994A1 (en) | Mass storage region with ram-disk access and dma access | |
JP2010108381A (ja) | 集積回路、集積回路の制御方法および半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6209573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |