KR100712542B1 - 디스플레이용 구동 집적회로 및 디스플레이 구동방법 - Google Patents

Abstract

소스 구동부의 피치(pitch)와 메모리부의 피치를 매칭시켜 라우팅 공간을 감소시킬 수 있는 디스플레이용 구동 집적회로 및 구동방법이 개시된다. A 칼럼(column) × B 라인(line)의 계조 데이터에 의해 하나의 프레임을 구현하는 패널을 구동하기 위한 디스플레이용 상기 구동 집적회로는, 상기 프레임을 구현하기 위한 계조 데이터를 저장하며, nA 칼럼 × B/n 라인(단, n은 정수)의 메모리 셀을 구비하는 메모리부와, 상기 메모리 셀의 하나의 라인으로부터 독출된 nA 칼럼의 계조 데이터를 병렬로 입력받아, 상기 패널의 하나의 라인의 계조를 구현하기 위한 A 칼럼의 계조 데이터씩 순차적으로 출력하는 멀티플렉서부 및 상기 멀티플렉서부로부터 출력되는 상기 A 칼럼의 계조 데이터씩 직렬로 입력받아, 상기 직렬로 입력된 계조 데이터를 상기 패널로 순차적으로 전송하는 소스 구동부를 구비하는 것을 특징으로 한다.

Description

디스플레이용 구동 집적회로 및 디스플레이 구동방법{Driving IC for display device and driving method thereof}

도 1은 종래의 디스플레이용 구동 집적회로를 나타내기 위한 블록도이다.

도 2는 본 발명의 일 실시예에 따른 디스플레이용 구동 집적회로를 나타내는 블록도이다.

도 3은 도 2의 구동 집적회로의 동작의 일예를 나타내기 위한 블록도이다.

도 4a는 도 2에 도시된 멀티플렉서부의 일예를 나타내는 회로도이다.

도 4b는 도 4a의 멀티플렉서부를 제어하기 위한 제어신호의 파형도이다.

도 5a,b는 도 2의 어드레스 변환부의 자세한 동작을 나타내기 위한 블록도이다.

도 6은 도 2의 구동 집적회로의 일반적인 동작을 나타내기 위한 블록도이다.

도 7은 도 6의 구동 집적회로를 구동하기 위한 제어신호의 파형도이다.

도 8은 본 발명의 일실시예에 따른 디스플레이 구동방법을 나타내는 순서도이다.

* 도면의 주요부분에 대한 부호의 설명 *

110: 메모리부 120: 멀티플렉서부

130: 래치부 140: 소스 구동부

150: 어드레스 변환부 200: 패널

300: 제어신호 발생부

본 발명은 디스플레이용 구동 집적회로 및 디스플레이 구동방법에 관한 것으로서, 더 상세하게는 소스 구동부의 피치(pitch)와 메모리부의 피치를 매칭시켜 라우팅 공간을 감소시킬 수 있는 디스플레이용 구동 집적회로 및 디스플레이 구동방법에 관한 것이다.

일반적으로, 노트북 컴퓨터 및 모니터 등에 널리 이용되고 있는 디스플레이 장치로서 액정 표시 장치(LCD, Liquid Crystal Device)가 대표적이다. 상기 액정 표시 장치는 화상을 구현하는 패널을 구비하며, 상기 패널에는 복수 개의 픽셀을 구비한다. 상기 복수 개의 픽셀은 게이트 선택 신호를 전달하는 다수의 스캔 라인들과, 색상 데이터 즉 계조 데이터를 전달하는 다수의 데이터 라인들이 교차하는 영역에 형성된다.

상기 액정 표시 장치 등의 디스플레이 장치를 구동하기 위한 구동 집적회로는, 상기 스캔 라인들을 구동하기 위한 스캔 구동부 및 상기 데이터 라인들을 구동하기 위한 소스 구동부 등이 하나의 칩에 집적되어 설계될 수 있다. 종래의 디스플레이용 구동 집적회로를 도 1을 참조하여 설명하면 다음과 같다.

도 1은 종래의 디스플레이용 구동 집적회로를 나타내기 위한 블록도이다. 도 시된 바와 같이 상기 구동 집적회로는, 프레임을 구현하기 위한 계조 데이터를 저장하는 메모리부(10)와, 상기 메모리부(10)로부터 계조 데이터를 수신하고 이를 아날로그 신호로 변환하여 패널로 전송하는 소스 구동부(20)를 구비한다.

일반적으로 A 칼럼(column) × B 라인(line)의 계조 데이터에 의해 하나의 프레임을 구현하는 경우, 상기 메모리부(10)는 A 칼럼(column) × B 라인(line)의 메모리 셀을 구비한다. 상기 프레임의 하나의 라인의 계조를 구현하기 위해, 상기 메모리부(10)의 하나의 라인에 A 칼럼의 계조 데이터가 저장된다. 상기 도 1에는 그 일예로서, 상기 메모리부(10)의 첫 번째 라인에 상기 프레임의 어느 하나의 라인에 대한 계조 데이터(1-1,1-2 내지 1-A)가 저장되며, 두 번째 라인에 상기 프레임의 다른 하나의 라인에 대한 계조 데이터(2-1,2-2 내지 2-A)가 저장되는 것이 도시된다.

상기 메모리부(10)에 저장된 계조 데이터는 하나의 라인별로 병렬하게 독출되어 상기 소스 구동부(20)로 전송된다. 상기 메모리부(10)에서 하나의 라인의 칼럼 각각으로부터 독출되는 상기 계조 데이터는, 하나의 비트의 계조 데이터일 수 있으며, 복수의 비트의 계조 데이터일 수 있다. 일예로서 상기 메모리부(10)가 GRAM(Graphic RAM)인 경우, 상기 각각의 칼럼으로부터 독출되는 계조 데이터는, 상기 소스 구동부(20)의 하나의 채널에 대응하는 M 비트의 계조 데이터로 이루어질 수 있다. 상기 소스 구동부(20)의 각 채널은 상기 계조 데이터를 아날로그 신호 변환 처리하여 상기 패널의 각 픽셀(R 또는 G 또는 B)로 전송하고, 상기 각 픽셀은 상기 계조 데이터에 따라 화상을 구현한다.

공정의 축소(shrink)와 함께 메모리부(10)의 피치는 지속적으로 작아지고 있으나, 소스 구동부(20)의 경우 인가되는 전압의 한계로 인하여 피치의 사이즈를 줄이는데 제약을 받게 된다. 이 경우 상기 메모리부(10)의 피치와 상기 소스 구동부(20)의 피치(pitch)가 미스 매칭(mis-matching)됨에 따라, 상기 메모리부(10)와 상기 소스 구동부(20) 간의 라우팅 공간이 증가하게 된다. 이에 따라 상기 구동 집적회로의 사이즈, 특히 단변 길이가 증가하게 되며, 이는 상기 구동 집적회로의 집적도를 저하시키는 문제를 발생시키게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 메모리부의 피치(pitch)와 소스 구동부의 피치 간의 미스 매칭으로 인하여 라우팅 공간이 증가하고 회로의 집적도가 저하되는 문제를 개선할 수 있는 디스플레이용 구동 집적회로 및 디스플레이 구동방법을 제공하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 디스플레이용 구동 집적회로는, A 칼럼(column) × B 라인(line)의 계조 데이터에 의해 하나의 프레임을 구현하는 패널을 구동하며, 상기 프레임을 구현하기 위한 계조 데이터를 저장하며, nA 칼럼 × B/n 라인의 메모리 셀을 구비하는 메모리부와(단, n은 정수), 상기 메모리 셀의 하나의 라인으로부터 독출된 nA 칼럼의 계조 데이터를 병렬로 입력받아, 상기 패널의 하나의 라인의 계조를 구현하기 위한 A 칼럼의 계조 데이터씩 순차적으로 출력하는 멀티플렉서부 및 상기 멀티플렉서부로부터 출력되는 상기 A 칼럼의 계조 데이터씩 직렬로 입력받아, 상기 직렬로 입력된 계조 데이터를 상기 패널로 순차적으로 전송하는 소스 구동부를 구비하는 것을 특징으로 한다.

상기 멀티플렉서부는, 복수 개의 n to 1 멀티플렉서를 구비하는 것이 바람직하며, 상기 복수 개의 멀티플렉서 각각은, n 칼럼의 계조 데이터를 입력받아, 상기 n 칼럼의 계조 데이터를 하나의 칼럼씩 순차적으로 출력하는 것이 바람직하다.

또한, 바람직하게는 상기 n 칼럼의 계조 데이터는, 상기 프레임의 동일 칼럼의 n 개의 라인에 대한 계조 데이터인 것을 특징으로 한다.

한편, 상기 멀티플렉서부로부터 출력되는 상기 계조 데이터를 래치하기 위하여, 상기 멀티플렉서부와 상기 소스 구동부 사이에 연결되는 래치부를 더 구비할 수 있다.

또한, 하나의 프레임을 구현하기 위한 A 칼럼 × B 라인의 계조 데이터를, 상기 nA 칼럼 × B/n 라인의 메모리부에 매핑(mapping)하기 위해, 어드레스 데이터를 입력받아 이를 변환하여 출력하는 어드레스 변환부를 더 구비할 수 있다.

또한 바람직하게는 상기 어드레스 변환부는, 상기 하나의 프레임을 구현하기 위한 하나의 칼럼의 n 개의 라인에 대한 계조 데이터가, 상기 메모리부에서 하나의 라인의 n 개의 칼럼에 저장되도록 상기 어드레스 데이터를 변환하는 것을 특징으로 한다.

한편, 본 발명의 일실시예에 따른 디스플레이용 구동 집적회로는, A 칼럼(column) × B 라인(line)의 계조 데이터에 의해 하나의 프레임을 구현하는 패널을 구동하며, 상기 프레임을 구현하기 위한 계조 데이터를 저장하며, nA 칼럼 × B/n 라인의 메모리 셀을 구비하는 메모리부와(단, n은 정수), 상기 메모리 셀의 하나의 라인으로부터 독출된 nA 칼럼의 계조 데이터를 병렬로 입력받아, 상기 패널의 하나의 라인의 계조를 구현하기 위한 A 칼럼의 계조 데이터씩 순차적으로 출력하는 멀티플렉서부와, 상기 멀티플렉서부로부터 출력되는 상기 A 칼럼의 계조 데이터씩 직렬로 입력받아, 상기 직렬로 입력된 계조 데이터를 상기 패널로 순차적으로 전송하는 소스 구동부 및 상기 A 칼럼의 계조 데이터씩 순차적으로 출력하도록 상기 멀티플렉서부를 제어하는 제어신호를 발생하는 제어신호 발생부를 구비하는 것을 특징으로 한다.

상기 제어신호는, n 개의 라인을 통해 각각 전송되는 n 개의 신호로 이루어질 수 있으며, 상기 제어신호 발생부는, 소정의 K 개의 입력신호에 동기하여 상기 n 개의 제어신호를 발생시킬 수 있다.

한편, 본 발명의 일실시예에 따른 디스플레이 구동방법은, A 칼럼(column) × B 라인(line)의 계조 데이터에 의해 하나의 프레임을 구현하는 패널을 구동하며, 하나의 프레임을 구현하기 위한 A 칼럼 × B 라인의 계조 데이터를, nA 칼럼 × B/n 라인의 메모리부에 매핑(mapping)하기 위해, 제1 어드레스 데이터를 입력받아 이를 변환하여 제2 어드레스 데이터를 생성하는 단계와, 상기 제2 어드레스 데이터에 따라 상기 계조 데이터를 상기 메모리부에 저장하는 단계 및 상기 메모리부의 하나의 라인으로부터 독출된 nA 칼럼의 계조 데이터를 멀티플렉싱하여, 상기 프레임의 하나의 라인의 계조를 구현하기 위한 A 비트의 계조 데이터씩 순차적으로 출력하는 단계를 구비하는 것을 특징으로 한다.

바람직하게는, 상기 A 칼럼의 계조 데이터씩 직렬로 출력된 계조 데이터를 래치하고, 이를 소스 구동부로 순차적으로 전송하는 단계를 더 구비하는 것을 특징으로 한다.

상기 어드레스를 변환하는 단계는, 상기 하나의 프레임을 구현하기 위한 하나의 칼럼의 n 개의 라인에 대한 계조 데이터가, 상기 메모리부에서 하나의 라인의 n 개의 칼럼에 저장되도록 상기 어드레스 데이터를 변환하는 것을 특징으로 한다.

바람직하게는, 상기 어드레스를 변환하는 단계는, 상기 제1 어드레스 데이터가 (na+m, b)인 경우, 상기 제1 어드레스 데이터를 변환하여 (a, nb+m) 인 제2 어드레스 데이터를 생성하는 것을 특징으로 한다.(단, a,b는 정수, m은 0 이상 n 미만의 정수)

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 2는 본 발명의 일 실시예에 따른 디스플레이용 구동 집적회로를 나타내는 블록도이다. 도시된 바와 같이 상기 디스플레이용 구동 집적회로는, 메모리부(110), 멀티플렉서부(120), 래치부(130) 및 소스 구동부(140)를 구비할 수 있다. 또한, 소정의 제1 어드레스 데이터를 변환하여 제2 어드레스 데이터를 생성하는 어 드레스 변환부(150)를 더 구비할 수 있다. 또한, 상기 멀티플렉서부(120)를 제어하기 위한 제어신호 발생부(300)를 더 구비할 수 있다.

상기 메모리부(110)에는, 패널(200)에 화상을 구현하기 위하여 프레임에 대한 계조 데이터가 저장된다. 화상을 구현하기 위한 상기 프레임은, 하나의 프레임당 A 칼럼(column) × B 라인(line)의 계조 데이터에 의해 화상이 구현된다.

상기 메모리부(110)는, 상기 하나의 프레임당 A 칼럼(column) × B 라인(line)의 계조 데이터를 저장하기 위하여, nA 칼럼(column) × B/n 라인(line)의 메모리 셀을 구비한다. 즉, 상기 메모리부(110)는, 하나의 라인마다 nA 칼럼의 계조 데이터가 저장된다. 상기 메모리부(110)에서 하나의 라인의 칼럼 각각으로부터 독출되는 계조 데이터는, 하나의 비트의 계조 데이터일 수 있으며, 복수의 비트의 계조 데이터일 수 있다. 상술하였던 바와 같이 상기 메모리부(110)가 GRAM(Graphic RAM)인 경우, 각각의 칼럼으로부터 워드(word) 단위의 계조 데이터가 독출되며, 상기 하나의 워드 단위는 상기 패널(200)의 하나의 픽셀(R 또는 G 또는 B)의 계조를 구현하기 위한 M 비트의 계조 데이터로 이루어질 수 있다.

상기 메모리부(110)의 하나의 라인으로부터 독출되는 nA 칼럼의 계조 데이터는, 상기 멀티플렉서부(120)의 입력단으로 병렬로 입력된다. 도시된 바와 같이 상기 각 칼럼으로부터 워드 단위의 계조 데이터가 독출되는 경우, 상기 멀티플렉서부(120)의 입력단으로 nA 워드의 계조 데이터가 입력된다.

상기 멀티플렉서부(120)는 nA 칼럼의 계조 데이터를 입력받아, 상기 패널(200)의 하나의 라인의 계조를 구현하기 위한 A 칼럼의 계조 데이터씩 순차적으로 출력한다. 즉, 상기 메모리부(110)의 하나의 라인에 저장되는 nA 칼럼의 계조 데이터는, 상기 하나의 프레임의 n개의 라인에 대한 계조 데이터로 이루어지며, 상기 멀티플렉서부(120)는, 상기 프레임의 하나의 라인에 대한 계조 데이터씩 순차적으로 출력한다.

멀티플렉서부(120)는 nA 칼럼의 계조 데이터를 입력받아 A 칼럼의 계조 데이터씩 순차적으로 출력하며, 이를 위하여 멀티플렉서부(120)는 복수 개의 n to 1 멀티플렉서를 구비하는 것이 바람직하다. 이 경우 상기 멀티플렉서 각각은, n 칼럼의 계조 데이터를 입력받아, 상기 n 칼럼의 계조 데이터를 하나의 칼럼씩 순차적으로 출력한다. 또한, 상기 멀티플렉서 각각으로 입력되는 n 칼럼의 계조 데이터는, 프레임의 동일 칼럼의 n 개의 라인에 대한 계조 데이터가 입력된다.

한편, 래치부(130)는 멀티플렉서부(120)의 출력단과 연결되며, 상기 멀티플렉서부(120)로부터 A 칼럼씩 직렬로 출력되는 상기 계조 데이터를 입력받아 이를 래치한다.

또한 상기 소스 구동부(140)는, 상기 래치부(130)로부터 A 칼럼씩 직렬로 출력되는 상기 계조 데이터를 입력받아, 레벨 쉬프트, 디코딩 등의 데이터 처리를 거친 후, 상기 계조 데이터를 순차적으로 상기 패널(200)로 출력한다. A 칼럼 × B 라인의 계조 데이터에 의해 하나의 프레임이 구현되는 경우, 상기 소스 구동부(140)는 A 개의 채널을 구비할 수 있으며, 각 채널은 하나의 칼럼의 계조 데이터에 대해 데이터 처리과정을 거친후, 상기 계조 데이터를 상기 패널(200)의 각 픽셀(R 또는 G 또는 B)로 전송한다.

한편, 하나의 프레임을 구현하기 위한 상기 A 칼럼 × B 라인의 계조 데이터를 상기 nA 칼럼 × B/n 라인의 메모리부(110)에 매핑(mapping)하기 위해, 어드레스 변환부(150)는 제1 어드레스 데이터(X,Y)를 입력받아 이를 변환하여 제2 어드레스 데이터(X',Y')를 생성한다. 또한, 소정의 데이터 버스(data_bus)를 통해 입력되는 상기 계조 데이터는, 상기 제2 어드레스 데이터(X',Y')에 대응하여 메모리부(110)에 저장된다.

상기 구동 집적회로가 상술한 바와 같이 동작하도록 하기 위하여, 프레임의 동일 칼럼의 n 개의 라인에 대한 계조 데이터가 상기 멀티플렉서부(120)의 각 멀티플렉서로 입력되도록 한다. 이를 위하여, 상기 제2 어드레스 데이터(X',Y')는, 상기 프레임을 구현하기 위한 하나의 칼럼의 n 개의 라인에 대한 계조 데이터가, 상기 메모리부(110)에서 하나의 라인의 n 개의 칼럼에 저장되도록 매핑한다.

한편, 제어신호 발생부(300)는 멀티플렉서부(120)를 제어하기 위한 제어신호(ctrl_mux[n:1])를 발생한다. 멀티플렉서부(120)에 구비되는 복수 개의 멀티플렉서 각각으로 상기 제어신호(ctrl_mux[n:1])가 입력된다. 상기 제어신호(ctrl_mux[n:1])에 의하여, 멀티플렉서부(120)는 메모리부(110)로부터 독출된 nA 칼럼의 계조 데이터를 입력받아, 상기 패널(200)의 하나의 라인의 계조를 구현하기 위한 A 칼럼의 계조 데이터씩 순차적으로 출력한다.

상술한 바와 같이 구성되는 구동 집적회로의 자세한 동작을 도 3을 참조하여 설명한다.

도 3은 도 2의 구동 집적회로의 동작의 일예를 나타내기 위한 블록도이다. 특히, 상기 구동 집적회로의 동작상 특징을 나타내기 위한 메모리부(110), 멀티플렉서부(120) 및 소스 구동부(140)가 도시된다.

상기 메모리부(110)는, 하나의 프레임을 구현하는 A 칼럼(column) × B 라인(line)의 계조 데이터를 저장하기 위하여, nA 칼럼(column) × B/n 라인(line)의 메모리 셀을 구비한다. 특히, 일예로서 상기 메모리부(110)는, 2A 칼럼 × B/2 라인의 메모리 셀을 구비한다. 즉, 상기 메모리부(110)는, 하나의 라인마다 2A 칼럼의 계조 데이터가 저장된다.

상기 메모리부(110)의 첫 번째 라인에는, 상기 프레임의 첫 번째 라인에 대한 A 칼럼의 계조 데이터 및 상기 프레임의 두 번째 라인에 대한 A 칼럼의 계조 데이터가 저장된다. 도시된 바와 같이 상기 메모리부(110)의 첫 번째 라인에 저장된 계조 데이터 중에서, 계조 데이터 1-1은 상기 프레임의 첫 번째 칼럼의 첫 번째 라인에 대한 계조 데이터이며, 계조 데이터 2-1은 상기 프레임의 첫 번째 칼럼의 두 번째 라인에 대한 계조 데이터이다. 또한 계조 데이터 1-2는 상기 프레임의 두 번째 칼럼의 첫 번째 라인에 대한 계조 데이터이며, 계조 데이터 2-2은 상기 프레임의 두 번째 칼럼의 두 번째 라인에 대한 계조 데이터이다.

또한, 계조 데이터 3-1은 상기 프레임의 첫 번째 칼럼의 세 번째 라인에 대한 계조 데이터이며, 계조 데이터 4-1은 상기 프레임의 첫 번째 칼럼의 네 번째 라인에 대한 계조 데이터이다. 이러한 방식에 따라 상기 메모리부(110)의 하나의 라인당, 상기 프레임의 두 개의 라인에 대한 계조 데이터, 즉 2A 칼럼의 계조 데이터가 저장된다.

한편, 상기 메모리부(110)의 하나의 라인으로부터 독출되는 2A 칼럼의 계조 데이터는, 멀티플렉서부(120)의 입력단으로 병렬로 입력된다. 상기 멀티플렉서부(120)는 A 개의 2 to 1 멀티플렉서를 구비할 수 있다. 상기 메모리부(110)의 각 칼럼으로부터 독출되는 계조 데이터는, 상기 패널(200)의 하나의 픽셀의 계조를 구현하기 위한 M 비트의 계조 데이터로 이루어진다.

상기 각 멀티플렉서는 두 개의 칼럼의 계조 데이터를 입력받아, 하나의 칼럼의 계조 데이터씩 순차적으로 출력한다. 예를 들면, 첫 번째 멀티플렉서는 계조 데이터 1-1 및 계조 데이터 2-1을 입력받으며, 계조 데이터 1-1을 출력한 후 순차적으로 계조 데이터 2-1을 출력한다. 또한, 두 번째 멀티플렉서는 계조 데이터 1-2 및 계조 데이터 2-2을 입력받으며, 계조 데이터 1-2을 출력한 후 순차적으로 계조 데이터 2-2을 출력한다.

이러한 방식에 따라 멀티플렉서부(120)는, 병렬로 입력되는 2A 칼럼의 계조 데이터 중에서, 상기 프레임의 첫 번째 라인에 대한 계조 데이터(1-1,1-2 내지 1-A)를 출력한 후, 상기 프레임의 두 번째 라인에 대한 계조 데이터(2-1,2-2 내지 2-A)를 순차적으로 출력한다.

이후, 메모리부(110)의 두 번째 라인으로부터 독출되는 2A 칼럼의 계조 데이터(3-1 내지 3-A 및 4-1 내지 4-A)가, 멀티플렉서부(120)의 입력단으로 병렬로 입력된다. 상기 멀티플렉서부(120)는, 병렬로 입력되는 2A 칼럼의 계조 데이터 중에서, 프레임의 세 번째 라인에 대한 계조 데이터(3-1,3-2 내지 3-A)를 출력한 후, 프레임의 네 번째 라인에 대한 계조 데이터(4-1,4-2 내지 4-A)를 순차적으로 출력 한다. 이러한 방식에 따라 프레임의 B 개의 라인에 대한 계조 데이터를 상기 소스 구동부(140)로 출력할 수 있다.

상기 각 멀티플렉서의 출력단은 소스 구동부(140)의 각 채널과 연결되며, 상기 소스 구동부(140)는 A 개의 채널로 입력된 A 칼럼의 계조 데이터를 입력받아, 상기 계조 데이터에 대해 데이터 처리과정을 거친 후 상기 계조 데이터를 패널(200)로 전송한다.

도 4a는 도 2에 도시된 멀티플렉서부의 일예를 나타내는 회로도이다. 특히, n 칼럼의 계조 데이터를 입력받아, 하나의 칼럼의 계조 데이터씩 순차적으로 출력하는 멀티플렉서(120-1)를 도시한다.

상기 도 4a에 도시된 바와 같이, 상기 멀티플렉서(120-1)로 n 칼럼의 계조 데이터(D1 내지 Dn)가 병렬로 입력된다. 상술한 바와 같이, 상기 n 칼럼의 계조 데이터는 상기 프레임의 하나의 칼럼의 n 개의 라인에 대한 계조 데이터이다. 상기 병렬로 입력된 n 칼럼의 계조 데이터(D1 내지 Dn)는, 하나의 칼럼의 계조 데이터씩 순차적으로 출력단(D)을 통해 출력된다.

상기 멀티플렉서(120-1)는 n 개의 전송 게이트(T1 내지 Tn)를 구비할 수 있으며, 상기 각 전송 게이트로 n 칼럼의 계조 데이터(D1 내지 Dn) 중 하나의 계조 데이터가 각각 입력된다.

또한, 상기 멀티플렉서(120-1)에 구비되는 복수 개의 전송 게이트(T0 내지 Tn)는, 소정의 제어신호(ctrl_mux[n:1]) 및 반전 제어신호(ctrl_muxB[n:1])에 의해 제어될 수 있다. 상기 소정의 제어신호(ctrl_mux[n:1])는 상술하였던 바와 같이 도 2의 제어신호 발생부(300)에서 생성될 수 있으며, 반전 제어신호(ctrl_muxB[n:1])는 제어신호(ctrl_mux[n:1])를 반전시킴으로써 생성될 수 있다.

도시되지는 않았으나 상기 제어신호(ctrl_mux[n:1])는 ctrl_mux[1] 내지 ctrl_mux[n]의 n 개의 신호로 이루어지며, 상기 n 개의 신호 각각은 서로 다른 제어신호 라인을 통해 복수 개의 전송 게이트(T1 내지 Tn) 각각으로 입력된다.

도 4b는 도 4a의 멀티플렉서부를 제어하기 위한 제어신호의 파형도이다. 도시된 바와 같이, 상기 제어신호 ctrl_mux[1] 내지 ctrl_mux[n]는 각각 순차적으로 활성화된다. 먼저, 제어신호 ctrl_mux[1]이 활성화됨에 따라, 프레임의 동일 칼럼에 대한 첫 번째 라인의 계조 데이터(D1)가 출력된다. 이후 제어신호 ctrl_mux[2] 이 활성화됨에 따라, 두 번째 라인의 계조 데이터(D2)가 출력된다. 이후 순차적으로 제어신호가 활성화됨에 따라 제어신호 ctrl_mux[n]가 활성화되어, n 번째 라인의 계조 데이터(Dn)가 출력된다. 상술한 바와 같은 동작에 따라, 상기 멀티플렉서부(120)는 nA 칼럼의 계조 데이터를 병렬로 입력받아, 상기 패널(200)의 하나의 라인의 계조를 구현하기 위한 A 칼럼의 계조 데이터씩 순차적으로 출력할 수 있다.

도 5a,b는 도 2의 어드레스 변환부의 자세한 동작을 나타내기 위한 블록도이다. 도 5a에 도시된 바와 같이 상기 제1 어드레스 데이터(X,Y)=(na+m, b)는, 계조 데이터를 A 칼럼(column) × B 라인(line)의 메모리부에 저장함에 있어서, 상기 계조 데이터를 상기 제1 어드레스 데이터에 대응하는 위치에 저장한다.

상기 어드레스 변환부(150)는, 상기 제1 어드레스 데이터(X,Y)를 입력받아 변환동작을 수행하여 제2 어드레스 데이터(X',Y')=(a, nb+m)를 생성한다. 상기 제2 어드레스 데이터(X',Y')는, 계조 데이터를 nA 칼럼 × B/n 라인의 메모리부에 저장함에 있어서, 상기 계조 데이터를 상기 제2 어드레스 데이터에 대응하는 위치에 저장한다(단, a,b는 정수, m은 n 미만의 정수).

도 5b에 도시된 바와 같이 상기 어드레스 변환의 일예로서, 상기 제1 어드레스 데이터(X,Y)가 (1,0)인 경우, 상기 제1 어드레스 데이터(X,Y)는 계조 데이터를 A 칼럼 × B 라인의 메모리부의 두 번째 라인 및 첫 번째 칼럼에 저장한다. 또한, 상기 제1 어드레스 데이터 (1,0)=(n×0 + 1, 0) 이므로, 상기 어드레스 변환부(150)에 의해 생성되는 상기 제2 어드레스 데이터(X',Y')는 (0,1)이 된다. 따라서 상기 제2 어드레스 데이터(X',Y')는 상기 계조 데이터를 nA 칼럼 × B/n 라인의 메모리부의 첫 번째 라인 및 두 번째 칼럼에 저장한다.

이와 동일한 방식으로 상기 제1 어드레스 데이터(X,Y)가 (n-1,0)인 경우, 상기 제1 어드레스 데이터(X,Y)는 계조 데이터를 A 칼럼 × B 라인의 메모리부의 n 번째 라인 및 첫 번째 칼럼에 저장한다. 또한, 상기 제1 어드레스 데이터 (n-1,0)=(n×0 + n-1, 0) 이므로, 상기 어드레스 변환부(150)에 의해 생성되는 상기 제2 어드레스 데이터(X',Y')는 (0,n-1)이 된다. 따라서 상기 제2 어드레스 데이터(X',Y')는 상기 계조 데이터를 nA 칼럼 × B/n 라인의 메모리부의 첫 번째 라인 및 n 번째 칼럼에 저장한다.

상술한 바와 같은 어드레스 데이터 변환 방식에 따라, 상기 하나의 프레임을 구현하기 위한 하나의 칼럼의 n 개의 라인에 대한 계조 데이터가, 상기 메모리부에서 하나의 라인의 n 개의 칼럼에 저장되도록 할 수 있다.

도 6은 도 2의 구동 집적회로의 일반적인 동작을 나타내기 위한 블록도이며, 도 7은 도 6의 구동 집적회로를 구동하기 위한 제어신호의 파형도이다.

도시된 바와 같이 프레임을 구현하기 위한 하나의 칼럼의 n 개의 라인에 대한 계조 데이터가, 메모리부(110)에서 하나의 라인의 n 개의 칼럼에 저장된다. 상기 도 7의 메모리 스캔신호(scan)가 활성화됨에 따라 상기 메모리부(110)의 하나의 라인에 대한 스캔동작이 이루어지며, n 개의 칼럼에 저장된 계조 데이터(D1 내지 Dn)가 독출된다. 상기 독출된 계조 데이터(D1 내지 Dn)는, 상기 프레임에서 하나의 칼럼의 n 개의 라인에 대한 계조 데이터이다.

상기 독출된 계조 데이터(D1 내지 Dn)는 n to 1 멀티플렉서(120)로 병렬로 입력된다. 상기 n to 1 멀티플렉서(120)는, 제어신호 발생부(300)로부터 제어신호(ctrl_mux[n:1])를 입력받아, 상기 계조 데이터(D1 내지 Dn)의 출력을 제어한다. 즉, 상기 n to 1 멀티플렉서(120)는, 상기 제어신호(ctrl_mux[n:1])에 의하여 프레임의 동일 칼럼의 n 개의 라인에 대한 계조 데이터(D1 내지 Dn)를 순차적으로 출력한다.

상기 멀티플렉서(120)로부터 직렬로 출력되는 상기 계조 데이터(D1 내지 Dn)는, 각각 래치부(130)에 의해 래치된다. 상기 도 7에 도시된 래치 제어신호(S_LATCH)는 래치부(130)를 제어하여, 상기 멀티플렉서(120)로부터 직렬로 출력되는 각각의 계조 데이터(D1 내지 Dn)를 래치한다. 상기 래치된 계조 데이터(D[n:1])는 소스 구동부에 의해 아날로그 변환되어 패널로 출력된다.

한편, 상기 계조 데이터의 정확한 데이터 전송을 위하여, 상기 제어신호 발 생부(300)는 소정의 K 개의 입력신호(C1 내지 CK)를 입력받아, 상기 입력신호(C1 내지 CK)에 동기하여 상기 제어신호(ctrl_mux[n:1])를 발생한다. 일예로서, 멀티플렉서(120)가 9 to 1 멀티플렉서인 경우 상기 제어신호(ctrl_mux[n:1])는 9 개의 신호로 이루어지게 되며, 이 경우 4 개의 입력신호가 필요하게 된다.

도 8은 본 발명의 일실시예에 따른 디스플레이 구동방법을 나타내는 순서도이다. 먼저, 프레임에 대한 계조 데이터를 메모리부에 매핑하기 위한 제1 어드레스 데이터를 변환하여 제2 어드레스 데이터를 생성한다(S11). 상기 제1 어드레스 데이터는, 계조 데이터를 A 칼럼×B 라인의 메모리부에 매핑하기 위한 어드레스 데이터이며, 상기 제2 어드레스 데이터는, 상기 계조 데이터를 nA 칼럼×B/n 라인의 메모리부에 매핑하기 위한 어드레스 데이터이다.

이후, 계조 데이터를 상기 제2 어드레스 데이터에 따라 메모리부에 저장한다(S12). 특히, 상기 제2 어드레스 데이터에 의한 매핑 특성에 따라, 프레임을 구현하기 위한 하나의 칼럼의 n 개의 라인에 대한 계조 데이터가, 상기 메모리부에서 하나의 라인의 n 개의 칼럼에 저장된다.

이후, 상기 메모리부에 스캔 동작이 이루어짐에 따라, 상기 메모리부의 하나의 라인으로부터 nA 칼럼의 계조 데이터가 독출된다(S13). 상기 독출된 계조 데이터는 소정의 멀티플렉서부로 병렬로 입력된다. 상기 nA 칼럼의 계조 데이터는, 상기 프레임의 n 개의 라인에 대한 계조 데이터이다.

상기 멀티플렉서부는 상기 nA 칼럼의 계조 데이터를 멀티플렉싱하여(S14), 상기 프레임의 하나의 라인의 계조를 구현하기 위한 A 비트의 계조 데이터씩 순차 적으로 출력한다(S15). 즉, 상기 nA 칼럼의 계조 데이터 중 상기 프레임의 어느 하나의 라인의 계조를 구현하기 위한 A 칼럼의 계조 데이터를 출력하고, 이후 상기 프레임의 다른 하나의 라인의 계조를 구현하기 위한 A 칼럼의 계조 데이터를 순차적으로 출력한다. A 칼럼씩 n 회 순차적으로 출력함으로써, 상기 메모리부로부터 독출된 nA 칼럼의 계조 데이터에 따른 화상을 구현할 수 있다.

이후, 상기 A 칼럼씩 순차적으로 출력되는 계조 데이터를 래치하고 이를 소스 구동부로 출력한다(S16). 상기 소스 구동부는 입력된 계조 데이터에 대해 데이터 처리과정을 거친후 아날로그 변환된 데이터 신호를 패널로 전송하며, 상기 패널은 입력된 계조 데이터에 대응하여 화상을 구현한다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

상기한 바와 같은 본 발명에 따르면, 소스 구동부의 피치(pitch)와 메모리부의 피치를 매칭시켜 라우팅 공간을 감소시킬 수 있으므로, 회로의 집적도를 향상시킬 수 있는 효과가 있다.

Claims (22)

1. A 칼럼(column) × B 라인(line)의 계조 데이터에 의해 하나의 프레임을 구현하는 패널을 구동하기 위한 디스플레이용 구동 집적회로에 있어서,

   상기 프레임을 구현하기 위한 계조 데이터를 저장하며, nA 칼럼 × B/n 라인의 메모리 셀을 구비하는 메모리부; (단, n은 정수)

   상기 메모리 셀의 하나의 라인으로부터 독출된 nA 칼럼의 계조 데이터를 병렬로 입력받아, 상기 패널의 하나의 라인의 계조를 구현하기 위한 A 칼럼의 계조 데이터씩 순차적으로 출력하는 멀티플렉서부; 및

   상기 멀티플렉서부로부터 출력되는 상기 A 칼럼의 계조 데이터씩 직렬로 입력받아, 상기 직렬로 입력된 계조 데이터를 상기 패널로 순차적으로 전송하는 소스 구동부를 구비하는 것을 특징으로 하는 디스플레이용 구동 집적회로.
2. 제 1항에 있어서, 상기 멀티플렉서부는,

   복수 개의 n to 1 멀티플렉서를 구비하는 것을 특징으로 하는 디스플레이용 구동 집적회로.
3. 제 2항에 있어서, 상기 복수 개의 멀티플렉서 각각은,

   n 칼럼의 계조 데이터를 입력받아, 상기 n 칼럼의 계조 데이터를 하나의 칼럼씩 순차적으로 출력하는 것을 특징으로 하는 디스플레이용 구동 집적회로.
4. 제 3항에 있어서,

   상기 n 칼럼의 계조 데이터는, 상기 프레임의 동일 칼럼의 n 개의 라인에 대한 계조 데이터인 것을 특징으로 하는 디스플레이용 구동 집적회로.
5. 제 1항에 있어서,

   상기 멀티플렉서부로부터 출력되는 상기 계조 데이터를 래치하기 위하여, 상기 멀티플렉서부와 상기 소스 구동부 사이에 연결되는 래치부를 더 구비하는 것을 특징으로 하는 디스플레이용 구동 집적회로.
6. 제 1항에 있어서,

   하나의 프레임을 구현하기 위한 A 칼럼 × B 라인의 계조 데이터를, 상기 nA 칼럼 × B/n 라인의 메모리부에 매핑(mapping)하기 위해, 어드레스 데이터를 입력받아 이를 변환하여 출력하는 어드레스 변환부를 더 구비하는 것을 특징으로 하는 디스플레이용 구동 집적회로.
7. 제 6항에 있어서, 상기 어드레스 변환부는,

   상기 하나의 프레임을 구현하기 위한 하나의 칼럼의 n 개의 라인에 대한 계조 데이터가, 상기 메모리부에서 하나의 라인의 n 개의 칼럼에 저장되도록 상기 어드레스 데이터를 변환하는 것을 특징으로 하는 디스플레이용 구동 집적회로.
8. A 칼럼(column) × B 라인(line)의 계조 데이터에 의해 하나의 프레임을 구현하는 패널을 구동하기 위한 디스플레이용 구동 집적회로에 있어서,

   상기 프레임을 구현하기 위한 계조 데이터를 저장하며, nA 칼럼 × B/n 라인의 메모리 셀을 구비하는 메모리부; (단, n은 정수)

   상기 메모리 셀의 하나의 라인으로부터 독출된 nA 칼럼의 계조 데이터를 병렬로 입력받아, 상기 패널의 하나의 라인의 계조를 구현하기 위한 A 칼럼의 계조 데이터씩 순차적으로 출력하는 멀티플렉서부;

   상기 멀티플렉서부로부터 출력되는 상기 A 칼럼의 계조 데이터씩 직렬로 입력받아, 상기 직렬로 입력된 계조 데이터를 상기 패널로 순차적으로 전송하는 소스 구동부; 및

   상기 A 칼럼의 계조 데이터씩 순차적으로 출력하도록 상기 멀티플렉서부를 제어하는 제어신호를 발생하는 제어신호 발생부를 구비하는 것을 특징으로 하는 디스플레이용 구동 집적회로.
9. 제 8항에 있어서, 상기 멀티플렉서부는,

   복수 개의 n to 1 멀티플렉서를 구비하는 것을 특징으로 하는 디스플레이용 구동 집적회로.
10. 제 9항에 있어서, 상기 복수 개의 멀티플렉서 각각은,

    n 칼럼의 계조 데이터를 입력받아, 상기 n 칼럼의 계조 데이터를 하나의 칼럼씩 순차적으로 출력하는 것을 특징으로 하는 디스플레이용 구동 집적회로.
11. 제 10항에 있어서,

    상기 n 칼럼의 계조 데이터는, 상기 프레임의 동일 칼럼의 n 개의 라인에 대한 계조 데이터인 것을 특징으로 하는 디스플레이용 구동 집적회로.
12. 제 8항에 있어서,

    상기 멀티플렉서부로부터 출력되는 상기 계조 데이터를 래치하기 위하여, 상기 멀티플렉서부와 상기 소스 구동부 사이에 연결되는 래치부를 더 구비하는 것을 특징으로 하는 디스플레이용 구동 집적회로.
13. 제 8항에 있어서,

    하나의 프레임을 구현하기 위한 A 칼럼 × B 라인의 계조 데이터를, 상기 nA 칼럼 × B/n 라인의 메모리부에 매핑(mapping)하기 위해, 어드레스 데이터를 입력받아 이를 변환하여 출력하는 어드레스 변환부를 더 구비하는 것을 특징으로 하는 디스플레이용 구동 집적회로.
14. 제 13항에 있어서, 상기 어드레스 변환부는,

    상기 하나의 프레임을 구현하기 위한 하나의 칼럼의 n 개의 라인에 대한 계 조 데이터가, 상기 메모리부에서 하나의 라인의 n 개의 칼럼에 저장되도록 상기 어드레스 데이터를 변환하는 것을 특징으로 하는 디스플레이용 구동 집적회로.
15. 제 8항에 있어서, 상기 제어신호는,

    n 개의 라인을 통해 각각 전송되는 n 개의 신호로 이루어지는 것을 특징으로 하는 디스플레이용 구동 집적회로.
16. 제 15항에 있어서, 상기 제어신호 발생부는,

    소정의 K 개의 입력신호에 동기하여 상기 n 개의 제어신호를 발생시키는 것을 특징으로 하는 디스플레이용 구동 집적회로.
17. A 칼럼(column) × B 라인(line)의 계조 데이터에 의해 하나의 프레임을 구현하는 패널을 구동하기 위한 방법에 있어서,

    하나의 프레임을 구현하기 위한 A 칼럼 × B 라인의 계조 데이터를, nA 칼럼 × B/n 라인의 메모리부에 매핑(mapping)하기 위해, 제1 어드레스 데이터를 입력받아 이를 변환하여 제2 어드레스 데이터를 생성하는 단계;

    상기 제2 어드레스 데이터에 따라 상기 계조 데이터를 상기 메모리부에 저장하는 단계; 및

    상기 메모리부의 하나의 라인으로부터 독출된 nA 칼럼의 계조 데이터를 멀티플렉싱하여, 상기 프레임의 하나의 라인의 계조를 구현하기 위한 A 비트의 계조 데 이터씩 순차적으로 출력하는 단계를 구비하는 것을 특징으로 하는 디스플레이 구동방법.
18. 제 17항에 있어서,

    상기 A 칼럼의 계조 데이터씩 직렬로 출력된 계조 데이터를 래치하고, 이를 소스 구동부로 순차적으로 전송하는 단계를 더 구비하는 것을 특징으로 하는 디스플레이 구동방법.
19. 제 17항에 있어서, 상기 어드레스를 변환하는 단계는,

    상기 하나의 프레임을 구현하기 위한 하나의 칼럼의 n 개의 라인에 대한 계조 데이터가, 상기 메모리부에서 하나의 라인의 n 개의 칼럼에 저장되도록 상기 어드레스 데이터를 변환하는 것을 특징으로 하는 디스플레이 구동방법.
20. 제 19항에 있어서, 상기 어드레스를 변환하는 단계는,

    상기 제1 어드레스 데이터가 (na+m, b)인 경우, 상기 제1 어드레스 데이터를 변환하여 (a, nb+m) 인 제2 어드레스 데이터를 생성하는 것을 특징으로 하는 디스플레이 구동방법. (단, a,b는 정수, m은 0 이상 n 미만의 정수)
21. 제 17항에 있어서, 상기 계조 데이터를 멀티플렉싱하는 단계는,

    A 개의 n to 1 멀티플렉서를 이용하며, 각 멀티플렉서는 n 칼럼의 계조 데이 터를 입력받아, 상기 n 칼럼의 계조 데이터를 하나의 칼럼씩 순차적으로 출력하는 것을 특징으로 하는 디스플레이 구동방법.
22. 제 21항에 있어서,

    상기 각 멀티플렉서로 입력되는 n 칼럼의 계조 데이터는, 상기 프레임의 동일 칼럼의 n 개의 라인에 대한 계조 데이터인 것을 특징으로 하는 디스플레이 구동방법.

Images