KR102169033B1 - 전력 최적화 시스템과 이의 구동 방법 - Google Patents

전력 최적화 시스템과 이의 구동 방법 Download PDF

Info

Publication number
KR102169033B1
KR102169033B1 KR1020130169480A KR20130169480A KR102169033B1 KR 102169033 B1 KR102169033 B1 KR 102169033B1 KR 1020130169480 A KR1020130169480 A KR 1020130169480A KR 20130169480 A KR20130169480 A KR 20130169480A KR 102169033 B1 KR102169033 B1 KR 102169033B1
Authority
KR
South Korea
Prior art keywords
sleep
clock
power optimization
host
wake
Prior art date
Application number
KR1020130169480A
Other languages
English (en)
Other versions
KR20150079318A (ko
Inventor
정준건
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130169480A priority Critical patent/KR102169033B1/ko
Publication of KR20150079318A publication Critical patent/KR20150079318A/ko
Application granted granted Critical
Publication of KR102169033B1 publication Critical patent/KR102169033B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 HID(power optimization) 프로토콜을 지원하는 I2C(Inter-Integrated Circuit)의 전력 최적화 시스템과 이의 구동 방법에 관한 것이다.
본 발명의 실시 예에 따른 전력 최적화 시스템은 HID(power optimization) 프로토콜을 지원하는 I2C(Inter-Integrated Circuit)의 전력 최적화 시스템의 구동 방법에 있어서, 터치 디바이스가 슬립 모드 상태일 때 호스트로부터 커맨드 또는 요청을 수신하는 단계; 상기 호스트로부터 커맨드 또는 요청의 재 송신을 요청하고, 상기 호스트로부터 커맨드 또는 요청에 따라 슬립 상태에서 웨이크 업 상태로 전환하기 위한 하드웨어 동작을 제어하는 단계; 및 상기 슬립 모드에서 상기 I2C 인터페이스로 공급되던 제1 클럭을 오프 시키고, 웨이크 업 모드의 제2 클럭을 온 시키는 단계를 포함한다.

Description

전력 최적화 시스템과 이의 구동 방법{power optimization system and Method of driving the same}
본 발명은 HID(Human Interface Device) 프로토콜을 지원하는 I2C(Inter-Integrated Circuit)의 전력 최적화 시스템과 이의 구동 방법에 관한 것이다.
종래의 디스플레이 장치는 화면을 표시하는 기능에 국한되었지만, 최근에 들어서 디스플레이 기능뿐만 아니라 터치 스크린을 사용자의 입력을 처리할 수 있는 터치스크린이 내장된 디스플레이 장치가 개발되어 사용화 되었다.
이러한, 디스플레이 장치의 개발에 따라서 터치 스크린이 내장된 디스플레이 장치를 지원하는 오퍼레이팅 시스템(OS)이 개발되었다. 대표적인 예로서, 마이크로 소프트 社의 윈도우8이 있으며, HID(Human Interface Device) 프로토콜을 통해 PC와 디스플레이 장치 간에 I2C(Inter-Integrated Circuit)를 이용한 통신 방식을 정의하고, 전력 소모를 줄일 수 있는 방안을 제시하고 있다.
도 1은 종래 기술에 따른 I2C(Inter-Integrated Circuit) 인터페이스 구조를 나타내는 도면이다.
도 1을 참조하면, HID 전력 최적화 프로토콜을 지원하기 위한 종래 기술에 따른 I2C 인터페이스의 구조가 도시되어 있다.
먼저, HIPO(Host Initiated Power Optimization) 커맨드(command) 혹은 DIPO(Device Initiated Power Optimization) 커맨드(command)에 의해 디바이스가 슬립(Sleep) 상태로 진입한다.
호스트(Host) 와 디바이스(Device) 간의 인터페이스(Interface)인 I2C의 동작 주파수는 웨이크 업(Wake Up) 상태에서는 20MHz이지만, 슬립(sleep) 상태로 진입하면 5MHz로 클럭이 느려지게 된다.
5MHz 클럭으로 동작하는 I2C는 호스트(Host)로부터의 커팬드(Command) 혹은 요구 사항(Request)을 수신하여 디바이스의 MCU 시스템으로 전달하고, 이후 슬립(sleep) 상태에서 웨이크 업(Wake Up) 상태로 깨어나게 되다.
도 1에 도시된 HID 전력 최적화 프로토콜을 지원하기 위한 종래 기술에 따른 I2C 인터페이스의 각 구성들의 기능을 간략히 설명하기로 한다.
APB IF(ARM Peripheral Bus Interface) 블록은 ARM MCU로부터의 Bus신호를 I2C 내부의 레지스터 셋팅을 위한 신호로 변환시켜주는 인터페이스 기능을 수행한다.
레지스터 블록(Register Block)은 ARM MCU로부터 I2C동작을 위한 파라미터 셋팅을 하드웨어로 구현해 놓은 것으로, Register Write, Register Read, Address Decoder를 포함한다.
Tx fifo 블록은 I2C가 슬레이브(Slave) 모드일 때 동작한다. 상대편 마스터(Master) I2C로부터의 데이터 리드(Data Read) 요청 시, Tx fifo에 저장되어 있던 데이터(Data)가 순차적으로 출력된다. ARM MCU가 Tx fifo를 억세스(Access)하여 데이터(Data)를 저장한다.
Rx fifo 블록은 I2C가 슬레이브(Slave) 모드일 때 동작한다. 상대편 마스터(Master) I2C로부터의 데이터(SCL, SDA의 형태로) 입력 시, 병렬 변환되어 Rx fifo에 저장된다. ARM MCU가 Rx fifo를 억세스(Access)하여 데이터(Data)를 리드(Read)한다.
Tx DMA Interface 블록은 Tx fifo로부터 데이터 저장상태를 입력 받아 Tx DMA request(TxDmaReq)를 출력한다. 또한, TX DMA request에 대한 Ack신호(TxDmaAck)를 DMA로부터 입력 받는다.
Rx DMA Interface 블록은 Rx fifo로부터 Data 저장상태를 입력 받아 Rx DMA request(RxDmaReq)를 출력한다. 또한, RX DMA request에 대한 Ack신호(RxDmaAck)를 DMA로부터 입력 받는다.
ISP control 블록은 ISP(In System Programming) 기능 및 Tx fifo, Rx fifo의 데이터(Data) 저장 상태를 I2C Interrupt블록에 전달하는 역할을 한다. ISP 기능에서는 I2C가 수신한 데이터를 조사(parsing)하여 어떤 종류의 커맨드(command)인지 디코딩(decoding)하는 역할을 한다.
I2C interrupt 블록은ISP control로부터의 커맨드 조사(command parsing)결과 및 Tx fifo, Rx fifo의 데이터 저장 상태를 입력 받아서 ISP interrupt 및 I2C interrupt를 출력한다
MISC 블록은 ISP control로부터의 커맨드 조사(command parsing) 결과를 입력 받아서 전력 관리(Power Management)에 관련된 interrupt(Sleep interrupt/ Wake interrupt)를 발생시킨다. 또는, 플래시 메모리(Flash Memory)를 억세스(Access)하기 위한 플래시 컨트롤러(Flash controller) 인터페이스 신호를 출력한다.
I2C Master 블록은 I2C가 마스터(Master) 모드로서 동작하게끔 하며, SCL을 발생한다. 쓰기(Write) 동작일 때, 레지스터 블록(Register Block)으로부터 데이터 (ARM MCU가 Register Block에 저장)를 읽어서 SDA에 실어서 SCL과 함께 출력한다. 그리고, 읽기(Read) 동작일 때는 SCL을 발생시키면서 입력받은 SDA Data를 레지스터 블록(Register Block)에 저장하여 ARM MCU로 하여금 읽어가게 한다.
I2C Slave 블록은 I2C가 Slave모드로 동작하게끔 한다. 쓰기(Write) 모드일 때, 마스터(Maser) 모드의 I2C로부터 SCL을 입력 받으면서, SDA Data를 Rx fifo에 저장한다. 읽기(Read) 모드일 때는 Tx fifo로부터 데이터를 읽어서 SDA를 통하여 SCL과 함께 출력한다.
MUX 블록은 마스터(Master) 모드와 슬레이브(Slave) 모드의 2가지 모드로 동작 가능한데, 각각의 I2C관련 신호는 SclOut, MstSdaIn, MstSdaOut(이상 Master모드)와, SclIn, SlvSdaIn, SlvSdaOut(이상 Slave모드)이다.
그러나, I2C 입/출력 신호는 이에 관계없이 SCL과 SDA의 2 핀으로 이루어지므로 내부적으로 이를 먹싱(muxing)해주는 블록이 필요하다. MUX 블록은 이러한 내부신호 먹싱(muxing)하는 기능을 담당한다.
마지막으로, Stretch 블록은 I2C의 SCL Stretch기능을 담당한다.
이러한, 종래 기술에 따른 HID 전력 최적화 프로토콜을 지원하기 위한 I2C 인터페이스는
I2C의 슬립(sleep) 동작 클럭으로 사용되는 오실레이터(oscillator)의 변화(variation)가 40% 가량 존재한다. 5MHz 오실레이터의 경우 칩 간 편차에 의해 3~8MHz로 동작 클럭의 주파수가 규칙적이지 않다.
즉, 오실레이터가 정확하게 5Mz로 동작해야 하지만, 경우에 따라서는 3~8MHz로 동작 클럭의 주파수가 규칙이지 못하기 문에 슬립(sleep) 상태에서 정상적인 동작을 수해하지 못한다.
따라서, 종래 기술의 I2C의 경우, 3MHz 클럭에서는 정상적으로 동작하지 않게 된다. 즉, 호스트의 커맨드(host command) 및 요구 사항(request)의 수신이 불가능한 문제점이 있다.
이러한, 슬립 상태에서의 호스트의 커맨드(host command) 및 요구 사항(request)의 수신이 불가능한 문제점을 개선하기 위해서는 오실레이터는 주파수를 교정(calibration)해야 하는 문제가 있다. 실질적으로 매번 슬립(sleep) 상태로 진입할 때마다 오실레이터는 주파수를 교정(calibration) 할 수 없어 적용에 어려움이 있다.
향후, 기술개발에 따라서 호스트(host)와 디바이스(device) 간의 I2C 인터페이스의 속도가 수 Mbps의 고속(high speed) 모드로 동작하기 위해서는 오실레이터의 사양도 이에 맞추어 동작속도가 향상 및 안정화되어야 한다.
HID 전력 최적화 프로토콜을 지원하기 위한 I2C 인터페이스의 전력 최적화 시스템이 필요하지만 이에 대해서 현재까지 제안된 사항이 없으며, HID 프로토콜을 이용하는 장치에서 능동적으로 전력 최적화 기능을 수행할 수 있도록 하는 기술이 요구되고 있다.
본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로, HID(Human Interface Device)의 전력 최적화(power optimization) 프로토콜을 지원하는 I2C(Inter-Integrated Circuit) 인터페이스를 제공하는 것을 기술적 과제로 한다.
본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로, 전력 최적화 상태(sleep)에서 I2C 인터페이스의 대기 전력을 줄이는 것을 기술적 과제로 한다.
본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로, 슬립(sleep) 모드에서도 호스트의 (host command) 및 요구 사항(request)의 수신하여 업무를 처리할 수 있는 전력 최적화 시스템을 제공하는 것을 기술적 과제로 한다.
본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로, 종래 기술에서 사용하는 오실레이터(oscillator)의 교정(calibration)을 진행하지 않고 전력 최적화가 이루어지도록 하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
앞에서 설명한 과제를 달성하기 위한 본 발명의 실시 예에 따른 전력 최적화 시스템의 구동 방법은 HID(power optimization) 프로토콜을 지원하는 I2C(Inter-Integrated Circuit)의 전력 최적화 시스템의 구동 방법에 있어서, 터치 디바이스가 슬립 모드 상태일 때 호스트로부터 커맨드 또는 요청을 수신하는 단계; 상기 호스트로부터 커맨드 또는 요청의 재 송신을 요청하고, 상기 호스트로부터 커맨드 또는 요청에 따라 슬립 상태에서 웨이크 업 상태로 전환하기 위한 하드웨어 동작을 제어하는 단계; 및 상기 슬립 모드에서 상기 I2C 인터페이스로 공급되던 제1 클럭을 오프 시키고, 웨이크 업 모드의 제2 클럭을 온 시키는 단계;를 포함하는 것을 특징으로 한다.
앞에서 설명한 과제를 달성하기 위한 본 발명의 실시 예에 따른 전력 최적화 시스템은 HID(power optimization) 프로토콜을 지원하는 I2C(Inter-Integrated Circuit)의 전력 최적화 시스템에 있어서, 터치 디바이스가 슬립 모드 상태일 때 호스트로부터 커맨드 또는 요청을 수신하고, 상기 호스트로부터 커맨드 또는 요청의 재 송신을 요청하는 I2C;
상기 I2C에 공급되는 클럭의 주파수와 온, 오프를 관리하는 클럭 매니지먼트 유닛(MCU); 및 상기 I2C 내부의 슬립 레지스터를 억세스하여 상기 터치 디바이스를 슬립 모드에서 웨이크 업 모드로 전환시키는 MCU 블록;을 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 HID(Human Interface Device)의 전력 최적화(power optimization) 프로토콜을 지원하는 I2C(Inter-Integrated Circuit) 인터페이스를 제공한다.
전력 최적화 상태(sleep)에서 I2C 인터페이스의 대기 전력을 줄일 수 있다.
종래 기술에서 사용하는 오실레이터(oscillator)의 교정(calibration)을 진행하지 않고 전력 최적화가 이루어지도록 한다.
본 발명은 전력 최적화 상태(sleep)에서 I2C 인터페이스의 대기 전력을 줄일 수 있다.
본 발명은 슬립(sleep) 모드에서도 호스트의 (host command) 및 요구 사항(request)의 수신하여 업무를 처리할 수 있도록 한다.
이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.
도 1은 종래 기술에 따른 I2C(Inter-Integrated Circuit) 인터페이스 구조를 나타내는 도면이다.
도 2는 HID 프로토콜을 지원하는 호스트(HOST)와 디바이스(device) 사이의 인터페이스를 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 HID 전력 최적화(power optimization) 동작을 수행하기 위한 I2C 및 HID 전력 최적화 시스템을 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 HID 전력 최적화(power optimization) 방법을 나타내는 도면이다.
도 5는 I2C 프로토콜을 나타내는 도면이다.
도 6은 HID 전력 최적화 동작을 수행하기 위한 CMU 블록의 동작 클럭을 나타내는 도면이다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
한편, 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.
"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.
이하, 본 발명의 HID(power optimization) 프로토콜을 지원하는 I2C의 전력 최적화 시스템과 이의 구동 방법에 대한 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 전력 최적화 시스템과 이의 구동 방법은 다음과 같은 기능을 제공한다.
1. Windows(Win8)의 HID(Human Interface Device) 프로토콜을 지원하는 입력 장치에 대한 균일한 억세스(access)지원 한다.
2. Win8의 호스트(Host)와 터치 시스템 구성을 위해서 터치 디바이스는 HID 프로토콜을 지원 한다.
3. HID 프로토콜의 여러 가지 항목들 중에서 전력 최적화(Power Optimization)를 구현한다.
4. 호스트(Win8)와 터치 디바이스간의 I2C 인터페이스를 이용한, 전력 최적화를 지원하는 장치를 제공한다.
5. 호스트와 터치 디바이스간의 인터페이스인 I2C는 호스트로부터의 커맨드(command) 또는 요구 사항(request)를 디바이스 시스템으로 전달한다.
6. 12C 수신부를 개선하여 슬립(Sleep) 상태에서의 I2C의 동작 주파수를 40%~85% 낮춘 클럭에서도 호스트(Host)로부터 커맨드(command) 또는 요구 사항(request)을 수신할 수 있도록 한다. 동작 주파수를 낮춤으로 인해 I2C의 소비 전력을 줄인다.
먼저, HID 프로토콜을 지원하는 호스트(HOST)와 디바이스(device) 사이의 인터페이스에 대해서 살펴보기로 한다.
도 2는 HID 프로토콜을 지원하는 호스트(HOST)와 디바이스(device) 사이의 인터페이스를 나타내는 도면이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 전력 최적화 시스템은 HID 프로토콜을 지원하는 호스트(HOST)와 디바이스(device) 사이의 인터페이스를 포함하다. 상기 인터페이스는 I2C 버스 컨트롤러(10), I2C 주변 장치(peripheral)(20), GPIO 컨트롤러(30)를 포함한다.
I2C 버스는 클록 전송을 위한 직렬 클록 라인(SCL)(Serial Clock Line)과 데이터를 직렬로 전송하기 위한 직렬 데이터 전송 라인(SDA)(Serial DAta line)으로 구성되며, 데이터는 클록에 따라서 송수신된다.
또한, I2C 버스에 접속된 디바이스들은 마스터(master)와 슬레이브(slave) 관계로 통신한다. I2C는 다수의 슬레이브 장치와 통신이 가능한 직렬버스 프로토콜로서, 다수의 슬레이브 장치가 전원선과 두 가닥의 선(SCL, SDA)으로 연결되어 데이터 송수신이 가능하다.
I2C 버스 컨트롤러(10)와 I2C 주변 장치(20)는 양방향 통신이 가능한 SCL(Serial Clock Line) 및 SDA(Serial DAta line) 라인으로 구성된 버스를 통해 마스터 IC와 슬레이브 IC 간의 통신을 수행한다. GPIO 컨트롤러(30, General-purpose I/O controller)는 I2C 주변 장치(20)와 연결되어, I2C 주변 장치(20)에서 입력된 사항에 따라 저전력 기능을 수행한다.
도 3은 본 발명의 실시 예에 따른 HID 전력 최적화(power optimization) 동작을 수행하기 위한 I2C 및 HID 전력 최적화 시스템을 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 전력 최적화 시스템은 I2C 인터페이스(200), CMU(300) 및 MCU 블록(400)을 포함한다. I2C 인터페이스(200)는 제1 블록(210), 제2 블록(220), 슬립 레지스터(sleep register) 및 복수의 MX(A, B, C)을 포함한다.
MCU 블록(400)은 RM MCU와 Bus Architecture가 결합된 것으로, 도 3에서는 Address Check Interrupt(AddchkInt) 입력만 도시하였다. AddchkInt는 I2C 디바이스(device)의 해당하는 어드레스(address)를 수신했다는 것을 의미한다.
이러한, Interrupt를 입력받은 MCU 블록(400)은 터치 스크린을 포함하는 디스플레이 장치를 웨이크 업(Wake Up) 상태로 전환시킴과 동시에, APB BUS를 통하여 I2C내부의 슬립 레지스터(Sleep register)에 억세스(access) 한다.
슬립 레지스터(Sleep register)에 설정되어 있던 슬립 커맨드(sleep command) 비트(bit)를 클리어(clear)함으로써 I2C가 웨이크 업(Wake Up) 상태로 동작하게끔 한다.
또한, PRDATA를 통해서 슬립(Sleep) 상태에서도 I2C의 내부 상태(status)를 레지스터 리드(read)를 통해 파악이 가능하다.
웨이크 업(Wake Up) 상태에서 슬립(Sleep) 상태로 전환할 때에도 MCU 블록(400)에 의해 APB BUS를 통하여 I2C내부의 슬립 레지스터(sleep register)를 억세스(access)한다. 즉, I2C내부의 슬립 레지스터(Sleep register) 비트를 set(‘1’)함으로써 I2C에게 슬립(Sleep) 상태로 전환하라는 의미의 커맨드(command)를 송신한다.
CMU(300)는 Clock Management Unit의 약자로서 I2C를 비롯한 터치 스크린을 포함하는 디스플레이 장치에 공급되는 clock에 대한 관리(management) 기능을 수행한다. 이러한, CMU(300)는 도 6에 도시된 클럭에 의해 동작하게 된다.
웨이크 업(Wake Up) 상태에서 PCLK를 통해 20MHz 클럭을 I2C에 공급한다. 이때, I2C로부터 출력되는 P2_ENA 신호는 하이(high) 값을 가지는데, 이 값이 로우(low) 상태가 되면 I2C로 공급되던 PCLK는 Off상태가 되어 ‘0’ 값이 된다.
또한, CMU(300)는 I2C블록 쪽으로 SleepClk 클럭을 공급하는데 4MHz이하의 주파수가 낮은 슬립(Sleep) 상태에서의 주파수 클럭이다. 이때, I2C로부터 출력되는 P1_ENA신호에 의해 SleepClk의 On/Off 상태가 결정된다.
즉, P1_ENA가 하이(high)일 때, SleepClk가 I2C쪽으로 공급되고, 로우(low)일 때, Off상태가 되어‘0’ 값이 되다.
I2C 인터페이스(200)의 제1 블록(210)은 본 발명에서 제안한 I2C의 슬립 제어기(sleep controller)의 기능을 수행하고, 그 내부에 슬립(Sleep)동작을 수행하는 FSM(Finite State Machine )과 슬립 레지스터(sleep register)를 포함하고 있다.
슬립 레지스터(Sleep register)는 MCU 블록(400)으로부터 억세스(Access)되는데, 웨이크 업(Wake Up) 상태에서 슬립(Sleep) 상태로 전환하라는 커맨드(command)를 수신한다.
또한, MCU 블록(400)으로부터 반대의 의미로 억세스(Access)되는데, 이미 설정되어 있던 비트를 클리어(clear)함으로써 슬립(Sleep) 상태를 해제(웨이크 업(Wake Up) 상태로 복귀)한다는 커맨드(command)를 수신하기도 한다.
MCU 블록(400)으로부터 슬립(Sleep) 커맨드(command)를 수신하면, CMU(300)에게 PCLK와 SleepClk의 On/Off 제어를 위한 P1_ENA와 P2_ENA를 각각의 상황에 맞게 출력한다. 이때, FSM은 I2C 입력인 SclIn과 SdaIn을 입력 받으면서 I2C Data수신상태를 모니터링 한다. 이는 슬립 커맨드(Sleep command) 수신 이후, 즉각적으로 P2_ENA를 disable(PCLK Off)시키면 웨이크 업(Wake Up) 상태에서 SclIn과 SdaIn을 수신하고 있던 제2 블록(220)(종래 기술의 I2C 블록을 포함한다)의 상태가 비정상(Abnormal) 상태가 될 수 있기 때문에 FSM은 I2C 입력인 SclIn과 SdaIn을 입력 받으면서 I2C Data수신상태를 모니터링 한다.
따라서, MCU 블록(400)으로부터 슬립(Sleep) 커맨드(command)를 수신(by Sleep register setting)하더라도, 수신 중이던 I2C 바이트의 처리가 완료된 후에 PCLK를 오프(Off)시키기 위해서 제1 블록(210) 의 FSM에서는 SclIn과 SdaIn의 상태를 같이 입력 받으면서 그 상태를 모니터링 한다.
또한, 제1 블록(210) FSM에서는 I2C 출력 데이터인 SdaOut을 ‘1’ 값으로 고정시켜 출력하는데, 미 수신되었음을 나타내는 NAK을 의미한다. 즉, 슬립(Sleep) 상태에서는 전체 I2C의 SdaOut 출력이 제1 블록(210) FSM의 고정된 ‘1’값으로 연결되는데, 웨이크 업(Wake Up) 상태에서는 제2 블록(220)의 SdaOut 출력으로 연결된다.
이것은, 슬립(Sleep) 상태에서는 상대편 마스터 역할의 I2C로부터 수신되는 어떠한 요청(Request)도 해당 디바이스(device) 어드레스(address)까지 수신한 뒤, 다음의 바이트 데이터(Data)에 대해서는 NAK으로 응답하겠다는 의도이다. SdaOut은 Sleep / Wake Up 을 구분하는 신호를 선택(select) 신호로 하는 MX2에 의해 그 출력이 먹싱(muxing) 된다.
AddchkInt를 출력하는 MX2(230)를 설명하기로 한다. AddchkInt는 마스터(Master)로부터 수신한 슬레이브 어드레스(Slave Address) 바이트가 자신의 것과 일치할 때 발생시키는 interrupt이다. 이러한, AddchkInt가 웨이크 업(Wake Up) 상태일 때는 제2 블록(220)으로부터 출력되는 AddchkInt 신호에 의해 출력되고,
슬립(Sleep) 상태일 때는 제1 블록(210)으로부터 출력되는 AddchkInt 신호에 의해 출력되도록 먹싱(muxing)시키는 기능을 MX2(230)가 수행한다.
SdaOut을 출력하는 MX2(240)를 설명하기로 한다. SdaOut은 마스터(Master)로부터 슬레이브(Slave) 각각의 바이트를 수신할 때 마다 그 수신 여부를 Ack/NAK을 통하여 알려주기 위한 슬레이브(Slave)의 출력 신호이다.
본 발명에서는 웨이크 업(Wake Up) 상태에서는 제2 블록(220)으로부터의 SdaOut이 출력 되도록 하고, 슬립(Sleep) 상태일 때는 제1 블록(210)으로부터의 SdaOut이 출력 되도록 먹싱(muxing) 시키는 기능을 수행한다.
PRDATA를 출력하는 MX2 (250)를 설명하기로 한다. 본 발명에서는 웨이크 업(Wake Up) 상태에서는 제2 블록(220)으로부터의 PRDATA가 출력되도록 하고, 슬립(Sleep) 상태일 때는 제1 블록(210)으로부터의 PRDATA가 출력되도록 먹싱(muxing)시켜주는 기능을 수행한다. 이러한, PRDATA를 통해 MCU 블록(400)에서는 I2C의 레지스터 읽기 접근하여 데이터(Data)를 읽을 수 있게 된다.
도 4는 본 발명의 실시 예에 따른 HID 전력 최적화(power optimization) 방법을 나타내는 도면이고, 도 5는 I2C 프로토콜을 나타내는 도면이다.
도 4 및 도 5를 참조하면, 터치 스크린을 포함하는 디스플레이 장치와 같은 주변 기기가 슬립(sleep) 상태로 진입할 수 있다(S10).
디바이스는 DIPO(Device Initialized Power Optimization)에 의해서 슬립(sleep) 상태로 진행하게 된다. 이때, I2C 내부의 레지스터 셋팅에 의해(I2C 레지스터: Sleep Register, 슬립(Sleep) 상태 진입) 슬립(sleep) 상태로 진입한다.
슬립(sleep) 상태 진입 후, I2C 내부 상태의 변화를 살펴보면, Address Check Interrupt가 인에이블(Enable)되고, 공급 클럭(PCLK) 주파수가 3~8MHz로 낮춰진다. 공급 클럭(PCLK) 주파수는 I2C 내부에서 Sleep Clk로 표현(Addchk Inten = 1, PCLK = 3~8MHz)된다(S20).
이후, 호스트(Host)로부터 요청(Request)을 수신 시 I2C의 반응을 설명하기로 한다.
도 5에 도시된, I2C 프로토콜에 의해 마스터(Master) 모드의 I2C로부터 I2C 바이트(byte) 형태로 요청(Request)을 수신하게 되는데, 슬립(Sleep) 상태로 진입한 I2C에서는 스타트(Start) 비트, 어드레스(Address) 6비트, Write/Read 결정하는 1비트까지만 수신이 가능하다. 이때, I2C는 3가지 블록에게 각각의 대응되는 신호를 출력한다.
즉, 슬립(Sleep) 상태에 진입한 상태였던 I2C가 호스트(Host)로부터 요청(Request)를 수신하게 되면, 그 요청(Request)을 송신했던 호스트(Host)에게 해당 요청(Request) 수신 여부를 Ack/NAK의 형태로 알려줘야 한다(S30).
이때, 해당 요청(Request) 수신 여부의 응답으로 NAK신호를 출력함으로써 호스트(Host)로 하여금 요청(Request)의 재송신을 유도한다.
또한, 슬립(Sleep) 상태로 진입한 상태였던 I2C가 호스트(Host)로부터 요청(Request)을 수신함과 동시에 디코딩 한 어드레스(Address) 6비트 영역이 자신의 것과 일치하는 경우, 그 결과를 MCU(400)에게 Interrupt의 형태로써 알려준다. 이때, Interrupt가 Address check Interrupt(AddchkInt)이다.
Address check Interrupt를 수신한 MCU는 슬립(Sleep) 상태에 있던 모든 Touch IC를 웨이크 업(Wake Up) 상태로 전환하기 의한 작업을 시작하고, Host로부터 재송신될 Request에 대응하기 위한 준비를 하게 된다.
또한, 슬립(Sleep) 상태에 진입한 상태였던 I2C가 호스트(Host)로부터 요청(Request)을 수신함과 동시에 디코딩 한 어드레스(Address) 6비트 영역이 자신의 것과 일치하는 경우, 스스로가 슬립(Sleep) 상태에서 웨이크 업(Wake Up) 상태로 전환되기 위한 하드웨어적인 동작을 수행한다.
즉, 클럭(Clock) 공급 블록인 CMU(Clock Management Unit)에게 관련된 제어신호를 출력함으로써, 웨이크 업(Wake Up) 상태의 클럭을 인에이블(Enable) 온(On)시키고, 슬립(Sleep) 상태의 공급 클럭을 Disable(Off)시키게끔 CMU 블록(300) 쪽으로 관련된 제어신호를 출력한다.
어이서, 호스트Host)로부터 요청(Request)을 수신 시 본 발명의 I2C의 반응 결과를 설명하기로 한다.
본 발명의 I2C로부터 Address check Interrupt(AddchkInt)를 수신 받은 MCU(400)는 I2C의 Interrupt 조건을 슬립(Sleep) 상태의 조건에서 웨이크 업(Wake Up) 상태의 조건으로 변환 한다(S40).
즉, 슬립(Sleep) 상태에서는 어드레스 체크(Address check)만을 목적으로 AddcheckInt Enable을 위한 레지스터를 셋팅 하였다. 그러나, 웨이크 업(Wake Up) 상태에서는 마스터(Master) I2C로부터 입력되는 I2C 바이트 데이터(Data)를 정상적으로 처리하기 위한 Interrupt를 Enable 시킨다.
즉, Byte Interrupt, FIFO Interrupt Enable 비트를 레지스터 셋팅을 통해서 인에이블(Enable) 시킨다.
또한, CMU 블록(300)에서는 본 발명의 I2C쪽으로 공급하는 클럭에 있어서도 슬립(Sleep) 상태에 진입했을 때의 클럭인 3~8MHz 클럭은 오프(Off)시키고, 웨이크 업(Wake Up) 상태의 공급 클럭인 20MHz PCLK를 I2C쪽으로 공급한다. (= byte, fifo interrupt enable. PCLK =20MHz)
이어서, 호스트(Host)로부터 요청(Request)이 재송신 되는 것을 설명하기로 한다. 슬립(Sleep) 상태에 진입해 있던 본 발명의 I2C는 호스트(Host)로부터 입력되었던 요청(Request)에 대해 NAK을 출력했었다. 이에, 대한 호스트(Host)의 반응으로 동일한 요청(Request)을 다시 한번 재 송신한다(S50). (Request from HOST again)
여기서, SET_RESET / SET_POWER / SET_REPORT / OUT REPORT / GET_REPORT / HID description READ / RPT description READ는 본 발명의 I2C가 호스트(Host)로부터 입력 가능한 요청(Request)의 종류이다. 이러한, 요청들의 상세한 내용은 HID over I2C 문서를 참조할 수 있다.
이어서, Rx FIFO 또는 Rx DMA request를 수행한다. SET_REPORT / SET_POWER / SET_REPORT / OUT_REPORT의 요청(request)인 경우, 마스터(Master) I2C로부터 쓰기(Write) 모드에 의해 본 발명의 I2C쪽으로 해당 요청(Request) 바이트가 저장(수신)된다. 따라서, 슬레이브(Slave) 모드의 I2C는 Rx FIFO에 데이터가 저장되고, 그 상태 변화에 따라 Rx FIFO Interrupt 혹은 Rx DMA Request를 출력하게 된다(S60).
상술한 본 발명의 실시 예에 따른 전력 최적화 시스템 및 이의 구동 방법은 HID 전력 적화 상태(Power Optimization)인 슬립(Sleep) 상태에서 호스트(Host) 로부터의 커맨드(command) 또는 요청(request)에 대응할 수 있고, 슬립(Sleep) 상태에서의 소비 전류를 절감할 수 있다.
또한, 변동이 있는 oscillator를 그대로 사용할 수 있도록 I2C와 I2C에 클럭을 공급하는 CMU(300)블록의 구동을 개선하였다. 또한, I2C의 동작 클럭을 웨이크 업(Wake Up) 상태의 클럭(이하 PCLK)과 슬립(Sleep) 상태에서 동작하는 클럭(이하 Sleep Clk)로 분리하였다.
I2C의 동작 구성을 웨이크 업(Wake Up) 상태에서 PCLK로 동작하는 블록(이하 블록2)와 슬립(Sleep) 상태에서 동작하는 제1 블록(210)을 분리하였다. 또한, I2C가 웨이크 업(Wake Up) 상태에서 슬립(Sleep) 상태로 진입하기 위한 레지스터를 I2C에 추가하고, S/W로 셋팅 할 수 있도록 하였다.
I2C동작 상태(Wake Up/ Sleep)에 따른 PCLK Enable / Disable 출력 신호(이하 P2_ENA)를 추가하였다. 그리고, I2C에 클럭을 공급하는 CMU 블록(300)에서는 P2_ENA = 0 일때, PCLK = 0으로 오프(off)시키는 기능을 포함한다.
PCLK = 0 일 때, 3MHz 이하의 Sleep Clk으로 I2C가 동작하면서 호스트(HOST)로부터의 직렬 입력 신호 수신 장치를 포함한다. 호스트(HOST)로부터 스타트 비트(start bit)와 함께 해당 디바이스 어드레스(device address)를 수신했을 때, 이를 감지하는 수신 장치를 포함한다. 여기서, 수신 신호 감지 시, 이를 소프트웨어에서 인지할 수 있도록 CPU에게 interrupt를 발생시키는 기능을 포함한다. 또한, interrupt 발생과 동시에 호스트(HOST)쪽으로 NAK 신호를 송신하는 기능을 포함한다. 여기서, NAK 신호의 송신과 동시에 CMU 블록(300)으로 P2_ENA = 1로 Enable시키는 기능을 포함한다. 그리고, interrupt를 수신 시, CPU는 터치 스크린을 포함하는 디스플레이 장치를 웨이크 업(Wake Up) 상태로 깨어나게 하는 기능을 포함한다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
200: I2C 인터페이스
300: CMU
400: MCU 블록
210: 제1 블록
220: 제2 블록
230, 240, 250: MX2

Claims (14)

  1. HID(power optimization) 프로토콜을 지원하는 I2C(Inter-Integrated Circuit)의 전력 최적화 시스템의 구동 방법에 있어서,
    터치 디바이스가 슬립 모드 상태일 때 호스트로부터 커맨드 또는 요청을 수신하는 단계;
    상기 호스트로부터 커맨드 또는 요청에 대하여 재 송신을 요청하고, 상기 슬립 모드 상태에서, 상기 호스트로부터 커맨드 또는 요청에 따라 상기 I2C 내부의 슬립 레지스터에 억세스하여 상기 슬립 레지스터에 설정되어 있는 슬립 커멘드 비트를 클리어함으로써 상기 I2C를 상기 슬립 모드 상태에서 웨이크 업 모드 상태로 전환하는 단계; 및
    상기 웨이크 업 모드 상태에서, 상기 슬립 모드 상태에서 상기 I2C로 공급되던 제1 클럭을 오프 시키고, 상기 제1 클럭보다 높은 주파수의 제2 클럭을 상기 I2C에 공급하는 단계;를 포함하는 것을 특징으로 하는 전력 최적화 시스템의 구동 방법.
  2. 제1 항에 있어서,
    상기 제1 클럭의 주파수는 3~8MHz 이고, 상기 제2 클럭의 주파수는 20MHz인 것을 특징으로 하는 전력 최적화 시스템의 구동 방법.
  3. 제1 항에 있어서,
    상기 슬립 모드에서 상기 I2C의 동작 주파수를 40%~85% 낮추어 I2C의 소비 전력을 줄이는 것을 특징으로 하는 전력 최적화 시스템의 구동 방법.
  4. 제1 항에 있어서,
    상기 슬립 모드에서의 동작 클럭과 상기 웨이크 업 모드에서의 동작 클럭을 분리시켜 생성하는 것을 특징으로 하는 전력 최적화 시스템의 구동 방법.
  5. 제1 항에 있어서,
    상기 I2C의 구동 블록을 상기 슬립 모드에서의 동작하는 제1 구동 블록과 상기 웨이크 업에서 동작하는 제2 구동 블록으로 분리시켜 구동시키는 것을 특징으로 하는 전력 최적화 시스템의 구동 방법.
  6. 제1 항에 있어서,
    상기 슬립 레지스터를 소프트웨어로 설정하는 것을 특징으로 하는 전력 최적화 시스템의 구동 방법.
  7. 제1 항에 있어서,
    상기 I2C의 동작 상태에 따른 PCLK Enable 또는 Disable 출력 신호를 포함하는 것을 특징으로 하는 전력 최적화 시스템의 구동 방법.
  8. 제1 항에 있어서,
    상기 호스트로부터 스타트 비트와 함께 디바이스의 어드레스의 수신을 감지하는 것을 특징으로 하는 전력 최적화 시스템의 구동 방법.
  9. HID(power optimization) 프로토콜을 지원하는 I2C(Inter-Integrated Circuit)의 전력 최적화 시스템에 있어서,
    터치 디바이스가 슬립 모드 상태일 때 호스트로부터의 커맨드 또는 요청을 수신하고, 상기 호스트로부터의 커맨드 또는 요청의 재 송신을 요청하는 I2C;
    상기 I2C에 공급되는 클럭의 주파수와 온, 오프를 관리하는 클럭 매니지먼트 유닛(CMU); 및
    상기 슬립 모드 상태에서, 상기 I2C 내부의 슬립 레지스터를 억세스하여 상기 슬립 레지스터에 설정되어 있는 슬립 커멘드 비트를 클리어함으로써 상기 터치 디바이스를 상기 슬립 모드 상태에서 웨이크 업 모드로 전환시키는 MCU 블록;을 포함하며,
    상기 CMU는, 상기 슬립 모드 상태에서 상기 I2C에 제1 클럭을 공급하고, 상기 웨이크 업 모드 상태에서는 상기 슬립 모드 상태에서 상기 I2C로 공급되던 제1 클럭을 오프 시키고, 상기 I2C에 상기 제1 클럭보다 높은 주파수의 제2 클럭을 공급하는 것을 특징으로 하는 전력 최적화 시스템.
  10. 삭제
  11. 제9 항에 있어서,
    상기 CMU는, 상기 슬립 모드에서의 동작 클럭과 상기 웨이크 업 모드에서의 동작 클럭을 분리시켜 생성하는 것을 특징으로 하는 전력 최적화 시스템.
  12. 제9 항에 있어서,
    상기 I2C는,
    상기 슬립 모드에서의 동작하는 제1 구동 블록 및 상기 웨이크 업에서 동작하는 제2 구동 블록을 포함하는 것을 특징으로 하는 전력 최적화 시스템.
  13. 제9 항에 있어서,
    상기 슬립 레지스터를 소프트웨어로 설정하는 것을 특징으로 하는 전력 최적화 시스템.
  14. 제9 항에 있어서,
    상기 I2C의 동작 상태에 따른 PCLK Enable 또는 Disable 출력 신호를 생성하는 기능을 포함하는 것을 특징으로 하는 전력 최적화 시스템.
KR1020130169480A 2013-12-31 2013-12-31 전력 최적화 시스템과 이의 구동 방법 KR102169033B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130169480A KR102169033B1 (ko) 2013-12-31 2013-12-31 전력 최적화 시스템과 이의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130169480A KR102169033B1 (ko) 2013-12-31 2013-12-31 전력 최적화 시스템과 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20150079318A KR20150079318A (ko) 2015-07-08
KR102169033B1 true KR102169033B1 (ko) 2020-10-22

Family

ID=53791693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130169480A KR102169033B1 (ko) 2013-12-31 2013-12-31 전력 최적화 시스템과 이의 구동 방법

Country Status (1)

Country Link
KR (1) KR102169033B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102618563B1 (ko) 2016-07-01 2023-12-27 삼성전자주식회사 집적 회로 장치와 이를 포함하는 전자 장치
CN106649158B (zh) * 2016-12-27 2020-10-16 中国科学院微电子研究所 通过i2c接口读写内部寄存器堆的装置及方法
CN114328351B (zh) * 2021-12-23 2024-06-11 西安芯海微电子科技有限公司 一种mcu唤醒电路、方法和电子设备
CN117242418A (zh) * 2022-04-13 2023-12-15 京东方科技集团股份有限公司 驱动电路、电子设备及其通信方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130179609A1 (en) * 2012-01-07 2013-07-11 Firdosh K. Bhesania Host side implementation for hid i2c data bus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6799233B1 (en) * 2001-06-29 2004-09-28 Koninklijke Philips Electronics N.V. Generalized I2C slave transmitter/receiver state machine
KR100829979B1 (ko) * 2006-10-31 2008-05-19 삼성전기주식회사 저전력 모드가 구비된 ｓｏｃ 및 그 구동방법
KR20110034729A (ko) * 2009-09-29 2011-04-06 삼성전자주식회사 프로세서를 포함하는 장치의 전력 관리 방법
KR20130061512A (ko) * 2011-12-01 2013-06-11 삼성전자주식회사 통신 시스템 및 통신 시스템에서의 데이터 전송 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130179609A1 (en) * 2012-01-07 2013-07-11 Firdosh K. Bhesania Host side implementation for hid i2c data bus

Also Published As

Publication number Publication date
KR20150079318A (ko) 2015-07-08

Similar Documents

Publication Publication Date Title
US10140242B2 (en) General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
JP5009519B2 (ja) フラットパネルコントローラ中の仮想拡張ディスプレイ識別データ（ｅｄｉｄ）
CN102023954B (zh) 具有多路i2c总线的装置、处理器、系统主板及工控计算机
US7529862B2 (en) System for providing access of multiple data buffers to a data retaining and processing device
JP5636111B2 (ja) ターゲットデバイスに命令を送信する技術
US9563398B2 (en) Impedance-based flow control for a two-wire interface system with variable frame length
USH2186H1 (en) Acquisition of extended display identification data (EDID) in a display controller in a power up mode from a power down mode
US7484112B2 (en) Power management in a display controller
US10509595B2 (en) System and method for communication in a semiconductor device
KR20150087668A (ko) 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
JP2016194562A (ja) 表示ドライバ、表示装置及び表示装置システム
KR102169033B1 (ko) 전력 최적화 시스템과 이의 구동 방법
US10747360B2 (en) Display device and driver thereof
EP2207101A1 (en) Method and device for parallel interfacing
US7337382B2 (en) Data transfer control device, electronic instrument, and data transfer control method
CN112765082B (zh) 多主机仲裁方法、装置和可读存储介质
JP2009510580A (ja) 電力の節約
US20030236932A1 (en) Data transfer control device, electronic equipment and data transfer control method
US10013380B2 (en) Method and system for address decoding in a data communications system using a serial data transfer bus
KR20200093106A (ko) 반도체 집적 회로 및 그것의 동작 방법
US20110080266A1 (en) Power Controller for an Electronic Reader Device
KR102682606B1 (ko) 디스플레이 장치 및 그의 드라이버
CN118035152B (zh) 显示芯片、电子设备及dp链路训练方法
US20240096385A1 (en) Memory system and control method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right